CN218782885U - 电感结构 - Google Patents
电感结构 Download PDFInfo
- Publication number
- CN218782885U CN218782885U CN202222047344.0U CN202222047344U CN218782885U CN 218782885 U CN218782885 U CN 218782885U CN 202222047344 U CN202222047344 U CN 202222047344U CN 218782885 U CN218782885 U CN 218782885U
- Authority
- CN
- China
- Prior art keywords
- inductor
- insulator
- layer
- conductive
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
本实用新型提出一种电感结构。电感结构于绝缘体中埋设多个电感线路及连接任二相邻电感线路的多个墙状的导电体,以借由该多个层电感线路的各层均为类S形绕圈路径的平面线圈的设计,提升电感值及品质因子,故本实用新型的电感结构无需使用现有导磁件及现有磁性粉末的混合物,即可满足所需的要求。
Description
技术领域
本实用新型涉及一种电感结构,尤其涉及一种可嵌埋于封装基板中的基板型电感(Substrate-based Inductor)的多个层类S型线圈电感结构。
背景技术
一般半导体应用装置,例如通信或高频半导体装置中,常需要将电阻器、电感器、电容器及振荡器(oscillator)等多数射频(radio frequency)无源元件电性连接至所封装的半导体芯片,以使该半导体芯片具有特定的电流特性或发出信号。例如:传统电感有诸多的种类,有其各种应用(滤波、扼流、DC-DC converter等,但不限于上述)及其优劣势。
以常用于具有射频模块的装置中的螺旋电感元件为例,在射频模块高密度元件配置及微型化的需求下,缩小了各个元件之间的距离,同时也造成各个元件之间的容易产生电磁干扰,因此,如何避免各个元件之间的电磁干扰,且电感元件如何提供更佳的磁掩模性、防电磁干扰的能力及电感元件本身的微型化,乃传统的电感元件所面临的问题。
另外,螺旋电感元件在高频应用时,如何提供较低的磁性损耗与涡流效应及较高的电感值,以得到较佳的Q值,进而降低电感元件能耗并提升效能,以达到良好的电性,亦为传统的电感元件另一个不断要克服的课题。
基于上述问题,业界如TWI611439专利(如图1所示)的使用磁性包覆件130提供磁掩模及防电磁干扰能力,但于绝缘材中混合磁性粉末后其导磁率比起原磁性粉末相对地较低,致使该混合物对电感元件于提高电感值及磁掩模及防电磁干扰能力依然有所限制。
再者,于绝缘材中混合磁性粉末,该混合物的均匀性较差,导致难以控制导磁性,且磁性粉末于载板成型后,因其材料特性不宜进行线路图案化工艺,故后续无法于该介电层或该磁性包覆件上进行增层线路的制作。
另外,TWI611439专利的线圈元件100因采用射出成型、转注成型或低温共烧等方式制作,致使加工性不佳,因而仅只能进行小面积加工,无法大板面量产制作导致,电感的加工成本提高,且所制作出的线圈元件的几何精度不佳,导致电感值的精度(Tolerance)不佳。
因此,如何克服上述现有技术的问题,实已成为目前业界亟待克服的课题。
实用新型内容
本实用新型的目的在于提出一种电感结构,以解决上述至少一个问题。
有鉴于现有技术的问题,本实用新型提供一种电感结构,包括:一绝缘体;多个层电感线路,其呈层状间隔堆叠埋设于该绝缘体中,其中,该多个层电感线路的各层均为类S形绕圈路径的平面线圈;至少一墙状的导电体,其埋设于该绝缘体中并连接两相邻间隔堆叠的电感线路;一第一导电柱,其埋设于该绝缘体中并电性连接该最底层的电感线路,且该第一导电柱至少其中的一端面露出于该绝缘体并连接一电性接触垫;以及一第二导电柱,其埋设于该绝缘体中并电性连接该最顶层的电感线路,且该第二导电柱至少其中的一端面露出于该绝缘体并连接一电性接触垫。
前述的电感结构中,该导电体的图案形状对应该电感线路的局部弧形区段。例如,该绝缘体中埋设多个该导电体,且相间隔层的两该导电体的位置相互错开。
前述的电感结构中,该导电体的图案形状对应该电感线路的全部区段。
前述的电感结构中,该绝缘体中埋设多个该导电体,部分层的该导电体的图案形状对应该电感线路的全部区段,而部分层的该导电体的图案形状对应该电感线路的局部区段,且局部区段状的各该导电体的位置相互错开。
前述的电感结构中,该第一导电柱的截面形状对应所连接的该电性接触垫的图案形状。
前述的电感结构中,该第二导电柱的截面形状对应所连接的该电性接触垫的图案形状。
前述的电感结构中,还包括嵌埋于该绝缘体中的遮蔽层,其由若干彼此间并未电性连接的导电线段组合而成,且该遮蔽层至少遮蔽该多个层电感线路的其中一外侧面且未电性连接该电感线路。
由上可知,本实用新型的电感结构,主要借由该多个层电感线路的各层均为类S形绕圈路径的平面线圈的设计,以提升电感值及品质因子,故相较于现有技术,本实用新型的电感结构无需使用现有导磁件及现有磁性粉末的混合物,即可满足所需的要求,因而得以克服现有技术的种种缺陷。
附图说明
图1为现有电感结构的剖面示意图。
图2为本实用新型的电感结构的第一实施例的剖面示意图。
图2-1为图2的另一实施例的剖面示意图。
图3为本实用新型的电感结构的第二实施例的剖面示意图。
图3-1为图3的另一实施例的剖面示意图。
图4为图2的其它实施例的剖面示意图。
图4-1为图4的另一实施例的剖面示意图。
图4A为图2-1的绝缘体的俯视平面示意图。
图4B、图4C及图4D为图2的各层电感线路的俯视平面示意图。
图4E为图2-1的绝缘体的内层的俯视平面示意图。
图4F为图2的绝缘体的下视平面示意图。
图5-1至图5-4为图4A的其它实施例的俯视平面示意图。
附图标记如下:
100:线圈元件
130:磁性包覆件
2,3:电感结构
2a,3a:电感本体
20:绝缘体
20a:第一侧
20b:第二侧
21a,21b:接点
24a:第一导电柱
24b:第二导电柱
25a:第一电性接触垫
25b:第二电性接触垫
26:表面处理层
27b:绝缘保护层
33a,33b,43,53:导电体
51a,51b:遮蔽层
510:导电线段
42a,42b,42c,52a,52b,52c:电感线路
420,421,422:线圈
H,h,T:厚度
t:距离
具体实施方式
以下借由特定的具体实施例说明本实用新型的实施方式,熟悉此技艺的人士可由本说明书所公开的内容轻易地了解本实用新型的其他优点及功效。
须知,本说明书所附附图所示出的结构、比例、大小等,均仅用以配合说明书所公开的内容,以供熟悉此技艺的人士的了解与阅读,并非用以限定本实用新型可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本实用新型所能产生的功效及所能达成的目的下,均应仍落在本实用新型所公开的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语,亦仅为便于叙述的明了,而非用以限定本实用新型可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当亦视为本实用新型可实施的范畴。
图2为本实用新型的电感结构2的第一实施例的剖面示意图。如图2所示,所述的电感结构2包括一绝缘体20、以及一埋设于该绝缘体20中的电感本体2a,且该电感本体2a包含多个层(如三层)电感线路52a,52b,52c及连接各层电感线路52a,52b,52c的多个导电体53。
所述的绝缘体20具有相对的第一侧20a与第二侧20b。于本实施例中,该绝缘体20为介电材,如ABF(Ajinomoto Build-up Film)、感光型树脂、聚酰亚胺(Polyimide,简称PI)、双马来酰亚胺三嗪(Bismaleimide Triazine,简称BT)、FR5的预浸材(Prepreg,简称PP)、模压树脂(Molding Compound)、膜状环氧模压树脂(Epoxy Molding Compound,简称EMC)或其它适当材质。该绝缘体20的较佳的材料为易于做线路加工的PI、ABF或EMC。
所述的电感线路52a,52b,52c为类S形绕圈路径的平面线圈,且各层的电感线路52a,52b,52c的图案形状大致相同,如图4B至图4D所示。
于本实施例中,各该电感线路52a,52b,52c的图案形状呈半圆形弯曲线状,且该电感本体2a的两接点21a,21b分别位于两电感线路52a,52c的外端部(如图4B及图4D所示),以作为输入端口及输出端口。例如,于该绝缘体20中埋设第一导电柱24a与第二导电柱24b,以令该第一导电柱24a连通该绝缘体20的第一侧20a与第二侧20b而连接其中一电感线路52a的其中一接点21a(如图4B所示),且该第二导电柱24b连通该绝缘体20的第二侧20b与另一电感线路52d以连接另一接点21b(如图4D所示)。
再者,该第一导电柱24a的端面连接一设于该绝缘体20第二侧20b上的第一电性接触垫25a,且该第二导电柱24b的端面连接一设于该绝缘体20第二侧20b上的第二电性接触垫25b,以令该第一与第二电性接触垫25a,25b用以外接其它电子元件,该第一与第二电性接触垫25a,25b可设于该绝缘体20的单侧或两侧。例如,该第一导电柱24a与第二导电柱24b为实心不规则柱状,且该第一与第二导电柱24a,24b的截面形状对应所连接的该第一与第二电性接触垫25a,25b的图案形状,以接触该第一与第二电性接触垫25a,25b较多面积,借以取得最大的导通面积。
另外,可于该第一与第二电性接触垫25a,25b上形成一表面处理层26及/或焊锡材料,以利于接置其它电子元件,其中,形成该表面处理层26的材质为镍/金(Ni/Au)、镍/钯/金(Ni/Pd/Au)或有机保焊剂(OSP)等。例如,可于该绝缘体20的第二侧20b上形成一绝缘保护层27b,并外露出该第一与第二电性接触垫25a,25b或其上的表面处理层26,其中,形成该绝缘保护层27b的材质为介电材、感光或非感光的有机绝缘材,如防焊材、ABF及EMC等。
应可理解地,可于该绝缘体20的第一侧20a上形成另一绝缘保护层(图未示),且该另一绝缘保护层的材质为介电材、感光或非感光的有机绝缘材,如防焊材、ABF及EMC等,但不限于上述。进一步,该绝缘保护层27b与该绝缘体20可为相同材质或不同材质,且为相同材质时,可简化材料组合。
所述的导电体53的端面图案形状对应该电感线路52a,52b,52c的局部弧形区段,如图4B至图4C所示的填满黑色区域,并使相间隔层的两该导电体53的位置相互错开。
于本实施例中,该导电体53呈墙状,故相较于现有技术用激光开圆孔的导电盲孔或通孔的方式,更能取得大面积接触多个电感线路52a,52b,52c的需求。应可理解地,于其它实施例中,亦可令各该导电体43的端面图案形状对应该电感线路52a,52b,52c的全部区段(即类S形墙状),如图4所示,以将该电感线路52a,52b,52c整合为单一厚度H增厚的电感线路。应可理解地,该导电体33a,33b,43的图案形状于同一电感本体3a中可依需求对应该电感线路52a,52b,52c的全部区段及/或局部区段,但局部区段状的各该导电体53的位置相互错开,且有关该电感线路的厚度可依需求设计,并不限于上述。
于另一实施例中,如图2-1及图4-1所示,可于该电感结构2中配置遮蔽层51a,51b,其由若干彼此间并未电性连接的导电线段510(如图4A及图4E所示)组合而成,且该遮蔽层51a,51b至少遮蔽该多个电感线路52a,52c的其中一外侧面且未电性连接该电感线路52a,52c。
所述的遮蔽层51a,51b嵌埋于该绝缘体20的第一侧20a及第二侧20b中,以布设于该电感本体2a的上下两侧而遮蔽多个电感线路52a,52c,且该遮蔽层51a,51b未电性连接该电感本体2a(或该电感线路52a,52b,52c),其中,该遮蔽层51a,51b包含多个不互相连接的导电线段510(如图4A及图4E所示),且各该导电线段510的间的距离t可相同或不相同。
于本实施例中,该遮蔽层51a,51b以电镀、溅镀(Sputtering)或物理气相沉积(Physical Vapor Deposition,简称PVD)等方式沉积而成,且多个导电线段510可为排设成圆形轮廓、多边形轮廓(如图5-1所示)或其它轮廓等的图案,亦可呈现辐射状、多环状(如图5-2所示)或其它形状等。例如,该遮蔽层51a,51b以斜线方式排设成多边形轮廓状(如图4A或图4E所示)。应可理解地,该导电线段510的图案可为对称形式(如图5-3所示)或非对称形式(如图5-4所示)。
再者,该遮蔽层51a,51b为导磁性材料,其包含铁(Fe)、镍(Ni)、钴(Co)、锰(Mn)、锌(Zn)或其合金,亦或其它等磁性物质。此外,亦可组合导磁材料及铜(Cu)等非磁性金属以形该遮蔽层51a,51b,例如,先电镀或化学镀铜(Cu),再镀上导磁材料,亦或先镀上导磁层再镀非磁性金属。
另外,其中一遮蔽层51b未外露于该绝缘体20的第二侧20b(如图4F所示),而另一遮蔽层51a可外露于该绝缘体20的第一侧20a。例如,于该绝缘体20的第一侧20a上可依需求形成一绝缘保护层(图未示),以覆盖该遮蔽层51a。较佳地,可借由该遮蔽层51a凹陷于该第一侧20a的设计,使该遮蔽层51a与该绝缘保护层之间具有较佳的结合力。
因此,该电感结构2在该电感本体2a的相对两侧的至少一侧上形成一含有导磁材料的遮蔽层51a,51b,以覆盖多个电感线路52a,52b,52c,较佳者为形成一组相对的遮蔽层51a,51b,借以降地电磁干扰效应,并增加抗电磁干扰效应的能力,以提升电感值及品质因子(或电感的Q值,即ωL/R,其中,ω代表频率,L为电感,R为电感的电阻)。进一步,为了提高Q值,在各该电感线路52a,52b,52c的层间的导通连接方式可采用光刻图案化电镀金属柱的方式制作多个导电体43,53,其形状对应各该电感线路52a,52b,52c的弧形,如图4B至图4C所示,以获取较宽的导电面积而降低电感的电阻R及较高的热传导性能。
另外,该遮蔽层51a,51b可依电感值的需求选择符合导磁率条件的导磁性材料。
图3为本实用新型的电感结构3的第二实施例的剖面示意图。本实施例与上述实施例的主要差异在于电感本体3a的设计,其它构造大致相同,故以下不再赘述相同处。
如图3所示,所述的电感线路42a,42b,42c由多层铜材线圈421,422所构成,且该导电体53连接于各该电感线路42a,42b,42c之间,并如图3-1所示,可于该电感结构4中配置遮蔽层51a,51b。
于本实施例中,该单圈螺旋状线圈421,422的图案呈环状,且将多个线圈421,422借由墙形线圈420相叠接,以形成厚度T较第一实施例更厚(T>h)的电感线路42a,42b,42c。例如,该墙形线圈420的端侧形状对应多个线圈421,422的形状,使两层线圈421,422及一层墙形线圈420叠接成单一电感线路42a,42b,42c,其中,该导电体53连接于各该电感线路42a,42b,42c之间。
综上所述,本实用新型的电感结构2,3,其可采用电路板(PCB)或载板的加工方式进行制作,以轻易地进行大板面量产,且采用无核心层(coreless)实施例的图案化增层线路制法将导磁材料以电镀或沈积方式形成,使该遮蔽层51a,51b的精度的控制极佳,故相较于现有技术,本实用新型的电感结构2,3的几何图案(如电感线路42a,42b,42c,52a,52b,52c的螺旋状及遮蔽层51a,51b的图案)的精度佳,且电感值的精度控制极佳。
再者,由于可轻易地使用导磁材料及绝缘体知各层绝缘层进行图案化线路工艺,故该电感结构2,3有利于各种设计及应用。
另外,该遮蔽层51a,51b借由不互相连接的导电线段510的设计,以提升磁屏蔽效应及其抗电磁(EMI)干扰的能力,并可降低涡电流及磁损耗对Q值的影响。
另外,相较于现有技术的铁芯块的配置,本实用新型的电感结构2,3的电感线路42a,42b,42c,52a,52b,52c的厚度H,h,T可依需求调整而无需配置铁芯块,因而更易于微型化,以利于终端产品符合微小化的需求。应可理解地,相较于现有技术的磁粉介电层的配置,本实用新型的电感结构2,3的绝缘体20易于制作无需掺杂磁粉,因而更能降低制作成本,以利于终端产品符合经济效益的需求。
上述实施例仅用以例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。本领域技术人员均可在不违背本实用新型的精神及范畴下,对上述实施例进行修改。因此本实用新型的权利保护范围,应如权利要求书所列。
Claims (8)
1.一种电感结构,其特征在于,包括:
一绝缘体;
多个层电感线路,其呈层状间隔堆叠埋设于该绝缘体中,其中,该多个层电感线路的各层均为类S形绕圈路径的平面线圈;
至少一墙状的导电体,其埋设于该绝缘体中并连接两相邻间隔堆叠的电感线路;
一第一导电柱,其埋设于该绝缘体中并电性连接最底层的该电感线路,且该第一导电柱至少其中的一端面露出于该绝缘体并连接一电性接触垫;以及
一第二导电柱,其埋设于该绝缘体中并电性连接最顶层的该电感线路,且该第二导电柱至少其中的一端面露出于该绝缘体并连接一电性接触垫。
2.如权利要求1所述的电感结构,其特征在于,该导电体的图案形状对应该电感线路的局部弧形区段。
3.如权利要求2所述的电感结构,其特征在于,该绝缘体中埋设多个该导电体,且相间隔层的两该导电体的位置相互错开。
4.如权利要求1所述的电感结构,其特征在于,该导电体的图案形状对应该电感线路的全部区段。
5.如权利要求1所述的电感结构,其特征在于,该绝缘体中埋设多个该导电体,部分层的该导电体的图案形状对应该电感线路的全部区段,而部分层的该导电体的图案形状对应该电感线路的局部区段,且局部区段状的各该导电体的位置相互错开。
6.如权利要求1所述的电感结构,其特征在于,该第一导电柱的截面形状对应所连接的该电性接触垫的图案形状。
7.如权利要求1所述的电感结构,其特征在于,该第二导电柱的截面形状对应所连接的该电性接触垫的图案形状。
8.如权利要求1所述的电感结构,其特征在于,该结构还包括嵌埋于该绝缘体中的遮蔽层,其由若干彼此间并未电性连接的导电线段组合而成,且该遮蔽层至少遮蔽该多个层电感线路的其中一外侧面且未电性连接该电感线路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110209462U TWM624292U (zh) | 2021-08-11 | 2021-08-11 | 電感結構 |
TW110209462 | 2021-08-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218782885U true CN218782885U (zh) | 2023-03-31 |
Family
ID=81747597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222047344.0U Active CN218782885U (zh) | 2021-08-11 | 2022-08-04 | 电感结构 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN218782885U (zh) |
TW (1) | TWM624292U (zh) |
-
2021
- 2021-08-11 TW TW110209462U patent/TWM624292U/zh unknown
-
2022
- 2022-08-04 CN CN202222047344.0U patent/CN218782885U/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TWM624292U (zh) | 2022-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7280024B2 (en) | Integrated transformer structure and method of fabrication | |
US6903938B2 (en) | Printed circuit board | |
US20230215610A1 (en) | Chip electronic component and board having the same | |
US20230013938A1 (en) | Integrated circuit | |
CN218826567U (zh) | 电感结构 | |
KR102105397B1 (ko) | 칩 전자부품 및 그 실장기판 | |
CN218782885U (zh) | 电感结构 | |
TWI788775B (zh) | 電感結構及其製法與電子封裝件及其製法暨封裝載板之製法 | |
CN218038804U (zh) | 电感结构 | |
US20230064355A1 (en) | Electronic package | |
US20220328613A1 (en) | Inductance structure | |
US20240194386A1 (en) | Inductor structure, magnetically permeable body and manufacturing method thereof | |
KR20190108541A (ko) | 칩 전자부품 및 그 실장기판 | |
US20240221999A1 (en) | Inductor structure and manufacturing method thereof | |
TWI842203B (zh) | 電感器結構及其製法 | |
US20240222140A1 (en) | Package carrier board integrated with inductive circuit structure and manufacturing method thereof | |
CN118053649A (zh) | 电感器结构及其制法 | |
KR102499470B1 (ko) | 칩 전자부품 | |
US20240145155A1 (en) | Core structure of inductor element and method of manufacturing the same | |
CN118280709A (zh) | 电感器结构及其制法 | |
US20240215174A1 (en) | Package carrier board integrated with magnetic element structure and manufacturing method thereof | |
KR102004240B1 (ko) | 칩 전자부품 및 칩 전자부품의 실장 기판 | |
TW202420347A (zh) | 電感元件之核心結構及其製法 | |
TW202422599A (zh) | 電感器結構及其製法 | |
CN111755411A (zh) | 封装基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |