CN114864657A - N极性GaN/AlGaN基整流器及其制备方法 - Google Patents
N极性GaN/AlGaN基整流器及其制备方法 Download PDFInfo
- Publication number
- CN114864657A CN114864657A CN202210396659.8A CN202210396659A CN114864657A CN 114864657 A CN114864657 A CN 114864657A CN 202210396659 A CN202210396659 A CN 202210396659A CN 114864657 A CN114864657 A CN 114864657A
- Authority
- CN
- China
- Prior art keywords
- layer
- rectifier
- algan
- epitaxial wafer
- sin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002704 AlGaN Inorganic materials 0.000 title claims abstract description 95
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 238000003780 insertion Methods 0.000 claims abstract description 58
- 230000037431 insertion Effects 0.000 claims abstract description 58
- 238000002161 passivation Methods 0.000 claims abstract description 37
- 230000004888 barrier function Effects 0.000 claims abstract description 24
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 238000001704 evaporation Methods 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 16
- 238000005566 electron beam evaporation Methods 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 238000004806 packaging method and process Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 2
- 238000007781 pre-processing Methods 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims 2
- 230000009977 dual effect Effects 0.000 abstract description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 22
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 16
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 16
- 238000001035 drying Methods 0.000 description 11
- 229910052757 nitrogen Inorganic materials 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 238000009210 therapy by ultrasound Methods 0.000 description 10
- 238000000137 annealing Methods 0.000 description 6
- 238000002791 soaking Methods 0.000 description 6
- 230000005533 two-dimensional electron gas Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种N极性GaN/AlGaN基整流器及其制备方法，该整流器包括整流器外延片和设置在整流器外延片上的欧姆接触电极、Si3N4钝化层以及肖特基接触电极；整流器外延片包括在碳化硅衬底上依次生长的AlN缓冲层、双重SiN插入层结构、非掺杂AlGaN势垒层以及非掺杂GaN沟道层，欧姆接触电极和Si3N4钝化层均设置在非掺杂GaN沟道层上，其中，双重SiN插入层结构包括在AlN缓冲层上依次生长的下层SiN插入层、AlGaN缓冲层和上层SiN插入层。本发明通过采用N极性GaN/AlGaN异质结外延片制备整流器，并且设计双重SiN插入层结构，能够实现具有低开启电压、高截止频率的高性能整流器。
Description
技术领域
本发明涉及整流器技术领域，具体涉及一种N极性GaN/AlGaN基整流器及其制备方法。
背景技术
射频整流器是空间无线能量传输系统中的核心器件，在卫星系统、航空航天飞行器、家用电器等军事、民用领域都有着广泛的应用。然而，传统Si基器件面临着击穿场强低、反向漏电流大、热导率低、性能稳定性差等问题。而以GaN为代表的III族氮化物，具备禁带宽度大、击穿电压高、电子饱和速率高等特点，并且在极化效应作用下在异质结中能产生高密度、高迁移率的二维电子气，有望实现高性能射频整流器。但是传统Ga极性GaN对二维电子气的限阈性不足、难以生长高质量GaN异质结等问题，限制了GaN基高频整流器的发展。而N极性GaN具有更好的二维电子气限阈性、相反的内建电场强度，在制备整流器件方面有着天然的优势。然而，N极性GaN薄膜制备困难，晶体质量与Ga极性相比仍有差距。一方面，氮化物的表面缺陷会作为陷阱俘获电子，导致异质结界面处的二维电子气浓度降低；另一方面，聚集的位错可以作为器件的漏电通道，使得整流器的稳定性和可靠性降低。
发明内容
为了解决上述现有技术的不足，本发明提供了一种N极性GaN/AlGaN基整流器及其制备方法，能够实现具有低开启电压、高截止频率的高性能整流器。
本发明的第一个目的在于提供一种N极性GaN/AlGaN基整流器。
本发明的第二个目的在于提供一种N极性GaN/AlGaN基整流器的制备方法。
本发明的第一个目的可以通过采取如下技术方案达到：
一种N极性GaN/AlGaN基整流器，包括整流器外延片和设置在所述整流器外延片上的欧姆接触电极、Si3N4钝化层以及肖特基接触电极；所述整流器外延片包括在碳化硅衬底上依次生长的AlN缓冲层、双重SiN插入层结构、非掺杂AlGaN势垒层以及非掺杂GaN沟道层，所述欧姆接触电极和所述Si3N4钝化层均设置在所述非掺杂GaN沟道层上，其中，所述双重SiN插入层结构包括在所述AlN缓冲层上依次生长的下层SiN插入层、AlGaN缓冲层和上层SiN插入层。
进一步的，所述AlGaN缓冲层的Al组分大于所述非掺杂AlGaN势垒层中的Al组分。
进一步的，所述欧姆接触电极由依次蒸镀欧姆接触电极金属Ti/Al/Ni/Au而制得，厚度为200～300nm。
进一步的，所述肖特基接触电极由依次蒸镀肖特基接触电极金属Ni/Au而制得；
所述肖特基接触电极通过刻蚀深入所述非掺杂GaN沟道层并部分延伸至所述Si3N4钝化层表面，刻蚀深度为180～200nm。
进一步的，所述欧姆接触电极与肖特基接触电极的间距为5～9μm。
进一步的，所述整流器外延片中AlN缓冲层、AlGaN缓冲层、非掺杂AlGaN势垒层和非掺杂GaN沟道层均为N极性的，均沿[000-1]方向生长。
本发明的第二个目的可以通过采取如下技术方案达到：
一种N极性GaN/AlGaN基整流器的制备方法，所述方法包括：
在碳化硅衬底上依次生长AlN缓冲层、双重SiN插入层结构、非掺杂AlGaN势垒层和非掺杂GaN沟道层，得到整流器外延片；其中，双重SiN插入层结构包括在所述AlN缓冲层上依次生长的下层SiN插入层、AlGaN缓冲层和上层SiN插入层；所述下层SiN插入层和上层SiN插入层的沉积时间分别是30-50s和160-180s；
对所述整流器外延片进行预处理，对预处理后整流器外延片进行光刻，在所述非掺杂GaN沟道层上得到欧姆电极图案；
将制备有欧姆电极图案的整流器外延片放入电子束蒸发设备中，依次蒸镀欧姆接触电极金属，得到欧姆电极；
去除制备有欧姆电极的整流器外延片表面的光刻胶，采用等离子体增强化学气相沉积的方法，在制备有欧姆电极的整流器外延片的非掺杂GaN沟道层上沉积Si3N4钝化层；
进行掩模版对准，对制备有Si3N4钝化层的整流器外延片进行光刻，在所述Si3N4钝化层上得到肖特基电极图案，进行湿法刻蚀，将多余的钝化层刻蚀掉，并去除整流器外延片表面的光刻胶；
采用湿法刻蚀方法，将得到肖特基电极图案的外延片从所述Si3N4钝化层表面刻蚀出肖特基电极凹槽，所述肖特基电极凹槽深入至所述非掺杂GaN沟道层表面，并延伸至所述Si3N4钝化层表面；
将刻蚀有肖特基电极凹槽的整流器外延片放入电子束蒸发设备中，依次蒸镀肖特基接触电极金属，得到肖特基电极；
去除制备有肖特基电极的整流器外延片表面的光刻胶，进行引线、封装，从而制得N极性GaN/AlGaN基整流器。
进一步的，所述AlGaN缓冲层的Al组分大于所述非掺杂AlGaN势垒层中的Al组分。
进一步的，所述欧姆接触电极由依次蒸镀欧姆接触电极金属Ti/Al/Ni/Au而制得；
所述肖特基接触电极由依次蒸镀肖特基接触电极金属Ni/Au而制得，电极边缘与邻近的刻蚀槽边缘的距离为0.8～1μm。
进一步的，所述整流器外延片中AlN缓冲层、AlGaN缓冲层、非掺杂AlGaN势垒层和非掺杂GaN沟道层均为N极性的，均沿[000-1]方向生长。
本发明相对于现有技术具有如下的有益效果：
1、本发明使用N极性GaN/AlGaN异质结外延片制备整流器，与传统的Ga极性GaN/AlGaN异质结相比具有以下优点：(一)N极性AlGaN层作为天然的背势垒，可以增强对GaN/AlGaN异质结界面二维电子气的限域性，增强器件耐压能力；(二)非掺杂GaN沟道层在非掺杂AlGaN势垒层上方，改善了正向导通特性(使得正向开启电压降低)。由于具有以上优点，从而使整流器具有较好的整流特性。同时欧姆接触电极金属直接和顶层的非掺杂GaN沟道层相连，能够形成良好的欧姆接触。
2、本发明设计了双重SiN插入层结构，改善了器件的性能，一方面通过调节非掺杂AlGaN的应变，改善AlGaN/GaN异质结的质量，提高了二维电子气的浓度；另一方面双重SiN插入层通过连续两次改变AlGaN的生长模式，降低了作为漏电通道的穿透位错，提高了器件的稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明实施例的N极性GaN/AlGaN基整流器的结构示意图。
图2为本发明实施例的N极性GaN/AlGaN基整流器电极光学显微镜图。
图3为本发明实施例1制备的N极性GaN/AlGaN基整流器的I-V曲线。
图4为本发明实施例4制备的N极性GaN/AlGaN基整流器的I-V曲线。
图1中：
1-碳化硅衬底、2-N极性AlN缓冲层、3-双重SiN插入层结构、4-N极性非掺杂AlGaN势垒层、5-N极性非掺杂GaN沟道层、6-欧姆电极、7-Si3N4层、8-肖特基电极。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。应当理解，描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
实施例1：
本实施例提供了一种N极性GaN/AlGaN基整流器的制备方法，包括以下步骤：
(1)如图1所示，在碳化硅衬底1上依次生长AlN缓冲层2、双重SiN插入层结构3、非掺杂AlGaN势垒层4和非掺杂GaN沟道层5，得到整流器外延片；
其中，双重SiN插入层结构的制备，包括在AlN缓冲层上依次生长下层SiN插入层、AlGaN缓冲层和上层SiN插入层，下层SiN插入层和上层SiN插入层的沉积时间分别是30-50s和160-180s；
为了缓解晶格失配，释放应力，AlGaN缓冲层的Al组分大于所述非掺杂AlGaN势垒层中的Al组分；
整流器外延片中AlN缓冲层、AlGaN缓冲层、非掺杂AlGaN势垒层和非掺杂GaN沟道层均为N极性的，均沿[000-1]方向生长；
(2)对得到的整流器外延片进行预处理：将整流器外延片分别置于丙酮、乙醇中进行超声清洗，再用高纯氮气吹干；
(3)对预处理后整流器外延片进行光刻，在非掺杂GaN沟道层上得到欧姆电极图案；
(4)制备欧姆电极：将步骤(3)所得整流器外延片放入电子束蒸发设备中，依次蒸镀欧姆接触电极金属Ti/Al/Ni/Au，得到欧姆电极6；
(5)去除步骤(4)所得整流器外延片表面的光刻胶：将步骤(4)所得整流器外延片浸入去胶溶液中浸泡，接着先后置于丙酮和乙醇中超声处理并用高纯氮气吹干；
(6)制备钝化层：在步骤(5)所得的的整流器外延片的非掺杂GaN沟道层上，沉积一层Si3N4钝化层7；
(6)通过掩模版对准并采用与步骤(3)相似的方法得到肖特基电极图案，使用湿法刻蚀方法将暴露出的钝化层7刻蚀掉，接着采用步骤(5)的工艺除去光刻胶；
(7)采用湿法刻蚀方法，将步骤(5)所得的外延片从Si3N4钝化层表面刻蚀出肖特基电极凹槽，肖特基电极凹槽深入至非掺杂GaN沟道层表面，并延伸至Si3N4钝化层表面；其中，肖特基接触电极的刻蚀深度为180～200nm，肖特基接触电极与欧姆接触电极的间距为5～9μm；
(8)将刻蚀有肖特基电极凹槽的整流器外延片放入电子束蒸发设备中，依次蒸镀肖特基接触电极金属Ni/Au，得到肖特基电极8，肖特基接触电极的半径为150μm；制备的整流器电极结构的俯视图如图2所示；
(9)去除步骤(8)所得整流器外延片表面的光刻胶，进行引线、封装，从而制得N极性GaN/AlGaN基整流器。
如图1所示，本实施制备的N极性GaN/AlGaN基整流器，包括整流器外延片和设置在整流器外延片上的欧姆接触电极、Si3N4钝化层以及肖特基接触电极；整流器外延片包括在碳化硅衬底上依次生长的AlN缓冲层、双重SiN插入层结构、非掺杂AlGaN势垒层以及非掺杂GaN沟道层，欧姆接触电极和Si3N4钝化层均设置在非掺杂GaN沟道层上，其中：
双重SiN插入层结构包括在AlN缓冲层上依次生长的下层SiN插入层、AlGaN缓冲层和上层SiN插入层，AlGaN缓冲层的Al组分大于非掺杂AlGaN势垒层中的Al组分；
整流器外延片中AlN缓冲层、双重SiN插入层结构、非掺杂AlGaN势垒层和非掺杂GaN沟道层的厚度分别为160～180nm、500～600nm、300～320n和25～40nm；
Si3N4钝化层和欧姆接触电极的厚度分别为为120-160nm和200～300nm。
如图3所示，本实施例制备的GaN/AlGaN基整流器具有较低的开启电压，较高的反向击穿电压。正向导通特性良好，整流性能较佳。图3的电流趋势曲线适用于本发明的所有实施例包括但不限于展示的实施例。
实施例2：
本实施例提供了一种N极性GaN/AlGaN基整流器的制备方法，具体包括：
(1)如图1所示，在碳化硅衬底1上依次生长160nm厚的N极性AlN缓冲层2、500nm厚的双重SiN插入层结构3、300nm厚的非掺杂N极性AlGaN势垒层4以及25nm厚的非掺杂N极性GaN层5，得到整流器外延片；
其中，双重SiN插入层结构3的生长过程为：在N极性AlN缓冲层2上生长下层SiN插入层50s，在下层SiN插入层上生长AlGaN缓冲层，再在AlGaN缓冲层上生长上层SiN插入层160s；其中AlGaN缓冲层的Al组分大于非掺杂AlGaN势垒层的Al组分；
(2)对得到的整流器外延片进行预处理：将步骤(1)所得整流器外延片置于丙酮中超声处理3min并用高纯氮气吹干，接着置于乙醇中超声处理3min并用高纯氮气吹干；
(3)对步骤(2)所得整流器外延片进行光刻：在整流器外延片表面滴适量光刻胶，型号为RZJ304，并置于匀胶机中旋涂40s，将涂有光刻胶的整流器外延片在95℃下前烘45s，接着用光刻机对整流器外延片进行2s曝光得到欧姆电极图案，最后将整流器外延片浸入显影液，60s后清洗；
(4)将步骤(3)所得整流器外延片放入电子束蒸发设备中，抽真空至1×10-5Pa并依次蒸镀欧姆接触电极金属Ti/Al/Ni/Au，厚度为200nm，接着在850℃下退火30s，得到欧姆电极6；
(5)去除步骤(4)所得整流器外延片表面的光刻胶：将步骤(4)所得整流器外延片浸入去胶溶液中浸泡，接着先后置于丙酮和乙醇中超声处理3min并用高纯氮气吹干；
(6)制备钝化层：在步骤(5)所得的外延片表面采用等离子体增强化学气相沉积(PECVD)的方法沉积120nm厚的Si3N4层7；
(7)通过掩模版对准并采用与步骤(3)相似的方法得到肖特基电极图案，使用湿法刻蚀方法将暴露出的钝化层7刻蚀掉，接着采用步骤(5)的工艺除去光刻胶；
(8)采用湿法刻蚀方法，从Si3N4层表面刻蚀出深度为180nm的肖特基电极凹槽，肖特基电极凹槽深入至非掺杂GaN沟道层表面；接着将整流器外延片放入电子束蒸发设备中，抽真空至1×10-5Pa并依次蒸镀肖特基接触电极金属Ni/Au，接着在450℃下退火3min，得到肖特基电极8；
(9)采用步骤(5)的工艺除去光刻胶，进行引线、封装，最后制得N极性GaN/AlGaN基整流器。
实施例3：
本实施例提供了一种N极性GaN/AlGaN基整流器的制备方法，具体包括：
(1)如图1所示，在碳化硅衬底1上依次生长180nm厚的N极性AlN缓冲层2、600nm厚的双重SiN插入层结构3、320nm厚的非掺杂N极性AlGaN层4和40nm厚的非掺杂N极性GaN层5，得到整流器外延片；
其中，双重SiN插入层结构3的生长过程为：在N极性AlN缓冲层2上生长下层SiN插入层50s，在下层SiN插入层上生长AlGaN缓冲层，再在AlGaN缓冲层上生长上层SiN插入层180s；
(2)对得到的整流器外延片进行预处理：将步骤(1)所得整流器外延片置于丙酮中超声处理5min并用高纯氮气吹干，接着置于乙醇中超声处理5min并用高纯氮气吹干；
(3)对步骤(2)所得整流器外延片进行光刻：在整流器外延片表面滴适量光刻胶，型号为RZJ304，并置于匀胶机中旋涂40s，将涂有光刻胶的整流器外延片在95℃下前烘45s，接着用光刻机对整流器外延片进行2s曝光得到欧姆电极图案，最后将整流器外延片浸入显影液60s后清洗；
(4)将步骤(3)所得整流器外延片放入电子束蒸发设备中，抽真空至3×10-5Pa并依次蒸镀欧姆接触电极金属Ti/Al/Ni/Au，厚度为300nm，接着在900℃下退火30s，得到欧姆电极6；
(5)去除步骤(4)所得整流器外延片表面的光刻胶：将步骤(4)所得整流器外延片浸入去胶溶液中浸泡，接着先后置于丙酮和乙醇中超声处理5min并用高纯氮气吹干；
(6)制备钝化层：在步骤(5)所得的外延片表面采用等离子体增强化学气相沉积(PECVD)的方法沉积160nm厚的Si3N4层6；
(7)通过掩模版对准并采用与步骤(3)相似的方法得到肖特基电极图案，使用湿法刻蚀方法将暴露出的钝化层7刻蚀掉，接着采用步骤(5)的工艺除去光刻胶；
(8)采用湿法刻蚀方法，在整流器外延片上刻蚀出深度为200nm的肖特基电极凹槽，肖特基电极凹槽深入至非掺杂GaN沟道层表面；接着将整流器外延片放入电子束蒸发设备中，抽真空至3×10-5Pa并依次蒸镀肖特基接触电极金属Ni/Au，接着在500℃下退火3min，得到肖特基电极8；
(9)采用步骤(5)的工艺除去光刻胶，进行引线、封装，最后制得N极性GaN/AlGaN基整流器。
实施例4：
本实施例提供了一种N极性GaN/AlGaN基整流器的制备方法，具体包括：
(1)如图1所示，在碳化硅衬底1上依次生长180nm厚的N极性AlN缓冲层2、550nm厚的双重SiN插入层结构3、320nm厚的非掺杂N极性AlGaN层4和30nm厚的非掺杂N极性GaN层5，得到整流器外延片；
其中，双重SiN插入层结构3的生长过程为：在N极性AlN缓冲层2上生长下层SiN插入层30s，在下层SiN插入层上生长AlGaN缓冲层，再在AlGaN缓冲层上生长上层SiN插入层180s；
(2)对得到的整流器外延片进行预处理：将步骤(1)所得整流器外延片置于丙酮中超声处理4min并用高纯氮气吹干，接着置于乙醇中超声处理4min并用高纯氮气吹干；
(3)对步骤(2)所得整流器外延片进行光刻：在整流器外延片表面滴适量光刻胶，型号为RZJ304，并置于匀胶机中旋涂40s，将涂有光刻胶的整流器外延片在95℃下前烘45s，接着用光刻机对整流器外延片进行4s曝光得到欧姆电极图案，最后将整流器外延片浸入显影液60s后清洗；
(4)将步骤(3)所得整流器外延片放入电子束蒸发设备中，抽真空至1×10-5Pa并依次蒸镀欧姆接触电极金属Ti/Al/Ni/Au，厚度为250nm，接着在900℃下退火30s，得到欧姆电极6；
(5)去除步骤(4)所得整流器外延片表面的光刻胶：将步骤(4)所得整流器外延片浸入去胶溶液中浸泡，接着先后置于丙酮和乙醇中超声处理4min并用高纯氮气吹干；
(6)制备钝化层：在步骤(5)所得的外延片表面采用等离子体增强化学气相沉积(PECVD)的方法沉积160nm厚的Si3N4钝化层7；
(7)通过掩模版对准并采用与步骤(3)相似的方法得到肖特基电极图案，使用湿法刻蚀方法将暴露出的钝化层7刻蚀掉，接着采用步骤(5)的工艺除去光刻胶；
(8)采用湿法刻蚀方法，在整流器外延片上用湿法刻蚀出深度为200nm的肖特基电极凹槽，肖特基电极凹槽深入至非掺杂GaN沟道层表面；接着将整流器外延片放入电子束蒸发设备中，抽真空至1×10-5Pa并依次蒸镀肖特基接触电极金属Ni/Au，接着在500℃下退火3min，得到肖特基电极8；
(9)采用步骤(5)的工艺除去光刻胶，进行引线、封装，最后制得N极性GaN/AlGaN基整流器。
本实施例制备的N极性GaN/AlGaN基整流器的I-V曲线如图4所示，偏压大于-4V小于0时，电流几乎为0；在偏压小于-4V时，反向电流急剧增大；正向开启电压在1.5V左右，正向导通特性良好。表明外延片质量良好，器件整流性能优异，主要是由于双重SiN插入层结构3的生长时间，器件整流性能在所有实施例中表现是最优的。
综上所述，本发明提供的N极性GaN/AlGaN基整流器及其制备方法，N极性GaN/AlGaN基整流器包括整流器外延片和设置在整流器外延片上的欧姆接触电极和Si3N4钝化层以及肖特基接触电极；整流器外延片包括在碳化硅衬底上依次生长的AlN缓冲层、双重SiN插入层结构、非掺杂AlGaN势垒层和非掺杂GaN沟道层；欧姆接触电极和Si3N4钝化层均设置在非掺杂GaN沟道层上；肖特基接触电极从Si3N4钝化层表面通过刻蚀深入非掺杂GaN沟道层，并部分延伸至钝化层表面；其中，双重SiN插入层结构包括在AlN缓冲层上依次生长的下层SiN插入层、AlGaN缓冲层和上层SiN插入层。本发明通过采用N极性GaN/AlGaN异质结外延片制备整流器，并且设计双重SiN插入层结构，能够实现具有低开启电压、高截止频率的高性能整流器。
以上所述，仅为本发明专利较佳的实施例，但本发明专利的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明专利所公开的范围内，根据本发明专利的技术方案及其发明构思加以等同替换或改变，都属于本发明专利的保护范围。
Claims (10)
1.一种N极性GaN/AlGaN基整流器，其特征在于，包括整流器外延片和设置在所述整流器外延片上的欧姆接触电极、Si3N4钝化层以及肖特基接触电极；所述整流器外延片包括在碳化硅衬底上依次生长的AlN缓冲层、双重SiN插入层结构、非掺杂AlGaN势垒层以及非掺杂GaN沟道层，所述欧姆接触电极和所述Si3N4钝化层均设置在所述非掺杂GaN沟道层上，其中，所述双重SiN插入层结构包括在所述AlN缓冲层上依次生长的下层SiN插入层、AlGaN缓冲层和上层SiN插入层。
2.根据权利要求1所述的N极性GaN/AlGaN基整流器，其特征在于，所述AlGaN缓冲层的Al组分大于所述非掺杂AlGaN势垒层中的Al组分。
3.根据权利要求1所述的N极性GaN/AlGaN基整流器，其特征在于，所述欧姆接触电极由依次蒸镀欧姆接触电极金属Ti/Al/Ni/Au而制得，厚度为200～300nm。
4.根据权利要求1所述的N极性GaN/AlGaN基整流器，其特征在于，所述肖特基接触电极由依次蒸镀肖特基接触电极金属Ni/Au而制得；
所述肖特基接触电极通过刻蚀深入所述非掺杂GaN沟道层并部分延伸至所述Si3N4钝化层表面，刻蚀深度为180～200nm。
5.根据权利要求1所述的N极性GaN/AlGaN基整流器，其特征在于，所述欧姆接触电极与肖特基接触电极的间距为5～9μm。
6.根据权利要求1～5任一项所述的N极性GaN/AlGaN基整流器，其特征在于，所述整流器外延片中AlN缓冲层、AlGaN缓冲层、非掺杂AlGaN势垒层和非掺杂GaN沟道层均为N极性的，即均沿[000-1]方向生长。
7.一种N极性GaN/AlGaN基整流器的制备方法，其特征在于，所述方法包括：
在碳化硅衬底上依次生长AlN缓冲层、双重SiN插入层结构、非掺杂AlGaN势垒层和非掺杂GaN沟道层，得到整流器外延片；其中，双重SiN插入层结构包括在所述AlN缓冲层上依次生长的下层SiN插入层、AlGaN缓冲层和上层SiN插入层；所述下层SiN插入层和上层SiN插入层的沉积时间分别是30-50s和160-180s；
对所述整流器外延片进行预处理，对预处理后整流器外延片进行光刻，在所述非掺杂GaN沟道层上得到欧姆电极图案；
将制备有欧姆电极图案的整流器外延片放入电子束蒸发设备中，依次蒸镀欧姆接触电极金属，得到欧姆电极；
去除制备有欧姆电极的整流器外延片表面的光刻胶，采用等离子体增强化学气相沉积的方法，在制备有欧姆电极的整流器外延片的非掺杂GaN沟道层上沉积Si3N4钝化层；
进行掩模版对准，对制备有Si3N4钝化层的整流器外延片进行光刻，在所述Si3N4钝化层上得到肖特基电极图案，进行湿法刻蚀，将多余的钝化层刻蚀掉，并去除整流器外延片表面的光刻胶；
采用湿法刻蚀方法，将得到肖特基电极图案的外延片从所述Si3N4钝化层表面刻蚀出肖特基电极凹槽，所述肖特基电极凹槽深入至所述非掺杂GaN沟道层表面，并延伸至所述Si3N4钝化层表面；
将刻蚀有肖特基电极凹槽的整流器外延片放入电子束蒸发设备中，依次蒸镀肖特基接触电极金属，得到肖特基电极；
去除制备有肖特基电极的整流器外延片表面的光刻胶，进行引线、封装，从而制得N极性GaN/AlGaN基整流器。
8.根据权利要求7所述的制备方法，其特征在于，所述AlGaN缓冲层的Al组分大于所述非掺杂AlGaN势垒层中的Al组分。
9.根据权利要求7所述的制备方法，其特征在于，所述欧姆接触电极由依次蒸镀欧姆接触电极金属Ti/Al/Ni/Au而制得；
所述肖特基接触电极由依次蒸镀肖特基接触电极金属Ni/Au而制得，电极边缘与邻近的刻蚀槽边缘的距离为0.8～1μm。
10.根据权利要求7～9任一项所述的制备方法，其特征在于，所述整流器外延片中AlN缓冲层、AlGaN缓冲层、非掺杂AlGaN势垒层和非掺杂GaN沟道层均为N极性的，均沿[000-1]方向生长。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210396659.8A CN114864657A (zh) | 2022-04-15 | 2022-04-15 | N极性GaN/AlGaN基整流器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210396659.8A CN114864657A (zh) | 2022-04-15 | 2022-04-15 | N极性GaN/AlGaN基整流器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114864657A true CN114864657A (zh) | 2022-08-05 |
Family
ID=82631520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210396659.8A Pending CN114864657A (zh) | 2022-04-15 | 2022-04-15 | N极性GaN/AlGaN基整流器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114864657A (zh) |
-
2022
- 2022-04-15 CN CN202210396659.8A patent/CN114864657A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220209000A1 (en) | High-threshold-voltage normally-off high-electron-mobility transistor and preparation method therefor | |
| TWI310611B (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
| US20060019435A1 (en) | Methods of fabricating nitride-based transistors with a cap layer and a recessed gate | |
| EP1704597A1 (en) | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof | |
| US20230030977A1 (en) | Gan/two-dimensional aln heterojunction rectifier on silicon substrate and preparation method therefor | |
| CN112635544B (zh) | 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法 | |
| CN110459595A (zh) | 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法 | |
| CN109037326A (zh) | 一种具有p型埋层结构的增强型hemt器件及其制备方法 | |
| CN210429824U (zh) | 一种增强型AlN/AlGaN/GaN HEMT器件 | |
| WO2021139041A1 (zh) | 氧化镓肖特基二极管及其制备方法 | |
| CN117438457B (zh) | 凹槽栅型GaN基HEMT器件及其制备方法 | |
| CN112614887B (zh) | 增强型AlGaN-GaN垂直超结HEMT及其制备方法 | |
| CN114864657A (zh) | N极性GaN/AlGaN基整流器及其制备方法 | |
| CN116053306A (zh) | 基于氮化镓的高电子迁移率晶体管器件及其制备方法 | |
| CN113257896A (zh) | 多场板射频hemt器件及其制备方法 | |
| CN115083921A (zh) | 氧化镓肖特基二极管制备方法及氧化镓肖特基二极管 | |
| WO2023092855A1 (zh) | N极性GaN/AlGaN基射频整流器及其制备方法 | |
| CN113270494B (zh) | 双渐变沟道氮化镓基垂直结构射频器件及其制备方法 | |
| CN112018177A (zh) | 全垂直型Si基GaN UMOSFET功率器件及其制备方法 | |
| CN113257911B (zh) | 含Sc掺杂的源空气桥结构GaN射频HEMT及其制备方法 | |
| CN216749909U (zh) | 一种集成多工作模式的GaN半导体器件 | |
| CN111599856B (zh) | 双沟道增强型准垂直结构GaN基JFET及其制备方法 | |
| CN113097313B (zh) | 含InGaN子阱结构的YAlN/GaN双势垒共振隧穿二极管及其制作方法 | |
| CN115602540B (zh) | 一种增强型GaN功率器件的制造方法 | |
| CN114899234A (zh) | 一种倒装增强型GaN HEMT器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |