CN114863969A - 跳过刷新操作的存储器件及其操作方法 - Google Patents

跳过刷新操作的存储器件及其操作方法 Download PDF

Info

Publication number
CN114863969A
CN114863969A CN202111204990.7A CN202111204990A CN114863969A CN 114863969 A CN114863969 A CN 114863969A CN 202111204990 A CN202111204990 A CN 202111204990A CN 114863969 A CN114863969 A CN 114863969A
Authority
CN
China
Prior art keywords
refresh
row
rows
value
flag information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111204990.7A
Other languages
English (en)
Inventor
金旼秀
金南亨
金大正
金度翰
朴赞益
徐德浩
申院济
李昌珉
丁日奎
崔仁寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114863969A publication Critical patent/CN114863969A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

提供一种跳过刷新操作的存储器件及其操作方法。所述存储器件包括：存储单元阵列，所述存储单元阵列包括N个行；刷新控制器，所述刷新控制器被配置为基于刷新命令控制针对所述存储单元阵列的所述N个行的刷新操作；以及访问信息存储电路，所述访问信息存储电路包括多个寄存器，所述多个寄存器被配置为存储与所述N个行中的每一行对应的标志信息，其中，所述标志信息在具有第一值时指示已被访问的行，并且在具有第二值时指示未被访问的行。所述刷新控制器进一步被配置为：基于与所述第一行对应的所述标志信息，控制是否在针对所述第一行的刷新定时针对所述N个行中的第一行执行刷新操作。

Description

跳过刷新操作的存储器件及其操作方法
相关申请的交叉引用
本申请要求于2021年2月4日在韩国知识产权局提交的韩国专利申请No.10-2021-0016281的优先权，其全部公开内容通过引用合并于此。
技术领域
与示例实施例一致的方法、装置和系统涉及一种存储器件，更具体地，涉及一种跳过刷新操作的存储器件及其操作方法。
背景技术
在高性能电子系统中广泛使用的存储器件的集成度和速度正在提高。诸如动态随机存取存储器(DRAM)的易失性存储器件需要定期刷新存储单元，并且随着DRAM集成度提高，刷新操作的次数会增加。
存储器件可以访问包括多个行的体(bank)(例如，存储体(memory bank))中的行，以执行诸如数据写入和读取的存储操作，并且被访问的行的存储单元可以具有刷新操作被执行的效果。因此，当如上所述通过考虑存储器件的特性来控制刷新操作时，可以降低功耗，并且可以提高存储器件的使用效率。
发明内容
一个或更多个示例实施例提供一种存储器件及其操作方法，从而降低刷新操作所需的功率并提高使用存储器件的效率。
根据示例实施例的方面，一种存储器件包括：存储单元阵列，所述存储单元阵列包括N个行，其中，N是大于或等于2的整数；刷新控制器，所述刷新控制器被配置为基于刷新命令控制针对所述存储单元阵列的所述N个行的刷新操作；以及访问信息存储电路，所述访问信息存储电路包括多个寄存器，所述多个寄存器被配置为存储与所述N个行中的每一行对应的标志信息，其中，所述标志信息在具有第一值时指示已被访问的行，并且在具有第二值时指示未被访问的行。所述刷新控制器进一步被配置为：在针对所述N个行中的第一行的刷新定时，基于与所述第一行对应的所述标志信息具有所述第一值，控制跳过针对所述第一行的所述刷新操作，以及基于与所述第一行对应的所述标志信息具有所述第二值，控制执行针对所述第一行的所述刷新操作。
根据示例实施例的方面，一种存储器件的操作方法包括：访问设置在存储单元阵列中的N个行当中的第一行，其中，N是大于或等于2的整数；将具有第一值的标志信息存储在包括多个寄存器的访问信息存储电路中的与所述第一行对应的第一寄存器中；基于刷新命令，在针对所述第一行的刷新定时识别存储在与所述第一行对应的所述第一寄存器中的所述标志信息；以及基于与所述第一行对应的所述标志信息具有所述第一值，跳过针对所述第一行的刷新操作。
根据示例实施例的方面，一种具有存储单元阵列(具有N个行(N是大于或等于2的整数))的存储器件的操作方法包括：在第一刷新周期中，基于从第一主机设备接收的第一访问请求访问第一行；基于从所述第一主机设备接收的第一刷新命令，在针对所述第一行的刷新定时刷新所述第一行；在第二刷新周期中，基于来自第二主机设备的第二访问请求访问所述第一行；将具有第一值的标志信息存储在包括多个寄存器的访问信息存储电路中的与所述第一行对应的第一寄存器中；以及基于从所述第二主机设备接收的第二刷新命令，在针对所述第一行的所述刷新定时跳过针对所述第一行的刷新操作。
附图说明
通过结合附图的以下描述，将更清楚地理解上述和其他方面、特征和优点，其中：
图1是示出根据示例实施例的存储系统的框图；
图2是根据示例实施例的存储器件的操作方法的流程图；
图3是示出根据示例实施例的存储器件的实现示例的框图；
图4是示出根据另一示例实施例的存储系统的框图；
图5是示出根据示例实施例的刷新操作的图；
图6是示出根据示例实施例的刷新操作的时序流程图；
图7是示出根据示例实施例的存储系统的框图；
图8是示出根据示例实施例的存储器件的操作方法的流程图；
图9A和图9B是示出根据示例实施例的刷新操作的图；
图10A和图10B是示出根据示例实施例的更新标志信息的值的图；
图11和图12是示出根据示例实施例的主机和加速器共享存储器件的计算系统的框图；
图13A、图13B、图14和图15是示出根据另一示例实施例的存储系统中的刷新操作的图；
图16是示出根据另一示例实施例的存储器件的框图；以及
图17是示出包括根据示例实施例的系统的数据中心的框图。
具体实施方式
现在将参照附图详细描述示例实施例。
图1是示出根据示例实施例的存储系统10的框图。
参照图1，存储系统10可以包括存储控制器100和存储器件200。存储器件200可以包括存储单元阵列210、刷新控制器220、访问信息存储电路230和控制逻辑240。此外，根据示例实施例，控制逻辑240可以包括模式设置器241，其中，模式设置器241可以设置与刷新操作的执行和跳过相关的操作模式。控制逻辑240可以根据由模式设置器241设置的模式来管理和控制刷新操作。此外，控制逻辑240可以控制存储器件200的所有操作，并且还可以包括命令/地址译码器，其中，命令/地址译码器可以针对来自存储控制器100的命令CMD和地址ADD执行译码操作。
存储控制器100可以通过经由存储接口向存储器件200提供各种类型的信号来控制诸如写入/读取和刷新操作的存储操作。例如，存储控制器100可以通过向存储器件200提供命令CMD和地址ADD来访问存储单元阵列210的数据DATA。此外，当存储器件200包括包含动态随机存取存储器(DRAM)存储单元的DRAM芯片时，命令CMD可以包括用于与DRAM相关的各种独特操作(例如，刷新存储单元的操作)的刷新命令CMD_R。
存储控制器100可以根据来自主机HOST的请求来访问存储器件200。存储器件200可以基于各种规范经由存储控制器100与主机HOST通信，例如，诸如以下规范的各种规范可以被应用于示例实施例：双倍数据速率(DDR)同步动态随机存取存储器(SDRAM)、DDR2SDRAM、DDR3 SDRAM、DDR4 SDRAM、DDR5 SDRAM、低功耗双倍数据速率(LPDDR)SDRAM、LPDDR2SDRAM、LPDDR3 SDRAM、LPDDR4 SDRAM、LPDDR4X SDRAM、LPDDR5 SDRAM、图形双倍数据速率(GDDR)同步图形随机存取存储器(SGRAM)、GDDR2 SGRAM、GDDR3 SGRAM、GDDR4 SGRAM、GDDR5SGRAM、GDDR6 SGRAM等。
存储单元阵列210可以包括多条字线，并且多个存储单元可以连接到多条字线中的每一条字线。例如，连接到一条字线的多个存储单元可以被称为一行，并且存储单元阵列210可以包括多个行。
刷新控制器220可以控制针对多个行的刷新操作。例如，刷新控制器220可以包括用于生成用于顺序地指示多个行的刷新地址的电路(例如，地址计数器)，并且在每次从存储控制器100接收到刷新命令CMD_R时，刷新控制器220可以经由地址计数器的计数操作生成刷新地址。根据示例实施例，响应于刷新命令CMD_R的接收，刷新控制器220可以执行各种控制操作以执行针对目标行(例如，在对应刷新定时选定的行)的刷新操作，跳过目标行的刷新操作，或者刷新除了目标行之外的行。
访问信息存储电路230可以存储指示多个行当中的被访问的行的信息。例如，访问信息存储电路230可以包括与多个行分别对应的多个寄存器，并且与多个行中的每一行对应的标志信息可以被存储在多个寄存器中的每个寄存器中。例如，存储控制器100可以发送命令CMD和地址ADD以访问数据DATA，并通过检查地址ADD来确定哪一行被访问。与被访问的行对应的标志信息可以被更新或改变为特定值(例如，逻辑“1”)。可选择地，在示例实施例中，存储器件200还可以被实现为使得与被访问的行对应的标志信息从逻辑“1”改变为逻辑“0”。
控制逻辑240可以执行与被访问的行的刷新策略相关的模式设置操作。例如，与模式设置相关的设置信息可以从存储控制器100提供给存储器件200，模式设置器241可以基于设置信息执行与刷新操作的跳过和执行相关的设置操作。
在操作的示例中，当接收到刷新命令CMD_R时，刷新控制器220可以生成指示目标行的刷新地址。此外，在访问信息存储电路230中，存储在与目标行对应的寄存器中的标志信息可以被提供给刷新控制器220，并且刷新控制器220可以基于标志信息的值执行或跳过针对目标行的刷新操作。当标志信息具有指示目标行先前已被访问的值(例如，逻辑“1”)时，刷新控制器220可以跳过针对目标行的刷新操作。相反，当标志信息具有逻辑值“0”时，刷新控制器220可以执行针对目标行的刷新操作。
根据示例实施例，可以根据模式设置不同地控制基于标志信息的刷新操作。例如，根据模式设置，即使在与目标行对应的标志信息具有逻辑值“1”时，刷新控制器220也可以执行刷新操作。可选择地，根据模式设置，当与目标行对应的标志信息具有逻辑值“1”时，刷新控制器220可以在对应的刷新定时刷新其他行，而不是跳过针对目标行的刷新操作。例如，可以针对目标行之后的将要被刷新的行当中的与标志值“0”对应的行执行刷新操作，可以将多个行当中的具有相对差的特性的弱行的地址信息存储在存储器件200中的存储电路中，或者可以在刷新定时针对弱行执行刷新操作。
根据示例实施例，因为存储器件200可以跳过针对先前已经被访问并且经由刷新操作有效刷新的行的刷新操作，所以可以减少一个刷新周期中执行的刷新操作，因此，可以减少刷新所需的功耗。此外，因为可以增加一个刷新周期中的刷新定时的间隔(或刷新命令被提供的时间间隔)，所以可以保证更长的存储操作时间，并且可以提高存储器件200的使用效率。
根据以上示例实施例，设置寄存器中的标志信息的操作和根据刷新策略的刷新操作的管理可以由存储器件200中的各种组件来执行。例如，控制逻辑240和/或刷新控制器220可以包括用于基于来自存储控制器100的地址ADD设置访问信息存储电路230的寄存器的组件。此外，上述刷新策略可以包括诸如跳过/执行刷新操作、其他行的刷新操作等的各种情况，并且刷新控制器220可以基于来自控制逻辑240的控制根据预设刷新策略来执行刷新操作。
存储器件200可以是动态随机存取存储器，诸如，DDR SDRAM、LPDDR SDRAM、GDDRSDRAM、Rambus动态随机存取存储器(RDRAM)等。然而，示例实施例不限于此，例如，存储器件200可以是非易失性存储器，诸如，磁性随机存取存储器(MRAM)、铁电RAN(FeRAM)、相变RAM(PRAM)、电阻RAM(ReRAM)等，并且示例实施例可以被应用于执行与刷新对应的数据保持操作的存储器件。
在示例实施例中，存储器件200可以是包括一个或更多个存储芯片的半导体封装件。可选择地，存储器件200可以是一个或更多个存储芯片被安装在模块板上的存储模块，或者图1的存储器件200可以是存储模块的任意一个存储芯片。
虽然存储控制器100和主机HOST被示出为具有图1中的单独的配置，但是示例实施例不限于此。例如，主机HOST可以是包括应用处理器或中央处理单元(CPU)作为组件的设备，并且存储控制器100可以被包括在主机HOST中。
在示例实施例中，即使在目标行对应于被访问的行时，也可以根据由模式设置器241控制的刷新策略来刷新目标行。在这种情况下，当对目标行执行刷新操作时可以不执行更新与被访问的行对应的寄存器中的标志信息的操作以及确定寄存器的标志信息的操作，并且不管标志信息如何，都可以顺序地刷新多个行。
图2是根据示例实施例的存储器件的操作方法的流程图。
存储器件可以包括存储用于检查针对多个行的刷新操作是否将被跳过的标志信息的寄存器，并且标志信息的值可以根据多个行是否被访问而被改变。
参照图2，在操作S11中，存储器件可以从存储控制器(或主机)接收诸如写入/读取命令的用于正常存储操作的命令。虽然写入/读取命令被描述为图2中的示例，但是可以从存储控制器接收伴随针对多个行的激活操作(active operation)的各种命令。此外，在操作S12中，可以从存储控制器接收与命令对应的地址，并且可以在与由接收的地址指示的行对应的寄存器中，将标志信息设置为特定值(例如，逻辑“1”)，以指示该行已被访问。
此后，在操作S13中，存储器件可以从存储控制器接收刷新命令，并且在操作S14中，可以从寄存器检查与将被刷新的目标行对应的标志信息。在操作S15中，根据标志信息的值确定目标行是否对应于被访问的行，并且当目标行对应于被访问的行时，在操作S16中，可以跳过针对目标行的刷新操作或者可以刷新除了目标行之外的行。相反，当目标行不对应于被访问的行时，在操作S17中，可以执行针对目标行的刷新操作。
图3是示出根据示例实施例的存储器件300的实现示例的框图。
参照图3，存储器件300可以包括存储单元阵列310、刷新控制器320和访问信息存储电路330。例如，访问信息存储电路330可以包括寄存器。此外，存储器件300可以包括用于驱动存储单元阵列310的存储单元的各种外围电路。例如，存储器件300还可以包括行译码器341、读出放大器342、行缓冲器343、列译码器344、选择器345和控制逻辑350。在图3中示出的示例实施例中，省略了存储器件300中的通用组件的详细描述。
可以从主机接收用于数据访问的地址，并且该地址可以包括指示存储单元阵列310的行的行地址RA。控制逻辑350可以基于行地址RA确定需要改变标志信息FLAG的值的寄存器的位置，访问信息存储电路330中的寄存器中的该位置的标志信息FLAG的值可以基于控制逻辑350的控制被设置为“1”。相反，与未被访问的其他行对应的寄存器的标志信息FLAG的值可以被保持为“0”。
当存储单元阵列310的任意一行在数据访问操作(例如，数据输出操作)中被激活时，被激活的行的数据可以经由读出放大器342被放大，因此，行的激活可以具有类似于刷新操作的效果。行的放大数据可以被临时存储在行缓冲器343中，并且临时存储在行缓冲器343中的数据DATA可以经由列译码器344被提供给存储控制器(或主机)。
当从存储控制器接收到刷新命令时，刷新控制器320可以输出指示将被刷新的行(目标行)的刷新地址ADD_R。此时，刷新控制器320可以检查存储在与目标行对应的寄存器中的标志信息FLAG，例如，可以基于控制逻辑350的控制将存储在访问信息存储电路330中的标志信息FLAG提供给刷新控制器320。根据标志信息FLAG的值，刷新控制器320可以通过不输出刷新地址ADD_R来跳过针对目标行的刷新操作。例如，如果标志信息FLAG指示目标行已被访问，则刷新控制器320可以控制刷新地址ADD_R不被输出，从而跳过针对目标行的刷新操作。可选择地，刷新控制器320还可以执行控制操作，使得除了目标行之外的未被访问的行可以被刷新。例如，刷新控制器320可以检查与目标行之后的一个或更多个行对应的标志信息FLAG，并且输出指示对应标志信息FLAG具有值“0”的行的刷新地址ADD_R。
选择器345可以接收用于执行正常操作的行地址RA和用于执行刷新操作的刷新地址ADD_R，例如，根据接收到的命令的类型，选择器345可以基于控制逻辑350的控制选择性地输出行地址RA和刷新地址ADD_R中的任意一者。虽然已经描述了由控制逻辑350执行标志信息FLAG的设置和根据标志信息FLAG的值的刷新控制，但是上述设置和刷新控制所需的组件还可以被包括在刷新控制器320中。
图4是示出根据另一示例实施例的存储系统400的框图。图4中示出了应用处理器(AP)410和存储器件420，存储系统400可以包括AP 410和存储器件420。例如，AP 410可以包括存储控制器模块411。存储器件420可以包括存储单元阵列421、刷新控制器422、访问信息存储电路423和控制逻辑424，控制逻辑424可以包括模式设置器。例如，访问信息存储电路423可以包括寄存器。
AP 410可以被实现为片上系统(SoC)。SoC可以包括应用了具有特定标准总线规范的协议的系统总线，并且可以包括与系统总线相关的各种知识产权(IP)。作为系统总线的标准规范，先进RISC机器(ARM)公司的先进微控制器总线架构(AMBA)协议可以被应用。AMBA协议的总线类型可以包括高级高性能总线(AHB)、高级外围总线(APB)、高级可扩展接口(AXI)、AXI4、AXI一致性扩展(ACE)等。此外，还可以应用其他类型的协议，诸如SONICs公司的uNetwork、IBM公司的CoreConnect以及OCP-IP的开放核心协议。
存储器件420可以执行上述示例实施例中的刷新操作。例如，刷新控制器422可以响应于刷新命令CMD_R的接收来控制针对目标行的刷新操作，在执行刷新操作之前从访问信息存储电路423检查与目标行对应的寄存器的标志信息的值，基于检查标志信息的值的结果，执行或跳过针对目标行的刷新操作。例如，当存储系统400被应用于移动设备等时，根据示例实施例，可以减少在一个刷新周期内将要执行的刷新操作的次数，因此，可以减少移动设备的由于刷新操作导致的功耗。
图5是示出根据示例实施例的刷新操作的示例的图。在图5中，示出在一个刷新周期中一次刷新第一行Row 0至第1280行Row 1279的示例。
可以响应于来自存储控制器的一个刷新命令来刷新一个或更多个行，并且响应于一个刷新命令的刷新操作所需的时间可以由参数tRFC来定义。此外，在一个刷新周期期间，可以从存储控制器向存储器件顺序地提供多个刷新命令，接收多个刷新命令的时间间隔可以由参数tREFI来定义。在图5中，示出了响应于一个刷新命令刷新256行的情况，但是示例实施例不限于此，可以响应于一个刷新命令刷新一行，或者还可以响应于一个刷新命令刷新不同数量的行。
如在图5中所示，可以响应于一个刷新命令来执行针对第一多个行(例如，Row 0至Row 255)的刷新操作，此外，可以响应于下一刷新命令来执行针对第二多个行(例如，Row256至Row 511)的刷新操作。根据上述示例实施例，当执行针对多个行中的每一行的刷新操作时，可以检查与多个行中的每一行对应的标志信息。此外，可以在接收到下一刷新命令之前访问多个行中的一些行，例如，可以执行对在刷新周期内还未被刷新的行当中的第601行Row 600的访问，并且与第601行Row 600对应的标志信息的值可以被设置为第一值，以指示第601行Row 600已被访问。
在响应于下一刷新命令刷新其他行(例如，Row 512至Row 767)时，可以在针对第601行Row 600的刷新定时检查与第601行Row 600对应的标志信息的值，并且可以根据标志信息的值不同地管理刷新操作。例如，当标志信息具有值“1”时，根据在存储器件中设置的模式，可以跳过针对第601行Row 600的刷新操作，或者即使标志信息指示第601行Row 600已被访问，也可以执行针对第601行Row 600的刷新操作。可选择地，代替第601行Row 600，其他行可以在对应的刷新定时被刷新，例如，可以刷新第601行Row 600之后的行，或者可以刷新存储器件中存在的弱行。
图6是示出在图5中示出的示例实施例中的刷新操作的时序流程图。
参照图6，在操作S21中，可以根据行地址RA发生行访问，因此，在操作S22中，可以将对应寄存器中的标志信息的值设置为“1”以指示行访问。此后，在操作S23中，当从存储控制器提供刷新命令时，可以确定执行刷新操作的定时。当确定不是执行刷新操作的定时时，可以不执行刷新操作，并且可以在存储器件中执行待机状态或其他正常的存储操作。当确定对应于执行刷新操作的定时时，可以确定存储在寄存器中的标志信息的值。
例如，在操作S24中，确定标志信息的值是否为“1”，当标志信息的值不为“1”时，在操作S25中，可以执行针对目标行的刷新操作。当标志信息的值为“1”时，可以基于根据存储器件中的模式设置的各种策略来管理刷新操作，例如，在操作S26中，可以确定刷新跳过模式是否被设置。当刷新跳过模式被设置时，可以跳过针对目标行的刷新操作，并且在操作S29中，可以将与目标行对应的标志信息的值重置为值“0”。
相反，当刷新跳过模式未被设置时，可以在针对目标行的刷新定时刷新除了目标行之外的至少一行，例如，在操作S27中，可以确定刷新其他行的模式是否被设置。当不是刷新其他行的模式时，在操作S25中，可以在刷新定时执行针对目标行的刷新操作。当是执行针对其他行的刷新操作的模式时，在操作S28中，可以在刷新定时刷新除了目标行之外的至少一行。根据上述示例实施例，可以刷新在目标行之后的行当中的对应标志信息具有值“0”的至少一行，或者可以通过参照单独存储在存储器件中的弱行地址信息在刷新定时刷新至少一个弱行。此外，在目标行被刷新或至少一个其他行被刷新之后，在操作S29中，与目标行对应的标志信息的值可以被重置为值“0”。
图7是示出根据各种示例实施例的存储系统500的框图。在下面的描述中，假设当标志信息对应于“0”时，执行针对目标行的刷新操作，当标志信息对应于“1”时，跳过目标行的刷新操作。
参照图7，存储系统500可以包括存储控制器510和存储器件520，存储器件520可以包括存储单元阵列521、刷新控制器522、访问信息存储电路523和控制逻辑524。例如，访问信息存储电路523可以包括寄存器。此外，存储控制器510可以包括命令生成器511和参数设置器512，并且参数设置器512响应于一个刷新命令来设置与刷新间隔相关的第一参数tREFI和与执行刷新操作的时间相关的第二参数tRFC的示例被示出。
存储器件520可以从存储控制器510接收命令CMD和地址ADD，并且可以向存储控制器510发送与数据读取操作相关的数据DATA，以及从存储控制器510接收与数据写入操作相关的数据DATA。此外，存储器件520可以响应于来自存储控制器510的刷新命令CMD_R执行根据上述示例实施例的刷新操作，例如，可以根据存储在访问信息存储电路523中的标志信息执行或跳过针对目标行的刷新操作。
在示例实施例中，存储控制器510和存储器件520可以通过使用至少一个端子(或引脚)来发送和接收各种类型的信息，例如，存储器件520可以经由通知端子ALERT向存储控制器510提供跳过信息Info_S。虽然图7中示出了经由单独的通知端子ALERT的信息发送，但是示例实施例不限于此，还可以通过使用其他端子(例如，数据DATA端子当中的至少一个端子)向存储控制器510提供跳过信息Info_S。
在示例实施例中，跳过信息Info_S可以具有与刷新操作的跳过频率相关的信息。例如，当对存储器件520的访问频率高时，可以增加将被刷新的多个行当中的访问被执行的行的数量，因此，可以增加针对目标行的刷新操作被跳过的次数。存储器件520的组件(例如，刷新控制器522或控制逻辑524)可以通过检查标志信息来确定刷新操作是否被跳过，并且可以生成并向存储控制器510提供能够检查刷新操作被跳过的频率的跳过信息Info_S。
参数设置器512可以基于跳过信息Info_S来设置第一参数tREFI和第二参数tRFC。当存储器件520中刷新操作被跳过的频率增加时，在一个刷新周期内实际刷新的行的数量可以减少，因此，参数设置器512可以增加第一参数tREFI的值。也就是说，在一个刷新周期内由存储控制器510提供给存储器件520的刷新命令CMD_R的数量可以减少，因此，命令生成器511可以基于第一参数tREFI的值增加刷新命令CMD_R的发送周期。
存储器件520可以响应于一个刷新命令CMD_R在与第二参数tRFC对应的时间期间刷新一个或更多个行。当在存储器件520中刷新操作被跳过的频率增加时，响应于一个刷新命令CMD_R实际被刷新的行的数量可以减少，因此，第二参数tRFC的值可以减少。因此，假设刷新命令CMD_R的发送周期相同，当第二参数tRFC的值减小时，可以确保更多数据访问时间，因此，可以提高存储器件520的使用效率。
在示例实施例中，由参数设置器512设置的第一参数tREFI和第二参数tRFC可以经由至少一个端子被发送到存储器件520，并且可以在存储器件520中设置。例如，存储器件520可以接收第一参数tREFI和第二参数tRFC，并且可以在内部存储电路(例如，模式寄存器组)中对它们进行设置。
图8是示出根据示例实施例的存储器件的操作方法的流程图。在图8中示出了存储器件将跳过信息发送到存储控制器的示例。
参照图8，在操作S31中，存储器件可以从存储控制器接收刷新命令。在操作S32中，可以在对应的刷新定时根据上述示例实施例读取与目标行对应的标志信息。在操作S33中，可以确定标志信息的值是否对应于“1”。作为确定的结果，当标志信息的值不对应于“1”时，在操作S34中，可以执行针对目标行的刷新操作，当标志信息的值对应于“1”时，在操作S35中，可以跳过针对目标行的刷新操作。
此外，在操作S36中，可以在刷新定时根据标志信息的值向存储控制器发送跳过信息。当由于标志信息的值对应于“1”而跳过针对目标行的刷新操作时，指示针对目标行的刷新操作被跳过的跳过信息可以被发送到存储控制器。相反，当由于标志信息的值不对应于“1”而执行针对目标行的刷新操作时，指示针对目标行的刷新操作被执行的跳过信息可以被发送到存储控制器。在示例实施例中，当由于标志信息的值不对应于“1”而执行针对目标行的刷新操作时，存储器件还可以被实现为使得跳过信息不被发送到存储控制器。
存储控制器可以基于在一个刷新周期期间接收的跳过信息来确定在存储器件中跳过刷新操作的频率，因此，可以执行上述示例实施例中的参数设置操作。例如，在一个刷新周期中，当基于跳过信息确定刷新操作被跳过的频率增加时，可以执行参数设置操作使得上述第一参数tREFI的值增大，或者第二参数tRFC的值减小。
图9A和图9B是示出根据图7和图8中所示的示例实施例的刷新操作的示例的图。图9A中示出了当第一参数tREFI的值改变时的刷新操作的示例，图9B示出了当第二参数tRFC的值改变时的刷新操作的示例。
参照图9A，存储控制器可以经由至少一个端子从存储器件接收跳过信息，并且可以通过基于接收到的跳过信息改变第一参数tREFI的值来改变刷新间隔。例如，在第一刷新周期REF_P1中，第一参数tREFI的值可以具有相对小的第一值T1，并且存储控制器可以以具有第一值T1的每个时间间隔输出多个刷新命令(即，第一刷新命令CMD_R1至第三刷新命令CMD_R3)。
当刷新操作被跳过的频率增加时，存储控制器可以在随后的第二刷新周期REF_P2中将第一参数tREFI的值增加到相对大的第二值T2，因此，存储控制器可以在第二刷新周期REF_P2中以具有第二值T2的每个时间间隔顺序地输出多个刷新命令(即，第一刷新命令CMD_R1至第三刷新命令CMD_R3)。
参照图9B，存储控制器可以通过基于从存储器件接收的跳过信息改变第二参数tRFC的值来改变执行刷新操作的时间。例如，随着刷新操作被跳过的频率增加，存储控制器可以将第二参数tRFC的值从相对大的第三值T3改变为相对小的第四值T4。此外，在图9B的示例实施例中，假设当第一参数tREFI的值保持相同时，接收刷新命令的时间间隔不改变。
在第一刷新周期REF_P1中，因为第二参数tRFC的值被设置为第三值T3并且第三值T3相对大，所以可以响应于一个刷新命令(例如，第一刷新命令CMD_R1)刷新相对大量的行(例如，a+b个行)。相反，在随后的第二刷新周期REF_P2中，第二参数tRFC的值可以被设置为相对小的第四值T4，并且可以响应于第一刷新命令CMD_R1刷新相对少量的行(例如，a个行)。也就是说，存储控制器可以在输出刷新命令之后的相对短时间段之后提供用于访问存储器件的命令，因此，可以提高存储器件的使用效率。
图10A和图10B是示出根据示例实施例的更新标志信息的值的示例的图。
参照图10A，访问信息存储电路可以包括寄存器(例如，标志寄存器)，并且与多个行对应的标志信息可以被存储在寄存器中。例如，示出了与第一行Row0至第三行Row2对应的标志信息。
可以在一个刷新周期中顺序地刷新多个行，并且可以在第三行R2被刷新之前访问第三行Row2。当对第三行Row2的访问被执行时，与第三行Row2对应的标志信息的值可以被设置为“1”。此后，可以在针对第三行Row2的刷新定时检查标志信息的值，当标志信息的值对应于“1”时，可以跳过针对第三行Row2的刷新操作。此外，与刷新操作被跳过的第三行Row2对应的标志信息的值可以被重置为“0”，并且在下一刷新周期中，可以执行针对第三行Row2的刷新操作。例如，可以在每个刷新周期开始时或在每个刷新周期结束时重置多个行中的每一行的标志信息。
图10B中示出了以刷新周期为单位重置寄存器的示例。
寄存器可以具有重置状态，并且第二行Rowl和第三行Row2可以在被刷新之前被访问。当对第二行Row1和第三行Row2的访问被执行时，与第二行Row1和第三行Row2对应的标志信息的值可以被设置为“1”。此后，可以分别在针对第二行Row1和第三行Row2的刷新定时检查标志信息的值，并且可以跳过针对第二行Row1和第三行Row2的刷新操作。
在每一行的刷新定时，标志信息的值可以保持而不被重置，当一个刷新周期过去时，寄存器可以被全部重置。因此，在下一刷新周期中，可以根据对行的访问再次改变标志信息的值，并且可以根据改变的标志信息执行或跳过针对目标行的刷新操作。
在图10A和图10B中所示的示例实施例中，当在一个刷新周期中对已经被刷新的行的访问被执行时，可以通过各种方法来执行设置寄存器中的标志信息的操作。例如，通过确定请求访问的地址，当与地址对应的行对应于先前已被刷新或跳过的行时，可以不改变对应的标志信息。因此，可以防止在下一刷新周期中无意地跳过针对行的刷新操作的情况，因此，可以防止行的数据的丢失。
可选择地，根据示例实施例，如图10B中所示，即使当将被访问的行对应于先前已被刷新或跳过的行时，与该行对应的标志信息也可以被设置为值“1”。例如，在图10B的示例实施例中，当一个刷新周期过去时，多个寄存器可以被全部重置，因此，可以防止在下一刷新周期中无意地跳过针对该行的刷新操作的情况。
图11和图12是示出主机610和加速器620共享存储器件的计算系统600的示例实施例的框图。
参照图11和图12，计算系统600可以对应于上述示例实施例中的存储系统或者包括上述示例实施例中的存储系统，计算系统600可以包括主机(host)610、加速器620和一个或更多个存储器件(例如，DRAM 630)。主机610可以对应于CPU或者包括CPU，并且从用作加速器620和DRAM 630的主机角度而言，主机610可以被称为主设备(host device)。主机610和加速器620中的每一个可以包括控制DRAM 630的存储控制器，存储控制器可以对应于在上述示例实施例中描述的存储控制器。
加速器620可以包括诸如图形处理单元(GPU)和神经网路处理单元(NPU)的可编程组件、诸如知识产权(IP)核的提供固定功能的组件以及诸如现场可编程门阵列(FPGA)的可重构组件中的至少一个。由主机610执行的计算操作和/或输入/输出(I/O)操作中的至少一部分可以被卸载到加速器620。
在图11中所示的示例实施例中，示出了计算系统600中包括的各种组件被安装在印刷电路板(PCB)640上的结构，并且PCB 640可以包括用于安装各种组件的插槽，例如，可以包括安装主机610的CPU插槽和安装存储器模块的存储器插槽。DRAM 630可以包括诸如单列直插式存储器模块(SIMM)和双列直插式存储器模块(DIMM)的存储器模块，并且在图11中，示出了DIMM被安装在DIMM插槽上的示例。
根据示例实施例，加速器620可以被安装在DIMM插槽上，并且执行主机610与DRAM630之间的通信。例如，加速器620可以被安装在模块板的一个表面上。加速器620可以从主机610接收命令/地址信号CA和数据DQ，并将由主机610生成的命令/地址信号CA和数据DQ提供给DRAM 630。
参照图12，主机610、加速器620和DRAM 630可以具有分层结构，并且加速器620可以访问DRAM 630中的主机610不访问的特定部分。加速器620可以包括加速器逻辑621和选择器(MUX)622，其中，加速器620可以生成用于访问DRAM 630的命令/地址信号CA和数据DQ，选择器622可以响应于选择信号Sel输出来自主机610或加速器逻辑621的命令/地址信号CA和数据DQ。此外，如以上示例实施例中所述，DRAM 630可以包括存储单元阵列631、刷新控制器632、访问信息存储电路633和控制逻辑634。
例如，主机610可以控制DRAM 630进入各种操作模式，诸如，正常操作模式、自刷新模式和断电模式，并且加速器620可以在特定模式下(例如，自刷新模式等)占用和使用DRAM630。根据示例实施例，加速器620可以通过监视从主机610提供的信号来确定上述各种模式，例如，可以基于由主机610生成的命令/地址信号CA确定自刷新模式的进入SR Entry和自刷新模式的退出SR Exit。此外，加速器620可以通过确定自刷新模式的进入SR Entry来开始占用DRAM 630，并且通过确定自刷新模式的退出SR Exit来释放DRAM 630的占用。
根据示例实施例，主机610和加速器620中的每一个可以独立地设置DRAM 630的模式。例如，主机610和加速器620中的每一个可以包括模式控制器(Ctrl.)，并且可以经由模式控制器控制指示是跳过还是执行DRAM630中的刷新操作等的模式。例如，根据上述示例实施例，在基于标志信息的值控制刷新操作中，主机610可以应用执行针对目标行的刷新操作的操作、跳过针对目标行的刷新操作的操作、以及执行针对其他行的刷新操作的操作中的任意一个，加速器620可以应用另一操作。例如，主机610可以控制DRAM 630使得不管行访问如何，均在刷新定时刷新目标行，相反，加速器620可以控制DRAM 630使得根据与目标行对应的标志信息的值跳过针对目标行的刷新操作。
根据示例实施例，加速器620可以基于从主机610分配的计算和/或输入/输出(I/O)任务的量和类型来设置模式。例如，加速器620可以确定在DRAM630的自刷新模式期间将被执行的任务量，并基于该确定设置上述模式。可选择地，加速器620可以经由与主机610的通信接收指示任务量的单独的弱行信息Info_W，并基于接收到的弱行信息Info_W设置上述模式。例如，当任务量(或工作量)相对大时，加速器620可能需要保证对DRAM 630的大量访问时间，因此，加速器620可以设置模式使得基于与目标行对应的标志信息的值跳过针对目标行的刷新操作。相反，当任务量(或工作量)相对小时，在刷新定时不管标志信息的值如何，加速器620均可以控制目标行被刷新，或者可以控制DRAM 630使得除了目标行之外的行在刷新定时被刷新。
可以基于各种协议来执行主机610与加速器620之间的通信，并且作为示例，可以应用快速外围组件互连(PCIe)协议。然而，示例实施例不限于此，主机610与加速器620可以通过使用诸如以下的各种协议来彼此通信：计算快速链路(CXL)协议、XBUS协议、NVLINK协议、Infinity Fabric协议、针对加速器的高速缓存一致性互连(CCIX)协议和一致性加速器处理器接口(CAPI)协议。
图13A、图13B、图14和图15是示出根据另一示例实施例的存储系统中的刷新操作的示例的图。图13A、图13B、图14和图15示出在一个刷新周期tREF中在x1模式、x2模式和x4模式下执行刷新操作的情况。
参照图13A，可以在存储控制器与存储器件之间定义一个刷新周期tREF(例如，64ms)，并且可以基于存储控制器的设置根据x1模式、x2模式和x4模式来执行刷新操作。刷新命令可以被提供给存储器件，使得在x1模式下在一个刷新周期tREF中每一行被刷新一次，在x2模式下在一个刷新周期tREF中每一行被刷新两次，以及在x4模式下在一个刷新周期tREF中每一行被刷新四次。因此，如图13A中所示，指示x2模式下的刷新间隔的第一参数tREFI可以是x1模式下的第一参数tREFI的1/2，并且指示x4模式下的刷新间隔的第一参数tREFI可以是x1模式下的第一参数tREFI的1/4。
参照图13B，可以根据x1模式、x2模式和x4模式不同地设置跳过针对每一行的刷新操作的次数。例如，当针对特定行(例如，行A)的刷新操作被跳过时，则当在规范要求的时间过去之后执行针对行A的实际刷新操作时，数据丢失的概率会增加。
根据示例实施例，可以根据x1模式、x2模式和x4模式不同地设置跳过针对每一行的刷新操作的次数。例如，可以在x1模式下选择性地应用根据示例实施例的是否基于标志信息的值跳过刷新操作。例如，在x1模式下，可以不应用根据示例实施例的刷新操作的跳过，或者存储器件可以操作使得可以在一个刷新周期tREF中跳过针对每一行的至多一个刷新操作。
相反，可以在x2模式下应用根据示例实施例的刷新操作的跳过，或者存储器件可以操作使得可以在一个刷新周期tREF中跳过针对每一行的至多一个刷新操作。在这种情况下，每一行可以在一个刷新周期tREF(64ms)中被刷新至少一次。
此外，可以在x4模式下应用根据示例实施例的刷新操作的跳过，或者存储器件可以操作使得可以在一个刷新周期tREF中跳过针对每一行的至多三个刷新操作。在这种情况下，每一行可以在一个刷新周期tREF(64ms)中被刷新至少一次。
可以以多种方式控制根据上述示例实施例跳过的刷新操作的最大次数，并且作为示例，可以通过管理更新寄存器中的标志信息的操作来执行该控制。例如，可以对更新的次数(或设置为值“1”的次数)进行计数，作为示例，当在x4模式下对与特定行对应的寄存器执行了3次更新时，可以通过控制在一个刷新周期中不对寄存器执行额外的更新，将针对每一行跳过的刷新操作的最大次数调整为小于特定值。
在上述示例实施例中，关于刷新模式已经描述了x1模式、x2模式和x4模式，但是示例实施例不限于此，其可以应用于x3模式、x5模式以及各种其他模式。
图14和图15示出了针对每一行的刷新操作被设计为在x2模式下最多被跳过一次的情况。如图14中所示，存储器件可以包括：包含多个寄存器的访问信息存储电路，以及向多个寄存器中的每一个提供标志信息的逻辑器件(例如，与(AND)门)。此外，在示例实施例中，控制逻辑可以基于来自主机的地址提供用于设置标志信息FLAG的一个或更多个位，并且作为示例，控制逻辑可以提供第一位1st bit和第二位2nd bit的反相作为AND门的输入。AND门可以输出第1位1st bit与第2位2nd bit的反相的AND运算结果作为标志信息FLAG，从而设置多个行当中的与行K Row K对应的标志信息FLAG。
参照图15，控制逻辑可以在针对行K Row K的各种操作中将第一位1st bit和第二位2nd bit的值加1，以更新提供给AND门的值。作为示例，标志信息FLAG可以被设置为初始值“0”，并且当对行K Row K的访问被执行时，具有值“01”的位使得位“11”被输入到AND门，并且标志信息FLAG可以根据AND门的输出被设置为值“1”。
此后，在针对行K Row K的刷新定时，可以根据标志信息FLAG的值跳过针对行KRow K的刷新操作，并且当具有值“10”的位使得位“00”被输入到AND门时，标志信息FLAG可以被重置为值“0”。然后，当对行K Row K的访问被再次执行时，即使当具有值“11”的位使得位“01”被输入到AND门时，AND门的输出也具有值“0”，因此，标志信息FLAG可以被保持为值“0”。因此，在针对行K Row K的下一刷新定时可以不跳过针对行K Row K的刷新操作。
根据上述示例实施例，在一个周期中每一行被刷新两次的x2模式下，即使每一行被访问两次，刷新操作也可以被跳过一次。根据各种示例实施例，通过在其他xM模式(M是3或更大的整数)下调整输入到逻辑器件的位数和位值，可以在xM模式下以各种方法跳过针对每一行的刷新操作。
在上述示例实施例中，描述了基于来自存储控制器的刷新命令将根据示例实施例的刷新跳过操作应用于正常刷新操作的示例。然而，示例实施例不限于此。例如，存储器件可以在自刷新模式下自行执行各种操作(例如，内存内处理(PIM)计算等)，并且可以通过各种操作来刷新一个或更多个行。因此，示例实施例还可以被应用于存储器件的自刷新模式下的刷新操作。
图16是示出根据另一示例实施例的存储器件700的框图。在图16中，仅与刷新操作相关的组件中的一些组件被示出为包括在存储器件700中。
参照图16，存储器件700可以包括刷新控制器710、访问信息存储电路720和弱行信息存储电路730。存储器件700的存储单元阵列中的多个行中的一些行可以对应于具有相对差的数据保持特性的弱行，并且与弱行相关的信息可以在存储器件700的制造操作中被测试并被存储在存储器件700中，或者可以在包括存储器件700的存储系统被初始驱动时通过初始测试操作被生成并且也被存储在存储器件700中。
刷新控制器710可以包括生成刷新地址ADD_R的刷新地址生成器711，并且可以接收从弱行信息存储电路730提供的弱行的地址ADD_F。此外，根据上述示例实施例，刷新控制器710可以基于来自访问信息存储电路720的标志信息FLAG来执行或跳过针对目标行的刷新操作。
刷新控制器710包括用于接收刷新地址ADD_R和弱行的地址ADD_F并选择性地输出任意一个地址ADD的选择器712。通过针对存储器件700的模式设置，存储器件700可以被控制为执行或跳过针对目标行的刷新操作，或者可以被控制为刷新除了目标行之外的行。可以通过针对存储器件700的模式设置来控制选择器712的操作，当针对目标行的刷新操作被执行时，刷新地址ADD_R可以被选择性地输出，当其他行(例如，弱行)被刷新时，弱行的地址ADD_F可以被选择性地输出。可选择地，当刷新操作被跳过时，来自选择器712的地址ADD的输出可以被阻止。
图17是示出包括根据示例实施例的系统的数据中心800的框图。在一些示例实施例中，以上参照附图描述的存储系统可以被包括在数据中心800的应用服务器和/或存储服务器中。
参照图17，数据中心800可以收集各种数据并提供服务，并且可以被称为数据存储中心。例如，数据中心800可以是用于操作搜索引擎和数据库的系统，或者可以是由诸如银行的公司或政府机构使用的计算系统。如图17中所示，数据中心800可以包括应用服务器50_1至50_n和存储服务器60_1至60_m(m和n是大于1的整数)。可以根据示例实施例不同地选择应用服务器50_1至50_n的数量n和存储服务器60_1至60_m的数量m，并且应用服务器50_1至50_n的数量n和存储服务器60_1至60_m的数量m可以彼此不同。
应用服务器50_1至50_n可以包括处理器51_1至51_n、存储器52_1至52_n、交换机53_1至53_n、网络接口控制器(NIC)54_1至54_n和存储设备(storage device)55_1至55_n中的至少一者。处理器51_1至51_n可以控制应用服务器50_1至50_n的所有操作，并且可以访问存储器52_1至52_n以访问加载到存储器52_1至52_n中的指令和/或数据。存储器52_1至52_n的非限制性示例可以包括双倍数据速率同步DRAM(SDRAM)、高带宽存储器(HBM)、混合存储器立方体(HMC)、双列直插式存储器模块(DIMM)、Optane DIMM或非易失性DIMM(NVMDIMM)。
根据示例实施例，可以不同地选择包括在应用服务器50_1至50_n中的处理器的数量和存储器的数量。在一些示例实施例中，处理器51_1至51_n和存储器52_1至52_n可以提供处理器-存储器对。在一些示例实施例中，处理器51_1至51_n的数量和存储器52_1至52_n的数量可以彼此不同。处理器51_1至51_n可以包括单核处理器或多核处理器。在一些示例实施例中，如图17中的虚线所示，在应用服务器50_1至50_n中，可以省略存储设备55_1至55_n。可以根据示例实施例不同地选择包括在应用服务器50_1至50_n中的存储设备55_1至55_n的数量。处理器51_1至51_n、存储器52_1至52_n、交换机53_1至53_n、NIC 54_1至54_n和/或存储设备55_1至55_n可以通过以上参照附图描述的类似方式彼此通信。
存储服务器60_1至60_m可以包括处理器61_1至61_m、存储器62_1至62_m、交换机63_1至63_m、NIC 64_1至64_m和存储设备65_1至65_m中的至少一者。处理器61_1至61_m和存储器62_1至62_m可以与上述应用服务器50_1至50_n的处理器51_1至51_n和存储器52_1至52_n类似地操作。
包括在应用服务器50_1至50_n中的存储器52_1至52_n和包括在存储服务器60_1至60_m中的存储器62_1至62_m可以包括根据上述示例实施例的存储器件。例如，存储器52_1至52_n和62_1至62_m可以包括诸如DRAM的易失性存储器件，并且根据以上示例实施例的标志信息设置和刷新操作的跳过可以被应用于对多个行执行刷新操作。
应用服务器50_1至50_n和存储服务器60_1至60_m可以经由网络70彼此通信。在一些示例实施例中，可以通过使用光纤信道(FC)或以太网来实现网络70。FC可以是用于相对高速数据传输的介质，并且提供高性能/高可用性的光交换机可以被使用。根据网络70的访问方法，存储服务器60_1至60_m可以被设置为文件存储、块存储或对象存储。
在一些示例实施例中，网络70可以是诸如存储区域网络(SAN)的存储专用网络。例如，SAN可以使用FC网络并且可以是根据FC协议(FCP)实现的FC-SAN。可选择地，SAN可以是使用传输控制协议/互联网协议(TCP/IP)网络并且根据TCP/IP上的SCSI或互联网SCSI(iSCSI)协议实现的IP-SAN。在一些示例实施例中，网络70可以是诸如TCP/IP网络的通用网络。例如，可以根据诸如以太网上的FC(FCoE)协议、网络附接存储(NAS)、Fabrics上的NVMe(NVMe-oF)等协议来实现网络70。
在下文中，虽然主要描述了应用服务器50_1和存储服务器60_1，但是应用服务器50_1的描述可以应用于其他应用服务器(例如，50_n)，并且存储服务器60_1的描述可以应用于其他存储服务器(例如，60_m)。
应用服务器50_1可以经由网络70将用户或客户端请求存储的数据存储在存储服务器60_1至60_m之一中。此外，应用服务器50_1可以经由网络70从存储服务器60_1至60_m之一获得用户和客户端请求读取的数据。例如，应用服务器50_1可以被实现为网络服务器或数据库管理系统(DBMS)。
应用服务器50_1可以经由网络70访问包括在另一应用服务器50_n中的存储器52_n和/或存储设备55_n，和/或经由网络70访问包括在存储服务器60_1至60_m中的存储器62_1至62_m和/或存储设备65_1至65_m。因此，应用服务器50_1可以对存储在应用服务器50_1至50_n和/或存储服务器60_1至60_m中的数据执行各种操作。例如，应用服务器50_1可以执行用于在应用服务器50_1至50_n和/或存储服务器60_1至60_m之间移动或复制数据的指令。此时，数据可以从存储服务器60_1至60_m的存储设备65_1至65_m直接移动到应用服务器50_1至50_n的存储器52_1～52_n，或者可以经由存储服务器60_1至60_m的存储器62_1至62_m从存储服务器60_1至60_m的存储设备65_1至65_m移动到应用服务器50_1至50_n的存储器52_1至52_n。在一些示例实施例中，经由网络70移动的数据可以是用于安全或隐私的加密数据。
在存储服务器60_1中，接口IF可以提供处理器61_1与控制器CTRL之间的物理连接以及NIC 64_1与控制器CTRL之间的物理连接。例如，接口IF可以以直接附加存储(DAS)方法实现，在该方法中，存储设备65_1经由专用电缆直接连接。此外，例如，接口IF可以以诸如以下的各种接口方法来实现：高级技术附件(ATA)、串行ATA(SATA)、外部SATA(e-SATA)、小型计算机系统接口(SCSI)、串行连接的SCSI(SAS)、外围组件互连(PCI)、快速PCI(PCIe)、快速非易失性存储器(NVM)(NVMe)、IEEE 1394、通用串行总线(USB)、安全数字(SD)卡、多媒体卡(MMC)、嵌入式多媒体卡(eMMC)、通用闪存(UFS)、嵌入式通用闪存(eUFS)、紧凑型闪存(CF)卡接口。
在存储服务器60_1中，交换机63_1可以根据处理器61_1的控制选择性地连接处理器61_1与存储设备65_1或者选择性地连接NIC 64_1与存储设备65_1。
在一些示例实施例中，NIC 64_1可以包括网络接口卡、网络适配器等。NIC 64_1可以经由有线接口、无线接口、蓝牙接口、光接口等连接到网络70。NIC 64_1可以包括内部存储器、数字信号处理器(DSP)、主机总线接口等，并且可以经由主机总线接口连接到处理器61_1和/或交换机63_1。在一些示例实施例中，NIC 64_1可以与处理器61_1、交换机63_1和存储设备65_1中的至少一个集成。
在应用服务器50_1至50_n或存储服务器60_1至60_m中，处理器51_1至51_n和61_1至61_m可以向存储设备55_1至55_n和65_1至65_m或者存储器52_1至52_n和62_1至62_m发送命令，以编程或读取数据。在这种情况下，数据可以是已经经由纠错码(ECC)引擎纠错的数据。数据可以是经数据总线反转(DBI)或数据屏蔽(DM)处理的数据，并且可以包括循环冗余码(CRC)信息。数据可以是用于安全或隐私的加密数据。
存储设备55_1至55_n和65_1至65_m可以响应于从处理器51_1至51_n和61_1至61_m接收的读取命令，将控制信号和命令/地址信号发送到非易失性存储器件NVM(例如，NAND闪存器件)。因此，当从非易失性存储器件NVM读取数据时，读取使能信号被输入为数据输出控制信号，并且可以用于将数据输出到DQ总线。可以通过使用读取使能信号来生成数据选通信号。可以根据写入使能信号的上升沿或下降沿来锁存命令和地址信号。
控制器CTRL可以控制存储设备65_1的所有操作。在示例实施例中，控制器CTRL可以包括静态随机存取存储器(SRAM)。控制器CTRL可以响应于写入命令将数据写入非易失性存储器件NVM，或者响应于读取命令从非易失性存储器件NVM读取数据。例如，可以基于从例如存储服务器60_1中的处理器61_1、其他存储服务器60_m中的处理器61_m或应用服务器50_1至50_n中的处理器51_1至51_n的主机提供的请求，来生成写入命令和/或读取命令。缓冲器BUF可以临时存储(缓冲)要写入非易失性存储器件NVM的数据或要从非易失性存储器件NVM读取的数据。在一些示例实施例中，缓冲器BUF可以包括DRAM。此外，缓冲器BUF可以存储元数据，并且元数据可以表示用户数据或由控制器CTRL生成的用于管理非易失性存储器件NVM的数据。存储设备65_1可以包括用于安全或隐私的安全元件(SE)。
虽然已经示出和描述了示例实施例，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种存储器件，包括：
存储单元阵列，所述存储单元阵列包括N个行，其中，N是大于或等于2的整数；
刷新控制器，所述刷新控制器被配置为基于刷新命令控制针对所述存储单元阵列的所述N个行的刷新操作；以及
访问信息存储电路，所述访问信息存储电路包括多个寄存器，所述多个寄存器被配置为存储与所述N个行中的每一行对应的标志信息，其中，所述标志信息在具有第一值时指示已被访问的行，并且在具有第二值时指示未被访问的行，
其中，所述刷新控制器进一步被配置为：在针对所述N个行中的第一行的刷新定时，基于与所述第一行对应的所述标志信息具有所述第一值，控制跳过针对所述第一行的所述刷新操作，以及基于与所述第一行对应的所述标志信息具有所述第二值，控制执行针对所述第一行的所述刷新操作。
2.根据权利要求1所述的存储器件，还包括：控制逻辑，
所述控制逻辑被配置为：
基于从主机接收的命令和地址控制对所述存储单元阵列的访问；以及
基于从所述主机接收的所述地址识别被执行访问的行，并且将与所识别的行对应的所述标志信息设置为所述第一值。
3.根据权利要求2所述的存储器件，其中，所述控制逻辑还被配置为控制模式设置器设置与所述刷新操作相关的操作模式，
其中，所述刷新控制器进一步被配置为：
基于所述操作模式是刷新跳过模式并且所述第一行在第一刷新周期中在被刷新之前已经被访问，控制所述第一行的所述刷新操作在所述第一刷新周期中在针对所述第一行的刷新定时被跳过，以及
基于所述操作模式是刷新执行模式，控制所述第一行的所述刷新操作在所述第一刷新周期中在针对所述第一行的所述刷新定时被执行，而不管所述第一行是否已经在所述第一刷新周期中被访问。
4.根据权利要求3所述的存储器件，其中，所述刷新控制器进一步被配置为：基于所述操作模式是其他行的刷新执行模式并且所述第一行在所述第一刷新周期中在被刷新之前已经被访问，控制在所述第一刷新周期中在针对所述第一行的所述刷新定时，对所述N个行中的除了所述第一行之外的第二行执行所述刷新操作。
5.根据权利要求4所述的存储器件，还包括：弱行信息存储电路，所述弱行信息存储电路被配置为存储指示所述N个行当中的具有相对差的数据保持特性的一个或更多个行的信息，
其中，所述刷新控制器进一步被配置为：基于存储在所述弱行信息存储电路中的指示所述第二行的所述信息来识别所述第二行。
6.根据权利要求1所述的存储器件，其中，所述刷新控制器还被配置为：在基于与所述第一行对应的所述标志信息具有所述第一值而跳过针对所述第一行的所述刷新操作之后，将与所述第一行对应的所述标志信息重置为所述第二值。
7.根据权利要求1所述的存储器件，其中，所述刷新控制器还被配置为：
在第一刷新周期中，基于与所述N个行当中的至少两行对应的标志信息具有所述第一值，控制所述至少两行的所述刷新操作在所述第一刷新周期中被跳过，以及
在所述第一刷新周期结束时，将所述访问信息存储电路的所述多个寄存器中的所述标志信息重置为所述第二值。
8.根据权利要求1所述的存储器件，其中，所述存储器件被配置为：经由至少一个端子向主机发送跳过信息，所述跳过信息指示针对所述N个行当中的一个或更多个行的所述刷新操作已经被跳过。
9.根据权利要求8所述的存储器件，其中，所述存储器件还被配置为：从所述主机接收与所述刷新操作相关的第一参数和第二参数中的任意一者或二者的任意组合，以及
其中，所述刷新控制器还被配置为基于所述第一参数控制所述刷新命令的接收间隔。
10.根据权利要求9所述的存储器件，其中，所述刷新控制器还被配置为：基于所述第二参数来控制响应于从所述主机接收的一个刷新命令执行所述刷新操作的时间。
11.根据权利要求1所述的存储器件，其中，所述存储器件还被配置为：在M个刷新模式下操作，其中，M是大于或等于2的整数，
其中，基于所述存储器件在所述M个刷新模式当中的第M刷新模式下操作，在第一刷新周期中，在所述N个行中的每一行中，最多M-1个刷新操作被跳过。
12.一种存储器件的操作方法，所述操作方法包括：
访问设置在存储单元阵列中的N个行当中的第一行，其中，N是大于或等于2的整数；
将具有第一值的标志信息存储在包括多个寄存器的访问信息存储电路中的与所述第一行对应的第一寄存器中；
基于刷新命令，在针对所述第一行的刷新定时识别存储在与所述第一行对应的所述第一寄存器中的所述标志信息；以及
基于与所述第一行对应的所述标志信息具有所述第一值，跳过针对所述第一行的刷新操作。
13.根据权利要求12所述的操作方法，还包括：
基于所述刷新命令，在针对第二行的刷新定时识别存储在所述访问信息存储电路中的与所述第二行对应的第二寄存器中的标志信息；以及
基于与所述第二行对应的所述标志信息具有第二值，对所述第二行执行所述刷新操作。
14.根据权利要求12所述的操作方法，还包括：在跳过针对所述第一行的所述刷新操作之后，将存储在所述第一寄存器中的所述标志信息重置为第二值。
15.根据权利要求12所述的操作方法，还包括：根据在所述存储器件中设置的操作模式，在针对所述第一行的刷新定时，对不同于所述第一行的第二行执行所述刷新操作。
16.根据权利要求12所述的操作方法，还包括：由所述存储器件经由至少一个端子向主机发送跳过信息，所述跳过信息指示针对所述N个行当中的一个或更多个行的所述刷新操作已经被跳过。
17.根据权利要求16所述的操作方法，还包括：
在第一刷新周期中，基于第一参数指示第一时间间隔，每隔所述第一时间间隔从所述主机接收所述刷新命令；以及
在第二刷新周期中，基于所述第一参数指示不同于所述第一时间间隔的第二时间间隔，每隔所述第二时间间隔从所述主机接收所述刷新命令。
18.一种存储器件的操作方法，其中，所述存储器件包括存储单元阵列，所述存储单元阵列具有N个行并且N是大于或等于2的整数，所述操作方法包括：
在第一刷新周期中，基于从第一主机设备接收的第一访问请求访问第一行；
基于从所述第一主机设备接收的第一刷新命令，在针对所述第一行的刷新定时刷新所述第一行；
在第二刷新周期中，基于来自第二主机设备的第二访问请求访问所述第一行；
将具有第一值的标志信息存储在包括多个寄存器的访问信息存储电路中的与所述第一行对应的第一寄存器中；以及
基于从所述第二主机设备接收的第二刷新命令，在针对所述第一行的所述刷新定时跳过针对所述第一行的刷新操作。
19.根据权利要求18所述的操作方法，其中，所述第一主机设备包括中央处理单元，所述第二主机设备包括加速器。
20.根据权利要求18所述的操作方法，还包括：在所述第二刷新周期中跳过针对所述第一行的所述刷新操作之后，将与所述第一行对应的所述标志信息重置为第二值。
CN202111204990.7A 2021-02-04 2021-10-15 跳过刷新操作的存储器件及其操作方法 Pending CN114863969A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0016281 2021-02-04
KR1020210016281A KR20220112573A (ko) 2021-02-04 2021-02-04 리프레쉬 동작을 스킵하는 메모리 장치 및 그 동작방법

Publications (1)

Publication Number Publication Date
CN114863969A true CN114863969A (zh) 2022-08-05

Family

ID=82611628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111204990.7A Pending CN114863969A (zh) 2021-02-04 2021-10-15 跳过刷新操作的存储器件及其操作方法

Country Status (3)

Country Link
US (1) US11610624B2 (zh)
KR (1) KR20220112573A (zh)
CN (1) CN114863969A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023027622A (ja) * 2021-08-17 2023-03-02 キオクシア株式会社 メモリデバイス及びメモリシステム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI367486B (en) * 2007-12-25 2012-07-01 Ind Tech Res Inst Memory device and refresh method thereof
KR20180069177A (ko) 2016-12-14 2018-06-25 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR20180081989A (ko) 2017-01-09 2018-07-18 삼성전자주식회사 메모리 장치 및 그것의 리프레시 방법
KR102606873B1 (ko) 2018-04-30 2023-11-29 에스케이하이닉스 주식회사 리프레시 동작을 제어하기 위한 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US10777252B2 (en) 2018-08-22 2020-09-15 Apple Inc. System and method for performing per-bank memory refresh
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US10790005B1 (en) 2019-04-26 2020-09-29 Micron Technology, Inc. Techniques for reducing row hammer refresh
US11195568B1 (en) * 2020-08-12 2021-12-07 Samsung Electronics Co., Ltd. Methods and systems for controlling refresh operations of a memory device

Also Published As

Publication number Publication date
US20220246200A1 (en) 2022-08-04
KR20220112573A (ko) 2022-08-11
US11610624B2 (en) 2023-03-21

Similar Documents

Publication Publication Date Title
US10002668B2 (en) Memory device, memory module, and memory system
US10268382B2 (en) Processor memory architecture
US11869571B2 (en) Memory device, a controller for controlling the same, a memory system including the same, and a method of operating the same
EP3441885B1 (en) Technologies for caching persistent two-level memory data
US8935467B2 (en) Memory system, and a method of controlling an operation thereof
TW201635152A (zh) 記憶體控制器的操作方法
US20240095122A1 (en) Memory device, a controller for controlling the same, a memory system including the same, and an operating method of the same
US20170147230A1 (en) Memory device and memory system having heterogeneous memories
US11610624B2 (en) Memory device skipping refresh operation and operation method thereof
CN107452423B (zh) 计算系统、非易失性存储器模块以及操作存储设备的方法
US11688453B2 (en) Memory device, memory system and operating method
US20230168818A1 (en) Memory device having reduced power noise in refresh operation and operating method thereof
US20230341921A1 (en) Data Storage With Real Time Dynamic Clock Frequency Control
KR20200034312A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11670355B2 (en) Accelerator controlling memory device, computing system including accelerator, and operating method of accelerator
US20230178136A1 (en) Memory device detecting weakness of operation pattern and method of operating the same
EP4273702A1 (en) Operating method of memory device for managing map data of each of plurality of storage devices, computing system including memory device, and operating method of computing system
US20230376427A1 (en) Memory system and computing system including the same
US20230359394A1 (en) Operating method of memory device for managing map data of each of plurality of storage devices, computing system including memory device, and operating method of computing system
US20230112776A1 (en) Operation method of memory module, operation method of memory controller, and operation method of memory system
KR20230082529A (ko) 리프레쉬 동작에서 파워 노이즈를 감소시킨 메모리 장치 및 그 동작방법
KR20230160673A (ko) 메모리 시스템 및 이를 포함하는 컴퓨팅 시스템
KR20230083203A (ko) 동작 패턴의 위험도를 검출하는 메모리 장치 및 그 동작방법
CN117075795A (zh) 存储器系统以及包括其的计算系统
WO2024097493A1 (en) Write buffer linking for easy cache reads

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination