CN114843383B - Led结构及其制造方法、led显示屏 - Google Patents

Led结构及其制造方法、led显示屏 Download PDF

Info

Publication number
CN114843383B
CN114843383B CN202210764080.2A CN202210764080A CN114843383B CN 114843383 B CN114843383 B CN 114843383B CN 202210764080 A CN202210764080 A CN 202210764080A CN 114843383 B CN114843383 B CN 114843383B
Authority
CN
China
Prior art keywords
led structure
type gan
light emitting
semiconductor light
siox
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210764080.2A
Other languages
English (en)
Other versions
CN114843383A (zh
Inventor
谢峰
岳大川
蔡世星
林立
杨小龙
梁秋敏
李小磊
伍德民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Aoshi Micro Technology Co Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202210764080.2A priority Critical patent/CN114843383B/zh
Publication of CN114843383A publication Critical patent/CN114843383A/zh
Application granted granted Critical
Publication of CN114843383B publication Critical patent/CN114843383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

本公开涉及半导体器件技术领域，尤其涉及一种LED结构及其制造方法、LED显示屏。LED结构，包括尺寸面，所述LED结构还包括两组以上的半导体发光结构，所述半导体发光结构包括发光部分，所述发光部分至少有部分呈预设角度倾斜于LED结构的尺寸面，所有半导体发光结构的发光部分的面积之和大于LED结构的尺寸面的面积。本公开通过将发光部分的部分倾斜于LED结构的尺寸面设置，可以在不改变LED结构尺寸的情况下实现更高的亮度，并且通过在LED结构内设置两个及以上的半导体发光结构，通过各个半导体发光结构分摊驱动更高亮度的大电流，可以在不改变LED结构尺寸的情况下实现更高的亮度的同时获得更高的使用寿命。

Description

LED结构及其制造方法、LED显示屏
技术领域
本公开涉及半导体器件技术领域，尤其涉及一种LED结构及其制造方法、LED显示屏。
背景技术
LED（英文全称：light-emitting diode）中文名称：发光二极管。发光二极管的一般结构主要由P型半导体、N型半导体和二者之间发光的PN结组成。LED显示屏由若干个LED结构排布组成，LED结构的数量和排布密度决定了LED显示屏的显示像素。
现有技术中为了让LED获得更高的亮度通常需要增加PN结的面积，由于现有技术中的PN结一般平行于LED的尺寸面设置，一般通过扩展LED的尺寸实现PN结面积的增加，导致构成LED显示屏的LED结构数量减少，造成LED显示屏像素的降低。
而且在增加PN结的面积后还需要对该LED结构通入更大的电流才能使LED结构发出更高的亮度。因为电流会影响LED的寿命，且越大的电流会导致LED寿命更快的下降，所以现有技术中的LED结构寿命并不高。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题，本公开提供了一种LED结构及其制造方法，可以在不改变尺寸的情况下实现更高的亮度和更长的寿命。
第一方面，本公开提供了一种LED结构，包括尺寸面，所述LED结构还包括两组以上的半导体发光结构，所述半导体发光结构包括发光部分，所述发光部分至少有部分呈预设角度倾斜于LED结构的尺寸面，所有半导体发光结构的发光部分的面积之和大于LED结构的尺寸面的面积。
可选的，每组半导体发光结构的发光部分之间还具有光电隔离层，以防止半导体发光结构产生的光线或电流影响另一组半导体发光结构。
可选的，所述光电隔离层包括Ta/TaN-SiOx复合隔层。
可选的，所述半导体发光结构的发光部分包括一体化的第一发光面和第二发光面，所述第一发光面与所述尺寸面平行，所述第二发光面呈预设角度倾斜于所述尺寸面。
可选的，所述预设角度为90度。
可选的，所述半导体发光结构包括P型GaN、N型GaN、量子阱有源区、TSV柱、N型金属电极、CMOS驱动单元和SiOx填充层，所述P型GaN、量子阱有源区和N型GaN依序层叠以形成所述半导体发光结构的发光部分，CMOS驱动单元通过TSV柱连接至所述P型GaN以向所述P型GaN提供电压，所述N型GaN通过N型金属电极连接至外部零势点，所述SiOx填充层填充所述P型GaN和TSV柱之间的空隙。
可选的，所述LED结构还包括光反射层，所述光反射层覆盖所述LED结构的周边以使所述LED结构向特定方向发出光线。
可选的，所述光反射层包括ODR层和/或DBR层。
第二方面，本公开提供了一种LED结构的制造方法，包括以下步骤：
在N型GaN基板上生长N型GaN；
生长Ta/TaN，刻蚀去除部份Ta/TaN以形成Ta/TaN隔层；
生长SiOx，刻蚀去除部份SiOx以形成预设SiOx厚度的Ta/TaN-SiOx复合隔层；
生长N型GaN，刻蚀去除部份N型GaN以形成有预设角度的N型GaN；
生长量子阱有源区，刻蚀去除部份量子阱有源区以形成有均匀厚度的量子阱有源区；
生长P型GaN，刻蚀去除部份P型GaN以形成相对于量子阱有源区有均匀厚度的P型GaN；
生长SiOx，以填充平整刻蚀去除部份P型GaN时产生的空隙形成SiOx填充层；
生长DBR和/或ODR层以包覆SiOx填充层的四周和顶部；
刻蚀部份DBR和SiOx填充层以形成连通至P型GaN的柱形空间，在所述柱形空间内制作TSV柱；
将CMOS驱动单元的输出端与TSV柱进行混合键合，以将CMOS驱动单元连接至TSV柱。
第三方面，本公开提供了一种LED显示屏，所述LED显示屏包括第一方面任一所述的LED结构。
本公开实施例提供的技术方案与现有技术相比具有如下优点：
本公开通过将部分的半导体发光结构的发光部分倾斜于LED结构的尺寸面设置，而不是完全平行于尺寸面设置，可以在占用同等尺寸面积下获得更大的面积半导体发光单元，可以在不改变LED结构尺寸的情况下实现更高的亮度。
并且本公开在单个LED结构内具有两个及以上的半导体发光结构，相对于现有技术单个LED结构只具有单个半导体发光结构而言，现有技术需要通入更大的电流才能驱动扩展面积后的半导体发光结构发出更高的亮度，那么对于该具有单个半导体的LED结构会因为大电流使得LED结构的寿命减少。本公开通过在LED结构内设置两个及以上的半导体发光结构，通过各个半导体发光结构分摊驱动更高亮度的大电流，使得每个半导体发光结构分别所承受的电流减小，可以在不改变LED结构尺寸的情况下，实现更高的亮度的同时获得更高的使用寿命。
附图说明
图1为本公开实施例所述LED结构的结构示意图；
图2为本公开实施例所述LED结构省略部分结构的立体结构示意图；
图3为本公开实施例所述LED结构的制作流程的中间结构图之一；
图4为本公开实施例所述LED结构的制作流程的中间结构图之二；
图5为本公开实施例所述LED结构的制作流程的中间结构图之三；
图6为本公开实施例所述LED结构的制作流程的中间结构图之四；
图7为本公开实施例所述LED结构的制作流程的中间结构图之五；
图8为本公开实施例所述LED结构的制作流程的中间结构图之六；
图9为本公开实施例所述LED结构的制作流程的中间结构图之七。
其中，1、尺寸面；2、第一半导体发光结构；3、第二半导体发光结构；4、第一发光面；5、第二发光面；6、N型GaN基板；7、N型GaN；8、量子阱有源区；9、P型GaN；10、Ta/TaN-SiOx复合隔层；101、Ta/TaN层；102、SiOx层；11、SiOx填充层；12、TSV柱；13、CMOS驱动单元；131、CMOS驱动单元的输出端；14、DBR层；15、ODR层。
具体实施方式
为了能够更清楚地理解本公开的上述目的、特征和优点，下面将对本公开的方案进行进一步描述。需要说明的是，在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本公开，但本公开还可以采用其他不同于在此描述的方式来实施；显然，说明书中的实施例只是本公开的一部分实施例，而不是全部的实施例。
图1为本公开实施例所述的LED结构的结构示意图，图2为本公开实施例所述LED结构省略部分结构的立体结构示意图。
如图1、图2所示，本公开实施例所述的LED结构包括尺寸面1、第一半导体发光结构2和第二半导体发光结构3。
尺寸面1指的是单个LED结构所占基板的面积，一般而言，LED显示屏由多个LED结构在基板上排布而成，LED显示屏的像素取决于LED结构在基板上的排布密度，而LED结构所占基板的面积越大即尺寸面1的面积越大，LED显示屏的像素越低。
在本实施例中第一半导体发光结构2的发光部分包括一体化的第一发光面4和第二发光面5，所述第一发光面4与所述尺寸面1平行，所述第二发光面5呈预设角度倾斜于所述尺寸面1。第二半导体发光结构3的发光部分包括一体化的第一发光面4和第二发光面5，所述第一发光面4与所述尺寸面1平行，所述第二发光面5呈预设角度倾斜于所述尺寸面1，在本实施例中所述预设角度为90度。所有第一半导体发光结构2和第二半导体发光结构3的第一发光面4和第二发光面5的面积之和大于尺寸面1的面积。
具体的，在本实施例中，单个半导体发光结构的第一发光面4和第二发光面5的面积之和等于尺寸面1的面积，则所有半导体发光结构的发光部分的面积之和为尺寸面1的面积的两倍。本实施例通过设置倾斜于尺寸面1的第二发光面5来达到在不扩展尺寸面1的前提下，提高LED结构的实际发光面积来达到LED结构可提供更高的亮度。
所述第一半导体发光结构2包括P型GaN9、N型GaN7、量子阱有源区8、TSV柱12、N型金属电极、CMOS驱动单元13和SiOx填充层11，所述P型GaN9、量子阱有源区8和N型GaN7依序层叠，CMOS驱动单元13通过TSV柱12连接至所述P型GaN9。所述N型GaN7通过底部的N型GaN基板6连接至N型金属电极，并依此通过N型金属电极连接至外部零势点。图中未示出，但N型GaN基板6通过N型金属电极连接至外部零势点的设置方法和做法是本领域的现有技术。所述SiOx填充层11用于填充所述P型GaN9和TSV柱12之间的空隙。
CMOS驱动单元的输出端131通过TSV柱12向P型GaN9施加电压，即可使得所述P型GaN9和N型GaN7之间的量子阱有源区8发光。在本实施例中，所述CMOS驱动单元13可以单独的向第一半导体发光结构2或第二半导体发光结构3施加电压。
由于在本实施例中，所述第一半导体发光结构2或第二半导体发光结构3的发光部分的面积等于尺寸面1的面积，因此可以选择轮流向第一半导体发光结构2的发光部分或第二半导体发光结构3的发光部分施加预设电压即可发出预设亮度的光，可以减少单个半导体发光结构的通电时间，使得LED结构的整体寿命得以提高。
在其他实施例中，若单个半导体发光结构的发光部分的面积小于尺寸面1的面积，但所有半导体发光结构的发光部分的面积的总和大于尺寸面1的情况下，可以根据每个半导体发光结构的发光部分的面积占总发光面积的比例分别向各个半导体发光结构施加预设电压，以发出预设亮度的光。例如，第一半导体发光结构2的发光部分和第二半导体发光结构3的发光部分分别占总发光面积的50%，则将预设电压分别按50%的比例施加至第一半导体发光结构2和第二半导体发光结构3。
对于本实施例中提供的LED结构而言，在发出高亮度的同时还能达到使用寿命更长的技术效果，其实现原理如下：
对于扩展发光部分面积的LED结构而言，还需要通入更大的电流才能驱动扩展面积后的半导体发光结构发出更高的亮度。若只在LED结构内设置单个半导体发光结构，那么大电流会直接施加在该单个半导体发光结构上，而电流的大小影响半导体发光结构的寿命，半导体发光结构通过的电流越大，寿命越短。
本公开通过在LED结构内设置两个及以上的半导体发光结构，通过各个半导体发光结构分摊驱动更高亮度的大电流，使得每个半导体发光结构分别所承受的电流减小，可以在不改变LED结构尺寸的情况下实现更高的亮度的同时获得更高的使用寿命。
如图1所示，所述每组半导体发光结构的发光部分之间还具有光电隔离层，所述光电隔离层包括Ta/TaN-SiOx复合隔层10。在轮流对每组半导体发光结构施加电压的情况下，所述光电隔离层用于间隔一侧的半导体发光结构激发时产生的光和金属扩散。若不设置光电隔离层，发明人发现，在一侧的半导体发光结构的发光部分被激发后，另一侧的半导体发光结构即便没有施加电压，也会由于所述一侧的半导体发光结构发出的光而被激发出微弱的电流，导致所述另一侧的半导体发光结构不受控制的发光，影响整体的显示效果。另外，发明人还注意到，还需要对一侧的半导体发光结构所激发的金属扩散进行阻隔，即阻隔激发一侧的半导体发光结构的电流扩散至另一侧的半导体发光结构，否则也会导致另一侧的半导体发光结构不受控制的发光。本公开通过在每组半导体发光结构的发光部分之间设置Ta/TaN-SiOx复合隔层10的光电隔离层来达到阻隔半导体发光结构产生的光线或电流。所述Ta/TaN-SiOx复合隔层10如图1所示，包括Ta/TaN层101和两层SiOx层102，所述Ta/TaN层101夹在两层SiOx层102之间，所述每层SiOx层102的厚度应满足半导体发光结构所激发的光的波长全反射的条件。
光反射层，所述光反射层覆盖所述LED结构的周边以使所述LED结构向特定方向发出光线。在本实施例中，包括所述光反射层包括ODR（英文全称：Omni-directionalreflector）中文名称：全方位反射镜和DBR（英文全称：distributed Bragg reflection）中文名称：分布式布拉格反射镜。如图所示，所述DBR层14包覆所述SiOx填充层11的四周，所述ODR层15覆盖所述SiOx填充层11的与CMOS驱动单元13的接触面，以实现用光反射层包覆LED结构的周边，使得LED结构特定向图1箭头所示方向发出光线。
本实施例还提供了一种上述实施例所述LED结构的制造方法，包括以下步骤：
在N型GaN基板6上生长N型GaN7。
图3为本公开实施例所述LED结构的制作流程的中间结构图之一。具体的，如图3所示，为在所述N型GaN基板6上生长N型GaN7后的LED结构。
生长Ta/TaN，刻蚀去除部份Ta/TaN以形成Ta/TaN隔层；
生长SiOx，刻蚀去除部份SiOx以形成预设SiOx厚度的Ta/TaN-SiOx复合隔层10。
图4为本公开实施例所述LED结构的制作流程的中间结构图之二。具体的，先在N型GaN7继续生长Ta/TaN，形成第一预设高度的Ta/TaN层101后，刻蚀去除左右两部分的Ta/TaN即可形成Ta/TaN隔层，所述第一预设高度的数值根据第二发光面5的高度进行设置，所述第一预设高度需大于或等于第二发光面5的高度。同理，在左右两部分刻蚀后的空间中，继续生长SiOx至与Ta/TaN隔层相同高度后，保留预设厚度的SiOx，其余部份刻蚀去除即可形成Ta/TaN-SiOx复合隔层10。所述预设厚度应满足半导体发光结构所激发的光的波长全反射的条件。
生长N型GaN7，刻蚀去除部份N型GaN7以形成有预设角度的N型GaN7；
生长量子阱有源区8，刻蚀去除部份量子阱有源区8以形成有均匀厚度的量子阱有源区8；
生长P型GaN9，刻蚀去除部份P型GaN9以形成相对于量子阱有源区8有均匀厚度的P型GaN9；
图5为本公开实施例所述LED结构的制作流程的中间结构图之三。具体的，先在Ta/TaN-SiOx复合隔层10左右两侧生长N型GaN7至第一预设高度以下，之后刻蚀去除部份N型GaN7以形成有预设角度为90度的N型GaN7，同理的，量子阱有源区8和P型GaN9也是先生长至与N型GaN7的高度平齐之后再刻蚀去除形成均匀厚度即可。
生长SiOx，以填充平整刻蚀去除部份P型GaN9时产生的空隙以形成SiOx填充层11。
图6为公开实施例所述LED结构的制作流程的中间结构图之四。图6示出了生长SiOx后的LED结构。
生长DBR层14和/或ODR层15以包覆SiOx填充层11的四周和顶部。
图7为本公开实施例所述LED结构的制作流程的中间结构图之五。图7示出了生长DBR层14和ODR层15的LED结构。在其他实施例中，可以只使用DBR层14或ODR层15对SiOx填充层11的四周和顶部进行包覆。
刻蚀部份DBR层14和SiOx填充层11以形成连通至P型GaN9的柱形空间，在所述柱形空间制作TSV柱12。
图8为本公开实施例所述LED结构的制作流程的中间结构图之六。图8示出了制作TSV柱12后的LED结构。
将CMOS驱动单元13与TSV柱12混合键合。
图9为本公开实施例所述LED结构的制作流程的中间结构图之七。图9为CMOS驱动单元的输出端131与TSV柱12通过混合键合连接后的LED结构。
本实施例还提供了一种LED显示屏，由多个上述实施例所述的LED结构在N型GaN基板6上排布而成。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本公开的具体实施方式，使本领域技术人员能够理解或实现本公开。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本公开的精神或范围的情况下，在其它实施例中实现。因此，本公开将不会被限制于本文所述的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.LED结构，包括尺寸面，其特征在于，所述LED结构还包括两组以上的半导体发光结构，所述两组以上的半导体发光结构中的每一组可以单独被驱动，所述半导体发光结构包括发光部分，所述发光部分至少有部分呈预设角度倾斜于LED结构的尺寸面，所有半导体发光结构的发光部分的面积之和大于LED结构的尺寸面的面积，每组半导体发光结构的发光部分之间还具有光电隔离层，以防止半导体发光结构产生的光线或电流影响另一组半导体发光结构，从而保证所述两组以上的半导体发光结构中的每一组可以单独被驱动。
2.根据权利要求1所述的LED结构，其特征在于，所述光电隔离层包括Ta/TaN-SiOx复合隔层。
3.根据权利要求1所述的LED结构，其特征在于，所述半导体发光结构的发光部分包括一体化的第一发光面和第二发光面，所述第一发光面与所述尺寸面平行，所述第二发光面呈预设角度倾斜于所述尺寸面。
4.根据权利要求1所述的LED结构，其特征在于，所述预设角度为90度。
5.根据权利要求1所述的LED结构，其特征在于，所述半导体发光结构包括P型GaN、N型GaN、量子阱有源区、TSV柱、N型金属电极、CMOS驱动单元和SiOx填充层，所述P型GaN、量子阱有源区和N型GaN依序层叠以形成所述半导体发光结构的发光部分，CMOS驱动单元通过TSV柱连接至所述P型GaN以向所述P型GaN提供电压，所述N型GaN通过N型金属电极连接至外部零势点，所述SiOx填充层填充所述P型GaN和TSV柱之间的空隙。
6.根据权利要求1所述的LED结构，其特征在于，所述LED结构还包括光反射层，所述光反射层覆盖所述LED结构的周边以使所述LED结构向特定方向发出光线。
7.根据权利要求6所述的LED结构，其特征在于，所述光反射层包括ODR层和/或DBR层。
8.一种LED结构的制造方法，其特征在于，包括以下步骤：
在N型GaN基板上生长N型GaN；
生长Ta/TaN，刻蚀去除部份Ta/TaN以形成Ta/TaN隔层；
生长SiOx，刻蚀去除部份SiOx以形成预设SiOx厚度的Ta/TaN-SiOx复合隔层；
生长N型GaN，刻蚀去除部份N型GaN以形成有预设角度的N型GaN；
生长量子阱有源区，刻蚀去除部份量子阱有源区以形成有均匀厚度的量子阱有源区；
生长P型GaN，刻蚀去除部份P型GaN以形成相对于量子阱有源区有均匀厚度的P型GaN；
生长SiOx，以填充平整刻蚀去除部份P型GaN时产生的空隙形成SiOx填充层；
生长DBR和/或ODR层以包覆SiOx填充层的四周和顶部；
刻蚀部份DBR和SiOx填充层以形成连通至P型GaN的柱形空间，在所述柱形空间内制作TSV柱；
将CMOS驱动单元的输出端与TSV柱进行混合键合，以将CMOS驱动单元连接至TSV柱，所述CMOS驱动单元可单独向TSV柱提供电压。
9.LED显示屏，其特征在于，所述LED显示屏包括权利要求1-7任一所述的LED结构。
CN202210764080.2A 2022-07-01 2022-07-01 Led结构及其制造方法、led显示屏 Active CN114843383B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210764080.2A CN114843383B (zh) 2022-07-01 2022-07-01 Led结构及其制造方法、led显示屏

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210764080.2A CN114843383B (zh) 2022-07-01 2022-07-01 Led结构及其制造方法、led显示屏

Publications (2)

Publication Number Publication Date
CN114843383A CN114843383A (zh) 2022-08-02
CN114843383B true CN114843383B (zh) 2022-10-25

Family

ID=82574198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210764080.2A Active CN114843383B (zh) 2022-07-01 2022-07-01 Led结构及其制造方法、led显示屏

Country Status (1)

Country Link
CN (1) CN114843383B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190590B2 (en) * 2010-09-01 2015-11-17 Sharp Kabushiki Kaisha Light emitting element and production method for same, production method for light-emitting device, illumination device, backlight, display device, and diode
CN102509731B (zh) * 2011-12-28 2013-09-11 厦门市三安光电科技有限公司 交流式垂直发光元件及其制作方法
US20130313514A1 (en) * 2012-05-23 2013-11-28 Samsung Electronics Co., Ltd. Semiconductor light emitting device
FR3026564B1 (fr) * 2014-09-30 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a elements semiconducteurs tridimensionnels
JP7007547B2 (ja) * 2017-04-11 2022-01-24 日亜化学工業株式会社 発光素子の製造方法
CN109994579B (zh) * 2019-04-30 2020-12-25 成都辰显光电有限公司 微型led显示面板的制备方法和微型led显示面板
CN110600597A (zh) * 2019-08-21 2019-12-20 云谷（固安）科技有限公司 微led芯片、显示面板和显示面板的制备方法

Also Published As

Publication number Publication date
CN114843383A (zh) 2022-08-02

Similar Documents

Publication Publication Date Title
US9196653B2 (en) Pixelated LED
JP6653665B2 (ja) 半導体画素、このような画素のマトリクス、このような画素を製造するための半導体構造、およびそれらの製作方法
JP5992662B2 (ja) モノリシックなオプトエレクトロニクス半導体ボディおよびその製造方法
JP5836122B2 (ja) ナノ構造のｌｅｄ
KR20220025850A (ko) 디스플레이 패널, 디스플레이 장치 및 디스플레이 패널의 제조 방법
KR20070107798A (ko) 최적화된 광자 결정 추출기를 갖는 고 효율 발광다이오드(ｌｅｄ)
EP3529834A1 (fr) Dispositif d'affichage et procede de fabrication d'un tel dispositif
TW201322483A (zh) 光電半導體晶片及其製造方法
US20210020811A1 (en) Light emitting diode apparatus and manufacturing method thereof
WO2022212140A1 (en) Light-emitting device with nano-structured light extraction layer
KR101573095B1 (ko) 광전 소자 및 그 제조 방법
TW202240933A (zh) 微型發光元件、生長基板、製造方法以及圖像顯示元件
CN114843383B (zh) Led结构及其制造方法、led显示屏
US20070029555A1 (en) Edge-emitting LED light source
WO2022118634A1 (ja) 発光デバイスおよび画像表示装置
FR3091022A1 (fr) Procede de fabrication de structures optoelectroniques pourvues de diodes electroluminescentes coplanaires
CN115039241A (zh) 发光装置、发光装置的制造方法和图像显示设备
EP3787028B1 (en) Lighting device
FR3089065A1 (fr) Diode électroluminescente et procédé de fabrication d’une diode électroluminescente
JP6924642B2 (ja) 半導体発光素子アレイ、及び、半導体発光装置
CN113809215A (zh) 发光器件及包含器件的像素与显示器和相关制法
WO2023222189A1 (en) Light-emitting device and method for manufacturing a light-emitting device
CN116314505A (zh) 一种双发光区及多发光区的单色led
TWI377707B (en) White light emitting device and method for making same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230728

Address after: 518000 room 402, building 24, Lianhua second village, No. 5002, Hongli West Road, Lianhua second village community, Huafu street, Futian District, Shenzhen, Guangdong Province

Patentee after: Shenzhen Aoshi Micro Technology Co.,Ltd.

Address before: No.28 Huandao South Road, Guicheng Street, Nanhai District, Foshan City, Guangdong Province

Patentee before: Ji Huashiyanshi

TR01 Transfer of patent right