KR101573095B1 - 광전 소자 및 그 제조 방법 - Google Patents

광전 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101573095B1
KR101573095B1 KR1020107019150A KR20107019150A KR101573095B1 KR 101573095 B1 KR101573095 B1 KR 101573095B1 KR 1020107019150 A KR1020107019150 A KR 1020107019150A KR 20107019150 A KR20107019150 A KR 20107019150A KR 101573095 B1 KR101573095 B1 KR 101573095B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer stack
radiation
stack
layer
Prior art date
Application number
KR1020107019150A
Other languages
English (en)
Other versions
KR20100109562A (ko
Inventor
니콜라우스 그메인위에서
베르톨드 한
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20100109562A publication Critical patent/KR20100109562A/ko
Application granted granted Critical
Publication of KR101573095B1 publication Critical patent/KR101573095B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Abstract

광전 소자(100)는 전자기 복사의 방출을 위해 제공된 활성층(110) 및 주요면(111)을 구비한 제1반도체 층 스택(101)을 포함한다. 상기 주요면에 분리층(103)이 배치되며, 상기 분리층은 반투과형 거울을 형성한다. 광전 소자는 상기 분리층에 배치된 제2반도체 층 스택(102)을 포함하며, 상기 제2반도체 층 스택은 전자기 복사의 방출을 위해 제공된 다른 활성층(120)을 포함한다.

Description

광전 소자 및 그 제조 방법{OPTICAL-ELECTRONIC COMPONENT AND METHOD FOR PRODUCTION THEREOF}
본 발명은 광전 소자 및 광전 소자의 제조 방법에 관한 것이다.
본원은 독일특허출원 10 2008 006988.4을 기초로 우선권을 주장하며, 그 공개 내용은 본원에 참조로 포함된다.
광전 소자를 이용하여 백색광을 생성하기 위해, 종래에 광전 반도체 소자는 덮개를 구비하고, 상기 덮개는 변환 물질을 포함한다. 이러한 변환 물질은 광전 소자로부터 방출된 제1파장 영역의 복사(1차 복사)를 상기 제1영역과 다른 제2파장 영역의 복사(2차 복사)로 변환한다. 이러한 방식으로, 1차 복사와 2차 복사가 혼합되면서 백색광이 생성되거나, 변환된 복사의 색 비율이 혼합되어 백색광이 얻어질 수 있다.
종래의 다른 구성의 경우, 각각 서로 다른 파장 영역의 복사를 방출하는 복수 개의 광전 소자들이 함께 사용된다. 상기 구성의 총 복사는 개별 소자들의 부가된 파장 영역들을 포함한다.
본 발명은 더욱 간단하고 공간 절약적으로 제조되며 더 효과적인 광전 소자 및 광전 소자의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 목적은 특허 청구범위 제 1항의 특징을 포함한 광전 소자 및 특허 청구범위 제 14항의 특징을 포함한 방법에 의하여 해결된다.
광전 소자는 전자기 복사의 방출을 위해 제공된 활성층 및 주요면을 구비한 제1반도체 층 스택을 포함한다. 제1주요면에 분리층이 배치되며, 상기 분리층은 반투과형 거울을 형성한다. 광전 소자는 분리층에 배치된 제2반도체 층 스택을 포함하며, 상기 제2반도체 층 스택은 복사 방출을 위해 제공된 다른 활성층 및 주요면을 구비한다.
일 실시예에서, 제1반도체 층 스택의 활성층으로부터 방출될 수 있는 복사는 제1반도체 층 스택의 주요면으로부터 방출될 수 있다. 제1반도체 층 스택의 활성층의 방출 가능 복사는 제2반도체 층 스택에 커플링될 수 있다. 제1반도체 층 스택의 활성층의 방출 가능 복사 및 제2반도체 층 스택의 활성층의 방출 가능 복사는 제2반도체 층 스택의 주요면으로부터 방출될 수 있다.
두 반도체 층 스택의 활성층은, 2개의 서로 다른 파장 영역의 복사를 방출하도록 구성될 수 있다. 분리층은 제1파장 영역의 복사에 대해 투명할 수 있고, 제2파장 영역의 복사를 반사하도록 형성될 수 있다.
또한, 분리층은 적어도 2개의 층들로 구성될 수 있고, 상기 층들은 적어도 2개의 서로 다른 굴절률을 가진다. 분리층은 전기 전도성 물질을 포함할 수 있고, 분리층은 유전체를 포함할 수 있다. 분리층은 구조화될 수 있다. 또한, 분리층은 전기 전도 물질이 삽입된 적어도 하나의 리세스를 포함할 수 있다.
광전 소자는 제1반도체 층 스택의 제1접촉 부재를 더 포함할 수 있고, 상기 제1접촉 부재는 제1반도체 층 스택의 다른 주요면에 배치된다. 다른 주요면은 제1주요면에 대향된다. 광전 반도체 소자는 제1반도체 층 스택의 제2접촉 부재를 포함할 수 있고, 상기 제2접촉 부재는 제1반도체 층 스택의 또 다른 주요면에 배치된다. 또 다른 주요면은 상기 주요면과 다른 주요면 사이에 배치될 수 있다. 제1접촉 부재 및 제2접촉 부재는 제1반도체 층 스택의 활성층에 전기 접촉을 제공할 수 있다.
광전 소자의 제1 및 제2반도체 층 스택은 각각 적어도 하나의 n형 및 p형으로 도핑된 층을 포함한다. 제1접촉 부재는 제1도전형의 층들 중 하나를 접촉시키고, 제2접촉 부재는 제2도전형의 층들 중 다른 하나를 접촉시킨다.
제2반도체 층 스택에 제3접촉 부재가 배치될 수 있고, 제3접촉 부재는 제2반도체 층 스택의 활성층을 전기 접촉시킨다. 제3접촉 부재는 제1도전형의 층을 접촉시킬 수 있다.
다른 실시예에서, 광전 소자는 제2반도체 층 스택에 배치된 제1접촉 부재 및 제2반도체 층 스택에 배치된 제2접촉 부재를 포함할 수 있고, 제1접촉 부재 및 제2접촉 부재는 제2반도체 층 스택의 활성층의 전기 접촉을 제공한다. 소자는 적어도 하나의 다른 접촉 부재를 포함할 수 있고, 상기 접촉 부재는 제1반도체 층 스택에 배치되며, 상기 제1반도체 층 스택의 활성층을 전기 접촉시킨다.
광전 소자의 서로 다른 반도체 층 스택, 특히 각각 복사 방출을 위해 제공된 층들은 각각 개별적으로 제어될 수 있다. 특히, 광전 소자의 서로 다른 반도체 층 스택, 특히 각각 복사 방출을 위해 제공된 층은 각각 개별적으로 전기 제어될 수 있다. 광전 소자는 서로 다른 반도체 층 스택으로부터 각각 방출된 복사의 조합에 의해 생성되는 광을 방출할 수 있다.
광전 소자는 복사의 부분적 파장 변환을 위한 변환 물질을 더 포함할 수 있다. 변환 물질은 제2반도체 층 스택의 주요면에 배치될 수 있다. 광전 소자는 서로 다른 반도체 층 스택으로부터 방출된 복사 및 변환 물질의 복사가 조합되어 생성되는 복사를 방출할 수 있다.
광전 소자의 제조 방법은 제1기판의 준비 단계, 제1기판 상에서 복사 방출을 위해 제공된 활성층을 구비한 제1반도체 층 스택의 생성 단계 및 상기 반도체 층 스택으로부터의 기판의 분리 단계를 포함한다.
제2기판이 준비되고, 상기 제2기판 상에 복사 방출에 적합한 활성층을 구비한 제2반도체 층 스택이 생성된다. 제2기판은 제2반도체 층 스택으로부터 분리된다.
본 방법은 반투과형 거울을 형성하는 분리층을 반도체 층 스택 중 적어도 하나상에 도포하는 단계, 및 제1반도체 층 스택 상에 제2반도체 층 스택을 도포하여, 제1 및 제2반도체 층 스택 사이에 분리층이 배치되도록 하는 단계를 더 포함한다.
제2반도체 층 스택의 주요면에 대향된 제2반도체 층 스택의 다른 주요면에 제1보조 캐리어가 배치될 수 있다. 제2보조 캐리어는 제2반도체 층 스택의 주요면상에 배치될 수 있다. 제1보조 캐리어 및 제2보조 캐리어는 다시 분리될 수 있다. 제1반도체 층 스택의 주요면에 다른 보조 캐리어가 도포되고, 다시 분리될 수 있다.
본 방법은 제1반도체 층 스택의 활성층에 적어도 2개의 접촉 부재를 형성하는 단계를 더 포함할 수 있다. 제2반도체 층 스택의 활성층에 적어도 하나의 다른 접촉 부재가 형성될 수 있다.
다른 실시예에서, 본 방법은 제2반도체 층 스택의 활성층에 적어도 2개의 접촉 부재를 형성하는 단계를 포함할 수 있다. 제1반도체 층 스택의 활성층에 적어도 하나의 다른 접촉 부재가 형성될 수 있다.
반도체 층 스택의 생성은 서로 다르게 도핑된 적어도 2개의 반도체층들의 각각의 에피택시얼 증착 단계 및 상기 반도체층의 전기 접촉을 위해 상기 도핑된 반도체층들의 각각의 구조화 단계를 포함할 수 있다.
제1반도체 층 스택에 적어도 하나의 리세스가 형성될 수 있고, 상기 리세스는 제1도전형의 층 및 활성층을 통과하여 적어도 제2도전형의 하나의 층까지 도달한다.
제2반도체 층 스택에 적어도 하나의 리세스가 형성될 수 있고, 상기 리세스는 제1도전형의 층 및 활성층을 통과하여 적어도 제2도전형의 하나의 층까지 도달한다.
분리층은 적어도 2개의 층들로 구성될 수 있으며, 적어도 2개의 층은 적어도 2개의 서로 다른 굴절률을 가진다. 분리층은 구조화될 수 있다. 분리층은 적어도 하나의 리세스를 구비하여 형성될 수 있고, 상기 리세스는 전기 전도 물질로 채워질 수 있다.
제2반도체 층 스택의 주요면에는 방출 가능 복사의 부분적 파장 변환을 위한 변환 물질이 도포될 수 있다.
이하, 다른 특징, 효과 및 실시예는 도 1 내지 도 5와 관련하여 설명된 예로부터 도출된다.
도 1은 일 실시예에 따른 광전 소자의 개략도이다.
도 2는 광전 소자의 다른 개략도이다.
도 3a 및 3b는 광전 소자의 실시예에 대한 개략적 평면도 또는 광전 소자의 개략적 배면도이다.
도 4a 및 4b는 광전 소자의 다른 실시예에 대한 개략적 평면도 또는 광전 소자의 배면도이다.
도 5a 내지 5h는 다양한 방법 단계를 거치는 반도체 층 스택의 개략적 단면도이다.
도 1은 제1반도체 층 스택(101) 및 제2반도체 층 스택(102)을 포함한 광전 소자(100)를 도시한다. 도 1은 리세스(104)를 구비한 분리층(103), 활성층(110), 제1주요면(111), 제1접촉 부재(112), 다른 주요면(113), 다른 접촉 부재(114), 다른 주요면(115), 제2활성층(120), 제2반도체 층 스택의 주요면(121), 및 다른 접촉 부재(122)를 더 도시한다.
도시된 도면에서 반도체 층 스택(101)은 3개의 층을 포함한다. 제1층(116)은 제1도전형을 가지며, 예컨대 p형 도핑되고, 주요면(113)을 포함한다. 면(113)의 맞은편에서 제1층에 활성층(110)이 인접한다. 활성층에 다른 반도체층(117)이 인접하며, 상기 다른 반도체층은, 예컨대 n형 도핑된다. 활성층은 복사 생성 pn접합을 포함하고, 상기 pn접합은 활성층에 인접하는 p형 도핑된 층 및 n형 도핑된 층을 이용하여 형성된다.
주요면(111)에 분리층(103)이 배치될 수 있다. 도시된 실시예와 같이, 분리층은 리세스(104)를 둘러쌀 수 있다. 분리층 상에 제2반도체 층 스택이 배치될 수 있으며, 상기 제2반도체 층 스택도 마찬가지로 예컨대 3개의 층을 포함할 수 있다.
분리층에 인접한 층(123)은, 예컨대 n형 도핑된 층이다. 그 위에 활성층 및 p형 도핑된 층(124)이 뒤따라 구비될 수 있다. 활성층은 다시 복사 생성 pn접합을 포함한다. 제1 및 제2반도체 층 스택은 3개보다 많은 층을 포함할 수 있고, 예컨대 부가적 버퍼층을 포함할 수 있다. 제1 및 제2반도체 층 스택으로부터 각각 분리층에 인접하는 층은 동일한 도전형을 포함할 수 있다.
분리층은 복수 개의 층으로 구성될 수 있다. 분리층은 물질 또는 층 두께가 서로 상이할 수 있는 적어도 2개의 층을 포함한다. 분리층의 층은 각각 서로 다른 굴절률을 가질 수 있다. 층의 굴절률은 예컨대 규칙적 간격으로 반복된다. 분리층은 예컨대 유전체이다. 분리층은 규소산화물, 아연산화물 또는 인듐주석산화물로 구성될 수 있으나, 다른 물질을 포함할 수도 있다. 분리층은 구조화, 예컨대 마이크로 구조화, 특히 나노구조화될 수 있고, 특히 적어도 하나의 광자 결정을 포함할 수 있으며, 상기 결정은 제1, 제2 또는 두 반도체 층 스택에 형성된다.
접촉 부재(112)는 제1반도체 층 스택에서 예컨대 p형 도핑된 층의 주요면(113)에 배치될 수 있다. 접촉 부재는 하나의 접촉면으로 구성될 수 있으나, 복수 개의 접촉면들로 구성될 수도 있다.
도시된 실시예에서, 주요면(121)은 주요면(113)과 가장 멀리 이격되어 있다. 주요면(111)은 주요면(121)에 비해 주요면(113)으로부터 덜 멀리 이격되어 있다. 주요면(115)은 주요면(111)에 비해 주요면(113)으로부터 덜 멀리 이격되어 있다.
반도체 층 스택(101)은 예컨대 n형 도핑된 층의 접촉을 위해 리세스를 포함할 수 있고, 상기 리세스는 p형 도핑된 영역 및 활성층을 통과한다. 상기 실시예에서, n형 도핑된 층은 예컨대 주요면(115)을 포함하고, 상기 주요면에 제2접촉 부재(114)가 도포될 수 있다. 반도체 스택은 상기와 같은 리세스를 포함할 수 있으나, 복수 개의 리세스를 포함할 수도 있다.
접촉 부재는 예컨대 전기 전도 물질로 구성된다. 광전 소자가 적합한 캐리어 부재 상에 실장되었을 때, 접촉 부재에 의해, 반도체 층 스택(101)은 전압을 공급받을 수 있다. 전압의 인가 시 반도체 층 스택, 특히 활성층(110)으로부터 방출된 복사는 주로 면(111)으로부터 출사된다.
제2반도체 층 스택(102)에 전압을 인가하기 위해, 면(121)에 접촉 부재(122)가 설치될 수 있다. 접촉 부재는 하나의 접촉면으로 구성될 수 있으나, 복수 개의 접촉면으로 구성될 수도 있다. 접촉 부재(122)는, 예컨대 p형 도핑된 층을 접촉시킨다. 층 스택(102)에서, 예컨대 n형 도핑된 층은 접촉 부재(114)에 의해, 또는 분리층에 의해 또는 분리층의 리세스(104)에 있는 도전 물질에 의해 접촉된다. 반도체 층 스택(102)은 예컨대 접촉 부재(114, 122)에 의해 전압을 공급받는다. 접촉 부재는 투광성 도체를 포함할 수 있고, 상기 도체는 예컨대 인듐 주석 산화물을 포함한다.
일 실시예에서, 접촉 부재는 면(121)의 방향으로부터 활성층을 접촉시킬 수 있다. 적어도 하나의 리세스는 층(124) 및 층(120)으로 구성될 수 있다. 적어도 하나의 리세스는 층(124), 층(120), 층(123) 및 분리층으로 구성될 수 있다. 적어도 하나의 리세스는 층(124), 층(120), 층(123), 분리층, 층(117), 활성층(110)으로 구성될 수 있다. 적어도 하나의 다른 리세스는 다른 층으로 구성될 수 있다. 상기 리세스에 각각 적어도 하나의 접촉 부재가 배치될 수 있다.
반도체 층 스택은 각각 서로 다른 파장 영역의 복사를 방출한다. 반도체 층 스택(101)은 예컨대 반도체 층 스택(102)보다 더 긴 파장의 복사를 방출한다. 예컨대, 제1반도체 층 스택(101)은 적색의 색 영역(625 내지 740 nm)에서 복사를 방출하고, 반도체 층 스택(102)은 청색의 색 영역(400 내지 500 nm)에서 복사를 방출한다.
분리층은 반도체 층 스택(101)의 방출된 복사의 파장 영역에 대해 가능한 한 투명할 수 있다. 반도체 층 스택(102)의 방출된 복사에 대해 분리층은 가능한 한 불투과성이고, 상기 복사의 가능한 한 많은 비율을 반사한다. 반도체 층 스택(102)의 복사가 반도체 층 스택(101)에 흡수되는 경우는 가능한 한 방지될 수 있다. 반도체 층 스택(101)의 방출된 복사뿐만 아니라 반도체 층 스택(102)의 방출된 복사도 실질적으로 면(121)으로부터 출사된다. 각각의 방출된 복사의 스펙트럼 영역은 전체 스펙트럼에 부가된다.
각각의 반도체 층 스택에 서로 다른 전압이 인가됨으로써, 서로 다른 파장 영역이 다양한 정도로 전체 스펙트럼에 기여할 수 있다. 그러므로, 광전 소자의 동작 중에 원하는 색 위치의 조절이 가능하다.
도 2는 반도체 층 스택(201) 및 다른 반도체 층 스택(202)을 포함한 광전 소자(200)를 도시한다. 도 2는 분리층(203), 변환 물질(204), 제1활성층(210), 주요면(211), 제1접촉 부재(212), 제2주요면(213), 제2접촉 부재(214), 다른 주요면(215), 활성층(220), 다른 주요면(221) 및 접촉 부재(221)를 더 도시한다.
반도체 층 스택(201)은 적어도 3개의 층을 포함하며, 예컨대 p형 도핑된 층, 활성층 및 n형 도핑된 층을 포함한다. 상기 반도체 층 스택은 예컨대 n형 도핑된 층까지 도달하는 리세스를 더 포함한다. 예컨대 p형 도핑된 층이 배치된 주요면(213)의 맞은편의 n형 도핑된 층 상에는 분리층이 배치된다. 도시된 실시예에서, 분리층은 전기 전도성이다.
분리층 상에 예컨대 제2반도체 층 스택(202)이 배치되고, 상기 제2반도체 층 스택도 예컨대 마찬가지로 3개의 층을 포함한다. n형 도핑된 층은 분리층에 인접하여 배치된다. n형 도핑된 층에 인접하여 활성층이 배치되고, 활성층에 인접하여 p형 도핑된 층이 배치된다. p형 도핑된 층은 주요면(221)을 포함한다. 상기 주요면(221)상에 변환 물질이 배치될 수 있다.
변환 물질은 특정한 파장 영역의 전자기 복사에 의해 여기되면 다른 파장 영역의 복사를 방출할 수 있다. 이를 위해, 적어도 하나의 발광체를 포함할 수 있다. 발광체는 무기 발광체 또는 유기 발광체를 포함할 수 있다.
변환 물질의 여기된 복사 및 방출된 복사의 파장 영역은 서로 다르다. 변환 물질은 상기 물질에 입사된 전체 복사를 변환하거나, 상기 물질에 입사된 복사의 일부만을 변환하고, 나머지 부분을 투과시킬 수 있는데, 이 때 투과된 복사의 파장 영역에 중요한 영향을 미치진 않는다.
반도체 층 스택(201)의 리세스에서 주요면(215)에 접촉 부재(214)가 배치될 수 있다. 주요면(213)에 다른 접촉 부재(212)가 배치될 수 있다. 접촉 부재에 의해 반도체 층 스택은 전압을 공급받을 수 있고, 복사를 방출할 수 있다. 복사는 분리층(203)에 의해 투과된다. 복사는 제2반도체 층 스택(202)에 커플링된다.
접촉 부재의 배치는 자유롭게 선택될 수 있다. 반도체 층 스택은 전방측으로부터 p형측의 접촉 및 n형측의 접촉을 위해, 후방측으로부터 p형 및 n형측의 접촉을 위해, 전방측으로부터 p형측의 접촉을 위해, 후방측으로부터 n형측의 접촉을 위해, 전방측으로부터 n형측의 접촉을 위해, 후방측으로부터 p형측의 접촉을 위해, 그리고 전방측뿐만 아니라 후방측으로부터 n형 및/또는 p형측의 접촉을 위해 형성될 수 있다.
반도체 층 스택(202)은, 예컨대 주요면(221)에 배치된 접촉 부재(222), 및 접촉 부재(214), 그리고 분리층(203)에 의해 전압을 공급받을 수 있다. 상기 실시예에서, 분리층은 전기 전도 물질을 포함한다. 분리층이 전기 절연성으로 작용하면, 상기 분리층은 적어도 하나의 리세스를 포함하고, 상기 리세스는 전기 전도 물질로 채워지며, 이는 도 1에 도시된 바와 같다. 반도체 층 스택(202)은 전압이 인가되면 복사를 방출할 수 있다. 반도체 층 스택(202)의 활성층으로부터 방출된 파장 영역의 복사는 분리층(203)에 의해 가능한 한 양호하게 반사된다.
제1반도체 층 스택의 방출된 복사는 제2반도체 층 스택의 방출된 복사와 다른 파장 영역에 위치한다. 변환 물질은 제2반도체 층 스택의 파장 영역에 위치한 복사의 일부를 변환한다. 변환 물질은 제1반도체 층 스택의 파장 영역에 위치한 복사를 투과시킬 수 있다. 반도체 소자의 방출된 복사의 전체 스펙트럼은 예컨대 적어도 3개의 서로 다른 파장 영역으로 구성될 수 있다.
도 3a 및 3b는 주요면(301), 접촉 부재(302), 다른 주요면(303), 다른 접촉 부재(304), 다른 주요면(305) 및 다른 접촉 부재(306)를 도시한다.
도 3a는 예컨대 도 1에 도시된 광전 소자의 배면도를 도시한다. 면(301)은 예컨대 p형 도핑된 반도체층의 면이다. 상기 면에 접촉 부재(302)가 도포된다. 접촉 부재는 도시된 실시예의 경우와 같이 하나의 연속된 부재일 수 있다. 그러나, 복수 개의 개별 영역들로 구성될 수도 있다. 소자는 예컨대 중앙에서 리세스를 포함할 수 있고, 상기 리세스는 예컨대 p형 도핑된 층 및 활성층을 통과하여 예컨대 n형 도핑된 층까지 도달한다. 예컨대 n형 도핑된 층은 주요면(303)을 포함한다. 상기 주요면에 다른 접촉 부재(304)가 도포될 수 있다. 접촉 부재(302, 304)는 반도체 소자에 전압을 공급하는 역할을 한다. 층들의 도전형은 상기 실시예와 다를 수 있으며, 예컨대 p형 도핑된 층이 n형 도핑된 층일 수 있고, 그 반대의 경우도 가능하다. 광전 소자의 하측은 다른 부재, 예컨대 금속 배선 또는 캐리어 기판을 포함할 수 있다.
도 3b는 도 3a에 상응하는 광전 소자의 표면을 도시한다. 상기 소자는 접촉 부재(306)가 도포된 주요면(305)을 포함한다. 접촉 부재(306)는 예컨대 접촉 부재(305)상에 걸쳐 직접 도포된다.
접촉 부재(305)의 상부에 직접적으로 접촉 부재(306)가 배치됨으로써, 소자에서 복사가 방출되지 않는 영역들이 전체적으로 가능한 한 적다. 접촉 부재(306)는 주요면(305)의 다른 위치에 배치될 수 있으며, 예컨대 테두리 영역에 배치될 수 있다. 또한, 복수 개의 접촉 부재가 배치될 수도 있다. 특히, 접촉 부재(305, 306)의 수는 서로 상이할 수 있다. 접촉을 개선하기 위해, 접촉 부재 및 주요면 사이에 투명 전도 물질이 도포될 수 있다.
도 4a 및 4b는 주요면(401), 제1접촉 부재(402), 주요면(403), 제2접촉 부재(404), 다른 주요면(405), 다른 접촉 부재(406)를 도시한다.
도 4a는 도 3a에 도시된 구조가 소자에 4배로 형성된 경우를 도시한다. 주요면(401)에 접촉 부재(402)가 도포될 수 있다. 접촉 부재는 복수 개의 개별 부분들로 구성될 수 있다. 면(403)의 접촉을 가능하게 하는 리세스는 임의적으로 종종 반복될 수 있다. 도시된 실시예에서, 접촉 부재(404)를 포함한 4개의 리세스는 대칭으로 배치되나, 상기 리세스가 다르게 배치될 수도 있다.
도 4b는 그에 대응되는 소자의 평면도를 도시한다. 접촉 부재(406)는 접촉 부재(404)의 상부의 주요면(405)에 배치될 수 있다. 상기 접촉 부재는 접촉 부재(404)와 정확히 같은 수의 개별 부분들을 포함할 수 있으나, 그보다 더 많거나 적은 개별 부분들이 제공될 수도 있다. 접촉 부재(406)의 개별 부분들은 도시된 경우와 같이 부재(404)의 상부에 직접 배치될 수 있으나, 임의적으로 접촉면(405) 상의 다른 위치에 배치될 수도 있다.
도 5a는 기판 웨이퍼(500), 및 도핑된 층(502), 활성층(503), 다른 도핑된 층(504)을 구비한 반도체 층 스택(501)으로 이루어진 단면도를 도시한다.
기판 웨이퍼는, 예컨대 갈륨비화물로 구성된다. 반도체 층 스택은 다른 층들을 포함할 수 있다. 기판 웨이퍼는 다른 적합한 물질로 구성될 수 있다. 방법에서, 복수 개의 반도체 층 스택이 기판 웨이퍼 상에 구성될 수 있고, 방법의 차후 단계에서 상기 반도체 층 스택이 개별화된다.
방법의 단계에서, 반도체 층 스택(501)의 층은 기판 상에 성장된다. 반도체 층 스택은 예컨대 n형 도핑된 층부터 시작하여 기판상에 성장된다. 이후, 예컨대 활성층 및 p형 도핑된 층이 성장된다. 이후, 기판은 반도체 층 스택으로부터 제거될 수 있다. 기판의 제거 전에 보조 캐리어가 반도체 층 스택 상에 도포될 수 있다.
도 5b는 도 5a에서 기판 웨이퍼가 생략된 반도체 층 스택을 도시한다. 층(502)상에 분리층(505)이 도포될 수 있다. 분리층은 예컨대 복수 개의 층들로 구성될 수 있다. 분리층은 반투과형 거울을 형성한다. 분리층은 예컨대 특정한 파장 영역에 대해 가능한 한 투명하며, 다른 파장 영역은 반사한다.
도 5c는 다른 기판 웨이퍼(510), 및 제1도핑된 층(512), 활성층(513), 다른 도핑된 층(514)을 구비한 다른 반도체 층 스택(511)을 도시한다. 층 스택은 예컨대 사파이어를 포함한 기판 웨이퍼 상에서 성장된다. 층 스택은 3개보다 많은 층을 포함할 수 있다. 예컨대, 반도체 층 스택은 n형 도핑된 층으로 시작하여 성장된다. 기판 웨이퍼(510) 상에 복수 개의 반도체 층 스택이 형성될 수 있고, 상기 반도체 층 스택은 방법의 차후의 단계에서 개별화된다.
분리층(505)은 층 스택(511) 상에 도포될 수 있다. 분리층은 층 스택 중 하나에 도포될 수 있으나, 두 개의 층 스택에 도포될 수도 있다.
도 5d는 방법의 일 실시예에서 보조 캐리어(515)가 제2반도체 층 스택 상에, 특히 층(514) 상에 도포된 단계를 도시한다.
도 5e에 도시된 바와 같이, 제2보조 캐리어(516)는 반도체 층 스택(511) 상에, 특히 층(512) 상에 도포될 수 있고, 기판(510)은 반도체 층 스택으로부터 분리될 수 있다.
도 5f는 제1보조 캐리어(515)의 분리 단계가 이미 실시되어 있다. 도 5b 및 도 5f에 도시된 부재는 조합될 수 있다.
도 5g는 도 5b의 부재를 도시하며, 상기 부재는 층(514) 상에 도포되어, 분리층(55)이 두 층 스택 사이에 배치된다.
도 5h는 제2보조 캐리어(516)가 층(512)으로부터 분리된 이후의 층 스택을 도시한다. 도시된 층 스택은 도 1에 도시된 바와 같은 소자의 층 스택에 실질적으로 상응한다.
본 방법은 예컨대 변환 기판을 층(512)상에 도포하는 단계 또는 접촉 부재를 반도체층상에 형성하는 단계와 같은 다른 단계를 포함할 수 있다. 본 방법은 분리층의 리세스 형성 단계 및 상기 분리층을 도전 물질로 채우는 단계를 더 포함할 수 있다. 특히, 본 방법은 상기에 열거한 모든 단계를 포함할 필요는 없다. 예컨대, 기판이 제거되기 전에, 제1반도체 층 스택은 제2반도체 층 스택상에 도포될 수 있다. 반도체 층 스택의 제조마다, 보조 캐리어를 포함하지 않거나, 1개 또는 2개의 보조 캐리어를 포함할 수 있다.
100: 광전 소자 101: 제 1 반도체 층 스택
102: 제 2 반도체 층 스택 103: 분리층
110: 활성층 111: 주요면

Claims (15)

  1. 복사를 방출하도록 구성된 활성층(110) 및 주요면(111)을 구비한 제1반도체 층 스택(101);
    상기 제1반도체 층 스택의 주요면(111) 상에 배치되며, 반투과형 거울을 형성하는 분리층(103); 및
    상기 분리층(103) 상에 배치되며 복사 방출을 위해 제공된 다른 활성층(120) 및 주요면(121)을 구비한 제2반도체 층 스택(102)을 포함하고,
    상기 분리층(103)은 전기 전도 물질이 삽입이 되는 적어도 하나의 리세스(104)를 포함하는 것을 특징으로 하는 광전 소자(100).
  2. 제 1항에 있어서,
    상기 제1반도체 층 스택(101)의 활성층(110)의 방출 가능 복사는 상기 제2반도체 층 스택(120)에 커플링되고, 상기 제1반도체 층 스택(101)의 활성층(110)의 방출 가능 복사 및 상기 제2반도체 층 스택(102)의 활성층(120)의 방출 가능 복사는 상기 제2반도체 층 스택의 주요면(121)으로부터 방출될 수 있는 것을 특징으로 하는 광전 소자(100).
  3. 제 1항 또는 제 2항에 있어서,
    상기 제1반도체 층 스택의 활성층(110)은 제1파장 영역의 복사를 방출하도록 구성되고, 상기 제2반도체 층 스택의 활성층(120)은 제2파장 영역의 복사를 방출하도록 구성되는 것을 특징으로 하는 광전 소자(100).
  4. 제 3항에 있어서,
    상기 분리층(103)은 상기 제1파장 영역의 복사에 대해 투명하며, 상기 제2파장 영역의 복사를 반사하도록 형성되는 것을 특징으로 하는 광전 소자(100).
  5. 제 1항 또는 제 2항에 있어서,
    상기 분리층(103)은 적어도 2개의 층들을 포함하고, 상기 층들은 적어도 2개의 서로 다른 굴절률을 가지는 것을 특징으로 하는 광전 소자(100).
  6. 제 1항 또는 제 2항에 있어서,
    상기 분리층(103)은 유전체를 포함하는 것을 특징으로 하는 광전 소자(100).
  7. 제 1항 또는 제 2항에 있어서,
    상기 분리층(103)은 구조물을 가지는 것을 특징으로 하는 광전 소자(100).
  8. 제 1항 또는 제 2항에 있어서,
    상기 주요면(111)에 대향된 상기 제1반도체 층 스택의 다른 주요면(113)에 배치된 상기 제1반도체 층 스택의 제1접촉 부재; 및
    상기 제1반도체 층 스택의 또 다른 주요면(115) 상에 위치한 상기 제1반도체 층 스택의 제2접촉 부재(114)를 더 포함하며, 상기 또 다른 주요면(115)은 상기 주요면(111) 및 다른 주요면(113) 사이에 배치되고, 상기 제1접촉 부재(112) 및 제2접촉 부재(114)는 상기 제1반도체 층 스택의 활성층(110)의 전기 접촉을 제공하는 것을 특징으로 하는 광전 소자(100).
  9. 제 1항 또는 제 2항에 있어서,
    상기 제2반도체 층 스택에 배치된 제1접촉 부재; 및
    상기 제2반도체 층 스택에 배치된 제2접촉 부재를 더 포함하고, 상기 제1접촉 부재 및 제2접촉 부재는 상기 제2반도체 층 스택의 활성층의 전기 접촉을 제공하는 것을 특징으로 하는 광전 소자(100).
  10. 제 1항 또는 제 2항에 있어서,
    서로 다른 반도체 층 스택들(101, 102)은 각각 개별적으로 제어될 수 있는 것을 특징으로 하는 광전 소자(100).
  11. 제 1항 또는 제 2항에 있어서,
    복사의 부분적 파장 변환을 위한 변환 물질(204)을 더 포함하고, 상기 변환 물질은 상기 제2반도체 층 스택의 주요면(121, 221)에 배치되는 것을 특징으로 하는 광전 소자(100).
  12. 광전 소자를 제조하는 방법에 있어서,
    제1기판(500)을 준비하는 단계;
    복사를 방출하도록 구성된 활성층(503)을 구비한 제1반도체 층 스택(501)을 상기 제1기판 상에 생성하는 단계;
    상기 제1반도체 층 스택으로부터 상기 제1기판(500)을 분리하는 단계;
    제2기판(510)을 준비하는 단계;
    복사 방출에 적합한 활성층(513)을 구비한 제2반도체 층 스택(511)을 상기 제2기판 상에 생성하는 단계;
    상기 제2반도체 층 스택으로부터 상기 제2기판(510)을 분리하는 단계;
    상기 제1 및 제2반도체 층 스택 중 적어도 하나에 반투과형 거울을 형성하는 분리층(505)을 적층하는 단계;
    상기 분리층에 적어도 하나의 리세스(104)를 형성하는 단계;
    상기 분리층의 리세스(104)를 전기 전도 물질로 채우는 단계; 및
    상기 제1반도체 층 스택(510) 상에 상기 제2반도체 층 스택(511)을 적층하여, 상기 분리층(505)이 상기 제1 및 제2반도체 층 스택 사이에 배치되도록 하는 단계를 포함하는 것을 특징으로 하는 광전 소자 제조 방법.
  13. 삭제
  14. 삭제
  15. 삭제
KR1020107019150A 2008-01-31 2009-01-19 광전 소자 및 그 제조 방법 KR101573095B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008006988.4 2008-01-31
DE102008006988A DE102008006988A1 (de) 2008-01-31 2008-01-31 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020157032941A Division KR101640360B1 (ko) 2008-01-31 2009-01-19 광전 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100109562A KR20100109562A (ko) 2010-10-08
KR101573095B1 true KR101573095B1 (ko) 2015-11-30

Family

ID=40605732

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107019150A KR101573095B1 (ko) 2008-01-31 2009-01-19 광전 소자 및 그 제조 방법
KR1020157032941A KR101640360B1 (ko) 2008-01-31 2009-01-19 광전 소자 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020157032941A KR101640360B1 (ko) 2008-01-31 2009-01-19 광전 소자 및 그 제조 방법

Country Status (8)

Country Link
US (1) US8686451B2 (ko)
EP (2) EP2235759B9 (ko)
JP (1) JP5264935B2 (ko)
KR (2) KR101573095B1 (ko)
CN (1) CN101933171B (ko)
DE (1) DE102008006988A1 (ko)
TW (1) TWI399867B (ko)
WO (1) WO2009094980A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5755511B2 (ja) * 2011-06-14 2015-07-29 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
US9508891B2 (en) 2014-11-21 2016-11-29 Epistar Corporation Method for making light-emitting device
DE102015107577A1 (de) * 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102016113002B4 (de) 2016-07-14 2022-09-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelemente mit verbesserter Effizienz und Verfahren zur Herstellung von Bauelementen
US10862006B2 (en) * 2018-08-17 2020-12-08 Seoul Viosys Co., Ltd. Light emitting device
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9100103A (nl) * 1991-01-23 1992-08-17 Philips Nv Halfgeleiderdiodelaser met monitordiode.
BE1007282A3 (nl) 1993-07-12 1995-05-09 Philips Electronics Nv Opto-electronische halfgeleiderinrichting met een array van halfgeleiderdiodelasers en werkwijze ter vervaardiging daarvan.
US5838029A (en) 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
US5917202A (en) 1995-12-21 1999-06-29 Hewlett-Packard Company Highly reflective contacts for light emitting semiconductor devices
DE19625622A1 (de) * 1996-06-26 1998-01-02 Siemens Ag Lichtabstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
DE19638667C2 (de) * 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
US5991326A (en) 1998-04-14 1999-11-23 Bandwidth9, Inc. Lattice-relaxed verticle optical cavities
US6487230B1 (en) * 1998-04-14 2002-11-26 Bandwidth 9, Inc Vertical cavity apparatus with tunnel junction
DE19819543A1 (de) * 1998-04-30 1999-11-11 Siemens Ag Lichtemissions-Halbleitereinrichtung
US6320206B1 (en) * 1999-02-05 2001-11-20 Lumileds Lighting, U.S., Llc Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks
JP4496596B2 (ja) 2000-03-27 2010-07-07 ソニー株式会社 発光装置
US20020017652A1 (en) 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
JP2003163373A (ja) 2001-11-26 2003-06-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2003279955A (ja) * 2002-03-18 2003-10-02 Giantplus Technology Co Ltd 半透過式カラー液晶ディスプレイ
TW586240B (en) 2002-12-31 2004-05-01 Univ Nat Taiwan Photonic transmitter
TW591811B (en) 2003-01-02 2004-06-11 Epitech Technology Corp Ltd Color mixing light emitting diode
JP2003332619A (ja) 2003-06-09 2003-11-21 Toyoda Gosei Co Ltd 半導体発光素子
DE10354936B4 (de) * 2003-09-30 2012-02-16 Osram Opto Semiconductors Gmbh Strahlungemittierendes Halbleiterbauelement
KR20060127845A (ko) 2003-12-05 2006-12-13 파이오니아 가부시키가이샤 반도체 레이저 장치의 제조 방법
TWI233218B (en) 2004-01-08 2005-05-21 Pamelan Company Ltd One dimensional photonic crystal and light emitting device made from the same
DE102004004765A1 (de) * 2004-01-29 2005-09-01 Rwe Space Solar Power Gmbh Aktive Zonen aufweisende Halbleiterstruktur
KR101332771B1 (ko) 2004-02-20 2013-11-25 오스람 옵토 세미컨덕터스 게엠베하 광전 소자, 다수의 광전 소자를 구비한 장치 및 광전 소자를 제조하기 위한 방법
JP2005276899A (ja) 2004-03-23 2005-10-06 Shin Etsu Handotai Co Ltd 発光素子
TWI243489B (en) * 2004-04-14 2005-11-11 Genesis Photonics Inc Single chip light emitting diode with red, blue and green three wavelength light emitting spectra
DE102004025684A1 (de) 2004-04-29 2005-11-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Ausbilden einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips
US7332365B2 (en) 2004-05-18 2008-02-19 Cree, Inc. Method for fabricating group-III nitride devices and devices fabricated using method
DE102004026125A1 (de) * 2004-05-28 2005-12-22 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zu dessen Herstellung
JP2006032315A (ja) 2004-06-14 2006-02-02 Seiko Epson Corp 発光装置、電子機器、投射型表示装置、ラインヘッドおよび画像形成装置
US7402831B2 (en) 2004-12-09 2008-07-22 3M Innovative Properties Company Adapting short-wavelength LED's for polychromatic, broadband, or “white” emission
US7521856B2 (en) * 2005-01-26 2009-04-21 Osram Opto Semiconductors Gmbh OLED device
JP4653671B2 (ja) 2005-03-14 2011-03-16 株式会社東芝 発光装置
JP4353125B2 (ja) 2005-04-06 2009-10-28 住友電気工業株式会社 発光素子およびその製造方法
JP2007158133A (ja) 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2007273975A (ja) 2006-03-10 2007-10-18 Matsushita Electric Works Ltd 発光素子
US20070284565A1 (en) * 2006-06-12 2007-12-13 3M Innovative Properties Company Led device with re-emitting semiconductor construction and optical element
JP2008005140A (ja) 2006-06-21 2008-01-10 Kyocera Mita Corp 画像読取装置及びこれを備える画像形成装置
JP2008001540A (ja) 2006-06-21 2008-01-10 Mitsubishi Cable Ind Ltd 窒化物半導体結晶の製造方法
US8163581B1 (en) * 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices

Also Published As

Publication number Publication date
TW200947762A (en) 2009-11-16
TWI399867B (zh) 2013-06-21
EP2235759A1 (de) 2010-10-06
KR20100109562A (ko) 2010-10-08
JP5264935B2 (ja) 2013-08-14
DE102008006988A1 (de) 2009-08-06
JP2011511446A (ja) 2011-04-07
EP3327796B1 (de) 2023-03-29
EP2235759B1 (de) 2018-05-16
CN101933171B (zh) 2013-10-30
KR101640360B1 (ko) 2016-07-15
EP3327796A1 (de) 2018-05-30
KR20150136545A (ko) 2015-12-07
EP2235759B9 (de) 2018-09-19
US20110175121A1 (en) 2011-07-21
WO2009094980A1 (de) 2009-08-06
US8686451B2 (en) 2014-04-01
CN101933171A (zh) 2010-12-29

Similar Documents

Publication Publication Date Title
CN106796936B (zh) 光电子半导体芯片和用于制造光电子半导体芯片的方法
KR101258583B1 (ko) 나노 로드 발광 소자 및 그 제조 방법
TWI754711B (zh) 包括光阻的光致發光墊的光電裝置的製造方法
CN109478533B (zh) 具有单片集成的光电检测器用于原位实时强度监视的发光二极管（led）
KR102422146B1 (ko) 광전자 반도체 컴포넌트들을 제조하기 위한 방법 및 광전자 반도체 컴포넌트
KR20120038539A (ko) 픽셀화된 ｌｅｄ
TW201911608A (zh) 光電元件
KR101573095B1 (ko) 광전 소자 및 그 제조 방법
KR102658970B1 (ko) 다이오드 어레이를 구비하는 광전자 장치
KR101258582B1 (ko) 나노로드 발광소자
EP2498306B1 (en) Light emitting diode with large viewing angle and fabricating method thereof
TW201322483A (zh) 光電半導體晶片及其製造方法
US11158667B2 (en) Optoelectronic semiconductor component
KR20130025856A (ko) 나노로드 발광소자
TW202015254A (zh) 具有光提取強化之利用內部色彩轉換之發光二極體
CN111133593B (zh) 发光二极管装置及其制造方法
US20230085036A1 (en) Multicolour Light Emitting Structure
WO2014032702A1 (en) Light-emitting device and method for manufacturing a light- emitting device
KR20120048331A (ko) 발광 다이오드 칩 및 그 제조 방법
KR101381984B1 (ko) 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광다이오드 칩
CN114335291B (zh) 一种发光元件及其制备方法、光源板
WO2023099709A1 (en) Epitaxially grown converter layer, optoelectronic arrangement and method for producing the same
TW202209713A (zh) 發光裝置、包括多個該裝置的像素、像素矩陣及相關製造方法
KR20210097413A (ko) 발광 소자 패키지
KR101582329B1 (ko) 발광 다이오드 소자, 발광 다이오드 모듈 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191114

Year of fee payment: 5