CN114765107A - 半导体结构的制备方法及半导体结构 - Google Patents

半导体结构的制备方法及半导体结构 Download PDF

Info

Publication number
CN114765107A
CN114765107A CN202110047069.XA CN202110047069A CN114765107A CN 114765107 A CN114765107 A CN 114765107A CN 202110047069 A CN202110047069 A CN 202110047069A CN 114765107 A CN114765107 A CN 114765107A
Authority
CN
China
Prior art keywords
oxide
barrier layer
substrate
initial oxide
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110047069.XA
Other languages
English (en)
Inventor
杨蒙蒙
白杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110047069.XA priority Critical patent/CN114765107A/zh
Priority to PCT/CN2021/100190 priority patent/WO2022151650A1/zh
Priority to US17/393,465 priority patent/US12119222B2/en
Publication of CN114765107A publication Critical patent/CN114765107A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

本发明属于半导体技术领域，具体涉及一种半导体结构的制备方法及半导体结构，用于解决半导体结构的氧化物厚度较大的技术问题。该半导体结构的制备方法包括：提供基底，基底包括器件区域和浅沟槽隔离区域，浅沟槽隔离区域环绕器件区域，器件区域暴露于基底表面；于基底上沉积阻挡层，阻挡层至少覆盖器件区域；形成初始氧化物，初始氧化物位于器件区域内，且与阻挡层接触；去除部分初始氧化物，形成器件氧化物。形成初始氧化物时，利用阻挡层遮挡器件区域，可以减缓初始氧化物的生长速率，控制初始氧化物的厚度，形成较薄的初始氧化物，最终形成较薄的器件氧化物。此外，去除部分初始氧化物后形成器件氧化物，进一步减小了器件氧化物的厚度。

Description

半导体结构的制备方法及半导体结构
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种半导体结构的制备方法及半导体结构。
背景技术
随着科技的不断发展，半导体结构的应用越来越广，在计算机、通信等领域，都需要使用具有不同功能的半导体结构。在上述半导体结构中，通常需要制备氧化物，以用作半导体结构的层间绝缘。例如，半导体结构的栅极 (gate)附近通常形成有栅极氧化物。
氧化物通常为氧化硅，氧化硅具有较稳定的化学性质和绝缘性，并可以阻挡杂质侵入，广泛应用在半导体结构中。在相关技术中，氧化物可以通过氧化工艺形成在衬底上。例如，氧化物通常采用原位水汽生成(In-Situ Steam Generation,简称ISSG)工艺形成在衬底上，其采用掺入少量氢气的氧气作为反应气体，在高温下氢气和氧气发生类似燃烧的化学反应，生产大量的气相活泼自由基，气相活泼自由基对衬底中进行氧化，以形成氧化物。
采用原位水汽生成工艺形成的氧化物致密性一般较好，且不易被击穿，但是随着半导体结构的尺寸不断缩小，为了获得所需的电性能(比如晶体管结构为了获得更小的阈值电压)，所需的氧化物的厚度也不断减小。然而，由于原位水汽生成工艺的反应温度一般比较高，成膜速度通常较快，采用此方法生成的氧化物的厚度一般较大，难以达到要求。
发明内容
有鉴于此，本发明实施例提供一种半导体结构的制备方法及半导体结构，以解决半导体结构的氧化物厚度较大的技术问题。
第一方面，本发明实施例提供了一种半导体结构的制备方法，包括：提供基底，所述基底包括器件区域和浅沟槽隔离区域，所述浅沟槽隔离区域环绕所述器件区域，所述器件区域暴露于所述基底表面；于所述基底上沉积阻挡层，所述阻挡层至少覆盖所述器件区域；形成初始氧化物，所述初始氧化物位于所述器件区域内，且与所述阻挡层接触；去除部分所述初始氧化物，形成器件氧化物。
本发明实施例提供的半导体结构的制备方法具有如下优点：
本发明实施例提供的半导体结构的制备方法中，首先提供基底，基底包括器件区域和环绕器件区域的浅沟槽隔离区域，器件区域暴露于基底表面，以便于后续形成器件氧化物；然后，于基底上沉积阻挡层，阻挡层至少覆盖器件区域，以使得阻挡层对器件区域进行遮挡；之后，形成初始氧化物，初始氧化物位于器件区域内，且与阻挡层接触，利用阻挡层对器件区域的遮挡作用，在形成初始氧化物的过程中，减缓了初始氧化物的生长速率，便于控制初始氧化物的厚度，进而形成的初始氧化物厚度较小，从而使得最终形成的器件氧化物厚度较小；再去除部分初始氧化物，形成器件氧化物，通过对初始氧化物减薄，进一步减小了最终形成的器件氧化物的厚度，使得器件氧化物厚度较小。
如上所述的半导体结构的制备方法中，所述器件氧化物的厚度为 1nm-3nm。
如上所述的半导体结构的制备方法中，所述器件氧化物为氧化硅。
如上所述的半导体结构的制备方法中，所述初始氧化物的厚度小于或者等于6nm。
如上所述的半导体结构的制备方法中，形成初始氧化物的步骤包括：通过原位水汽生成工艺对所述器件区域进行热氧化处理，形成所述初始氧化物。
如上所述的半导体结构的制备方法中，所述原位水汽生成工艺的温度为 1000℃-1500℃。
如上所述的半导体结构的制备方法中，在所述形成初始氧化物的步骤之后，在所述去除部分所述初始氧化物的步骤之前，还包括：利用刻蚀工艺去除所述阻挡层。
如上所述的半导体结构的制备方法中，在所述形成初始氧化物的步骤之后，在所述利用刻蚀工艺去除所述阻挡层的步骤之前，还包括：对所述初始氧化物进行渗氮处理。
如上所述的半导体结构的制备方法中，所述去除部分所述初始氧化物的步骤包括：利用稀释氢氟酸溶液移除远离所述基底的部分所述初始氧化物。
如上所述的半导体结构的制备方法中，所述稀释氢氟酸溶液中的氢氟酸和去离子水的质量比的范围为1:500-1:2000。
如上所述的半导体结构的制备方法中，所述阻挡层为氮化硅层或者氮氧化硅层。
如上所述的半导体结构的制备方法中，所述阻挡层的厚度为5nm-10nm。
如上所述的半导体结构的制备方法中，所述于所述基底上沉积阻挡层的步骤包括：通过原子层沉积工艺于所述基底上沉积所述阻挡层。
如上所述的半导体结构的制备方法中，所述浅沟槽隔离区域的材质包括氧化硅。
第二方面，本发明实施例提供了一种半导体结构，包括基底，所述基底包括器件区域和浅沟槽隔离区域，所述浅沟槽隔离区域环绕所述器件区域，所述器件区域暴露于所述基底表面；器件氧化物，所述器件氧化物位于所述器件区域内，且所述器件氧化物的厚度为1nm-3nm。
本发明实施例提供的半导体结构包括基底，基底包括器件区域和环绕器件区域的浅沟槽隔离区域，器件区域暴露于基底表面，且器件区域内形成有器件氧化物，器件氧化物的厚度为1nm-3nm，其厚度较小，因而使得半导体结构具有氧化物厚度较小的优点。
除了上面所描述的本发明实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本发明实施例提供的半导体结构的制备方法及半导体结构所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中的半导体结构的制备方法的流程图；
图2为本发明实施例中的基底的结构示意图；
图3为本发明实施例中的形成阻挡层后的结构示意图；
图4为本发明实施例中的形成初始氧化物后的结构示意图；
图5为本发明实施例中的移除层的结构示意图；
图6为本发明实施例中的去除部分初始氧化物后的结构示意图；
图7为本发明实施例中的去除阻挡层后的结构示意图；
图8为本发明实施例中的形成渗氮层后的结构示意图；
图9为本发明实施例中的形成部分渗氮层后的结构示意图。
附图标记说明：
10-基底；
11-器件区域；
12-浅沟槽隔离区域；
20-阻挡层；
30-初始氧化物；
40-器件氧化物；
50-移除层；
60-渗氮层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
半导体结构中通常设置有器件氧化物，以用于层间绝缘，例如，晶体管元件的栅极上通常形成有栅极氧化膜。器件氧化物可以为氧化硅，相关技术中一般通过原位水汽生成工艺形成所需的器件氧化物。
然而，在采用原位水汽生成工艺形成器件氧化物的过程中，由于原位水汽生成工艺的反应温度一般比较高，成膜速度通常较快，导致成膜厚度难以控制，生成的器件氧化物的厚度一般较大，难以达到3nm以下的厚度。此外，生成的器件氧化物的性能也较差，崩溃电压(Breakdown Voltage，简称BV) 较小，缺陷态密度(DIT)较大。
本发明实施例提供一种半导体结构的制备方法，通过在基底上形成覆盖器件区域的阻挡层，后续在器件区域形成初始氧化物时，阻挡层可以减缓初始氧化物的生长速率，以控制初始氧化物的厚度，形成厚度较小的初始氧化物，进而形成厚度较小的器件氧化物。此外，去除部分初始氧化物，即将初始氧化物减薄后获得器件氧化物，使得器件氧化物的厚度进一步减小。
实施例一
参照图1，图1为本发明实施例的半导体结构的制备方法，该半导体结构的制备方法可以用于制备厚度较小的器件氧化物，具体包括以下步骤：
S101：提供基底，基底包括器件区域和浅沟槽隔离区域，浅沟槽隔离区域环绕器件区域，器件区域暴露于基底表面。
参照图2，基底10包括器件区域11和浅沟槽隔离(Shallow Trench Isolation，简称STI)区域12，浅沟槽隔离区域12可以环绕器件区域11设置，以对器件区域11中的元器件进行隔离和保护。示例性的，浅沟槽隔离区域12可以对形成在器件区域中的MOS管(MetalOxide Semiconductor，金属-氧化物- 半导体场效应晶体管)等进行隔离和保护。
在一些可能的示例中，浅沟槽隔离区域12可以通过刻蚀基底10形成沟槽结构、在沟槽结构中填充氧化物、对填充的氧化物平坦化处理等步骤形成，浅沟槽隔离区域12的材质可以包括氧化硅(SiO2)或者氧化铪(HfO2)等。本发明实施例对此不进行限定。
继续参照图2，器件区域11的上表面可以与浅沟槽隔离区域12的上表面齐平，使得器件区域11暴露于基底10表面，便于对器件区域11进行氧化处理。器件区域11的材质可以包括硅(Si)或者铪(Hf)等，例如单晶硅或者多晶硅。器件氧化物40可以包括氧化硅或者氧化铪等。
为方便描述，本发明实施例及以下各实施例以器件区域11的材质为硅，浅沟槽隔离区域12的材质为氧化硅为例进行详述。
S102：于基底上沉积阻挡层，阻挡层至少覆盖器件区域。
在一些可能的示例中，通过沉积工艺在基底10上形成阻挡层20，例如，通过化学气相沉积(Chemical Vapor Deposition，简称CVD)工艺、物理气相沉积(Physical VaporDeposition，简称PVD)工艺或者原子层沉积(Atomic Layer Deposition，简称ALD)工艺在基底10上形成如图3所示的阻挡层20。本发明实施例中，通过原子层沉积工艺于基底10上沉积阻挡层20，所形成的阻挡层20厚度均匀、一致性较好，后续在形成器件氧化物的形成过程中，可以较好的控制器件氧化物的厚度。
阻挡层20覆盖器件区域11，对器件区域11进行遮挡，可以隔离部分氧气。阻挡层20可以只覆盖器件区域11，即阻挡层20与器件区域11相对；阻挡层20也可以覆盖整个基底10，即阻挡层20与基底10相对。如图3所示，阻挡层20形成在基底10的整个上表面之上。
阻挡层20可以为氮化硅(SiN)层或者氮氧化硅(SiON)层，例如，本发明实施例中的阻挡层20为氮化硅层。阻挡层20的厚度可以为5nm-10nm，如此设置，阻挡层20的内应力较小，阻挡层20的阻挡效果较好。阻挡层20 厚度过小，则容易导致后续形成的初始氧化物的厚度过大，达不到要求，并使后续渗氮处理时，氮元素会渗透到基底10中。阻挡层20厚度过大，则容易导致后续形成的初始氧化物的厚度过小，不容易控制最终形成的器件氧化物的厚度，并使后续渗氮处理时，掺杂到初始氧化物的氮元素的浓度过小，达不到器件要求。
需要说明的是，阻挡层20可以为图3中所示的单层结构，也可以为多层结构，本发明实施例不对此进行限制。示例性的，阻挡层20可以包括堆叠设置的氮化硅层和/或氮氧化硅层。
S103：形成初始氧化物，初始氧化物位于器件区域内，且与阻挡层接触。
初始氧化物30可以为氧化硅，可以通过对器件区域11进行氧化处理，形成初始氧化物30。在一些可能的示例中，通过原位水汽生成工艺对器件区域11进行热氧化处理，使器件区域11中靠近阻挡层20的部分转化为氧化物，形成初始氧化物30。所形成的初始氧化物30位于器件区域11内，且与阻挡层20相接触。如图4所示，器件区域11的上部经氧化处理后形成初始氧化物30。
在通过原位水汽生成工艺形成初始氧化物30过程中，工艺的温度可以为1000℃～1500℃，以使生成的初始氧化物30结构较为致密，性能较好。氧化气体可以为氧气(O2)、含氧气的混合物、一氧化二氮(N2O)或者含一氧化二氮的混合物。当然本发明实施例并不以此为限，本发明实施例中的初始氧化物30还可以通过其他氧化工艺形成。
在上述过程中，利用阻挡层20对器件区域11进行遮挡，可以减缓初始氧化物30的生长速率，便于控制初始氧化物30的厚度，进而形成较薄的初始氧化物30，以使最终形成的器件氧化物40较薄。
可以理解的是，初始氧化物30的生长速率与阻挡层20的厚度相关，阻挡层20的厚度越大，初始氧化物30的生长速率越慢；阻挡层20的厚度越小，初始氧化物30的生长速率越快。
本发明实施例中，通过调整阻挡层20的厚度可以控制初始氧化物30的生长速率，以生成厚度较小的初始氧化物30。示例性的，初始氧化物30的厚度可以小于或者等于6nm。如此设置，在后续形成器件氧化物的过程中，可以通过去除较少的初始氧化物30获得所需厚度的器件氧化物，更易控制器件氧化物的厚度。
需要说明的是，初始氧化物30形成在图4所示的两个浅沟槽隔离区域 12之间，初始氧化物30也可以形成在图4所示的两个浅沟槽隔离区域12的外侧，即位于左右两侧的基底部分也可以形成初始氧化物30。
S104：去除部分初始氧化物，形成器件氧化物。
本发明实施例中，去除部分初始氧化物30以对初始氧化物30进行进一步减薄。移除部分初始氧化物30后形成器件氧化物40，获得的器件氧化物 40较薄。
在一些可能的示例中，去除初始氧化物30远离基底10的部分，如图5 所示，去除初始氧化物30中位于虚线以上的部分，即位于图5所示的虚线以上的基底为需要去除的移除层50。如图6所示，去除部分初始氧化物30后形成器件氧化物40，器件氧化物40的厚度可以为1nm-3nm，器件氧化物40 的厚度较小。
本发明实施例中，可以通过湿法刻蚀去除部分初始氧化物30，示例性的，刻蚀溶液采用稀释氢氟酸(Dilute Hydro Fluoric acid，简称DHF)溶液。稀释氢氟酸溶液中，氢氟酸(HF)与去离子水(Deionized Water，简称DIW)的质量之比的范围为1:500-1:2000，采用低浓度的稀释氢氟酸溶液可以减少或者避免稀释氢氟酸溶液对器件区域11中位于初始氧化物30下的部分的破坏。
本发明实施例提供的半导体结构的制备方法中，首先提供基底10，基底 10包括器件区域11和浅沟槽隔离区域12，浅沟槽隔离区域12环绕器件区域 11设置，器件区域11暴露于基底10表面，以便于后续在器件区域11内形成器件氧化物40；然后，于基底10上沉积阻挡层20，阻挡层20至少覆盖器件区域11，以使得阻挡层20对器件区域11进行遮挡；之后，形成初始氧化物30，初始氧化物30位于器件区域11内，且与阻挡层20接触；利用阻挡层20对器件区域11的遮挡作用，可以减缓初始氧化物30的生长速率，便于控制初始氧化物30的厚度，进而形成厚度较小的初始氧化物30，即初始氧化物30较薄，如此设置，在后续形成器件氧化物40的过程中，可以通过去除较少的初始氧化物30获得所需厚度的器件氧化物40，器件氧化物40的厚度更易控制；再去除部分初始氧化物30，形成器件氧化物40，通过对初始氧化物30减薄，进一步减小最终形成的器件氧化物40的厚度，使得器件氧化物40的厚度较小。
参照图7，在形成初始氧化物30的步骤之后，在去除部分初始氧化物30 的步骤之前，本发明实施例中的半导体结构的制备方法还包括：利用刻蚀工艺去除阻挡层20。
如此设置，可以暴露基底10以及形成在基底10中的初始氧化物30，以便于对初始氧化物30进行后续处理。阻挡层20可以通过刻蚀去除，例如，通过干法刻蚀或者湿法刻蚀去除上述阻挡层20。
当阻挡层20为氮氧化硅层时，在一些可能的示例中，可以通过含氟气体作为刻蚀气体对阻挡层20进行干法刻蚀。例如，刻蚀气体可以为四氟化碳 (CF4)气体。
在形成初始氧化物30的步骤之后，在利用刻蚀工艺去除阻挡层20的步骤之前，本发明实施例中的半导体结构的制备方法还包括：对初始氧化物30 进行渗氮处理。
在一些可能的示例中，可以对初始氧化物30进行使用微波的远距离等离子渗氮(Remote Plasma Nitridation，简称RPN)处理，或者使用射频的去耦等离子体渗氮(Decoupled Plasma Nitridation，简称DPN)处理，以形成掺杂有氮离子的初始氧化物30。
通过对初始氧化物30进行渗氮处理，一方面可以调节初始氧化物30的电性能，例如，初始氧化物30可以获得较高的介电常数，从而使最终形成的器件氧化物在相同的厚度下，可以使晶体管器件的阈值电压更小。另一方面可以在后续对初始氧化物30通过干法刻蚀进行减薄时，降低刻蚀速率，更好的控制初始氧化物30的刻蚀厚度，以减小或者防止将初始氧化物30刻穿，损伤器件区域11。
需要说明的是，可以如图8所示，将整个初始氧化物30都进行渗氮处理，即整个初始氧化物30都形成渗氮层60；也可以如图9所示对部分初始氧化物30进行渗氮处理，即位于上部的初始氧化物30形成渗氮层60，本发明实施例中对此不作限定。
在对初始氧化物30进行渗氮处理时，利用基底10上形成的阻挡层20，可以通过调整渗氮能量以及渗氮浓度，从而将氮离子渗入到初始氧化物30中。在渗氮过程中，阻挡层20可以阻挡部分氮离子，以控制氮离子的渗入深度，从而便于控制渗氮层60的厚度，避免氮离子损伤器件区域11中位于初始氧化物30下方的部分。
实施例二
参照图6，图6为本发明实施例中的半导体结构的结构示意图，半导体结构包括基底，基底包括器件区域11和浅沟槽隔离区域12，浅沟槽隔离区域12可以环绕器件区域11设置，以对器件区域11进行隔离和保护，器件区域11中形成有器件氧化物40。
器件氧化物40暴露于基底的上表面。器件氧化物40的厚度可以为 1nm-3nm，其厚度较小。器件区域11的材质可以包括硅，浅沟槽隔离区域12 的材质可以包括氧化硅，器件氧化物40的材质可以包括氧化硅。
在一些可能的示例中，器件氧化物40可以通过以下步骤形成：提供基底，基底包括器件区域11和浅沟槽隔离区域12，浅沟槽隔离区域12环绕器件区域11，器件区域11暴露于基底表面；于基底上沉积阻挡层，阻挡层至少覆盖器件区域11；形成初始氧化物，初始氧化物位于器件区域11内，且与阻挡层接触；去除部分初始氧化物，形成器件氧化物。
通过阻挡层对器件区域11的遮挡，可以减缓初始氧化物的生长速率，形成厚度较小的初始氧化物，从而使得最终形成的器件氧化物40厚度较小。此外，去除部分初始氧化物，对初始氧化物减薄，进一步减小最终形成的器件氧化物40的厚度，使得器件氧化物40的厚度较小。
需要说明的是，本发明实施例中的半导体结构还可以包括渗氮层60。示例性的，器件氧化物40为渗氮层60，即全部器件氧化物40进行渗氮处理后形成渗氮层60；或者，器件氧化物40上设置有渗氮层60，即部分器件氧化物40渗氮处理后形成渗氮层60，如图9所示，器件氧化物40的上部渗氮处理后形成渗氮层60。
本发明实施例中的半导体结构包括基底10，基底10包括器件区域11和环绕器件区域11的浅沟槽隔离区域12，器件区域11内形成有器件氧化物40，利用器件氧化物40的厚度为1nm-3nm，其厚度较小，因而使得半导体结构具有器件氧化物40厚度较小的优点。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
本领域技术人员应理解的是，在本发明的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的系统或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本发明的限制。
在本说明书的描述中，参考术“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (15)

1.一种半导体结构的制备方法，其特征在于，包括：
提供基底，所述基底包括器件区域和浅沟槽隔离区域，所述浅沟槽隔离区域环绕所述器件区域，所述器件区域暴露于所述基底表面；
于所述基底上沉积阻挡层，所述阻挡层至少覆盖所述器件区域；
形成初始氧化物，所述初始氧化物位于所述器件区域内，且与所述阻挡层接触；
去除部分所述初始氧化物，形成器件氧化物。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述器件氧化物的厚度为1nm-3nm。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述器件氧化物为氧化硅。
4.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述初始氧化物的厚度小于或者等于6nm。
5.根据权利要求2所述的半导体结构的制备方法，其特征在于，形成初始氧化物的步骤包括：
通过原位水汽生成工艺对所述器件区域进行热氧化处理，形成所述初始氧化物。
6.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述原位水汽生成工艺的温度为1000℃-1500℃。
7.根据权利要求2所述的半导体结构的制备方法，其特征在于，在所述形成初始氧化物的步骤之后，在所述去除部分所述初始氧化物的步骤之前，还包括：
利用刻蚀工艺去除所述阻挡层。
8.根据权利要求7所述的半导体结构的制备方法，其特征在于，在所述形成初始氧化物的步骤之后，在所述利用刻蚀工艺去除所述阻挡层的步骤之前，还包括：
对所述初始氧化物进行渗氮处理。
9.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述去除部分所述初始氧化物的步骤包括：
利用稀释氢氟酸溶液移除远离所述基底的部分所述初始氧化物。
10.根据权利要求9所述的半导体结构的制备方法，其特征在于，所述稀释氢氟酸溶液中的氢氟酸和去离子水的质量比的范围为1:500-1:2000。
11.根据权利要求1-10任一项所述的半导体结构的制备方法，其特征在于，所述阻挡层为氮化硅层或者氮氧化硅层。
12.根据权利要求11所述的半导体结构的制备方法，其特征在于，所述阻挡层的厚度为5nm-10nm。
13.根据权利要求1-10任一项所述的半导体结构的制备方法，其特征在于，于所述基底上沉积阻挡层的步骤包括：
通过原子层沉积工艺于所述基底上沉积所述阻挡层。
14.根据权利要求1-10任一项所述的半导体结构的制备方法，其特征在于，所述浅沟槽隔离区域的材质包括氧化硅。
15.一种半导体结构，其特征在于，包括：
基底，所述基底包括器件区域和浅沟槽隔离区域，所述浅沟槽隔离区域环绕所述器件区域，所述器件区域暴露于所述基底表面；
器件氧化物，所述器件氧化物位于所述器件区域内，且所述器件氧化物的厚度为1nm-3nm。
CN202110047069.XA 2021-01-14 2021-01-14 半导体结构的制备方法及半导体结构 Pending CN114765107A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110047069.XA CN114765107A (zh) 2021-01-14 2021-01-14 半导体结构的制备方法及半导体结构
PCT/CN2021/100190 WO2022151650A1 (zh) 2021-01-14 2021-06-15 半导体结构的制备方法及半导体结构
US17/393,465 US12119222B2 (en) 2021-01-14 2021-08-04 Method for preparing semiconductor structure and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110047069.XA CN114765107A (zh) 2021-01-14 2021-01-14 半导体结构的制备方法及半导体结构

Publications (1)

Publication Number Publication Date
CN114765107A true CN114765107A (zh) 2022-07-19

Family

ID=82364086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110047069.XA Pending CN114765107A (zh) 2021-01-14 2021-01-14 半导体结构的制备方法及半导体结构

Country Status (2)

Country Link
CN (1) CN114765107A (zh)
WO (1) WO2022151650A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458717B1 (en) * 2000-07-13 2002-10-01 Chartered Semiconductor Manufacturing Ltd. Methods of forming ultra-thin buffer oxide layers for gate dielectrics
WO2003073491A1 (en) * 2002-02-20 2003-09-04 Advanced Micro Devices, Inc. Method of forming layers of oxide of different thicknesses on a surface of a substrate
TWI306621B (zh) * 2002-05-03 2009-02-21 Macronix Int Co Ltd
CN101271840A (zh) * 2007-03-22 2008-09-24 中芯国际集成电路制造(上海)有限公司 栅氧化层的制作方法及半导体器件的制作方法
US7741183B2 (en) * 2008-02-28 2010-06-22 Freescale Semiconductor, Inc. Method of forming a gate dielectric
CN105374734A (zh) * 2014-08-29 2016-03-02 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
WO2022151650A1 (zh) 2022-07-21

Similar Documents

Publication Publication Date Title
JP4917142B2 (ja) 電子デバイス材料の製造方法
TWI334157B (en) Semiconductor device and method for manufacturing semiconductor device
KR20050021336A (ko) 반도체 장치 및 그 제조 방법
TW201347048A (zh) 非揮發性電荷捕獲記憶體元件和邏輯ｃｍｏｓ元件的整合
KR20060100092A (ko) 반도체 장치의 제조 방법
KR100539213B1 (ko) 복합 유전막 형성 방법 및 이를 이용하는 반도체 장치의제조 방법
KR100757327B1 (ko) 불 휘발성 메모리 소자의 형성 방법
US9048307B2 (en) Method of manufacturing a semiconductor device having sequentially stacked high-k dielectric layers
CN104681440A (zh) 一种半导体器件及其制备方法
US12119222B2 (en) Method for preparing semiconductor structure and semiconductor structure
JP4261276B2 (ja) 半導体装置の製造方法
US20090053881A1 (en) Method of forming dielectric layer of semiconductor memory device
CN114765107A (zh) 半导体结构的制备方法及半导体结构
JP4562751B2 (ja) 絶縁膜の形成方法
KR20020002266A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR100668954B1 (ko) 박막트랜지스터 제조 방법
KR20060022345A (ko) 반도체 장치의 제조 방법
US20060063336A1 (en) Method of forming a semiconductor device having a dielectric layer with high dielectric constant
KR100529873B1 (ko) 반도체소자의 제조방법
JP2003332566A (ja) 半導体装置およびその製造方法
TWI635599B (zh) 記憶元件的製造方法
KR20080028162A (ko) 반도체 소자의 게이트 패턴 형성방법
KR100975974B1 (ko) 이이피롬에서 플로팅 게이트의 버즈빅 현상의 감소방법
KR100237022B1 (ko) 캐패시터의 유전체막 형성방법
JP2004265973A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination