CN114725249A - 氮化物层的制造方法 - Google Patents

氮化物层的制造方法 Download PDF

Info

Publication number
CN114725249A
CN114725249A CN202111583740.9A CN202111583740A CN114725249A CN 114725249 A CN114725249 A CN 114725249A CN 202111583740 A CN202111583740 A CN 202111583740A CN 114725249 A CN114725249 A CN 114725249A
Authority
CN
China
Prior art keywords
pads
pad
separation
layer
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111583740.9A
Other languages
English (en)
Inventor
马修·查尔斯
居伊·费尔特
罗伊·达格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Universite Grenoble Alpes
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Centre National de la Recherche Scientifique CNRS
Universite Grenoble Alpes
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Universite Grenoble Alpes, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Centre National de la Recherche Scientifique CNRS
Publication of CN114725249A publication Critical patent/CN114725249A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及一种用于获得至少一个氮化物层的方法，所述方法包括以下连续步骤：提供叠层，包括从所述叠层的衬底延伸的多个焊盘，每个焊盘至少包括：结晶部段和具有顶部面积的顶部；从至少一组所述焊盘中的至少一些的所述顶部外延生长的微晶，并继续所述微晶的外延生长直到由所述焊盘承载的所述微晶的聚结；所述多个焊盘包括称为保留焊盘的至少一个焊盘和称为分离焊盘的多个其他焊盘。所述焊盘构造成一旦形成所述氮化物层，则所述至少一个保留焊盘保留所述氮化物层，并且所述分离焊盘中的某些可以被断裂。

Description

氮化物层的制造方法
技术领域
本发明涉及氮(N)化物层的实现，该氮化物层优选地从镓(Ga)、铟(In)和铝(Al)中的至少一种获得。本发明的应用例如是包括多个微米尺寸的发光二极管(LED)(通常称为微型LED)的光电子器件的领域，或者诸如晶体管或功率二极管之类的功率部件的实现。
背景技术
对于大量微电子或光电子应用，需要用镓、铟和铝中的至少一种来制造氮化物层。特定应用例如涉及微型LED的实现。其他特定应用可以涉及实现诸如二极管或功率晶体管之类的电子功率装置，例如HEMT晶体管(其英文名称“High Electron MobilityTransistor”(高电子迁移率晶体管)的首字母缩写词，意思是具有高电子迁移率的场效应晶体管)。
氮化物层通常通过从覆盖板的结晶层外延生长获得。
一个主要挑战在于最小化通过外延获得的氮化物层中的缺陷密度。事实上，由这些氮化物层实现的微电子或光电子器件的性能对诸如位错之类的结构缺陷的密度非常敏感。
这些位错源于外延层和衬底之间的晶格参数差异，以及生长开始时形成的小尺寸晶粒的聚结；这些晶粒相对于彼此略微随意取向并且它们通过在聚结边界处形成位错而聚集在一起，这些位错然后穿过整个外延结构。
解决这些问题的最直接方法是使用与要外延的层具有相同性质的衬底(同质衬底)。然而，这些衬底在市场上不可购得或者尺寸仍然很小，这不允许从其中切割出足够尺寸的用于所设想的工业应用的衬底。
因此，迄今为止为工业应用设想的解决方案主要基于异质衬底的使用，并结合所谓的“横向再生长”或ELOG方法，即英文“epitaxial lateral overgrowth”(外延横向过生长)的首字母缩写词。这种基于使用掩模来阻挡位错的方法允许降低这些位错的密度。另一方面，这些位错分布不均匀，这会在装置制造时造成问题。
另一种解决方案是使材料在该材料的预先存在的焊盘上外延重新生长：这就是所谓的悬垂外延工艺，它允许消除在掩模上的重新生长。另一方面，常规的悬垂外延解决方案不允许消除甚至不允许显著减少由相邻细菌聚结产生的缺陷的出现。
专利申请WO2019122461描述了一种解决方案，该解决方案在于使氮化物层在焊盘上生长，这些焊盘也称为柱，包括蠕变部段，结晶部段置于蠕变部段上方。通过实施该方法获得的结构在图1A中示出。包括蠕变部段220、结晶部段300和缓冲层400的焊盘形成在衬底100的表面上。然后使微晶在焊盘1000的表面上外延生长。微晶在聚结时聚集在一起，然后形成氮化物层550，该氮化物层550随着其增厚而继续生长。
该解决方案具有的缺点是，在冷却氮化物层550时，氮化物层550有时会具有穿过其厚度的显著裂纹6。该缺点在图1B中示出。如此获得的氮化物层然后不再可用。由于氮化物层550很厚，这个缺点尤其明显。
因此，需要提供一种解决方案以减少甚至消除已知解决方案具有的缺点中的至少一些。
发明内容
本发明的一个目的是提供一种用于获得从镓(Ga)、铟(In)和铝(Al)中的至少一种获得的氮(N)化物层的解决方案，该氮化物层具有显著降低的且非裂纹的缺陷密度。
本发明的其他目的、特征和优点通过检查以下描述和附图将变得显而易见。应当理解，可以并入其他优点。
为了实现该目的，根据一个实施方式，提供了一种用于获得至少一个层即氮化物层的方法，所述至少一个氮化物层至少部分由镓(Ga)、铟(In)和铝(Al)中的至少一种的氮化物(N)制成。
所述方法包括以下连续步骤：
-提供叠层，所述叠层包括从所述叠层的衬底延伸的多个焊盘，所述焊盘分布在所述衬底上以形成焊盘的至少一组，每个焊盘至少包括：
·结晶部段；
·顶部，具有顶部面积，旨在为后续外延步骤形成晶核化层；
-微晶，所述微晶从所述组的所述焊盘中的至少一些的所述顶部外延生长并继续所述微晶的外延生长直到由所述组的所述相邻焊盘承载的所述微晶的聚结，以便在所述焊盘的组上形成所述氮化物层。
对于每个组，所述多个焊盘包括至少一个焊盘，称为保留焊盘，和多个其他焊盘，称为分离焊盘。
所述至少一个保留焊盘与所述分离焊盘的不同之处在于至少一个参数取自：
-所述至少一个保留焊盘的顶部面积SplotR，其中SplotR≥1.2*SplotS，SplotR是所述分离焊盘的顶部面积；
-构成所述至少一个保留焊盘和所述分离焊盘的材料，所述分离焊盘包括蠕变部段，所述蠕变部段由具有玻璃化转变温度T玻璃化转变(Ttransition vitreuse)的非晶形材料形成，所述结晶部段置于所述蠕变部段上方，所述保留焊盘：
·不具有蠕变部段；或者
·具有比所述分离焊盘的所述蠕变部段更薄的蠕变部段；或者
·具有蠕变部段，所述蠕变部段具有大于所述分离焊盘的所述蠕变部段的所述玻璃化转变温度T玻璃化转变、优选至少1.2倍的玻璃化转变温度T玻璃化转变；
-距离DR，DR是将所述至少一个保留焊盘跟与其相邻且属于所述焊盘组的其他保留焊盘分离的距离，其中DR*1.2≤DS，DS是将属于所述焊盘组的所述相邻分离焊盘分离的距离。
因此，所提出的方法规定了使旨在支撑层的焊盘组的焊盘的特性改变。例如，某些焊盘(分离焊盘)旨在自行或容易在机械应力或热应力的作用下断裂。其他焊盘(保留焊盘)构造成不会在该应力的影响下断裂。因此，由结构材料特别是在氮化物和结晶层材料(例如硅)之间具有的不同热膨胀系数(CTE)所施加的膨胀差异由分离焊盘吸收，这些分离焊盘构成脆性区域。因此，这些分离焊盘会在CTE的差异的影响下断裂。
因此，避免了由CTE的差异产生的应力，特别是在外延结束的冷却阶段时，集中在氮化物层中以在其中引起裂纹，如图1B所示。因此，所提出的方法可以避免裂纹的出现。当需要实现较厚的氮化物层时，该优点尤其重要，因为氮化物层越厚，它就越容易受到与热膨胀相关的裂纹的影响。因此，所提出的方法发现具有高电流密度和高电压的电子功率装置(例如功率二极管或HEMT类型的功率晶体管)的实现作为特别有利的应用，因为在这些装置中氮化物层很厚。因此，所提出的方法为其在获得具有至少1μm甚至至少5μm(10-6米)直至10μm甚至更大而没有裂缝表现的厚度的氮化物层例如GaN层方面的问题提供了实际有效的解决方案。
此外，所提出的方法提供了就减少甚至消除两个微晶之间的聚结边界处的位错方面在文献WO2019122461中描述的方法的优点。因此，所提出的方法允许在即使很厚的一层中获得低位错密度，在某些情况下低至1x106cm-2，这远低于使用在硅(Si)或碳化硅(SiC)或蓝宝石上生长GaN的常规解决方案获得的位错密度(通常为1x108至1x109cm-2)。
图3A是示出焊盘断裂的透射电子显微镜照片。在这张沿着垂直于支撑焊盘的衬底的表面的截面拍摄的照片中，在每个蠕变部段处都清楚地识别出断裂。
图3B是示出一个层的照片，该层在此形成芯片，该芯片已与衬底完全脱离。每个支撑芯片的焊盘都断裂。这样就不再能够精确控制该芯片的位置。常规的拾取和放置(pickand place)技术不能精确地可靠地实施。事实上，大量芯片与衬底的分离似乎相对随机并且在任何情况下都不受控制。
因此，所提出的方法允许获得在晶界处没有裂纹、没有或具有非常少的位错的氮化物层，并且同时避免该层相对于衬底以不受控制的方式脱离，甚至逃逸。
此外，在分离焊盘处产生、开始或变得更容易的分离有助于将层相对于衬底拆卸。
总之，所提出的方法允许避免使所获得的氮化物层断裂的风险，氮化物层越厚和焊盘越厚，风险就变得越大。所提出的方法的这一优点然后对于实现需要厚氮化物层的装置例如功率装置(例如功率二极管或晶体管)特别有价值。
在控制氮化物层的位置方面，许多应用得益于这一优点。第一个特别有利的应用涉及基于微型LED(μ-LED)的装置的实现。对于这种应用，有利的是在同一板上实现数量庞大的芯片，然后将这些芯片转移到其他位置，通常是通过取放技术。
另一个应用涉及功率电子设备。对于竖直实现装置的这种应用，需要在衬底和外延氮化物层通常为GaN层之间具有良好的热接触和电接触。这一条件对于SiO2焊盘上的GaN层是不满足的，因为这些焊盘引入了由SiO2和空气组成的层，SiO2和空气双方都具有非常低的导电性和导热性。因此，需要将GaN芯片从其原始硅衬底上移除，移除这些非导电层，然后将芯片重新连接到另一衬底上，以便可以制造用于功率电子设备的竖直器件。所提出的方法规定的保留焊盘的使用确保了所有芯片在生长后保持正确定位，以使它们可以成功地从硅衬底上被移除，然后重新成形为对齐的组件。这允许与200mm或甚至300mm直径的板兼容，确保了具有低成本和精确控制的器件生产。
所提出的方法还可以具有以下可选特征中的至少一个：
根据一个示例，所述至少一个保留焊盘和所述分离焊盘构造成一旦形成所述氮化物层，则所述至少一个保留焊盘保留所述氮化物层。优选地，在将所述氮化物层冷却至环境温度之后，所述至少一个保留焊盘保留所述氮化物层。
根据一个示例，所述至少一个保留焊盘和所述分离焊盘构造成一旦形成所述氮化物层并且在将所述氮化物层冷却至比进行外延生长的温度T外延(Tépitaxie)低至少两倍的温度之后，所述分离焊盘的至少一些断裂，甚至所有分离焊盘断裂。
根据一个示例，所述衬底具有单个焊盘组，并且所述衬底承载单个大尺寸的层或芯片。优选地，所述单个层在所述衬底的基本上整个表面上延伸。
根据一个替代且优选的实施方式，所述焊盘分布在所述衬底上以形成焊盘的多个组，并且在属于两个不同组的微晶未开始聚结之前中断所述外延生长步骤，使得形成在每个组上的所述层形成芯片。所述芯片彼此远离。
因此，该非限制性实施方式规定了由在包括旨在氮化物外延的结晶层和蠕变层的叠层中蚀刻的焊盘组来实现多个氮化物(例如GaN)芯片。在它们的外延生长过程中，在同一焊盘组的焊盘的顶部形成的微晶聚集在一起以形成芯片，每个芯片旨在形成诸如微型LED之类的光电子器件或诸如HEMT类型的功率晶体管或功率二极管之类的电子装置。这些组件可以是横向架构或竖直架构。
该非限制性实施方式提供了一种解决方案，该解决方案与已知现有技术的所有解决方案明显不同，并且该解决方案规定了从通过外延获得的初始公共层通过蚀刻界定芯片。该实施方式允许完全省去用于界定芯片的蚀刻步骤。然而，事实证明，这种蚀刻步骤对诸如微型LED之类的装置的效率非常不利。此外，为减轻而不是消除这种蚀刻的缺点而开发的解决方案使工艺相当复杂并导致其他缺点。因此，该实施方式基于简单且容易再现的方法，这允许获得没有被蚀刻工艺改变并且没有或几乎没有与聚结晶界相关联的缺陷的芯片。因此，该实施方式允许大幅提高从这些芯片获得的装置的效率。该实施方式可以称为自下而上，因为它允许从下表面到上表面实现组件，而通常组件是根据被称为自上而下的工艺来实现的，因为这些工艺是从上表面到下表面实现组件。
在微型LED的情况下，该解决方案允许提高从这些微型LED实现的高分辨率屏幕的亮度。事实上，该解决方案允许获得尺寸非常小且辐射效率并未因蚀刻造成的有害影响而改变的微型LED。芯片的尺寸由焊盘网络决定。通过实施该方法，能够实现几微米到几百微米(10-6米)的芯片。
为实现焊盘网络而实施的工艺精度将部分决定微型LED的最小可能尺寸并因此决定包括这些微型LED的屏幕的分辨率。例如，对于通过纳米印刷(nanoimprint)和电子束(e-beam)光刻产生的焊盘网络，可以实现50nm的焊盘尺寸和150nm至200nm的周期(période)。然后能够获得1μm至2μm的芯片尺寸。这对应于针对高分辨率微型屏幕(通常称为μ显示器)所寻求的像素尺寸。
此外，这种方法允许直接实现各自具有对应于芯片初始尺寸的尺寸的微型LED，特别是在这些氮化物芯片上制作量子阱异质结构的情况下。
该实施方式还允许获得为制造诸如二极管或例如HEMT型晶体管之类的功率电子装置而使用的芯片。所获得的芯片具有降低的位错率和更好的晶体质量，提高了功率装置的电气性能。
本发明的另一方面涉及一种微电子器件，其中，每个氮化物层或每个芯片部分地形成至少一个发光二极管(LED)、功率二极管或例如HEMT类型的晶体管。
附图说明
本发明的目的、目标以及特征和优点将从其实施方式的详细描述中变得更加清楚，该实施方式由以下附图示出，在附图中：
图1A示意性示出了根据现有技术的叠层，该叠层包括形成在焊盘上的氮化物层。
图1B示出了在图1A的叠层的氮化物层中出现的裂纹，此时氮化物层冷却并且氮化物层已经形成在大截面的焊盘上。
图2A示出了图1A的叠层的焊盘内的裂缝的外观，此时氮化物层冷却并且氮化物层已经形成在小截面的焊盘上。
图2B示出了在图2A中示出的步骤之后的步骤，其中在所有焊盘断裂之后氮化物层的非自愿分离。
图3A是用透射电子显微镜(MET)获得的照片，其示出了焊盘内的裂缝的外观。
图3B是用扫描电子显微镜(MEB)获得的照片，其示出了芯片与衬底在焊盘断裂之后的非自主分离。
图4A至图4F示出了根据本发明的方法的根据非限制性示例的方法的步骤。
图4A示出了可以实施根据本发明的方法的示例的叠层的示例。在该非限制性示例中，在衬底上形成多个氮化物层，该多个氮化物层各自形成芯片。
图4B示出了图4A的叠层，在该叠层上形成有初始层。
图4C示出了从图4A的叠层或图4B的叠层形成焊盘组的步骤的结果。
图4D示出了在焊盘的顶部上的微晶的外延生长阶段，该生长阶段尚未完成。
图4E示出了微晶的外延生长的结果，在由相同组的焊盘承载的微晶的聚结之后，由相同组的焊盘承载的微晶则形成芯片。
图4F示出了在每个氮化物芯片内实现多个量子阱的可选步骤。
图5A示意性示出了根据本发明的一个实施方式的包括形成在一个焊盘组上的氮化物层的叠层的剖视图。在该实施方式中，焊盘中的至少一个具有比其他焊盘的截面大的截面。
图5B示意性示出了在氮化物层冷却之后的图5A的叠层。
图6A至图6E以俯视图示意性地示出了叠层的示例，其中一个或多个焊盘具有比其他焊盘的截面大的截面。
图7A示意性示出了根据本发明的一个实施方式的包括形成在一个焊盘组上的氮化物层的叠层结构的剖视图。在该实施方式中，焊盘中的至少一些以比其他焊盘更大的密度相对于彼此定位。
图7B示意性示出了在氮化物层冷却之后的图7A的叠层。
图8A至图8C以俯视图示意性示出了叠层的示例，其中一些焊盘以更高的密度相对于彼此定位。
图9A示意性示出了根据本发明的一个实施方式的包括形成在一个焊盘组上的氮化物层的叠层的剖视图。在该实施方式中，焊盘中的至少一些包括蠕变部段，而其他焊盘不包括蠕变部段。
图9B示意性示出了在氮化物层冷却之后的图9A的叠层。
图10是参数ER、ES、∑SplotS、SS、∑SplotR、SR的选择可以基于的曲线图，以控制氮化物芯片在衬底上的保留，同时降低甚至避免断裂的风险。
附图以示例的方式给出并且不是对本发明的限制。附图是旨在促进对本发明的理解的原理的示意性表示，因此不一定按与实际应用相同的比例。特别地，不同的层、部段、微晶和芯片的相对厚度并不代表实际情况。
具体实施方式
在开始详细审查本发明的实施方式之前，下面列出了可选特征，这些可选特征可以必要时以组合或替代的方式使用：
根据一个示例，组的多个焊盘构造成ER*∑SplotR>x1*ES*∑SplotS。其中优选地x1＝1或x1≥1，优选地x1≥1.5，且优选地x1≥2。
根据一个示例，组的多个焊盘构造成ER*(∑SplotR/(SR/SV))>x1*ES*(∑SplotS/SS/SV))。其中优选地x1＝1或x1≥1，优选地x1≥1.5，且优选地x1≥2。在这些方程中：
-∑SplotR是至少一个保留焊盘的顶部面积之和；∑SplotS是分离焊盘的顶部面积之和；
-ER是使至少一个保留焊盘的单位面积断裂所需的能量，ES是使分离焊盘的单位面积断裂所需的能量；
-SR是衬底的具有围绕组的至少一个保留焊盘的轮廓CR的区域的面积；SS是衬底的具有围绕组的分离焊盘的轮廓CS的区域的面积，SS和SR之和等于衬底的具有围绕组的保留焊盘和分离焊盘的区域的面积SV，轮廓CV形成单个闭合轮廓。
取轮廓CR和CS，使得当保留焊盘和分离焊盘相邻时，轮廓CR和CS与保留焊盘和分离焊盘等距就位。
根据一个示例，ER>ES且优选地ER>2*ES。在这种情况下，根据一个示例，至少一个保留焊盘不具有蠕变部段或者具有比分离焊盘的蠕变部段更薄或粘塑性更小的蠕变部段。
当ER>ES时，根据一个示例，*(∑SplotR/SR)＝(∑SplotS/SS)。
当ER>ES时，根据一个示例，(SplotR/DR)＝(SplotS/DS)。
根据另一示例，ER＝ES。在这种情况下，(∑SplotR/SR)>(∑SplotS/SS)。
根据一个示例，SplotR/DR>SplotS/DS且优选地SplotR/DR>2*SplotS/DS。优选地SplotR/DR>3*SplotS/DS。
-根据第一示例，至少一个保留焊盘的顶部面积SplotR大于分离焊盘的顶部面积SplotS，优选至少两倍。如果保留焊盘具有圆形截面，则其直径大于分离焊盘的直径。
-根据替代第一示例或可与第一示例组合的第二示例，将至少一个保留焊盘跟与其相邻的焊盘分离的距离DR小于将组的分离焊盘分离的距离DS，优选至少1.5倍。如果保留焊盘的顶部面积SplotR等于分离焊盘的顶部面积SplotS，则设置多个保留焊盘，该多个保留焊盘比分离焊盘分布得更密。
根据一个示例，DS是将分离焊盘跟与其相邻的所有焊盘分离的平均距离。根据一个示例，DR是将至少一个保留焊盘跟与其相邻的所有焊盘分离的平均距离。
根据一个示例，当SplotR/DR>SplotS/D或(∑SplotR/SR)>(∑SplotS/SS)时，则ER＝ES。因此，如果保留焊盘和分离焊盘具有相同的高度和截面，则相同的能量会导致它们断裂。优选地，焊盘由具有相同高度和相同材料的部段形成。这允许从相同的层形成所有的焊盘并促进制造方法。
根据一个示例，对于每个组，保留焊盘分布在形成于所述焊盘组上的氮化物层的面积SR上，该面积SR小于氮化物层的总面积S芯片的30％且优选小于10％。面积S芯片是在平行于由衬底的上表面主要延伸所在的平面(xy)的平面内测量的。
根据一个示例，保留焊盘的数量比组的焊盘的总数量少50％，优选少30％，例如在所有焊盘具有相同直径的情况下。
根据一个示例，在保留区域中，焊盘具有的直径比在分离区域中的大，并且焊盘之间的距离比分离区域中的小。例如，至少一个保留焊盘与分离焊盘至少在以下两个参数上不同：SplotR≥1.2*SplotS，且DR*1.2≤DS。
根据一个示例，每个组至少包括36个焊盘，例如对于3×3μm2的芯片，保留焊盘的数量少于4。优选地，保留焊盘的数量少于3。优选地，保留焊盘的数量小于或等于2。优选地，每组具有单个保留焊盘。
根据一个示例，每个组包括单个保留焊盘。根据一个替代示例，每个组包括多个保留焊盘，并且每个组的保留焊盘的顶部面积SplotR之和∑SplotR介于其他焊盘的顶部面积SplotS之和∑SplotS的0.000001和0.43倍之间，例如在所有焊盘具有相同直径的情况下。
根据一个示例，2.5≤dplotR/dplotS≤10，其中dplotR和dplotS分别是保留焊盘和分离焊盘的截面的最大尺寸，例如直径。dplotR和dplotS是在平行于衬底的上表面的平面内测量的。
根据一个示例，每个组包括至少一个区域，称为保留区域，该保留区域包括保留焊盘，并且每个组包括至少一个其他区域，称为分离区域，该分离区域包括分离焊盘。根据一个示例，保留区域在小于分离区域的面积的1/3且优选小于1/10的面积上延伸。
根据一个示例，保留区位于组的边缘。因此，保留区域不被分离区域包围。这允许更可靠地控制氮化物层的一部分的分离和氮化物层的另一部分的保留。
根据一个示例，保留区域位于组的边缘。根据一个示例，优选地，一组的所有保留焊盘位于单个连续区域中。因此，保留区域不是不连续的。保留区域未被包括不是保留焊盘的焊盘的区域分离。
根据一个示例，在一个焊盘组上外延形成的氮化物层的总面积SV等于保留区域SR的面积加上分离区域SS的面积之和。在分离区域SS中只有分离焊盘。在保留区域SR中只有保留焊盘。
保留区域可以是连续的，也可以不连续。因此，如果氮化物层，通常为芯片，包括多个保留区域，则SR可以等于该多个保留区域的面积之和。对于分离区域也是如此，该分离区域可以是连续的，也可以不连续。
根据一个示例，保留区域和分离区域在氮化物层上的至少一个保留焊盘占据的面积密度相对于氮化物层上的分离焊盘占据的面积密度方面不同。保留区域中的保留焊盘占据的氮化物层的面积密度大于分离区域中的分离焊盘占据的氮化物层的面积密度。因此，比率R密度＝[(∑SplotR/SR)/(∑SplotS/SS)]>1，其中：
-∑SplotR是至少一个保留焊盘的至少一个顶部面积之和；
-SR是保留区域的面积；
-∑SplotS是分离焊盘的至少一个顶部面积之和；
-SS是分离区域的面积。
优选地，R密度＝[(∑SplotR/SR)/(∑SplotS/SS)]>1.5且优选地R密度＝[(∑SplotR/SR)/(∑SplotS/SS)]>3。
根据一个示例，优选地，对于焊盘的固定周期，至少一个保留焊盘的顶部面积SplotR大于分离焊盘的顶部面积SplotS的至少1.5倍，优选至少3倍。顶部面积SplotR和SplotS是在平行于由衬底的上表面主要延伸所在的平面(xy)的平面内测量的。
注意dplotR和dplotS分别是保留焊盘和分离焊盘的截面的最大尺寸，根据一个示例，100nm≤dplotR≤500nm且50nm≤dplotS≤200nm。
根据一个示例，每个组包括具有顶部面积SplotR的单个焊盘。
根据一个示例，优选地假设焊盘具有相同面积，距离DS大于距离DR的至少1.5倍，优选地大于至少2倍，并且优选地大于至少5倍。距离DR和DS是在平行于由衬底的上表面主要延伸所在的平面(xy)的平面内测量的。
根据一个示例，50nm≤DR≤650nm且250nm≤DS≤1000nm。
根据一个示例，每个组包括与相邻的焊盘中的至少一个具有距离DR的单个焊盘。
根据一个示例，保留焊盘和分离焊盘构造成验证以下关系中的至少两个且优选地至少三个：
-ER≠ES，
-DR≠DS，
-SplotR≠SplotS。
根据一个示例，这些层中的每一个具有基本上平行于衬底的上表面的下表面和上表面。每个层形成芯片。这些层的所有下表面基本上包括在同一平面内。对于上表面也是如此。
旨在形成晶核化层的顶部面积可以由结晶部段、缓冲层或还有初始层组成。
至少分离焊盘包括由具有玻璃化转变温度T玻璃化转变的材料形成的蠕变部段。结晶部段置于蠕变部段上方。蠕变部段由非晶形材料制成。
根据一个示例，外延生长在温度T外延下进行，例如：T外延≥k1×T玻璃化转变，其中k1≥0.8。
根据一个示例，蠕变层由粘性材料制成。这种材料优选是非晶形的。它具有粘塑性转变。因此，它可以被定性为粘塑性，其粘塑性可以通过其粘性转变温度来表征。
优选地，该材料取自：
-氧化硅SixOy，x和y是整数，且优选地，蠕变层由SiO2制成；
-玻璃；
-硼硅玻璃；
-硼磷硅玻璃(BPSG)。
根据一个示例，外延生长在温度T外延下进行，例如：T外延≥k1×T玻璃化转变，其中k1≥0.8。
可选地，外延生长在温度T外延下进行，例如：T外延≥k1×T玻璃化转变，其中k1≥0.8。
根据一个示例，k1＝1，且优选地k1＝1.5。根据一个实施例，k1＝0.87或k1＝0.9。根据一个特别优选的示例，k1＝0.92。因此，在蠕变部段由SiO2形成的情况下，T外延≥1104℃，对于SiO2，T玻璃化转变等于1200℃。根据一个甚至更优选的示例，k1＝0.95。根据一个甚至更优选的示例，k1＝1，且优选地k1＝1.5。
根据一个示例，T外延≤k2×T最小熔化(Tfusion min)，T最小熔化是形成焊盘的部段的熔化温度中最低的熔化温度，其中k2≤0.9且优选地k2≤0.8。根据一个实施例，k2＝0.9。这允许避免熔化温度是最低的材料的种类的扩散。因此，在焊盘由SiO2蠕变部段和硅结晶部段形成的情况下，T外延≤1296℃。事实上，T最小熔化等于硅的熔化温度，因为硅的熔化温度等于1440℃，并且SiO2的熔化温度等于1970℃。优选地，k2＝0.8。
在这样的实施方式中，即，焊盘分布在衬底上以形成焊盘的多个组，并且在属于两个不同组的微晶未开始聚结之前中断外延生长步骤，使得形成在每个组上的层形成芯片，这些芯片彼此远离，所述方法可以至少具有以下特征和步骤中的任何一个，这些特征和步骤可以组合或单独采用：
-根据一个示例，将同一组的两个相邻焊盘分离的距离D(D1或D2)小于将属于两个不同组的两个相邻焊盘分离的距离W1。W1>D且优选地W1≥2×D。
-根据一个示例，W1≥k4×D，其中k4＝1.5，优选地k4＝2。这允许在实现微型LED的情况下具有小尺寸且高集成密度的像素。优选地，k4＝5。W1可以等于1.5微米。
-W2是将两个相邻芯片分离的距离(参见图3D中的W2)，W2必须非零，以使两个相邻的芯片不会相互接触。因此，W2>0。根据一个示例，W1≥k5×W2，其中：
·W1是将属于两个不同组的两个相邻焊盘分离的距离；
·W2是将两个相邻的芯片分离的距离，W2>0。优选地，k5＝1.2，优选地k5＝1.5，优选地k5＝2。
根据一个示例，每个焊盘具有一截面，其最大尺寸dplot介于10nm和500nm(10-9m)之间，最大尺寸dplot是在平行于由衬底的上表面主要延伸所在的平面(xy)的平面内测量的，优选地20nm≤dplot≤200nm，且优选地50nm≤dplot≤100nm。dplot＝dplotR或dplotS。
根据一个示例，每个芯片具有一截面，其最大尺寸d芯片介于0.5μm和20μm(10-6米)之间，最大尺寸d芯片是在平行于由衬底的上表面主要延伸所在的平面(xy)的平面内测量的，优选地0.8μm≤d芯片≤3μm且优选地1μm≤d芯片≤2μm。因此，最大尺寸d芯片对应于芯片在平行于由衬底的上表面主要延伸所在的平面xy的平面中的投影的最大尺寸。
替代地，同一组的焊盘以非周期性方式分布在衬底上。可选但有利地，芯片以周期性方式分布在衬底上。
根据一个示例，焊盘包括至少一个置于结晶部段上方的缓冲层，并且由与氮化物芯片的材料不同的材料制成。根据该示例，氮化物芯片由氮化镓(GaN)制成，并且缓冲层由氮化铝(AlN)制成。这允许避免由镓和硅之间非常强的反应性产生的回熔蚀刻(melt backetching)现象的出现。
根据一个示例，在通过蚀刻形成焊盘的步骤之前，通过在结晶层的顶部通过外延淀积形成缓冲层。因此，在氮化物芯片的外延生长步骤之前，叠层至少包括所述缓冲层。在结晶层上方形成缓冲层之后通过蚀刻形成多个焊盘的事实允许避免缓冲层淀积在焊盘之间，通常淀积在蠕变层的底部上或淀积在由结晶层形成的部段的壁上，如果形成缓冲层的该步骤是在蚀刻叠层以形成焊盘之后进行的，就会出现这种情况。因此，避免了氮化物芯片从蠕变层的外延生长。当然，当旨在形成每个芯片的氮化物层的生长以选择性方式通过外延进行时，就会观察到这种优点。这种生长事实上在缓冲层的材料上进行，但不会在蠕变部段的材料上进行。当蠕变部段由SiO2制成，缓冲层由AlN制成以及例如根据MOVPE(外延enphase vapeur aux organométalliques，金属有机物气相外延)技术通过外延形成的氮化物芯片由GaN制成时，情况就是这样。因此，氮化物芯片不会淀积在焊盘的脚处。
根据一个示例，在氮化物芯片的外延生长步骤之前，焊盘包括至少一个初始层，该初始层置于所述缓冲层上方并且由氮化镓(GaN)制成。
根据一个示例，在通过蚀刻形成焊盘的所述步骤之前，叠层包括至少一个初始层，该初始层置于结晶部段上方，初始层由与氮化物芯片相同的材料制成。因此，在氮化物芯片由GaN制成的实施方式中，初始层也由GaN制成。有利地，该初始层允许促进用于微晶形成的外延生长的恢复。由于焊盘的顶部面积很小，因而该特征更加有利。
根据一个示例，每个焊盘具有上表面并且通过微晶的外延生长至少部分地并且优选地仅从所述上表面进行。优选地，缓冲层直接设置成与结晶部段的上表面接触或与由初始层形成的部段的上表面接触。
如果焊盘的顶部，即焊盘的暴露的上表面，由结晶部段形成，则在直接与结晶层接触的情况下使微晶通过外延生长。如果焊盘的顶部由初始层形成，则在直接与初始层接触的情况下使微晶通过外延生长。如果焊盘的顶部由缓冲层形成，则在直接与缓冲层接触的情况下使微晶通过外延生长。优选地，初始层设置成直接与结晶部段的上表面接触。
根据一个示例，缓冲层和初始层中的至少一个在外延生长步骤期间保持恒定厚度。
根据一个示例，提供所述叠层包括提供绝缘体上硅(SOI)类型的精细衬底，该衬底包括基础衬底，在该基础衬底上方依次安置有形成所述蠕变层的氧化物层和形成所述结晶层的半导体层。
根据一个示例，蠕变部段具有高度e220，使得e220≥0.1×dplot，dplot是焊盘的直径或更一般地是焊盘的边缘到边缘的距离，这是在蠕变部段处以及在平行于由衬底的上表面主要延伸所在的平面(xy)的方向上截取的，优选地e220≥1×dplot。这些值允许获得足够的变形以降低晶界应力。
根据一个示例，焊盘具有高度Hplot，并且其中，两个相邻的焊盘隔开距离D，使得：Hplot/D<2且优选地Hplot/D≤1。
根据一个示例，结晶部段基于硅，并且优选地，结晶部段由硅制成。
结晶部段也可以基于除Si之外的材料并且允许氮化物材料的外延。例如，结晶部段可以基于SiC或Al2O3。这些材料也可以以SiCOI(SiC on Insulator，绝缘体上SiC)或SOS(silicium sur saphir，蓝宝石上硅)的形式使用。
根据一个实施例，用于形成结晶部段的结晶层是单晶层。
根据一个实施例，蠕变层与衬底直接接触。蠕变层与结晶部段直接接触。根据一个实施例，形成由微晶聚结实现的每个芯片的氮化物层与结晶部段直接接触。根据另一实施方式，在结晶部段和氮化物层之间设置至少一个中间层，该氮化物层通过聚结微晶而实现并且形成芯片。该中间层通常形成缓冲层。
因此，蠕变层和结晶层是不同的。蠕变层表现出玻璃化转变温度。因此，蠕变层由玻璃化转变材料制成并具有玻璃化转变材料的行为。因此，蠕变层不是结晶的。蠕变层由粘性或玻璃化材料制成，例如氧化物。蠕变层和结晶层不是由相同材料制成的。
根据一个实施例，蠕变层具有小于500nm(10-9米)的厚度e220。该厚度e220优选地介于50nm和500nm之间并且优选地介于100nm和150nm之间。
根据一个实施例，结晶层具有的厚度介于2nm(10-9米)和10μm(10-6米)之间，并优选地介于5nm和500nm之间，并优选地介于10nm和50nm之间。
根据一个实施例，使晶体在所有焊盘上外延生长。
根据一个实施例，通过所述包括氮化物(N)与镓(Ga)、铟(In)和铝(Al)中的至少一种的材料的外延淀积反应器中的通量的比率V/III(通量例如以sccm测量)的数量级为2000。
根据一个实施例，芯片的氮化物是氮化镓(GaN)。根据另一实施方式，芯片的氮化物基于氮化镓(GaN)并且还包括铝(Al)和/或铟(In)。
根据另一实施方式，形成芯片的氮化物(N)的材料是以下任一种：氮化镓(GaN)、氮化铟(InN)、氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)、氮化铝镓铟(AlGaInN)、氮化铟铝(AlInN)、氮化铟镓铝(AlInGaN)。
根据一个示例，形成焊盘的步骤包括蚀刻结晶层和仅蚀刻蠕变层的一部分以将蠕变层的一部分保持在焊盘之间。
根据一个示例，进行形成焊盘的步骤，使得dcristallite/dplot≥k3，其中k3＝3，dplot是在平行于由衬底的上表面主要延伸所在的平面(xy)的方向上截取的焊盘的截面的最大尺寸(焊盘或更一般地焊盘的边缘到边缘的距离，即焊盘的最大尺寸，无论其截面形状如何)，dcristallite对应于在微晶聚结时在与dplot相同的方向上测量的微晶尺寸。
对于k3＝3，获得了特别有效的结果。根据一个示例，100≥k3≥3。优选地，50≥k3≥3。优选地，5≥k3≥3。
该特征允许蠕变部段变形，以便以特别有效的方式承受当两个相邻微晶开始聚结时产生的机械应力。因此，这一特征有效地有助于降低最终获得的氮化物芯片内的缺陷密度。
优选地，Pplot/dplot≥4，且优选地，Pplot/dplot≥5。根据给出特别定性结果的示例，Pplot/dplot＝5。
术语“微型LED”是指一种LED，其在平行于由支撑微型LED的衬底延伸所在的主平面(即，图中引用的正交坐标系的平面xy)的平面中截取的至少一个尺寸是微米级的，也就是说严格小于1mm(10-3米)。在本发明的范围内，当在平行于微型LED的主表面，即平行于衬底的上表面的主延伸平面中投影时，微型LED具有平面中微米尺寸的最大尺寸。优选地，这些最大尺寸小于几百微米。优选地，这些最大尺寸小于500μm并且优选地小于100μm。
在本发明中，术语“HEMT型晶体管”(“High Electron Mobility Transistor”的英文首字母缩写词)是指具有高电子迁移率的场效应晶体管，有时也称为具有异质结构的场效应晶体管。这种晶体管包括具有不同禁带的两个半导体层的叠加，这些半导体层在它们的界面形成量子阱。电子被限制在这个量子阱中以形成二维电子气体。出于耐高压和耐高温的原因，选择这些晶体管的材料以具有较宽的禁能带。
在说明书的其余部分中，术语晶体和微晶将被认为是等效的。
明确指出，在本发明的范围内，术语“在...上”、“置于...上方”、“覆盖”或“在...下”或它们的等价物并不意味着“接触”。因此，例如，“在第二层上淀积第一层”并不一定意味着两层彼此直接接触，而是意味着第一层要么通过与第二层直接接触，要么通过至少一个其他层或包括空气在内的至少一个其他元素与其隔开而至少部分地覆盖第二层。同样，“焊盘置于第一层上方”并不意味着焊盘一定与该第一层接触，而是意味着该焊盘要么与该第一层接触，要么与设置在第一层和焊盘之间的一个或多个层接触。
从广义上理解不同层和区域的形成步骤：这些步骤可以分多个不一定严格连续的子步骤来执行。
在以下描述中，厚度或高度沿垂直于不同层的主表面的方向截取。在图中，厚度或高度是沿垂线或沿图4A所示的正交坐标系的z轴截取的。
同样，当一个元素与另一个元素的对齐(au droit d’un)时，这意味着这两个元素都位于垂直于衬底主平面的同一条线上，即在图中的竖直取向(z轴)的同一条线上。
“基于”材料M的衬底、层、装置是指仅包含该材料M或包含该材料M和可能的其他材料，例如合金元素、杂质或掺杂元素的衬底、层、装置。
术语“基本上”、“大约”、“约”的意思是“在10％以内”，或者在角取向的情况下是指“在10°以内”。因此，基本上垂直于平面的方向是指相对于平面具有90±10°角的方向。
现在将参照图4A至图4F描述形成氮化物层的方法的示例。在该非限制性示例中，在衬底的表面上实现多个层，该多个层各自形成芯片。
如图4A所示，提供了一种叠层，该叠层包括至少一个衬底100，置于衬底100上方依次是蠕变层200和结晶层300。因此，蠕变层200设置在衬底100和结晶层300之间。
根据一个实施例，衬底100基于硅、非晶或晶体。衬底100确保了叠层的机械强度。
结晶层300具有面向蠕变层200的下表面和上表面，其功能是用作用于使氮化物芯片550A、550B生长的基层。例如，期望最终获得的层是氮化镓GaN层。根据一个实施例，结晶层300基于单晶硅。替代地，结晶层300可以基于SiC或Al2O3。优选地，蠕变层200由非晶形材料制成。这种材料是粘性的。蠕变层200具有玻璃化转变温度。因此，蠕变层具有玻璃化转变并具有玻璃化转变材料的行为。与具有玻璃化转变温度的所有材料一样，蠕变层200在温度升高的作用下变形而不断裂并且在温度下降后不返回其初始位置。相反，结晶层300自然不具有玻璃化转变。结晶层变形，然后解体并可能断裂。因此，蠕变层200和结晶层300是不同的。蠕变层200不是结晶的。
蠕变层200由非晶形材料制成，例如氧化物，优选氧化硅SixOy，例如SiO2。该层的作用将在说明书的其余部分进行解释。
有利地但非限制性地，包括衬底100、蠕变层200和结晶层300的该叠层构成绝缘体上半导体类型的衬底，优选绝缘体上硅(SOI)。在这种情况下，蠕变层200由SOI衬底的掩埋氧化物层(BOX)形成。
根据图4A所示的一个有利实施例，缓冲层400通过外延淀积在结晶层300的上表面上。当期望最后获得的芯片550A、550B由GaN形成并且结晶层300是基于硅的层时，该缓冲层400通常由氮化铝(AlN)制成。这允许避免被称为“回熔蚀刻”(melt back etching)的现象，这种现象是由硅和镓之间在通常的外延温度(1000/1100℃)下非常强的反应性产生的，并导致GaN芯片550A、550B的非常严重的退化。
通常，AlN层的厚度介于10纳米和100纳米(10-9米)之间。
如图4B所示，还可以通过外延在缓冲层400的上表面上淀积初始层500。该初始层500的功能是在以下步骤时促进微晶510的生长恢复。在这种情况下，微晶510A1-510B4通过外延生长的至少一部分是从初始层500的上表面发生的，微晶在图4D中示出。该初始层500优选地由与期望最终获得的芯片550A、550B的材料相同的材料制成。通常，当芯片550A、550B的材料为氮化镓GaN时，初始层500也为GaN。该初始层500通常具有介于50纳米和200纳米之间的厚度。
为了简洁和清楚起见，图中仅示出四个焊盘1000A1-1000A4用于支撑芯片550A。当然，芯片550A可以形成在更多的焊盘上。如下所述，焊盘的数量及其周期将根据期望从该芯片实现的微电子装置例如LED、晶体管(例如HEMT类型)或功率二极管所需的尺寸进行适配。
应注意，层400和500只是可选的。因此，根据图4A至图4F未示出的实施方式，可以仅提供缓冲层400或仅提供初始层500，或者不提供这两个层400和500中的任何一个。
如图4C所示，然后从叠层形成焊盘1000A1-1000B4。这些焊盘是通过将叠层蚀刻到蠕变层200中获得的，蚀刻的至少一部分在蠕变层200内延伸。
为了通过蚀刻形成焊盘，可以使用本领域技术人员已知的许多蚀刻技术。特别地，可以使用常规的光刻技术，例如包括形成例如由树脂制成的掩模并然后将掩模的图案转移到叠层中的光刻技术。也可以使用电子束(e-beam)光刻或纳米印刷技术。
这些焊盘1000A1-1000B4尺寸很小并且可以被称为纳米焊盘或纳米柱。通常，在平行于正交坐标系xyz的平面xy或与衬底100的上表面110的平面平行的平面中截取的焊盘截面的最大尺寸介于几十纳米和几百纳米之间。该尺寸被表示为随焊盘而变的dplotR、dplotS。该尺寸当无区别地涉及同一组的焊盘时将被表示为dplot(因此dplotS＝dplotR或dplotS)。优选地，dplot介于10纳米和1000纳米之间，优选地介于20nm和150nm之间，优选地介于50nm和100nm之间，例如50nm或100nm的数量级。焊盘截面的该最大尺寸在图4C中以dplot表示。如果焊盘具有圆形截面，则该最大尺寸dplot对应于焊盘的直径。如果焊盘具有六边形截面，则该最大尺寸dplot对应于通过六边形角的圆的对角线或直径。如果这些焊盘是矩形或正方形截面，则该最大尺寸dplot对应于最大的对角线或正方形的边。
应注意，对于每个芯片，在每个组的焊盘1000A、1000B中，被称为保留焊盘1001的一个或多个焊盘与其他焊盘不同。对于焊盘1000A，焊盘1000A1用作保留焊盘，其他焊盘1000A2-1000A4用作分离焊盘，并标记为以1002A2-A4或更一般地标记为1002。在图4C所示的这个示例中，对于每个芯片，保留焊盘1001A、1001B具有的截面dplotR大于它们所属的芯片的其他焊盘1002A、1002B的截面dplotS。下面将详细描述与同一芯片内的焊盘的这种差异相关的细节和优点。
焊盘1000A1-1000B4并非都有规则地分布在衬底100的表面上。焊盘1000A1-1000B4形成焊盘组1000A、1000B，每个组包括多个焊盘。形成同一组1000A的焊盘1000A1-1000A4限定远离形成另一组1000B的焊盘1000B1-1000B4网络的焊盘网络。
因此，同一组1000A的相邻焊盘1000A1-1000A4隔开距离D。属于两个独立组1000A、1000B的相邻焊盘1000A4-1000B1相隔距离W1。距离D和W1在平行于平面xy的平面内被截取并且在图4C中示出。如稍后将解释的那样，同一组1000A的焊盘1000A1-1000A4旨在支撑单个芯片550A，该芯片550A将远离由焊盘1000B1-100084的另一组1000B支撑的另一芯片550B。
要注意的是，对于同一芯片，距离D可以改变。因此，同一芯片550A的焊盘1000A1-1000A4可以以非周期性方式分布。因此可以适配它们的分布以促进芯片的生长。例如，如果芯片550A的焊盘1000A1-1000A4的排列不是周期性的，则可以具有距离D，该距离D对于这些焊盘1000A1-1000A4以正负20％或正负10％变化，例如围绕平均值正负10nm。根据一个示例，D可以对于同一芯片取以下值：100nm、90nm、85nm、107nm。
在非周期性分布的焊盘组1000A、1000B上形成的芯片550A、550B可以自身周期性地设置在衬底上。这有利于微屏的实现。
根据一个实施例，在蠕变层200中形成的焊盘1000A1-1000B4的部段具有高度e220，并且在同一组内，两个相邻的焊盘1000A1、1000A2间隔开距离D，使得：
-e220/D<1，优选地，e220/D<1.5，优选地e220/D<2
根据一个实施例，焊盘具有高度Hplot并且两个相邻的焊盘间隔开距离D，使得：
-Hplot/D<2，优选地，Hplot/D<1.5，优选地，Hplot/D≤1。
-Hplot和e220是沿方向z测量的。D是平行于平面xy测量的。
如图4C所示，焊盘被蚀刻穿过整个初始层500、整个缓冲层400(当这些层存在时)、整个结晶层300。优选地，仅蚀刻蠕变层200的一部分220。该实施方式具有的优点是避免在外延时在蠕变部段220上形成芯片550A、550B的氮化物。当通过外延生长的氮化物芯片550A、550B由GaN制成并且蠕变部段由SiO2制成时，尤其会遇到这种外延选择性。相反，如果用这些相同材料蚀刻蠕变层200的整个厚度，则在外延时，芯片550A、550B的氮化物从通常由硅形成的衬底100的上表面110发展。这种情况显然是不期望的。
此外，已经观察到，保留蠕变层200的未蚀刻部分210的事实允许促进部段220的蠕变，特别是当微晶在扭曲中随意取向，即在希望获得的芯片550A、550B的主延伸平面内时。芯片550A、550B的这些主延伸平面平行于xyz标记的平面xy。
优选地，蚀刻的并因此形成蠕变部段220的高度的厚度e220等于蠕变层200的厚度的至少一半。这允许具有在晶界形成时对微晶的非常好的重新定向。
图4D示出了通过从初始层500(或当层400和500不存在时晶体层300的上表面)外延生长形成微晶510A1-510B4。
如该图4D所示，焊盘1000A1-1000B4各自支撑由部段400A1-400B4、300A1-300B4、220A1-220B4的叠层承载的微晶510A1-510B4。这些部段沿焊盘的主延伸方向上延伸，即在图4A至4F中竖直(z)方向。
如果焊盘的截面主要是圆形，则部段形成圆柱体。如果焊盘1000A1-1000B4的截面是多边形，例如六边形，则部段形成六边形截面的圆柱体。优选地，部段是实心的。焊盘的截面是平行于平面xy，即平行于蠕变层220和结晶层300主要延伸所在的平面来截取。
无论选择何种实施方式，即有或没有初始层500和有或没有缓冲层400，对微晶510A1-510B4的外延生长至少部分或仅从焊盘1000A1-1000B4的上表面，也称为焊盘顶部进行。因此，该上表面要么由结晶部段300A1-300B4形成，要么由初始层400A1-400B4形成的部段形成，要么由缓冲层形成的部段形成。特别是，这允许快速获得非常厚的510A1-510B4微晶。
应注意，缓冲层400和初始层500的上表面，即相对于期望生长的芯片550A、550B的层转动的表面，具有镓(Ga)类型极性，而不是氮(N)，这极大地促进了高质量外延氮化物的芯片550A、550B的获得。
微晶510A1-510B4的生长继续并横向延伸，特别是沿着平行于平面xy的平面。焊盘1000A1-1000A4的同一组1000A组的微晶510A1-510B4发展直到聚结并形成块或芯片550A、550B，如图4E所示。
换句话说，从图中可以清楚地看出，每个芯片550A、550B在多个焊盘1000A1-1000A4之间延伸。每个芯片550A、550B形成连续层。
微晶510A1-510B4的这种生长不会向下延伸。此外，这种生长是选择性的，因为它不会发生在通常由氧化物制成的蠕变层200上。在这个意义上，微晶510A1-510B4的生长根据悬垂外延的原理进行。
应注意，在通过外延形成缓冲层400和初始层500(当这些层存在时)之后蚀刻焊盘1000A1-1000B4是特别有利的。事实上，如果在蚀刻之后淀积这些层400、500中的一个，它将至少部分地形成在蠕变层200的上表面上的焊盘1000A1-1000B4之间。在外延氮化物为GaN的情况下，蠕变层200为SiO2，则在外延淀积温度下，氮化物芯片550A、550B的外延生长将不会选择性地进行，而相反也发生在焊盘1000A1-1000B4之间，这自然是不期望的。
特别有利地，进行外延的外延温度T外延大于或为蠕变层200的玻璃化转变温度T玻璃化转变的数量级。因此，在外延时，蠕变部段220A1-220A4被带到允许它们变形的温度。
因此，如果由两个相邻焊盘1000A1-1000A2承载的微晶510A1-510A1彼此随意取向，则在这两个微晶的聚结时，在它们的界面处形成边界560，通常也称为晶界560和聚结边界，将在没有错位的情况下形成以弥补这些随意取向。因此，蠕变部段220的变形允许弥补这些随意取向并且获得在聚结边界处没有或具有非常少的位错的芯片550A、550B。下面将参照图5A至图5D详细描述这种现象。
因此，在步骤4E结束时，获得多个芯片550A、550B，每个芯片550A由同一焊盘组1000A的焊盘1000A1-1000A4支撑。两个相邻芯片550A、550B相隔距离W2，W2是这两个芯片之间所取的最小距离。W2是在平面xy内测量的。
W2依赖于W1、外延生长的持续时间和速度。W2不等于0。W2<W1。
d芯片表示平行于平面xy测量的芯片的最大尺寸。因此，d芯片对应于芯片在平行于平面xy的平面内的投影的最大尺寸。根据一个示例，0.8μm≤d芯片≤3μm。根据另一示例，1μm≤d芯片≤2μm。根据一个示例，d芯片介于10μm和200μm之间。例如，对于竖直MOSFET晶体管就是这种情况。根据一个示例，d芯片的数量级为1000μm。例如，对于HEMT类型的功率晶体管就是这种情况。d芯片依赖于外延生长的速度和持续时间以及同一组的焊盘的数量、尺寸和间距pplot。
芯片550A、550B的实现方法可以在图4E的结束时停止。替代地，可以继续该方法以形成集成氮化物层的装置。当氮化物层形成芯片时，该犯法可以继续以从芯片550A、550B中的每一个形成例如微型LED、二极管或晶体管。
图4F示出了一个非限制性实施方式，其中，在每个芯片550A、550B内实现量子阱590。该实施方式有利地允许直接实现尺寸对应于芯片的初始尺寸的微型LED。为了在每个芯片550A、550B内实现量子阱590，本领域技术人员将能够实施从现有技术已知的解决方案。因此，一旦微晶510已经聚结，对于阱采用与常规二维生长中相同的生长条件。
对Micro-LED来说可能的最小尺寸随所选结构方法的最终分辨率而变：例如，对于通过纳米打印生产的网络，可以达到50nm的焊盘尺寸和150nm至200nm的周期pplot。这意味着获得的芯片尺寸d芯片为1μm至2μm。因此，这与针对高分辨率μ显示器所寻求的像素尺寸有关。
在以上参照图4A至4F描述的示例中，焊盘1000分布在衬底100上以形成单独的组1000A、1000B，从而在每个组上形成氮化物层，并且外延生长是在不同层接触之前停止，从而在衬底100上形成不同的和分开的芯片550A、550B。
当然，参照本实施方式提及的所有特征、步骤和技术优点都适用于在衬底100上实现单层的替代实施方式。在这种情况下，可以规定在焊盘组之间没有不连续性。在任何情况下，可以规定通过外延继续生长，直到在焊盘上形成连续层。在这种情况下，自然要小心地分布焊盘，以便从焊盘的外延生长形成该连续层。例如，W1＝D且W2＝0。优选地，该层覆盖衬底100的上表面的至少50％，优选地至少80％。
在这两个实施方式中的每一个中，即，在衬底上形成单个层或形成多个层，该多个层各自形成芯片，聚结发生在氮化物层内没有或几乎没有位错。在氮化物层内在没有或几乎没有位错的情况下进行聚结。在这两个实施方式中，单个氮化物层或芯片中的至少一些有与衬底分离的风险。因此，提供保留区域以避免这种分离风险是特别有利的。
用于减少在聚结边界处的位错的特性示例
一般来说，为了获得无位错的微晶聚结，可以调整以下参数：
-形成高温蠕变部段的材料在500MPa的较低应力下的“机械断裂”特性。
-与同一组1000A的焊盘之间的距离D相比，支撑焊盘1000A1-1000A4的尺寸足够小，允许在蠕变部段中产生应力，对于给定的旋转扭矩，该应力大于断裂应力。
此外，如上所述，将确保外延温度T外延使蠕变部段220的蠕变成为可能。实际上，T外延≥600℃(在分子束外延的范围内)，T外延≥900℃，优选地，T外延≥1000℃，优选地，T外延≥1100℃。当蠕变层由SiO2制成时，这些值可以以特别有效的方式减少芯片或外延层中的缺陷。实际上，T外延≤1500℃。
为便于聚结边界560的形成而无错位，优选地采用以下条件：
-T外延≥k1×T玻璃化转变，其中k1＝0.8，优选地k1＝1且优选地k1＝1.5。
根据一个实施例，T外延≤k2×T最小熔化，T最小熔化是形成焊盘的部段的熔化温度中最低的熔化温度。这主要是结晶部段和蠕变部段。根据一个实施例，k2＝0.9。这允许避免熔化温度是最低的材料的种类的扩散。
因此，在焊盘由SiO2蠕变部段和硅结晶部段形成的情况下，T外延≤1296℃。事实上，T最小熔化等于硅的熔化温度，因为硅的熔化温度等于1440℃，并且SiO2的熔化温度等于1970℃。
根据一个实施例，蠕变部段的高度e220使得e220≥0.1*dplot。这些值允许获得足够的变形以减少晶界处的位错。dplot＝dR或dS。根据一个示例，如果dplot＝dR，则e220≤1*dplot，优选地e220≤0.5*dplot。
焊盘1000A1-1000A4具有高度Hplot，并且两个相邻的焊盘1000A1-1000A2隔开距离D，使得：Hplot/D<2且优选地Hplot/D≤1。Dplot＝DR或DS。根据一个示例，如果Dplot＝DR，则Hplot/D≥1且优选地Hplot/D>2。
有利地，进行形成焊盘1000A1-1000A4的步骤，使得dcristallite/dplot≥k3，dplot是在平行于由衬底100的上表面110主要延伸所在的平面的方向上截取的焊盘1000A1-1000A4的截面的最大尺寸。因此，dplot对应于焊盘在平面xy内的投影的最大尺寸。dcristallite对应于在微晶510A1-510B4聚结时在与dplot相同的方向上测量的微晶尺寸。
根据一个示例，100≥k3≥1.1。优选地，50≥k3≥1.5。优选地，5≥k3≥2。
根据一个示例，k3≥3，优选地100≥k3≥3。优选地，50≥k3≥3。优选地，5≥k3≥3。
该特征允许蠕变部段变形，以便以特别有效的方式承受当两个相邻微晶开始聚结时产生的机械应力。因此，这一特征有效地有助于降低最终获得的氮化物芯片550A、550B内的缺陷密度。要确保至少针对分离焊盘满足该特征。
降低氮化层内开裂的风险并改进氮化物层的握持
如前面参照图1A到图3B所指出的那样，在氮化物层形成之后，更常见的是在外延生长后的冷却时会出现两种现象：
-如果焊盘1000太厚，则由于氮化物层和晶体部段通常是硅基之间的CTE差异，氮化物层会在冷却时断裂。该缺点在图1B中示出。
-如果焊盘1000太薄，则它们会在冷却时断裂。氮化物层550然后可以在衬底100的表面上以非自主和不受控制的方式移动，使其非常难以抓握。这个缺点在图2A至图3B中示出。当在衬底上形成大量的氮化物层时，该缺陷更加有害，这些氮化物层各自形成芯片。这种现象还依赖于已生长的氮化物层通常是GaN的厚度。在本发明的开发范围内，事实上已经观察到，通过实施文献WO2019122461中描述的方法，如果焊盘的截面很小，则焊盘可能会不由自主地断裂。随后形成在焊盘上的层与衬底脱离并且可能相对于其初始位置移动。如图2A所示，在氮化物层的冷却时，在焊盘上出现断裂，特别是在焊盘的蠕变部段上。然后，如图2B所示，该层会完全不由自主地从衬底完全分离。
参照图5A至图9B，现在将详细描述几个实施例以解释如何解决这些问题。
这些解决方案基于这样一个事实，即用作层生长支撑的焊盘之间存在差异，以便：
-一方面控制某些焊盘的断裂或至少促进它们的断裂。这些焊盘在下文中被称为分离焊盘并被标记为1002。这些焊盘允许氮化物层承受因热膨胀而产生的应力而不会断裂。此外，这些焊盘允许氮化物层与衬底部分分离。这些分离焊盘容易避免氮化物层相对于衬底不由自主地分离。
-另一方面，确保至少一个焊盘保留衬底上的氮化物层。这个或这些焊盘在下文中被称为保留焊盘并标记为1001。因此，这些保留焊盘可以阻止氮化物层相对于衬底随意取向，甚至完全脱离衬底，这使得“拾取和放置”类型的处理技术很难实施。
每个组包括至少一个区域，称为保留区域10R，包括保留焊盘1001，并且每个组包括至少一个其他区域，称为分离区域10S，包括分离焊盘1002。
参照图5A至图6E，将描述第一实施方式。在该实施方式中，一个或多个保留区域10R具有的由至少一个保留焊盘1001在芯片上(或在氮化物层上)占据的表面密度大于由分离区域10S中的保留焊盘1002在芯片上占据的表面密度。
根据一个示例，比率SplotR/DR和SplotS/DS，其中SplotR/DR>SplotS/DS，且优选地SplotR/DR>2*SplotS/DS，其中
-SplotR是至少一个保留焊盘(1001)的顶部面积；
-DR是将至少一个保留焊盘(1001)跟与其相邻的焊盘分离的距离；
-SplotS是分离焊盘(1002)的顶部面积；
-DS是将保留焊盘(1002)跟与其相邻的焊盘分离的距离；
优选地SplotR/DR>1.5*SplotS/DS且优选地SplotR/DR>3*SplotS/DS。
换句话说，比率R密度＝[(∑SplotR/SR)/(∑SplotS/SS)]>1，其中：∑SplotR是至少一个保留焊盘1001的至少一个顶部面积之和；SR是保留区域的面积；∑SplotS是分离焊盘1002的至少一个顶部面积之和；SS是分离区域的面积。优选地，R密度＝[(∑SplotR/SR)/(∑SplotS/SS)]>2且优选地R密度＝[(∑SplotR/SR)/(∑SplotS/SS)]>3。
为了获得比分离焊盘1002的密度大的保留焊盘1001的该密度，可以规定：
-一个或多个保留焊盘1001具有的截面面积大于分离焊盘1002的截面面积。该实施方式在图5A至图6E中示出。
-保留焊盘1001以比分离焊盘1002更高的密度分布，也就是说比分离焊盘1002的周期更短。该实施方式在图7A至图8C中示出。
此外，根据另一实施方式，这两种方法被组合。因此，为了获得比分离焊盘1002的密度大的保留焊盘1001的密度，同时一个或多个保留焊盘1001具有的截面大于分离焊盘1002的截面，同时保留焊盘1001以比分离焊盘1002更高的密度分布，也就是说比分离焊盘1002的周期更短。
下面将更详细地描述这些实施方式。
根据第一实施方式，一个或多个保留焊盘1002具有的截面SplotR的面积大于其他焊盘的截面SplotS的面积。该截面是在平行于衬底100的上表面110的平面内截取的。该面积对应于例如焊盘的顶部面积。顶部面积是焊盘的顶部1010的面积。该面积在平行于衬底100的上表面110的平面内延伸。顶部参照图5A。顶部面积旨在与氮化物层接触。它可以由结晶部段300形成。如果焊盘中存在缓冲层400，则顶部面积可以由该缓冲层400形成。如果焊盘中存在初始层500，则顶部面积可以由该初始层500形成。
优选地，一个或多个保留焊盘1001的顶部面积SplotR大于分离焊盘1002的顶部面积SplotS，优选至少两倍。
对于保留焊盘1001，图5A示出了截面的尺寸dplotR(例如焊盘1001的直径)，并且图6A示出了顶部面积SplotR。
对于分离焊盘1002，图5A示出了截面的尺寸dplotS，并且图6A示出了顶部面积SplotS。
优选地，dplotR大于或等于dplotS的1.5倍。优选地，dplotR大于或等于dplotS的3倍。根据一个示例，100nm≤dplotR≤500nm且50nm≤dplotS≤200nm。
优选地，保留焊盘1001的顶部面积SplotR大于分离焊盘1002的顶部面积SplotS的1.5倍，优选地3倍。
根据一个示例，10000nm2≤SplotR≤250000nm2且2500nm2≤SplotS≤40000nm2。
根据图5A和图5B所示的示例，焊盘1001和1002都定位在距它们的相邻焊盘相同的距离处。保留焊盘1001与分离焊盘1002的不同之处仅在于它们的截面以及必要时它们的材料。因此，将保留焊盘1001跟与其相邻的分离焊盘1002分离的距离DR等于将相邻的分离焊盘1002分离的距离DS。
可以设置用于保留焊盘1001的多种布置。这些布置的一些示例在图6A至图6E中示出。这些图中的每一个示意性示出了层550的俯视图。焊盘1001、1002因此以虚线示出。在这些示例中的每一个中，示出了单个氮化物层550。因此，这些示例涉及在衬底100上形成单个氮化物层550的实施方式以及在衬底100上形成多个氮化物层550的实施方式，该多个氮化物层550各自形成芯片。
图6A示出了一个示例，其中支撑层550的焊盘组包括单个保留焊盘1001。保留焊盘1001基本上设置在焊盘组的中心。分离焊盘1002围绕保留焊盘1001设置。这种布置具有的优点是精确控制层550的位置，因为即使在该层550相对于衬底100旋转的情况下，该层550也将保持相对于保留焊盘1001的中心。此外，保留焊盘1001位于中心，减少了工艺芯片的倾斜。
图6B示出了与图6A的示例基本相同的示例，但其中，保留焊盘1001位于焊盘组的外围，更确切地说位于该焊盘组的角落中。因此，保留焊盘1001通过层550的角落之一来保留层550，这里是左上角。例如，这种构造具有的优点是便于移除芯片，因为将以垂直于表面的方式拉动芯片来施加剪切应力。
图6C示出了与图6A的示例基本相同的示例，但其中，保留焊盘1001位于焊盘组的外围，更确切地位于该焊盘组的外围的一侧的中间。例如，这种构造具有的优点是在两个前述变型例之间进行折衷。
图6D和图6E示出了包括多个保留焊盘1001例如两个保留焊盘1001的示例。在这些示例中，这两个保留焊盘1001是相邻的。在图6D所示的示例中，这些保留焊盘1001位于焊盘组的中心。在图6E所示的示例中，这些保留焊盘1001位于焊盘组的角落中。例如，这些构造具有的优点是最小化保持芯片所需的焊盘尺寸，并因此最小化上层中的应力。
优选的是具有多个小截面SplotR的保留焊盘1001，例如截面SplotR与分离焊盘1002的截面SplotS相同，而不是具有多个具有大截面SplotR的多个保留焊盘1001。
当然，在上述所有示例中，能够添加附加的保留焊盘1001。此外，可以规定保留焊盘1001中的一些不彼此相邻。事实上，可以优选的是，截面大于分离焊盘1002的截面的保留焊盘1001不相邻，以便避免相对于其周围存在非常受限的区域。因此，当焊盘组包括多个保留焊盘1001，并且这些保留焊盘1001与分离焊盘1002在它们的截面(或它们的顶部面积SR的尺寸)方面不同时，能够使每个保留焊盘1001仅被分离焊盘1002包围。
相反，应注意，设置相邻的保留焊盘1001允许更精确地控制分离焊盘1002将断裂的区域。
此外，对于上面提到的每个示例，可以规定焊盘1001和1002都分离相同距离(DR＝DS)。替代地，可以规定情况并非如此。将同时具有SplotR≠SplotS且DR≠DS。
参照图7A至图7B和图8A至图8C，将描述第二实施方式。在该实施方式中，规定焊盘密度变化。因此：
-至少在焊盘组的第一区域10R中，焊盘间隔开距离DR；
-至少在焊盘组的第二区域10S中，焊盘间隔开距离DS，其中DR<DS。
距离DR和DS是在平行于衬底100的上表面110的平面内测量的。距离DR和DS在图7A至图8A中示出。区域10R和10S在图8A至图8C中示出。优选地，DR和DS是将所考虑的焊盘跟与其相邻的所有焊盘分离的平均距离。
与其他焊盘间隔开一小段距离即距离DR的焊盘对应于保留焊盘1001。保留焊盘1001的每个连续组形成保留区域10R。这些保留焊盘1001事实上是根据网络组织的，周期性的或非周期性的，具有高密度。在任何情况下，该密度都大于焊盘组的其余部分。该保留区域10R阻止氮化物层550与衬底100脱离。分离区域10S具有较低的焊盘密度，并且允许或促进这些焊盘1002的断裂。
注意，能够使分离焊盘1002在同一焊盘组内具有不同的距离DR。同样，可以规定分离焊盘1002在同一焊盘组内具有不同的距离DS。在任何情况下，所有距离DS大于所有距离DR的至少1.2倍且优选1.5倍。
根据一个示例，距离DS大于距离DR的至少1.2倍，优选地至少1.5倍，优选地至少2倍，且优选地至少5倍。距离DR和DS是在平行于由衬底100的上表面110主要延伸所在的平面的平面内测量的。
根据一个示例，50nm≤DR≤650nm且250nm≤DS≤1000nm。
根据一个示例，保留区域R10占据的面积SR小于氮化物层550的上表面占据的总面积SV的30％且优选小于20％且优选小于10％。
根据一个示例，SR≤0.3*SS且优选地其中，SR≤0.5*SS。
保留区域10R和分离区域10Z，无论它们是否连续，双方都由轮廓限定。这些轮廓在图8A至图8C中分别表示为CR和CS。轮廓CR围绕所有保留焊盘1001。在轮廓CR内部只有保留焊盘1001。轮廓CS围绕所有分离焊盘1002。在轮廓CS内部只有分离焊盘1002。轮廓CR和CS被限定为使它们与保留焊盘1001和分离焊盘1002等距就位。
由轮廓CR限定的面积对应于保留区域10R的面积。该面积在图8A至图8C中表示为SR。
由轮廓CS限定的面积对应于分离区域10S的面积。该面积在图8A至图8C中表示为SS。在该图中，还参考了总面积SV。SV＝SR+SS。轮廓CV形成单个闭合轮廓，而轮廓CR和CS可以各自形成多个闭合轮廓，例如在保留焊盘1001被分离焊盘1002分离的情况下。在某些地方，轮廓CR和CS可以叠加，因为相同的分离线部分地限定了这两个轮廓。同样在某些地方，轮廓CV和CS可以叠加，因为轮廓CV的一部分由轮廓CS限定。
组1000A、1000B的焊盘构造成ER*(∑SplotR/SR)>ES*(∑SplotS/SS)，优选地ER*(∑SplotR/SR)>1.5*ES*(∑SplotS/SS)且优选地ER*(∑SplotR/SR)>2*ES*(∑SplotS/SS)。
-∑SplotR是一个或多个保留焊盘1001的顶部面积之和，在示例8A至8C中，有多个保留焊盘1001。∑SplotS是分离焊盘1002的顶部面积之和。
如上所述，ER是使至少一个保留焊盘1001的单位面积断裂所需的能量。ES是使分离焊盘1002的单位面积断裂所需的能量。
在图8A至图8C所示的示例中，支撑氮化物层550的每个焊盘组仅包括单个保留区域10R。自然地，可以针对每个焊盘组焊并因此针对每个氮化物层550或每个氮化物芯片550设置多个保留区域10R。这些保留区域10R然后可以通过分离焊盘1002彼此分离。
在图8A所示的示例中，保留区域10R位于焊盘组的中心并因此位于氮化物层550的中心。
在图8B所示的示例中，保留区域10R位于角落中，这里或在焊盘1001、1002的组的左侧。
在图8C所示的示例中，保留焊盘10R位于焊盘1001、1002的组的周边一侧的中间。
在图7A至图8C所示的这些非限制性示例中，截面SplotR和SplotS是相同的。尽管如此，只要满足关系SplotR/DR>SplotS/DS，就可以完全具有不相同的截面SplotR和SplotS以及不相同的距离DR和DS。
参照图9A和图9B，将描述第三实施方式。在该实施方式中，规定在保留焊盘1001和分离焊盘1002之间，就材料和这种或这些材料的厚度方面，组成不同。更确切地说，形成至少一个保留焊盘1001的至少一个部段的叠层和形成分离焊盘1002的部段的叠层在材料和厚度方面构造成，对于相同的焊盘截面，例如对于直径为1μm的焊盘，使保留焊盘1001断裂所需的能量ER大于使分离焊盘1002断裂所需的能量ES。
根据一个示例，通过应用众所周知的方法中的一种来测量能量ER和ES，该方法允许识别用于导致材料断裂或裂纹的最小能量，例如在剪切或扭转应力的影响下。
根据一个非限制性实施方式：
-一个或多个分离焊盘1002包括蠕变部段220。该蠕变部段220的技术特征和优点已经在上面广泛地描述，特别是参照图4A至图4F。
-保留焊盘1001不包括蠕变部段。在这种情况下，结晶部段可以比分离焊盘1002的结晶部段更厚。如图9A和图9B所示，结晶部段可以从衬底10延伸到焊盘1001的顶部或直至可能的缓冲层400和/或初始层500。替代地，保留焊盘1001包括蠕变部段，该蠕变部段的沿垂直于由衬底的上表面主要延伸所在的平面的方向截取的高度小于分离焊盘1002的蠕变部段220的高度。在这种情况下，结晶部段可以比分离焊盘1002的结晶部段更厚。
因此，叠层构造成使分离焊盘1002比保留焊盘1001断裂更容易地多。
根据对应于图9A和图9B所示的示例的一个示例，结晶部段300从焊盘1001的基部延伸到顶部。可以例如规定结晶部段300形成与衬底100的材料连续性。
还可以更一般地规定，保留焊盘1001和分离焊盘1002采用不同材料形成。然后选择保留焊盘1001和分离焊盘1002的部段，使得使保留焊盘1001的单位面积断裂所需的能量ER大于使分离焊盘1002的相同面积断裂所需的能量ES。例如，该面积单位可以是1μm2的焊盘或柱。优选地，ER>2*ES且优选地ER>3*ES。
根据另一示例，当(∑SplotR/SR)>(∑SplotS/SS)时或当SplotR/DR>SplotS/DS时，规定ER＝ES。焊盘可以例如全部由具有相同高度和相同材料的部段形成，这允许促进制造工艺。
在上面参照图5A至图9B所描述的示例中，保留焊盘1001具有单个参数，该单个参数将保留焊盘与分离焊盘1002区分开来。该参数取自：
-焊盘的截面的面积；
-焊盘的密度，即，将焊盘与相邻焊盘分离的距离；
-焊盘的材料，特别是蠕变部段的存在或不存在。
当然，可以规定同一焊盘组具有上述区分参数中的至少两个。根据一个示例，在保留区域中，焊盘具有比在分离区域中更大的直径和比在分离区域中更小的焊盘之间的距离。例如，至少一个保留焊盘与分离焊盘至少在以下两个参数上不同：SplotR≥1.2*SplotS，且DR*1.2≤DS。
根据一个示例，保留焊盘1001与分离焊盘1002的不同之处在于下述三个参数：
-单位面积断裂能量ER和ES；
-顶部面积SplotR和SplotS；
-焊盘之间的距离DR和DS。
在这些实施方式的每一个中，优选地规定保留焊盘1001的数量小于分离焊盘1002的数量。优选地，保留焊盘1001的数量小于焊盘1001、1002的总数量的50％且优选地小于30％。焊盘的总数量等于保留焊盘1001和分离焊盘1002之和。
根据一个示例，保留焊盘1001占据的面积小于焊盘1001、1002的组占据的面积的50％且优选地小于30％。
为了控制氮化物层的保留同时降低其断裂的风险，还可以参照图10的曲线图。在该曲线图中，纵坐标轴对应于比率ER/ES。横坐标轴对应于比率(∑SplotS/SS)/(∑SplotR)/SR)或比率(∑SplotS/(SS/SV))/(∑SplotR)/(SR/SV))。为了满足条件ER*(∑SplotR/(SR/SV))>x1*ES*(∑SplotS/SS/SV))，其中x1≥1，应置于图10的该曲线图的灰色区域中。因此，该曲线图允许选择参数ER、ES、∑SplotS、SS、∑SplotR、SR。
鉴于以上描述，显然本发明提出了一种特别有效的解决方案，用于获得单个氮化物层550或多个外延层550，它们各自旨在形成诸如微型LED、二极管或晶体管之类的装置。
本发明不限于上述实施方式，而是扩展到权利要求所涵盖的所有实施方式。
特别地，在图5A、图5B、图7A、图7B中，蠕变层被示为是不连续的。因此，蠕变层不会在两个连续焊盘之间延伸。当然，可以规定该蠕变层在两个连续焊盘之间延伸，如图4A至图4F所示的示例中的情况那样。

Claims (21)

1.一种用于获得至少一个氮化物层(550)的方法，所述至少一个氮化物层(550)至少部分由镓(Ga)、铟(In)和铝(Al)中的至少一种的氮(N)化物制成，所述方法包括以下连续步骤：
-提供叠层，所述叠层包括从所述叠层的衬底(100)延伸的多个焊盘(1000A1-1000B4)，所述焊盘(1000A1-1000B4)分布在所述衬底(100)上以形成焊盘(1000A1-1000B4)的至少一组(1000A，1000B)，每个焊盘(1000A1-1000B4)至少包括：
·结晶部段(300A1，300B4)；
·顶部(1010)，具有顶部面积，旨在针对焊盘形成晶核化层；
-微晶(510A1-510B4)，所述微晶(510A1-510B4)从所述组(1000A，1000B)的所述焊盘(1000A1-1000B4)中的至少一些的所述顶部(1010)外延生长，并继续所述微晶(510A1-510B4)的外延生长，直到由所述组(1000A,1000B)的所述相邻焊盘(1000A1-1000B4)承载的所述微晶(510A1-510B4)的聚结，以便在所述焊盘(1000A1-1000B4)的所述组(1000A，1000B)上形成所述氮化物层(550)；
所述至少一组的所述多个焊盘(1000A1-1000B4)包括至少一个称为保留焊盘的焊盘(1001)，和多个称为分离焊盘的其他焊盘(1002)，所述分离焊盘(1002)包括蠕变部段(220)，所述蠕变部段(220)由具有玻璃化转变温度T玻璃化转变的非晶形材料形成，所述结晶部段(300)置于所述蠕变部段(220)上方；
所述至少一个保留焊盘(1001)与所述分离焊盘(1002)的不同之处在于至少一个参数取自：
-所述至少一个保留焊盘(1001)的顶部面积SplotR，其中SplotR≥1.2*SplotS，SplotR是所述分离焊盘(1002)的顶部面积；
-构成所述至少一个保留焊盘(1001)和所述分离焊盘(1002)的材料，所述保留焊盘(1001)：
·不具有蠕变部段；或者
·具有比所述分离焊盘(1002)的所述蠕变部段(220)更薄的蠕变部段；或者
·具有蠕变部段，所述蠕变部段的玻璃化转变温度T玻璃化转变大于所述分离焊盘(1002)的所述蠕变部段的所述玻璃化转变温度T玻璃化转变；
-距离DR，DR是将所述至少一个保留焊盘(1001)和与其相邻且属于所述组(1000A,1000B)的其他保留焊盘(1001)分离的距离，其中DR*1.2≤DS，DS是将属于所述组(1000A，1000B)的所述相邻分离焊盘(1002)分离的距离。
2.根据权利要求1所述的方法，其中，所述组(1000A，1000B)的所述多个焊盘构造成ER*(∑SplotR/(SR/SV))>x1*ES*(∑SplotS/SS/SV))，其中x1≥1且优选x1≥1.5，更优选x1≥2，其中
-∑SplotR是所述至少一个保留焊盘(1001)的所述顶部面积之和，并且∑SplotS是所述分离焊盘(1002)的所述顶部面积之和；
-ER是使所述至少一个保留焊盘(1001)的单位面积断裂所需的能量，并且ES是使所述分离焊盘(1002)的单位面积断裂所需的能量；
-SR是所述衬底(100)的具有围绕所述组的所述至少一个保留焊盘(1001)的轮廓CR的区域(10R)的面积，SS是所述衬底(100)的具有围绕所述组(1000A，1000B)的所述分离焊盘(1002)的轮廓CS的区域(10S)的面积，SS和SR之和等于所述衬底(100)的具有围绕所述组(1000A，1000B)的所述保留焊盘(1001)和所述分离焊盘(1002)的区域的面积SV，所述轮廓CV形成单个闭合轮廓。
3.根据权利要求1-2中任一项所述的方法，其中，所述至少一个保留焊盘(1001)和所述分离焊盘(1002)构造成一旦形成所述氮化物层(550)，则所述至少一个保留焊盘(1001)保留所述氮化物层(550)，并且优选地，在将所述氮化物层(550)冷却至比进行外延生长的温度T外延低至少两倍的温度之后，所述至少一个保留焊盘(1001)保留所述氮化物层(550)。
4.根据权利要求1-3中任一项所述的方法，其中，所述至少一个保留焊盘(1001)和所述分离焊盘(1002)构造成一旦形成所述氮化物层(550)并且在将所述氮化物层(550)冷却至比进行外延生长的温度T外延低至少两倍的温度之后，所述分离焊盘(1002)的至少一些断裂。
5.根据权利要求1-4中任一项所述的方法，其中，所述焊盘(1000A1-1000B4)分布在所述衬底(100)上以形成焊盘(1000A1-1000B4)的多个组(1000A，1000B)，并且在属于两个不同组(1000A，1000B)的微晶(510A1-510B4)未开始聚结之前中断所述外延生长步骤，使得形成在每个组(1000A，1000B)上的所述层形成芯片，所述芯片彼此远离。
6.根据权利要求1-5中任一项所述的方法，其中，ER>ES且优选地ER>2*ES，ER是使所述至少一个保留焊盘(1001)的单位面积断裂所需的能量，ES是使所述分离焊盘(1002)的单位面积断裂所需的能量。
7.根据权利要求6所述的方法，其中，所述保留焊盘(1001)不具有蠕变部段或者具有比所述分离焊盘(1002)的所述蠕变部段(220)更薄的蠕变部段。
8.根据权利要求1-7中任一项所述的方法，其中，所述至少一个保留焊盘(1001)的所述顶部面积SplotR大于所述分离焊盘(1002)的所述顶部面积SplotS的至少1.2倍且优选至少1.5倍、更优选至少3倍。
9.根据权利要求1-8中任一项所述的方法，其中，100nm≤dplotR≤500nm且50nm≤dplotS≤200nm，dplotR和dplotS分别是所述至少一个保留焊盘(1001)的截面的最大尺寸和所述至少一个分离焊盘(1002)的截面的最大尺寸。
10.根据权利要求7-9中任一项所述的方法，其中，DR是将所述至少一个保留焊盘(1001)跟与其相邻且属于所述组(1000A,1000B)的其他保留焊盘(1001)分离的距离，DS是将属于所述焊盘组(1000A，1000B)的所述相邻分离焊盘(1002)分离的距离，其中DR*1.5≤DS，优选地DR*2≤DS且更优选地DR*5≤DS。
11.根据权利要求10所述的方法，其中，50nm≤DR≤650nm且250nm≤DS≤1000nm。
12.根据权利要求1-11中任一项所述的方法，其中，对于每个组，SR是所述衬底(100)的具有围绕所述至少一个保留焊盘(1001)的轮廓CR的区域的面积，SS是所述衬底(100)的具有围绕所述分离焊盘(1002)的轮廓CS的区域(10S)的面积，SS和SR之和等于所述衬底(100)的具有围绕所述组(1000A，1000B)的所述保留焊盘(1001)和所述分离焊盘(1002)的区域的面积SV，所述轮廓CV形成单个闭合轮廓，其中SR比SV小30％且优选小10％。
13.根据权利要求12所述的方法，其中，SR≤0.3*SS，且优选地，其中，SR≤0.5*SS。
14.根据权利要求1-13中任一项所述的方法，其中，所述保留焊盘(1001)的数量比所述组(1000A，1000B)的所述焊盘(1001，1002)的总数量少50％且优选地少30％。
15.根据权利要求1-14中任一项所述的方法，其中，每个组包括多个保留焊盘(1001)，并且每个组(1000A，1000B)的所述保留焊盘(1001)的所述顶部面积SplotR之和∑SplotR介于所述分离焊盘的所述顶部面积SplotS之和∑SplotS的1E-6和0.43倍之间。
16.根据权利要求1-15中任一项所述的方法，其中，所述至少一组(1000A，1000B)包括多个保留焊盘(1001)，一组(1000A，1000B)的所有保留焊盘(1001)位于所述衬底(100)的单个连续区域(10R)中。
17.根据权利要求1-16中任一项所述的方法，其中，所述保留焊盘(1001)和所述分离焊盘(1002)构造成验证以下关系中的至少两个且优选至少三个：
-ER≠ES，ER是使所述至少一个保留焊盘(1001)的单位面积断裂所需的能量，并且ES是使所述分离焊盘(1002)的单位面积断裂所需的能量；
-DR≠DS；
-SplotR≠SplotS。
18.根据权利要求1-17中任一项所述的方法，其中，所述外延生长在温度T外延下进行，例如：
T外延≥k1×T玻璃化转变，其中k1≥0.8。
19.根据权利要求18所述的方法，其中，k1≥1，且优选地k1≥1.5。
20.根据权利要求1-19中任一项所述的方法，其中，所述蠕变部段(220)由取自以下材料中的一种材料制成：
-氧化硅SixOy，x和y是整数，且优选地，所述蠕变层由SiO2制成；
-玻璃；
-硼硅玻璃；
-硼磷硅玻璃(BPSG)。
21.根据权利要求1-20中任一项所述的方法，其中，所述T外延≤k2 x T最小熔化，T最小熔化是形成所述焊盘(1000A1-1000B4)的部段的熔化温度中最低的熔化温度，其中k2≤0.9且优选地k2≤0.8。
CN202111583740.9A 2020-12-22 2021-12-22 氮化物层的制造方法 Pending CN114725249A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2013963 2020-12-22
FR2013963A FR3118305B1 (fr) 2020-12-22 2020-12-22 Procédé de réalisation d’une couche de nitrure

Publications (1)

Publication Number Publication Date
CN114725249A true CN114725249A (zh) 2022-07-08

Family

ID=75339865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111583740.9A Pending CN114725249A (zh) 2020-12-22 2021-12-22 氮化物层的制造方法

Country Status (4)

Country Link
US (1) US20220251730A1 (zh)
EP (1) EP4020525A1 (zh)
CN (1) CN114725249A (zh)
FR (1) FR3118305B1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103038901A (zh) * 2010-03-31 2013-04-10 Cs解决方案有限公司 半导体模板衬底、使用半导体模板衬底的发光元件及其制造方法
FR3075833B1 (fr) 2017-12-22 2022-05-20 Commissariat Energie Atomique Procede permettant d'obtention d'une couche de nitrure

Also Published As

Publication number Publication date
FR3118305A1 (fr) 2022-06-24
EP4020525A1 (fr) 2022-06-29
US20220251730A1 (en) 2022-08-11
FR3118305B1 (fr) 2023-06-09

Similar Documents

Publication Publication Date Title
US10510577B2 (en) Lift off process for chip scale package solid state devices on engineered substrate
EP1936668B1 (en) Nitride semiconductor substrate and manufacturing method thereof
EP2743966B1 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
CN102696120B (zh) 形成复合衬底以及在复合衬底上生长iii-v族发光器件的方法
US8188573B2 (en) Nitride semiconductor structure
EP2151852A1 (en) Relaxation and transfer of strained layers
JP2008537341A (ja) 自立（Ａｌ，Ｉｎ，Ｇａ）Ｎウェーハ製作のためのウェーハ分離技術
CN108701710B (zh) 制造纳米棒的方法以及通过该方法制造的纳米棒
TW200915631A (en) Method for growing an epitaxial layer
KR101512777B1 (ko) 변형된 물질 층들의 이완 및 전달
CN111742085B (zh) 获得氮化物层的方法
EP2669961A2 (en) Method of manufacturing thin-film bonded substrate used for semiconductor device
KR100622818B1 (ko) 수직형 발광소자의 제조방법
CN114725249A (zh) 氮化物层的制造方法
US20240038532A1 (en) Method for producing a iii-n material-based layer
CN111312800B (zh) 具有外延层的半导体结构及其制作方法
CN114258591A (zh) 用于生产各自用于形成电子或光电器件的氮化物台面的方法
US20240047201A1 (en) Method for producing iii-n material-based vertical components
EP4345922A1 (en) Gan-on-si epiwafer comprising a strain-decoupling sub-stack
US20210320006A1 (en) Method of manufacturing a semiconductor component, and workpiece
KR101263205B1 (ko) 반도체 소자용 박막 접합 기판 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination