CN114724508A - 像素电路及其驱动方法和显示面板 - Google Patents

Abstract

本发明实施例公开了一种像素电路及其驱动方法和显示面板。该像素电路包括：驱动模块、数据写入模块、第一补偿模块、第二补偿模块、发光模块、存储模块和耦合模块；数据写入模块用于向驱动模块的控制端写入数据电压；驱动模块用于根据控制端的电压向发光模块提供驱动信号，驱动发光模块发光；第二补偿模块的第一端与驱动模块的控制端连接，第二补偿模块的第二端与第一补偿模块的第一端连接，第一补偿模块的第二端与驱动模块的第一端连接，第一补偿模块用于对驱动模块进行阈值补偿；耦合模块用于将跳变电压耦合至第二补偿模块的第二端或内部节点中的至少一端。本发明实施例提供的技术方案，能够改善阈值补偿效果，提高低灰阶下显示亮度的均一性。

Description

像素电路及其驱动方法和显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法和显示面板。

背景技术

有机发光二极管显示面板是通过电流驱动的方式进行发光，因此驱动器件的特性会影响显示灰阶亮度，当不同像素对应的驱动器件的特征差异过大时，容易出现画质不均的现象。

现有技术通常采用对像素电路的阈值电压进行补偿的方式来提高整个显示画面的亮度均匀性，但是在现有的技术方案中，像素电路的阈值电压不能得到完全补偿，在低灰阶下显示亮度的均一性较差。

发明内容

本发明实施例提供一种像素电路及其驱动方法和显示面板，以改善阈值补偿效果，提高显示亮度的均一性。

第一方面，本发明实施例提供了一种像素电路，包括：驱动模块、数据写入模块、第一补偿模块、第二补偿模块、发光模块、存储模块和耦合模块；

所述数据写入模块用于向所述驱动模块的控制端写入数据电压；

所述驱动模块用于根据控制端的电压向所述发光模块提供驱动信号，驱动所述发光模块发光；

所述第二补偿模块的第一端与所述驱动模块的控制端连接，所述第二补偿模块的第二端与所述第一补偿模块的第一端连接，所述第一补偿模块的第二端与所述驱动模块的第一端连接，所述第一补偿模块用于对所述驱动模块进行阈值补偿；

所述存储模块用于存储所述驱动模块控制端的电压，所述耦合模块用于将跳变电压耦合至所述第二补偿模块的第二端或内部节点中的至少一端。

可选地，所述第一补偿模块包括第一晶体管，所述第二补偿模块包括第二晶体管，所述存储模块包括第一电容，所述耦合模块包括第二电容；

所述第一晶体管的栅极连接第一扫描线，所述第一晶体管的第一极与所述驱动模块的第一端连接，所述第一晶体管的第二极与所述第二晶体管的第二极连接，所述第二晶体管的第一极与所述驱动模块的控制端连接，所述第二晶体管的栅极连接第二扫描线；所述第一电容的第一极连接固定电压，所述第一电容的第二极与所述驱动模块的控制端连接，所述第二电容的第一极接入脉冲电压，所述第二电容的第二极与所述第二晶体管的第二极连接。

可选地，所述第一补偿模块包括第一晶体管，所述第二补偿模块包括第二晶体管，所述存储模块包括第一电容，所述耦合模块包括第二电容；

所述第一晶体管的栅极连接第二扫描线，所述第一晶体管的第一极与所述驱动模块的第一端连接，所述第一晶体管的第二极与所述第二晶体管的第二极连接，所述第二晶体管的第一极与所述驱动模块的控制端连接，所述第二晶体管的栅极连接所述第二扫描线；所述第一电容的第一极连接固定电压，所述第一电容的第二极与所述驱动模块的控制端连接，所述第二电容的第一极接入脉冲电压，所述第二电容的第二极与所述第二晶体管的第二极连接。

可选地，所述第一补偿模块包括第一晶体管，所述第二补偿模块包括第二晶体管，所述第二晶体管为双栅晶体管，所述第二晶体管包括第一子晶体管和第二子晶体管；

所述第一晶体管的第一极与所述驱动模块的第一端连接，所述第一晶体管的第二极与所述第二子晶体管的第二极连接，所述第二子晶体管的第一极与第一子晶体管的第二极连接，所述第一子晶体管的第一极与所述驱动模块的控制端连接；所述第一晶体管的栅极连接第一扫描线，所述第二晶体管的栅极连接第二扫描线；

所述耦合模块用于将所述跳变电压耦合至所述第一子晶体管的第二极或所述第二子晶体管的第二极。

可选地，所述存储模块包括第一电容，所述耦合模块包括第二电容和第三电容；

所述第一电容的第一极连接固定电压，所述第一电容的第二极与所述驱动模块的控制端连接，所述第二电容的第一极接入脉冲电压，所述第二电容的第二极与所述第一子晶体管的第二极连接；

所述第三电容的第一极接入所述脉冲电压或者固定电压，所述第三电容的第二极与所述第二子晶体管的第二极连接。

可选地，所述脉冲电压的脉冲在所述第二扫描线传输的信号上的脉冲之后。

可选地，所述脉冲电压在所述第二补偿模块关断后由高电平跳变至低电平，并在所述发光模块发光前由低电平跳变至高电平；或者，所述脉冲电压在所述第二补偿模块关断后由低电平跳变至高电平，并在所述发光模块发光前由高电平跳变至低电平。

可选地，所述第一补偿模块还包括第三晶体管，所述第三晶体管的栅极连接所述第二扫描线，所述第三晶体管的第一极与所述第一晶体管的第二极连接，所述第三晶体管的第二极与所述第二晶体管的第二极连接。

可选地，所述像素电路还包括第一初始化模块和第二初始化模块，所述第一初始化模块包括第四晶体管，所述第二初始化模块包括第五晶体管；

所述第四晶体管的栅极连接第三扫描线，所述第四晶体管的第一极连接初始化信号线，所述第四晶体管的第二极与所述第二晶体管的第二极连接；所述第五晶体管的栅极连接第四扫描线，所述第五晶体管的第一极连接所述初始化信号线，所述第五晶体管的第二极与所述发光模块的第一端连接。

可选地，所述第一初始化模块还包括第六晶体管，所述第六晶体管的栅极连接所述第二扫描线，所述第六晶体管的第一极与所述第四晶体管的第二极连接，所述第六晶体管的第二极与所述第二晶体管的第二极连接。

可选地，所述像素电路还包括第七晶体管，所述数据写入模块包括第八晶体管，所述第七晶体管的栅极连接所述第二扫描线，所述第七晶体管的第二极与所述驱动模块的第二端连接，所述第七晶体管的第一极与所述第八晶体管的第二极连接，所述第八晶体管的第一极与数据线连接，所述第八晶体管的栅极连接所述第一扫描线。

可选地，所述像素电路还包括第一发光控制模块和第二发光控制模块；所述驱动模块包括第九晶体管，所述第一发光控制模块包括第十晶体管，所述第二发光控制模块包括第十一晶体管；

所述第十晶体管的第一极与第一电源线连接，所述第十晶体管的第二极与所述第九晶体管的第一极连接，所述第九晶体管的第二极通过所述第十一晶体管与所述发光模块的第一端连接，所述发光模块的第二端与第二电源线连接，所述第十晶体管的栅极和所述第十一晶体管的栅极均连接发光控制信号线。

可选地，所述第一扫描线、所述第二扫描线、所述第三扫描线、所述第四扫描线和所述发光控制信号线被配置为传输扫描信号以满足：

在初始化阶段，所述第一初始化模块和所述第二初始化模块导通；

在数据写入及阈值补偿阶段，所述第一补偿模块、所述第二补偿模块和所述数据写入模块导通；

在补偿调整阶段，所述第一补偿模块和所述第二补偿模块关断；

在发光阶段，所述第一发光控制模块和所述第二发光控制模块导通。

第二方面，本发明实施例还提供了一种像素电路的驱动方法，所述像素电路包括驱动模块、数据写入模块、第一补偿模块、第二补偿模块、发光模块、存储模块和耦合模块，所述数据写入模块与所述驱动模块连接，所述第二补偿模块的第一端与所述驱动模块的控制端连接，所述第二补偿模块的第二端与所述第一补偿模块的第一端连接，所述第一补偿模块的第二端与所述驱动模块的第一端连接，所述存储模块与所述驱动模块的控制端连接，所述耦合模块的一端接入跳变电压，所述耦合模块的另一端与所述第二补偿模块的第二端或内部节点连接；

所述像素电路的驱动方法包括：

在数据写入及阈值补偿阶段，控制所述数据写入模块向所述驱动模块的控制端写入数据电压，以及控制所述第一补偿模块对所述驱动模块进行阈值补偿；

在补偿调整阶段，控制所述耦合模块将跳变电压耦合至所述第二补偿模块的第二端或内部节点中的至少一端。

可选地，所述数据写入模块的控制端连接第一扫描线，所述第一补偿模块的控制端连接所述第一扫描线或第二扫描线，所述第二补偿模块的控制端连接所述第二扫描线，所述像素电路还包括第一初始化模块、第二初始化模块、第一发光控制模块和第二发光控制模块，所述第一初始化模块的控制端连接第三扫描线，所述第一初始化模块的第一端连接初始化信号线，所述第一初始化模块的第二端与所述第二补偿模块的第二端连接，所述第二初始化模块的控制端连接第四扫描线，所述第二初始化模块的第一端连接所述初始化信号线，所述第二初始化模块的第二端与所述发光模块的第一端连接；所述第一发光控制模块的控制端和所述第二发光控制模块的控制端均连接发光控制信号线，所述第一发光控制模块的第一端与第一电源线连接，所述第一发光控制模块的第二端与所述驱动模块的第二端连接，所述第二发光控制模块的第一端与所述驱动模块的第一端连接，所述第二发光控制模块的第二端与所述发光模块的第一端连接，所述发光模块的第二端与第二电源线连接；

所述像素电路的驱动方法包括：

在初始化阶段，所述第三扫描线输出的第三扫描信号控制所述第一初始化模块导通，所述第四扫描线输出的第四扫描信号控制所述第二初始化模块导通；

在数据写入及阈值补偿阶段，所述第一扫描线输出的第一扫描信号控制所述数据写入模块导通，所述第一扫描线输出的第一扫描信号或所述第二扫描线输出的第二扫描信号控制所述第一补偿模块导通，所述第二扫描线输出的第二扫描信号控制所述第二补偿模块导通；

在补偿调整阶段，所述第一扫描线输出的第一扫描信号或所述第二扫描线输出的第二扫描信号控制所述第一补偿模块关断，所述第二扫描线输出的第二扫描信号控制所述第二补偿模块关断，所述耦合模块将跳变电压耦合至所述第二补偿模块的第二端或内部节点中的至少一端；

在发光阶段，所述发光控制信号线输出的发光控制信号控制所述第一发光控制模块和所述第二发光控制模块导通。

第三方面，本发明实施例还提供了一种显示面板，该显示面板包括本发明任意实施例所提供的像素电路。

本发明实施例提供的技术方案，在对驱动模块的阈值电压补偿之后，通过耦合模块将跳变电压耦合至第二补偿模块的第二端或内部节点中的至少一端，以改变第二补偿模块第二端或其内部节点处的电位，由于第二补偿模块与驱动模块控制端连接，当第二补偿模块第二端或其内部节点处的电位发生变化时，能够微调驱动模块控制端的电位，以改善阈值补偿效果，从而在低灰阶下，驱动模块在微调其控制端电压的作用下，能够保证不同像素电路在同一灰阶电压下产生的驱动电流相同，使得发光模块的发光亮度相同，进而提高亮度的均一性，有利于改善显示效果。即使驱动频率变化，通过合理的电平耦合，也可以实现良好的补偿效果。

附图说明

图1为本发明实施例提供的一种像素电路的结构示意图；

图2为本发明实施例提供的另一种像素电路的结构示意图；

图3为本发明实施例提供的另一种像素电路的结构示意图；

图4为本发明实施例提供的另一种像素电路的结构示意图；

图5为本发明实施例提供的另一种像素电路的结构示意图；

图6为本发明实施例提供的一种像素电路的控制时序图；

图7为本发明实施例提供的另一种像素电路的结构示意图；

图8为本发明实施例提供的另一种像素电路的结构示意图；

图9为本发明实施例提供的另一种像素电路的结构示意图；

图10为本发明实施例提供的另一种像素电路的结构示意图；

图11为本发明实施例提供的一种像素电路的驱动方法的流程图；

图12为本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术所述，现有技术中的像素电路在低灰阶下存在亮度均一性较差的问题。经发明人研究发现，出现上述问题的原因在于，现有技术中通常采用7T1C架构的像素电路对驱动模块(驱动晶体管)的阈值电压进行补偿，在补偿模块导通时，与驱动模块阈值电压相关联的数据电压写入到存储电容中，因此，电容中存储了驱动模块的阈值电压信息。但是由于补偿模块对应的行扫描时间较短，导致电容中存储的阈值电压信息的误差较大，使得驱动模块的阈值电压得不到完全补偿。而且在像素电路工作过程中，驱动模块的亚阈值摆幅(Subthreshold Swing，SS)发生波动，导致同一灰阶下，不同的驱动模块产生的驱动电流不一致，使得补偿效果不理想，进而导致在低灰阶显示时亮度均一性较差。

针对上述问题，本发明实施例提供了一种像素电路，以提高显示亮度均一性，改善显示效果。图1为本发明实施例提供的一种像素电路的结构示意图，参考图1，本发明实施例提供的像素电路包括：驱动模块110、数据写入模块120、第一补偿模块130、第二补偿模块140、发光模块150、存储模块160和耦合模块170；数据写入模块120用于向驱动模块110的控制端G写入数据电压；驱动模块110用于根据控制端G的电压向发光模块150提供驱动信号，驱动发光模块150发光；

第二补偿模块140的第一端与驱动模块110的控制端G连接，第二补偿模块140的第二端与第一补偿模块130的第一端连接，第一补偿模块130的第二端与驱动模块110的第一端连接，第一补偿模块130用于对驱动模块110进行阈值补偿；存储模块160用于存储驱动模块110控制端G的电压，耦合模块170用于将跳变电压V1耦合至第二补偿模块170的第二端或内部节点中的至少一端。

具体地，第一补偿模块130和第二补偿模块140依次连接在驱动模块110的控制端G和第一端之间，耦合模块170连接在第一补偿模块130与第二补偿模块140连接的一端，用于在第一补偿模块130对驱动模块110的阈值进行补偿之后，将跳变电压V1耦合至第二补偿模块140的第二端或其内部节点中的至少一端，以起到微调驱动模块110控制端G电压的作用。数据写入模块120可以连接在驱动模块110的第二端，用于向驱动模块110的控制端G写入数据线Data上的数据电压，并在存储模块160中存储与驱动模块110阈值相关联的电压。

在本实施例中，像素电路在显示一帧画面的时间内，可以至少包括数据写入及阈值补偿阶段、补偿调整阶段和发光阶段。在数据写入及阈值补偿阶段，数据写入模块120、第一补偿模块130和第二补偿模块140导通，数据线Data上的数据电压通过数据写入模块120、驱动模块110、第一补偿模块130和第二补偿模块140写入至驱动模块110的控制端G，并通过第一补偿模块130实现对驱动模块110阈值电压进行补偿。

在补偿调整阶段，耦合模块170将跳变电压V1耦合进第二补偿模块140的第二端或其内部节点中的至少一端，以改变第二补偿模块140的第二端和/其内部节点的电位，从而能够微调驱动模块110控制端G的电压。示例性地，在补偿过程中，经过补偿后的驱动模块110控制端G的电压应为Vdata+Vth，其中，Vdata为数据线Data上的数据电压，Vth为驱动模块110的阈值电压。但是由于第一补偿模块130的导通时间较短导致驱动模块110控制端G的电压不等于Vdata+Vth，且由于驱动模块110亚阈值摆幅问题，使得驱动模块110的控制端G电压在数据写入及补偿阶段结束后与Vdata+Vth之间存在较大误差，导致不同的驱动模块110在同一灰阶电压下生成的驱动电流不同。在低灰阶下，由于数据电压Vdata较低，微小的误差就能够导致驱动电流发生较大变化。通过在补偿调整阶段微调驱动模块110控制端G的电压，以保证驱动模块110在发光阶段根据其控制端G的电压产生的驱动电流一致，以提高显示亮度的均一性，进而改善显示效果。

本发明实施例提供的像素电路，在对驱动模块的阈值电压补偿之后，通过耦合模块将跳变电压耦合至第二补偿模块的第二端或内部节点中的至少一端，以改变第二补偿模块第二端或其内部节点处的电位，由于第二补偿模块与驱动模块控制端连接，当第二补偿模块第二端或其内部节点处的电位发生变化时，能够微调驱动模块控制端的电位，以改善阈值补偿效果，从而在低灰阶下，驱动模块在微调其控制端电压的作用下，能够保证不同像素电路在同一灰阶电压下产生的驱动电流相同，使得发光模块的发光亮度相同，进而提高亮度的均一性，有利于改善显示效果。即使驱动频率变化，通过合理的电平耦合，也可以实现良好的补偿效果。

可选地，在本实施例中，跳变电压V1在第二补偿模块140关断后发生跳变。换句话说，在像素电路通过第一补偿模块130和第二补偿模块140完成对驱动模块110的阈值补偿后，第二补偿模块140断开，此时跳变电压V1由高电平跳变至低电平，或者由低电平跳变至高电平(可根据实际情况进行设置)，由于耦合模块170一端的电位发生变化，触发耦合模块170的耦合作用，将其一端的电压的变化量耦合至另一端，也即第一节点N1的电位被耦合模块170耦合，因此，能够微调驱动模块110控制端G的电压，以改善阈值补偿效果。

可选地，图2为本发明实施例提供的另一种像素电路的结构示意图，参考图2，在上述技术方案的基础上，第一补偿模块130包括第一晶体管T1，第二补偿模块140包括第二晶体管T2，存储模块160包括第一电容C1，耦合模块170包括第二电容C2；第一晶体管T1的栅极连接第一扫描线S1，第一晶体管T1的第一极与驱动模块110的第一端连接，第一晶体管T1的第二极与第二晶体管T2的第二极连接，第二晶体管T2的第一极与驱动模块110的控制端G连接，第二晶体管T2的栅极连接第二扫描线S2；第一电容C1的第一极连接固定电压，第一电容C1的第二极与驱动模块110的控制端G连接，第二电容C2的第一极接入脉冲电压，第二电容C2的第二极与第二晶体管T2的第二极连接。

具体地，第一电容C1连接在固定电压和驱动模块110的控制端G之间，用于存储驱动模块110控制端G的电压，其中，固定电压可以为第一电源线提供的第一电源电压VDD，也可以外部电压。在数据写入及补偿阶段，数据写入模块120和第一晶体管T1响应第一扫描线S1上的扫描信号而导通，第二晶体管T2响应第二扫描线S2上的扫描信号而导通，数据线Data上的数据电压通过数据写入模块120、驱动模块110、第一晶体管T1和第二晶体管T2写入至驱动模块110的控制端G。然后数据写入模块120和第一晶体管T1响应第一扫描线S1上的扫描信号而关断，当第二晶体管T2响应第二扫描线S2上的扫描信号而关断后，第二电容C2第一极处的脉冲电压发生跳变，第一节点N1处的电位发生变化，由于第二晶体管T2处于关断状态，且驱动模块110控制端G的电位与第一节点N1的电位不相等，在第二晶体管T2的漏电作用下能够微调驱动模块110控制端G的电压，在低灰阶下，针对不同的像素电路，使得驱动模块110产生的驱动电流一致，以弥补在数据写入及补偿阶段对驱动模块110的阈值补偿不足的情况，改善补偿效果，从而有利于提高显示亮度的均一性。

表一为采用现有技术中7T1C像素电路获取到的32灰阶下面板内九个点的亮度值，表二为采用本发明实施例提供的像素电路在32灰阶获取到面板内相同九个点的亮度值。

表一

表二

根据表一和表二中的数据可以看出，通过调整驱动模块110在补偿后的控制端G的电压，在同一灰阶下，能够明显提高面板亮度的均一性，从而达到了改善补偿效果的目的。

在本实施例中，跳变电压V1为具有跳变能力的脉冲信号，也即脉冲电压，当第二晶体管T2响应第二扫描线S2上的扫描信号而关断后，脉冲电压的上升沿或下降沿来到，使得第二电容C2第一极处电压发生跳变。

在上述技术方案中，第一补偿模块130和第二补偿模块140响应的扫描信号不同，第一补偿模块130和第二补偿模块140不同时导通。当然，第一补偿模块130和第二补偿模块140还可以连接同一扫描线，以实二者现状态同步。图3为本发明实施例提供的另一种像素电路的结构示意图，参考图3，第一补偿模块130包括第一晶体管T1，第二补偿模块140包括第二晶体管T2，存储模块160包括第一电容C1，耦合模块170包括第二电容C2；第一晶体管T1的栅极连接第二扫描线S2，第一晶体管T1的第一极与驱动模块110的第一端连接，第一晶体管T1的第二极与第二晶体管T2的第二极连接，第二晶体管T2的第一极与驱动模块110的控制端G连接，第二晶体管T2的栅极连接第二扫描线S2；第一电容C1的第一极连接固定电压，第一电容C1的第二极与驱动模块110的控制端G连接，第二电容C2的第一极接入脉冲电压，第二电容C2的第二极与第二晶体管T2的第二极连接。

具体地，在本实施例中，第一晶体管T1可以为双栅晶体管，结合图3，第一晶体管T1包括两个子晶体管T1-1和T1-2，两个子晶体管的栅极短接。通过将第一晶体管T1设置为双栅晶体管，能够在第一晶体管T1关断后，减小第一晶体管T1的漏电流，以维持驱动模块110控制端G电压的稳定性，防止对耦合模块170和第二晶体管T2调整控制端G电压产生较大干扰。此外，第一晶体管T1与第二晶体管T2的栅极连接至同一扫描线(第二扫描线S2)，实现第一晶体管T1和第二晶体管T2同时导通或关断。其具体工作过程可参照上述技术方案中的相关描述，不再赘述。

可选地，图4为本发明实施例提供的另一种像素电路的结构示意图，参考图4，第一补偿模块130包括第一晶体管T1，第二补偿模块140包括第二晶体管T2，第二晶体管T2为双栅晶体管，第二晶体管T2包括第一子晶体管T2-1和第二子晶体管T2-2；第一晶体管T1的第一极与驱动模块110的第一端连接，第一晶体管T1的第二极与第二子晶体管T2-2的第二极连接，第二子晶体管T2-2的第一极与第一子晶体管T2-1的第二极连接，第一子晶体管T2-1的第一极与驱动模块110的控制端G连接；第一晶体管T1的栅极连接第一扫描线S1，第二晶体管T2的栅极连接第二扫描线S2。

耦合模块170用于将跳变电压V1耦合至第一子晶体管T2-1的第二极或第二子晶体管T2-2的第二极。

具体地，第二晶体管T2为双栅晶体管，具有较小的漏电流，在低灰阶下，能够更好地微调驱动模块110控制端G的电压，以提高电压调整精度。在本实施例中，存储模块160包括第一电容C1，耦合模块170包括第二电容C2和第三电容C3；第一电容C2的第一极连接固定电压，第一电容C1的第二极与驱动模块110的控制端G连接，第二电容C2的第一极接入脉冲电压，第二电容C2的第二极与第一子晶体管T2-1的第二极连接；第三电容C3的第一极接入脉冲电压，第三电容C3的第二极与第二子晶体管T2-2的第二极连接。由于第二电容C2和第三电容C3均连接脉冲电压，在第一子晶体管T2-1和第二子晶体管T2-2关断后，脉冲电压的电平发生跳变，第二电容C2将跳变电压V1的电压变化量耦合至第二节点N2，第三电容C3将跳变电压V1的电压变化量耦合至第一节点N1，第二节点N2和第一节点N1的电位同时发生变化，以微调驱动模块110控制端G的电压。

继续参考图4，第三电容C3的第一极还可以连接固定电压，例如，第三电容C3的第一极连接第一电源线提供的第一电源电压VDD。当然，在其他实施例中，固定电压可以为其他具有稳定值的电压。由于固定电压不会发生跳变，因此第三电容C3能够维持第一节点N1电位的稳定性，进而能够减小驱动模块110的控制端G和第二补偿模块140之间的漏电，有利于对驱动模块110控制端G的电压实现微调。

需要说明的是，上述各实施例所提供的技术方案可以相互结合形成新的技术方案，本发明实施例对此不作限制。

可选地，图5为本发明实施例提供的另一种像素电路的结构示意图，参考图5，在上述各技术方案的基础上，该像素电路还包括第一初始化模块210和第二初始化模块220，第一初始化模块210包括第四晶体管T4，第二初始化模块220包括第五晶体管T5；第四晶体管T4的栅极连接第三扫描线S3，第四晶体管T4的第一极连接初始化信号线Vref，第四晶体管T4的第二极与第二晶体管T2的第二极连接；第五晶体管T5的栅极连接第四扫描线S4，第五晶体管T5的第一极连接初始化信号线Vref，第五晶体管T5的第二极与发光模块150的第一端连接。

本发明实施例提供的像素电路还包括第一发光控制模块180和第二发光控制模块190；数据写入模块120包括第八晶体管T8，驱动模块110包括第九晶体管T9，第一发光控制模块180包括第十晶体管T10，第二发光控制模块190包括第十一晶体管T11；第十晶体管T10的第一极与第一电源线连接，第十晶体管T10的第二极与第九晶体管T9的第一极连接，第九晶体管T9的第二极通过第十一晶体管T11与发光模块150的第一端连接，发光模块150的第二端与第二电源线连接，第十晶体管T10的栅极和第十一晶体管T11的栅极均连接发光控制信号线EM。

图6为本发明实施例提供的一种像素电路的控制时序图，可适用于图5所示的像素电路。本实施例示例性地示出了第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第八晶体管T8、第九晶体管T9、第十晶体管T10和第十一晶体管T11均为P管。参考图5和图6，本发明实施例提供的像素电路的工作过程可以包括初始化阶段TM1、数据写入及阈值补偿阶段TM2、补偿调整阶段TM3和发光阶段TM4。为方便描述，将初始化信号线及其提供的初始化电压采用同一标记进行表示，扫描线及其提供的扫描信号采用同一标记进行表示，发光控制信号线及其提供的发光控制信号采用同一标记进行表示。

在初始化阶段TM1，第一初始化模块210和第二初始化模块220分别将初始化信号线提供的初始化电压Vref传输至驱动模块110的控制端G和发光模块150，以实现对驱动模块110的控制端G和发光模块150的初始化。在t1时刻，发光控制信号EM、第一扫描信号S1、第二扫描信号S2、第三扫描信号S3、和第四扫描信号S4均为高电平，第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第八晶体管T8、第九晶体管T9、第十晶体管T10和第十一晶体管T11均处于关断状态，第九晶体管T9的栅极电压维持上一帧的状态。在t2时刻，第二扫描信号S2的下降沿到达，第二晶体管T2和第一晶体管T1导通(在本实施例中，第一晶体管T1可以连接第一扫描线S1，也可以连接第二扫描线S2)，能够释放第九晶体管T9栅极G的部分电荷，其栅极G电压下降。在t3时刻，第三扫描信号S3和第四扫描信号S4的下降沿到达，第四晶体管T4和第五晶体管T5导通，初始化电压Vref分别传输至第九晶体管T9的栅极G和发光二极管OLED的第一极(阳极)，完成对第九晶体管T9的栅极G和发光二极管OLED的第一极的电位初始化。

在数据写入及阈值补偿阶段TM2，数据写入模块120、第一补偿模块130和第二补偿模块140分别响应对应的扫描信号，以实现将数据电压写入第九晶体管T9的栅极G，并实现对第九晶体管T9的阈值补偿。在t4时刻，第四晶体管T4和第五晶体管T5响应高电平信号而关断，第一扫描信号S1的下降沿到达，第八晶体管T8响应低电平的第一扫描信号S1导通，数据线Data上的数据电压传输至第九晶体管T9的栅极G，并通过第一晶体管T1和第二晶体管T2实现对第九晶体管T9的阈值补偿，此时第九晶体管T9的栅极电压为Vdata+Vth’，第一电容C1存储补偿后的栅极电压。

示例性地，由于第八晶体管T8的导通时长较短，导致第九晶体管T9的阈值电压Vth得不到完全补偿，仅补偿了Vth’。也就是说，此时第九晶体管T9的栅极电压被抬高(第九晶体管T9的阈值电压Vth为负值)，根据驱动电流的公式可知，第九晶体管T9的栅极电压增大时，驱动电流降低，使得显示亮度降低，影响亮度的均一性。

在补偿调整阶段TM3，通过耦合模块170将跳变电压V1耦合至第一节点N1，以微调第九晶体管T9的栅极电压。在本实施例中，跳变电压V1具体为脉冲电压，其电压信号的脉冲在第二扫描线传输的第二脉冲信号S2上的脉冲之后。在t5时刻，第二扫描信号S2的上升沿到达，第二晶体管T2关断，到t6时刻后，脉冲信号的下降沿达到，脉冲电压由高电平跳变至低电平，第二电容C2根据其第一极的电压变化量将脉冲电压耦合至第二极，根据电荷守恒原理，第一节点N1的电压降低，因此，第九晶体管T9的栅极G和第一节点N1之间存在电压差，由于第二晶体管T2的漏电作用，使得通过第一节点N1的电压能够微调第九晶体管T9的栅极电压，使得第九晶体管T9的栅极电压降低，以增大驱动电流，从而补偿了因第九晶体管T9的阈值电压Vth补偿不完全而导致的驱动电流增大，进而改善了补偿效果，保证显示亮度的均一性。在t7时刻，脉冲电压由低电平跳变为高电平，其中脉冲电压的宽度(即t7与t6时刻之间的时间差)可以根据驱动模块110亚阈值摆幅波动范围进行设置，以满足通过脉冲电压的跳变解决驱动模块110亚阈值摆幅波动的问题。其中t7时刻在t8时刻之前，防止在发光二极管OLED发光后导致第九晶体管T9栅极电位不稳定，造成显示不均一。

当然，在其他实施例中，还可以通过耦合作用增大第九晶体管T9的栅极电压以减小驱动电流，本实施例对此不再赘述，可参考上述相关描述。

在发光阶段TM4，发光控制信号EM为低电平，第十晶体管T10和第十晶体管T11导通，第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第八晶体管T8关断，第九晶体管T9产生驱动电流，驱动发光二极管OLED发光。根据上述分析可知，由于改善了阈值补偿效果，在低灰阶下，使得同一灰阶下的驱动电流保持一致，因此，提高了显示亮度的均一性。同时，由于是在对第九晶体管T9的阈值电压补偿之后，通过微调第九晶体管T9的栅极电压实现的补偿效果，因此能够解决第九晶体管T9亚阈值摆幅波动的问题，改善了阈值补偿效果。

可选地，图7为本发明实施例提供的另一种像素电路的结构示意图，参考图7，在上述技术方案的基础上，第一补偿模块130还包括第三晶体管T3，第三晶体管T3的栅极连接第二扫描线S2，第三晶体管T3的第一极与第一晶体管T1的第二极连接，第三晶体管T3的第二极与第二晶体管T2的第二极连接。图5所示像素电路不同的是，第一晶体管T1与第二晶体管T2连接不同的扫描信号线，第二晶体管T2与第三晶体管T3连接同一扫描信号线，第一晶体管T1可以为双栅晶体管，也可以为单栅晶体管。图7所示像素电路同样适用于图6所示的控制时序，具体可参照上述实施例的相关描述，在此不再赘述。

可选地，图8为本发明实施例提供的另一种像素电路的结构示意图，参考图8，在上述技术方案的基础上，第二补偿模块140包括第二晶体管T2，第二晶体管T2为双栅晶体管，第二晶体管T2包括第一子晶体管T2-1和第二子晶体管T2-2；第一晶体管T1的第一极与驱动模块110的第一端连接，第一晶体管T1的第二极与第二子晶体管T2-2的第二极连接，第二子晶体管T2-2的第一极与第一子晶体管T2-1的第二极连接，第一子晶体管T2-1的第一极与驱动模块110的控制端G连接。耦合模块170包括第二电容C2和第三电容C3，第二电容C2的第一极连接脉冲电压，第二电容C2的第二极与第一子晶体管T2-1的第二极连接；第三电容C3的第一极连接脉冲电压，第三电容C3的第二极与第二子晶体管T2-2的第二极连接。参考图6和图8，本发明实施例提供的像素电路的工作过程可以包括初始化阶段TM1、数据写入及阈值补偿阶段TM2、补偿调整阶段TM3和发光阶段TM4。

在初始化阶段TM1，第一初始化模块210和第二初始化模块220分别将初始化信号线提供的初始化电压Vref传输至驱动模块110的控制端G和发光模块150，以实现对驱动模块110的控制端G和发光模块150的初始化。在t1时刻，发光控制信号EM、第一扫描信号S1、第二扫描信号S2、第三扫描信号S3、和第四扫描信号S4均为高电平，第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第八晶体管T8、第九晶体管T9、第十晶体管T10和第十一晶体管T11均处于关断状态，第九晶体管T9的栅极电压维持上一帧的状态。在t2时刻，第二扫描信号S2的下降沿到达，第二晶体管T2和第三晶体管T3导通，能够释放第九晶体管T9栅极G的部分电荷，其栅极G电压下降。在t3时刻，第三扫描信号S3和第四扫描信号S4的下降沿到达，第四晶体管T4和第五晶体管T5导通，初始化电压Vref分别传输至第九晶体管T9的栅极G和发光二极管OLED的第一极(阳极)，完成对第九晶体管T9的栅极G和发光二极管OLED的第一极的电位初始化。

在数据写入及阈值补偿阶段TM2，数据写入模块120、第一补偿模块130和第二补偿模块140分别响应对应的扫描信号，以实现将数据电压写入第九晶体管T9的栅极G，并实现对第九晶体管T9的阈值补偿。在t4时刻，第四晶体管T4和第五晶体管T5响应高电平信号而关断，第一扫描信号S1的下降沿到达，第一晶体管T1和第八晶体管T8响应低电平的第一扫描信号S1导通，数据线Data上的数据电压传输至第九晶体管T9的栅极G，并通过第一晶体管T1和第二晶体管T2实现对第九晶体管T9的阈值补偿，此时第九晶体管T9的栅极电压为Vdata+Vth’，第一电容C1存储补偿后的栅极电压。

在补偿调整阶段TM3，通过耦合模块170将脉冲电压耦合至第一节点N1，以微调第九晶体管T9的栅极电压。当第二电容C2和第三电容C3均连接脉冲电压时，在t5时刻，第二扫描信号S2的上升沿到达，第二晶体管T2和第三晶体管T3关断，到t6时刻后，脉冲电压由高电平跳变至低电平，第二电容C2将其第一极的电压变化量耦合至第二极，第三电容C3将其第一极的电压变化量耦合至第二极，根据电荷守恒原理，第一节点N1和第二节点N2的电压发生变化，因此，第九晶体管T9的栅极G和第一节点N1之间存在电压差，第九晶体管T9的栅极G和第二点N2之间存在电压差，由于第一子晶体管T2-1和第二子晶体管T2-2的漏电作用，使得第九晶体管T9的栅极电压相对于第一节点N1或第二节点N2发生变化，达到微调的作用，使得第九晶体管T9的栅极电压变化，导致驱动电流发生变化，从而补偿了因第九晶体管T9的阈值电压Vth补偿不完全而导致的驱动电流不一致的现象，进而改善了补偿效果，保证显示亮度的均一性。

可选地，当第三电容C3的第一极连接固定电压时，如第三电容C3的第一极连接第一电源电压VDD或初始化电压Vref，由于固定电压不会发生跳变，因此第三电容C3能够维持第一节点N1电位的稳定性，进而能够减小驱动模块110的控制端G和第二补偿模块140之间的漏电，有利于通过第二节点N2的电压变化对驱动模块110控制端G的电压实现微调。

在发光阶段TM4，发光控制信号EM为低电平，第十晶体管T10和第十晶体管T11导通，第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第八晶体管T8关断，第九晶体管T9产生驱动电流，驱动发光二极管OLED发光。根据上述分析可知，由于改善了阈值补偿效果，在低灰阶下，使得同一灰阶下的驱动电流保持一致，因此，提高了显示亮度的均一性。同时，由于是在对第九晶体管T9的阈值电压补偿之后，通过微调第九晶体管T9的栅极电压实现的补偿效果，因此能够解决第九晶体管T9亚阈值摆幅波动的问题，改善了阈值补偿效果。

在本实施例中，第一晶体管T1和第四晶体管T4可以为双栅晶体管，以减小漏电，有利于维持第九晶体管T9栅极电压的稳定性，防止发光二极管OLED因驱动电流不稳定而引起的闪烁现象。

在本实施例中，第四扫描信号S4和第三扫描信号S3为同一信号，由相同扫描线提供，能够节省扫描线的数量，有利于提高PPI。当然，在其他实施例中，第四扫描信号S4还可以与第一扫描线信号S1相同，由第一扫描信号线提供，同样能够节省扫描线的数量，在像素电路工作过程中，在数据写入的同时，完成对发光二极管OLED第一极的初始化操作。

可选地，图9为本发明实施例提供的另一种像素电路的结构示意图，参考图9，在上述各技术方案的基础上，第一初始化模块210还包括第六晶体管T6，第六晶体管T6的栅极连接第二扫描S2线，第六晶体管T6的第一极与第四晶体管T4的第二极连接，第六晶体管T6的第二极与第二晶体管T2的第二极连接。图9所示像素电路同样适用于图6所示的控制时序，在第二扫描信号S2为低电平时，第二晶体管T2和第六晶体管T6同时导通，其具体工作原理与上述描述类似，在此不再赘述。

在本实施例中，可以将图8和图9提供的技术方案进行结合，其具体工作原理可参照上述各技术方案中的相关描述，在此不再赘述。

可选地，图10为本发明实施例提供的另一种像素电路的结构示意图，参考图10，在上述各技术方案的基础上，本发明实施例提供的像素电路还包括第七晶体管T7，数据写入模块120包括第八晶体管T8，第七晶体管T7的栅极连接第二扫描线S2，第七晶体管T7的第二极与驱动模块110的第二端连接，第七晶体管T7的第一极与第八晶体管T8的第二极连接，第八晶体管T8的第一极与数据线Data连接，第八晶体管T8的栅极连接第一扫描线S1。其中，第七晶体管T7、第二晶体管T2和第六晶体管T6均与第二扫描线S2连接，在本实施例中，第七晶体管T7和第六晶体管T6不会影响该像素电路的工作过程，在进行版图布局时，通过增加晶体管，能够降低制作工艺的难度，改善版图的布局。

应当理解的是，本发明任意实施例所提供的技术方案均能够相互结合，均能够实现改善补偿效果，提高显示亮度均一性的效果。

可选地，本发明实施例还提供了一种像素电路的驱动方法，图11为本发明实施例提供的一种像素电路的驱动方法的流程图，参考图1和11，像素电路包括驱动模块110、数据写入模块120、第一补偿模块130、第二补偿模块140、发光模块150、存储模块160和耦合模块170，数据写入模块120与驱动模块110连接，第二补偿模块140的第一端与驱动模块110的控制端G连接，第二补偿模块140的第二端与第一补偿模块130的第一端连接，第一补偿模块130的第二端与驱动模块110的第一端连接，存储模块160与驱动模块110的控制端G连接，耦合模块170的一端接入跳变电压，耦合模块170的另一端与第二补偿模块140的第二端或内部节点连接；

本发明实施例提供的像素电路的驱动方法包括：

S110、在数据写入及阈值补偿阶段，控制数据写入模块向驱动模块的控制端写入数据电压，以及控制第一补偿模块对驱动模块进行阈值补偿。

S120、在补偿调整阶段，控制耦合模块将跳变电压耦合至第二补偿模块的第二端或内部节点中的至少一端。

该像素电路的驱动方法适用于本发明任意实施例所提供的像素电路，其具体控制方法可参考上述相关描述，在此不再赘述。

本发明实施例提供的像素电路的驱动方法，在对驱动模块的阈值电压补偿之后，通过耦合模块将跳变电压耦合至第二补偿模块的第二端或内部节点中的至少一端，以改变第二补偿模块第二端或其内部节点处的电位，由于第二补偿模块与驱动模块控制端连接，当第二补偿模块第二端或其内部节点处的电位发生变化时，能够微调驱动模块控制端的电位，以改善阈值补偿效果，从而在低灰阶下，驱动模块在微调其控制端电压的作用下，能够保证不同像素电路在同一灰阶电压下产生的驱动电流相同，使得发光模块的发光亮度相同，进而提高亮度的均一性，有利于改善显示效果。

进一步地，参考图5和图9，像素电路还包括第一初始化模块210、第二初始化模块220、第一发光控制模块180和第二发光控制模块190，第一初始化模块210的控制端连接第三扫描线S3，第一初始化模块210的第一端连接初始化信号线Vref，第一初始化模块210的第二端与第二补偿模块140的第二端连接，第二初始化模块220的控制端连接第四扫描线S4，第二初始化模块220的第一端连接初始化信号线Vref，第二初始化模块220的第二端与发光模块150的第一端连接；第一发光控制模块180的控制端和第二发光控制模块190的控制端均连接发光控制信号线EM，第一发光控制模180块的第一端与第一电源线VDD连接，第一发光控制模块180的第二端与驱动模块110的第二端连接，第二发光控制模块190的第一端与驱动模块110的第一端连接，第二发光控制模块190的第二端与发光模块150的第一端连接，发光模块150的第二端与第二电源线VSS连接；数据写入模块120的控制端连接第一扫描线，S1第一补偿模块130的控制端连接第一扫描线S1或第二扫描线S2，第二补偿模块140的控制端连接第二扫描线S2。

第一补偿模块130包括第一晶体管T1，第二补偿模块140包括第二晶体管T2，第一初始化模块210包括第四晶体管T4，第二初始化模块220包括第五晶体管T5，数据写入模,120包括第八晶体管T8，驱动模块110包括第九晶体管T9，第一发光控制模块180包括第十晶体管，第二发光控制模块190包括第十一晶体管T11，存储模块160包括第一电容C1，耦合模块170包括第二电容C2，结合图6的控制时序，该像素电路的驱动方法包括：

在初始化阶段TM1，第三扫描线输出的第三扫描信号S3控制第一初始化模块210导通，第四扫描线输出的第四扫描信号S4控制第二初始化模块220导通；第一初始化模块210和第二初始化模块220分别将初始化信号线提供的初始化电压Vref传输至驱动模块110的控制端G和发光模块150，以实现对驱动模块110的控制端G和发光模块150的初始化。在t1时刻，发光控制信号EM、第一扫描信号S1、第二扫描信号S2、第三扫描信号S3、和第四扫描信号S4均为高电平，第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第八晶体管T8、第九晶体管T9、第十晶体管T10和第十一晶体管T11均处于关断状态，第九晶体管T9的栅极电压维持上一帧的状态。在t2时刻，第二扫描信号S2的下降沿到达，第二晶体管T2和第一晶体管T1导通(在本实施例中，第一晶体管T1可以连接第一扫描线S1，也可以连接第二扫描线S2)，能够释放第九晶体管T9栅极G的部分电荷，其栅极G电压下降。在t3时刻，第三扫描信号S3和第四扫描信号S4的下降沿到达，第四晶体管T4和第五晶体管T5导通，初始化电压Vref分别传输至第九晶体管T9的栅极G和发光二极管OLED的第一极(阳极)，完成对第九晶体管T9的栅极G和发光二极管OLED的第一极的电位初始化。

在数据写入及阈值补偿阶段TM2，第一扫描线输出的第一扫描信号S1控制数据写入模块120导通，第一扫描线输出的第一扫描信号S1或第二扫描线输出的第二扫描信号S2控制第一补偿模块130导通，第二扫描线输出的第二扫描信号S2控制第二补偿模块140导通。数据写入模块120、第一补偿模块130和第二补偿模块140分别响应对应的扫描信号，以实现将数据电压写入第九晶体管T9的栅极G，并实现对第九晶体管T9的阈值补偿。在t4时刻，第四晶体管T4和第五晶体管T5响应高电平信号而关断，第一扫描信号S1的下降沿到达，第八晶体管T8响应低电平的第一扫描信号S1导通，数据线Data上的数据电压传输至第九晶体管T9的栅极G，并通过第一晶体管T1和第二晶体管T2实现对第九晶体管T9的阈值补偿，此时第九晶体管T9的栅极电压为Vdata+Vth’，第一电容C1存储补偿后的栅极电压。

由于第八晶体管T8的导通时长较短，导致第九晶体管T9的阈值电压Vth得不到完全补偿，仅补偿了Vth’。也就是说，此时第九晶体管T9的栅极电压被抬高(第九晶体管T9的阈值电压Vth为负值)，根据驱动电流的公式可知，第九晶体管T9的栅极电压增大时，驱动电流降低，使得显示亮度降低，影响亮度的均一性。

在补偿调整阶段TM3，所述第一扫描线输出的第一扫描信号S1或所述第二扫描线输出的第二扫描信号S2控制所述第一补偿模块130关断，所述第二扫描线输出的第二扫描信号S2控制所述第二补偿模块140关断，所述耦合模块170将跳变电压V1耦合至所述第二补偿模块140的第二端或内部节点中的至少一端。通过耦合模块170将跳变电压V1耦合至第一节点N1，以微调第九晶体管T9的栅极电压。在本实施例中，跳变电压V1具体为脉冲电压，其电压信号的脉冲在第二扫描线传输的第二脉冲信号S2上的脉冲之后。在t5时刻，第二扫描信号S2的上升沿到达，第二晶体管T2关断，到t6时刻后，脉冲信号的下降沿达到，脉冲电压由高电平跳变至低电平，第二电容C2根据其第一极的电压变化量将脉冲电压耦合至第二极，根据电荷守恒原理，第一节点N1的电压降低，因此，第九晶体管T9的栅极G和第一节点N1之间存在电压差，由于第二晶体管T2的漏电作用，使得通过第一节点N1的电压能够微调第九晶体管T9的栅极电压，使得第九晶体管T9的栅极电压降低，以增大驱动电流，从而补偿了因第九晶体管T9的阈值电压Vth补偿不完全而导致的驱动电流增大，进而改善了补偿效果，保证显示亮度的均一性。

在发光阶段TM4，发光控制信号线输出的发光控制信号EM控制第一发光控制模块180和第二发光控制模块190导通。第九晶体管T9产生驱动电流，驱动发光二极管OLED发光。根据上述分析可知，由于改善了阈值补偿效果，在低灰阶下，使得同一灰阶下的驱动电流保持一致，因此，提高了显示亮度的均一性。同时，由于是在对第九晶体管T9的阈值电压补偿之后，通过微调第九晶体管T9的栅极电压实现的补偿效果，因此能够解决第九晶体管T9亚阈值摆幅波动的问题，改善了阈值补偿效果。可选地，本发明实施例还提供了一种显示面板，该显示面板包括本发明实施例所提供的像素电路，图12为本发明实施例提供的一种显示面板的结构示意图，该显示面板可以应用到板、手机、手表、可穿戴设备，以及车载显示、相机显示、电视和电脑屏幕等其他所有的与显示相关的设备中。由于该显示面板包括本发明任意实施例所提供的像素电路，因此，本发明实施例提供的显示面板也具备本发明任意实施例所描述的有益效果。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (16)

1.一种像素电路，其特征在于，包括：驱动模块、数据写入模块、第一补偿模块、第二补偿模块、发光模块、存储模块和耦合模块；

所述数据写入模块用于向所述驱动模块的控制端写入数据电压；

所述驱动模块用于根据控制端的电压向所述发光模块提供驱动信号，驱动所述发光模块发光；

所述第二补偿模块的第一端与所述驱动模块的控制端连接，所述第二补偿模块的第二端与所述第一补偿模块的第一端连接，所述第一补偿模块的第二端与所述驱动模块的第一端连接，所述第一补偿模块用于对所述驱动模块进行阈值补偿；

所述存储模块用于存储所述驱动模块控制端的电压，所述耦合模块用于将跳变电压耦合至所述第二补偿模块的第二端或内部节点中的至少一端。

2.根据权利要求1所述的像素电路，其特征在于，所述第一补偿模块包括第一晶体管，所述第二补偿模块包括第二晶体管，所述存储模块包括第一电容，所述耦合模块包括第二电容；

所述第一晶体管的栅极连接第一扫描线，所述第一晶体管的第一极与所述驱动模块的第一端连接，所述第一晶体管的第二极与所述第二晶体管的第二极连接，所述第二晶体管的第一极与所述驱动模块的控制端连接，所述第二晶体管的栅极连接第二扫描线；所述第一电容的第一极连接固定电压，所述第一电容的第二极与所述驱动模块的控制端连接，所述第二电容的第一极接入脉冲电压，所述第二电容的第二极与所述第二晶体管的第二极连接。

3.根据权利要求1所述的像素电路，其特征在于，所述第一补偿模块包括第一晶体管，所述第二补偿模块包括第二晶体管，所述存储模块包括第一电容，所述耦合模块包括第二电容；

所述第一晶体管的栅极连接第二扫描线，所述第一晶体管的第一极与所述驱动模块的第一端连接，所述第一晶体管的第二极与所述第二晶体管的第二极连接，所述第二晶体管的第一极与所述驱动模块的控制端连接，所述第二晶体管的栅极连接所述第二扫描线；所述第一电容的第一极连接固定电压，所述第一电容的第二极与所述驱动模块的控制端连接，所述第二电容的第一极接入脉冲电压，所述第二电容的第二极与所述第二晶体管的第二极连接。

4.根据权利要求1所述的像素电路，其特征在于，所述第一补偿模块包括第一晶体管，所述第二补偿模块包括第二晶体管，所述第二晶体管为双栅晶体管，所述第二晶体管包括第一子晶体管和第二子晶体管；

所述第一晶体管的第一极与所述驱动模块的第一端连接，所述第一晶体管的第二极与所述第二子晶体管的第二极连接，所述第二子晶体管的第一极与第一子晶体管的第二极连接，所述第一子晶体管的第一极与所述驱动模块的控制端连接；所述第一晶体管的栅极连接第一扫描线，所述第二晶体管的栅极连接第二扫描线；

所述耦合模块用于将所述跳变电压耦合至所述第一子晶体管的第二极或所述第二子晶体管的第二极。

5.根据权利要求4所述的像素电路，其特征在于，所述存储模块包括第一电容，所述耦合模块包括第二电容和第三电容；

所述第一电容的第一极连接固定电压，所述第一电容的第二极与所述驱动模块的控制端连接，所述第二电容的第一极接入脉冲电压，所述第二电容的第二极与所述第一子晶体管的第二极连接；

所述第三电容的第一极接入所述脉冲电压或者固定电压，所述第三电容的第二极与所述第二子晶体管的第二极连接。

6.根据权利要求2、3或5所述的像素电路，其特征在于，所述脉冲电压的脉冲在所述第二扫描线传输的信号上的脉冲之后。

7.根据权利要求6所述的像素电路，其特征在于，所述脉冲电压在所述第二补偿模块关断后由高电平跳变至低电平，并在所述发光模块发光前由低电平跳变至高电平；或者，所述脉冲电压在所述第二补偿模块关断后由低电平跳变至高电平，并在所述发光模块发光前由高电平跳变至低电平。

8.根据权利要求2或4所述的像素电路，其特征在于，所述第一补偿模块还包括第三晶体管，所述第三晶体管的栅极连接所述第二扫描线，所述第三晶体管的第一极与所述第一晶体管的第二极连接，所述第三晶体管的第二极与所述第二晶体管的第二极连接。

9.根据权利要求2或4所述的像素电路，其特征在于，所述像素电路还包括第一初始化模块和第二初始化模块，所述第一初始化模块包括第四晶体管，所述第二初始化模块包括第五晶体管；

所述第四晶体管的栅极连接第三扫描线，所述第四晶体管的第一极连接初始化信号线，所述第四晶体管的第二极与所述第二晶体管的第二极连接；所述第五晶体管的栅极连接第四扫描线，所述第五晶体管的第一极连接所述初始化信号线，所述第五晶体管的第二极与所述发光模块的第一端连接。

10.根据权利要求9所述的像素电路，其特征在于，所述第一初始化模块还包括第六晶体管，所述第六晶体管的栅极连接所述第二扫描线，所述第六晶体管的第一极与所述第四晶体管的第二极连接，所述第六晶体管的第二极与所述第二晶体管的第二极连接。

11.根据权利要求2或4所述的像素电路，其特征在于，所述像素电路还包括第七晶体管，所述数据写入模块包括第八晶体管，所述第七晶体管的栅极连接所述第二扫描线，所述第七晶体管的第二极与所述驱动模块的第二端连接，所述第七晶体管的第一极与所述第八晶体管的第二极连接，所述第八晶体管的第一极与数据线连接，所述第八晶体管的栅极连接所述第一扫描线。

12.根据权利要求9所述的像素电路，其特征在于，所述像素电路还包括第一发光控制模块和第二发光控制模块；所述驱动模块包括第九晶体管，所述第一发光控制模块包括第十晶体管，所述第二发光控制模块包括第十一晶体管；

所述第十晶体管的第一极与第一电源线连接，所述第十晶体管的第二极与所述第九晶体管的第一极连接，所述第九晶体管的第二极通过所述第十一晶体管与所述发光模块的第一端连接，所述发光模块的第二端与第二电源线连接，所述第十晶体管的栅极和所述第十一晶体管的栅极均连接发光控制信号线。

13.根据权利要求12所述的像素电路，其特征在于，所述第一扫描线、所述第二扫描线、所述第三扫描线、所述第四扫描线和所述发光控制信号线被配置为传输扫描信号以满足：

在初始化阶段，所述第一初始化模块和所述第二初始化模块导通；

在数据写入及阈值补偿阶段，所述第一补偿模块、所述第二补偿模块和所述数据写入模块导通；

在补偿调整阶段，所述第一补偿模块和所述第二补偿模块关断；

在发光阶段，所述第一发光控制模块和所述第二发光控制模块导通。

14.一种像素电路的驱动方法，其特征在于，所述像素电路包括驱动模块、数据写入模块、第一补偿模块、第二补偿模块、发光模块、存储模块和耦合模块，所述数据写入模块与所述驱动模块连接，所述第二补偿模块的第一端与所述驱动模块的控制端连接，所述第二补偿模块的第二端与所述第一补偿模块的第一端连接，所述第一补偿模块的第二端与所述驱动模块的第一端连接，所述存储模块与所述驱动模块的控制端连接，所述耦合模块的一端接入跳变电压，所述耦合模块的另一端与所述第二补偿模块的第二端或内部节点连接；

所述像素电路的驱动方法包括：

在数据写入及阈值补偿阶段，控制所述数据写入模块向所述驱动模块的控制端写入数据电压，以及控制所述第一补偿模块对所述驱动模块进行阈值补偿；

在补偿调整阶段，控制所述耦合模块将跳变电压耦合至所述第二补偿模块的第二端或内部节点中的至少一端。

15.根据权利要求14所述的像素电路的驱动方法，其特征在于，所述数据写入模块的控制端连接第一扫描线，所述第一补偿模块的控制端连接所述第一扫描线或第二扫描线，所述第二补偿模块的控制端连接所述第二扫描线，所述像素电路还包括第一初始化模块、第二初始化模块、第一发光控制模块和第二发光控制模块，所述第一初始化模块的控制端连接第三扫描线，所述第一初始化模块的第一端连接初始化信号线，所述第一初始化模块的第二端与所述第二补偿模块的第二端连接，所述第二初始化模块的控制端连接第四扫描线，所述第二初始化模块的第一端连接所述初始化信号线，所述第二初始化模块的第二端与所述发光模块的第一端连接；所述第一发光控制模块的控制端和所述第二发光控制模块的控制端均连接发光控制信号线，所述第一发光控制模块的第一端与第一电源线连接，所述第一发光控制模块的第二端与所述驱动模块的第二端连接，所述第二发光控制模块的第一端与所述驱动模块的第一端连接，所述第二发光控制模块的第二端与所述发光模块的第一端连接，所述发光模块的第二端与第二电源线连接；

所述像素电路的驱动方法包括：

在初始化阶段，所述第三扫描线输出的第三扫描信号控制所述第一初始化模块导通，所述第四扫描线输出的第四扫描信号控制所述第二初始化模块导通；

在数据写入及阈值补偿阶段，所述第一扫描线输出的第一扫描信号控制所述数据写入模块导通，所述第一扫描线输出的第一扫描信号或所述第二扫描线输出的第二扫描信号控制所述第一补偿模块导通，所述第二扫描线输出的第二扫描信号控制所述第二补偿模块导通；

在补偿调整阶段，所述第一扫描线输出的第一扫描信号或所述第二扫描线输出的第二扫描信号控制所述第一补偿模块关断，所述第二扫描线输出的第二扫描信号控制所述第二补偿模块关断，所述耦合模块将跳变电压耦合至所述第二补偿模块的第二端或内部节点中的至少一端；

在发光阶段，所述发光控制信号线输出的发光控制信号控制所述第一发光控制模块和所述第二发光控制模块导通。

16.一种显示面板，其特征在于，包括如权利要求1-13任一项所述的像素电路。

Images