CN114709236A - 电致发光显示设备 - Google Patents

电致发光显示设备 Download PDF

Info

Publication number
CN114709236A
CN114709236A CN202210440653.6A CN202210440653A CN114709236A CN 114709236 A CN114709236 A CN 114709236A CN 202210440653 A CN202210440653 A CN 202210440653A CN 114709236 A CN114709236 A CN 114709236A
Authority
CN
China
Prior art keywords
transistor
channel region
display device
switching transistor
tilt angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210440653.6A
Other languages
English (en)
Inventor
金重铁
权峻瑩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN114709236A publication Critical patent/CN114709236A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种电致发光显示设备。该电致发光显示设备包括：基板，该基板包括显示区和设置在显示区外围的非显示区；设置在非显示区上的栅极驱动器；设置在显示区上的多个像素，像素被配置为接收驱动信号。每一个像素包括：电致发光二极管；驱动晶体管，该驱动晶体管连接至电致发光二极管，并且将电流提供至电致发光二极管；设置在每一个像素中的至少一个开关晶体管。其中，通过对半导体层进行图案化而形成驱动晶体管的沟道区和至少一个开关晶体管的沟道区，驱动晶体管的沟道区尺寸不同于至少一个开关晶体管的沟道区尺寸，驱动晶体管的沟道区的边缘的倾斜角度和至少一个开关晶体管的沟道区的边缘的倾斜角度之间的偏差小于或等于10°。

Description

电致发光显示设备
本申请是申请日为2017年6月6日，申请号为201710419260.6，发明名称为“电致发光显示设备及其制备方法”的发明专利申请的分案申请。
相关申请的交叉引用
本申请要求2016年12月29日提交的韩国申请No.10-2016-0182953的优先权，在此通过参考将其整体并入本文。
技术领域
本公开涉及一种显示设备，且特别地，涉及一种电致发光显示设备及其制造方法。
背景技术
电致发光元件是自发光元件，其包括阳极、阴极和形成在阳极与阴极间的电致发光层。电致发光层包括空穴传输层(HTL)、发光层(EML)和电子传输层(ETL)。当将电压施加到阳极和阴极时，通过组合经由空穴传输层(HTL)传输的空穴和经由电子传输层(ETL)传输的电子产生激子，从而在发光层(EML)产生可见光。包括自发光电致发光元件矩阵的有源矩阵型电致发光显示设备的有利之处在于快响应速度、发光效率、亮度和宽视角特性。由于这些原因，电致发光显示设备被广泛使用。
电致发光显示设备的多个像素(P)被设置成矩阵，每个像素都分别包括电致发光二极管(ELD)，其根据视频数据的灰度级控制多个像素的亮度。每个像素都进一步包括驱动晶体管和至少一个开关晶体管，驱动晶体管根据驱动晶体管的栅极和源极之间的电势差控制提供至电致发光二极管的驱动电流，开关晶体管编程驱动晶体管的栅极和源极之间的电势差。根据驱动晶体管的栅极和源极之间的电势差以及驱动晶体管的阈值电压确定驱动电流。像素亮度与提供至电致发光二极管的驱动电流量成比例。
由此，应当以精确且稳定的方式保持驱动晶体管的栅极和源极之间的电势差以按照所需亮度值显示像素。但是，由于各种原因，每个电极的电压可能存在不希望的偏差。
例如，会存在晶体管阈值电压(Vth)偏差。而且，栅极线、发光线和数据线会与任意邻近电极产生寄生电容。结果，当改变栅极信号、发光信号和数据信号时，在相邻电极处产生回扫电压(kickback voltage)。此时，对于产生回扫电压的相邻电极，会根据位置关系以不均匀方式产生回扫电压。
已经尝试通过执行内部补偿电路或者外部补偿电路技术补偿这种阈值电压偏差(△Vth)。
发明内容
由此，本公开涉及一种电致发光显示设备及其制造方法，其基本避免了由于现有技术的限制和缺陷导致的一个或多个问题。
本公开的一方面提供了一种电致发光显示设备，其包括具有驱动晶体管和开关晶体管的像素，两种晶体管具有不同的沟道区域尺寸，并且减小了倾斜角度偏差。
在下文的描述中列出了其他特征和方面，且根据下文描述一部分特征和方面是显而易见的，或者是通过实践本文提供的发明理念可获知的。可通过所撰写的描述中特别指出或引申出的结构以及权利要求和所附附图，认识到或获得该发明理念的其他特征和方面。
为了实现该发明理念的这些或其他方面，如所体现且广泛描述的，一种电致发光显示设备可包括：像素，所述包括：电致发光二极管、被配置成将电流提供至电致发光二极管的驱动晶体管、和被配置成开关提供至驱动晶体管的信号的开关晶体管，其中驱动晶体管的沟道区域尺寸不同于开关晶体管的沟道区域尺寸，且其中驱动晶体管和开关晶体管的沟道区域的边缘的倾斜角度偏差小于或等于10°。
而且，在一种电致发光显示设备的制造方法中，所述方法可包括：在基板上提供用于形成驱动晶体管的沟道区和开关晶体管的沟道区的半导体层；通过光刻工艺图案化所述半导体层上的光致抗蚀剂；和通过使用至少30％的O2气流比率的干法蚀刻工艺，图案化驱动晶体管的沟道区和开关晶体管的沟道区，以使所述驱动晶体管的沟道区的边缘和所述开关晶体管的沟道区的边缘分别具有倾斜角度。
一旦查阅了以下附图及具体描述，其他系统、方法、特征和优势将会或者将变得对于本领域技术人员显而易见。意在所有这些其他系统、方法、特征和优势都包括在该描述中，或者在本公开的范围内，且由以下的权利要求保护。上述部分全部都不作为对权利要求的限制。在下文中将结合本公开的实施例讨论其他方面和优势。将理解，本公开上文的一般描述和下文的具体描述都是实例和说明性的，且意在提供如所要求保护的本公开的进一步解释。
附图说明
本文包括附图以提供本公开的进一步理解，且附图结合到说明书中并构成说明书的一部分，附图示出了本公开的实施例且与文字描述一起用于解释本公开的各原理。
图1是示出根据本公开实施例的电致发光显示设备的图。
图2是示出图1的显示面板的像素的电路图。
图3是示出用于驱动像素的扫描信号和像素相应节点电压的示意性波形图。
图4A是初始化周期期间的像素电路图。
图4B是取样周期期间的像素电路图。
图4C是发光周期期间的像素电路图。
图5是示出在取样周期和发光周期的瞬变时间(transition time)由驱动晶体管的栅极和另一电极(或信号线)产生的寄生电容的电路图。
图6A是示出根据本公开一实施例的电致发光显示设备的像素的驱动晶体管DT的平面图。
图6B表示沿着图6A中的线A-A’取得的截面图。
图7A是示出根据本公开一实施例的电致发光显示设备的像素的开关晶体管的平面图。
图7B是沿着图7A的线B-B’取得的截面图。
在所有附图和具体描述中，除非另外描述，相同附图参考数字应理解为表示相同元件、特征和结构。可为了清楚、说明和简便起见，放大这些元件的相对尺寸和描述。
具体实施方式
现在将具体参考本公开的一些实施例，其实例于附图中示出。在以下描述中，当确定涉及到该文献的公知的功能或结构的具体描述会模糊发明理念的要点时，将省略其具体描述。所描述的工艺步骤或者操作的进程是示例；但是，步骤和/或操作的顺序不限于本文列出的这些，且除了必须以特定顺序进行的步骤和/或操作之外，可以如本领域中公知的那样进行改变。全文中相似参考数字表示相似元件。仅为了便于撰写说明书的目的选择在以下说明中使用的各元件的名称，且由此该名称可不同于在实际产品中使用的那些名称。
在描述实施例时，当将一结构描述为位于另一结构“上或上方”或者“下或下方”时，该描述应当解释为包括其中该结构彼此接触的情况以及其中在其间设置第三结构的情况。
尽管将本公开实施例的晶体管示出为P型，但是本公开的技术理念不限于此且可认为该晶体管是N型。
本公开的发明人研究了一种用于电致发光显示设备的结构及其制造方法，其能够提供优良的图像质量。
特别是，本公开的发明人认识到电致发光显示设备的像素的多个晶体管的沟道区域的倾斜角度偏差影响到了电致发光显示设备的图像质量。而且，认识到该倾斜角度倾向于根据晶体管的沟道区域尺寸而变化。换句话说，发现了随着沟道区域尺寸变小，倾斜角度变大。而且，发现了沟道区域之间的尺寸差越大，倾斜角度偏差越大。
而且，本公开的发明人认识到随着倾斜角度偏差变大，晶体管的阈值电压偏差倾向于增加。因此，像素的回扫电压变大，从而发生图像滞留问题。
而且，本公开的发明人认识到当驱动晶体管和开关晶体管之间存在阈值电压偏差时，常规补偿电路的补偿性能会变差。
图1是示出根据本公开一实施例的电致发光显示设备的图。
参考图1描述根据本公开实例性实施例的电致发光显示设备100。根据本公开实施例的电致发光显示设备100可包括：其上形成了多个像素P的显示面板10；用于驱动多条数据线(DL(1)至DL(m))的数据驱动器12；用于驱动多条栅极线，例如EL(1)至EL(n)、SL1(1)至SL1(n)和SL2(1)至SL2(n)的栅极驱动器13；以及用于控制数据驱动器12和栅极驱动器13的时序控制器11。
显示面板10的多个像素P可被设置成显示图像。第n条水平线上的像素P可电连接至第n条发光线EL、第n条第一扫描线SL1和第n条第二扫描线SL2。每一列中的像素P可分别电连接至相应的数据线DL。构成像素P的晶体管TFT可由多晶硅(poly-Si)形成。
像素区中的多个像素P可被配置成自电源单元接收高电势电压ELVDD、低电势电压ELVSS以及初始电压Vini。可从充分低于电致发光二极管ELD的运行电压的范围内选择初始电压，从而在初始化周期和取样周期期间可抑制电致发光二极管ELD的不必要发光。也就是，初始电压Vini可设置成等于或者低于低电势电压ELVSS。由此，初始电压Vini可低于所述低电势电压ELVSS，从而能延长电致发光二极管ELD的寿命。
时序控制器11可将接收自外部系统的数字视频数据RGB重新排列成与显示面板10的分辨率兼容，之后将重新排列的数字视频数据RGB提供至数据驱动器12。而且，时序控制器11可产生信号，诸如用于控制数据驱动器12的操作时序的数据控制信号DDC和用于控制栅极驱动器13的操作时序的栅极控制信号GDC，可基于诸如垂直同步信号Vsync、水平同步信号Hsync、点时钟信号DCLK和数据使能信号DE的时序信号产生所述信号。
数据驱动器12可基于数据控制信号DCC将接收自时序控制器11的数字视频数据RGB转换成模拟数据电压。栅极驱动器13可基于栅极控制信号GDC产生扫描和发光信号。栅极驱动器13可包括扫描驱动器和发光驱动器。扫描驱动器可将第一扫描信号SCAN1提供至第一扫描线SL1和将第二扫描信号SCAN2提供至第二扫描线SL2。发光驱动器可将发光信号EM提供至发光线EL。栅极驱动器13可通过面内栅极驱动器(GIP)技术直接形成在显示面板10的外围区域中。但是，本公开的实施例不限于上述元件，其仅仅是示例。
图2是示出图1的显示面板的像素的电路图。
将参考图2描述根据本公开实例性实施例的电致发光显示设备100的显示面板10的像素P。每个像素P可包括电致发光二极管ELD、驱动晶体管DT、第一至第六晶体管(T1至T6)和电容器Cst。但是，本公开的实施例不限于上述元件，其仅仅是示例。第一至第六晶体管(T1至T6)被称作“开关晶体管ST”。
由于驱动晶体管DT提供的驱动电流，电致发光二极管ELD发光。电致发光二极管ELD可包括阳极、阴极、和形成在阳极和阴极之间的功能层。功能层可包括在空穴传输层(HTL)、电子传输层(ETL)和发光层(EML)当中的至少一层。
空穴传输层是用于注入空穴或传输空穴的层。例如，空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)等可被认为是“空穴传输层”。
电子传输层是用于自阴极或阳极向EML注入电子或传输电子的层。例如，电子传输层(ETL)、电子注入层(EIL)、空穴阻挡层(HBL)等可被认为是“电子传输层”。
电致发光二极管ELD的阳极可连接至第四节点N4。电致发光二极管ELD的阴极可连接至低电势电压ELVSS的输入，其可以是接地电压。
驱动晶体管DT可根据其栅极和源极之间的电势差控制提供至电致发光二极管ELD的驱动电流。驱动晶体管DT的源极可连接至第一节点N1，栅极可连接至第二节点N2，漏极可连接至第三节点N3。
第一晶体管T1可包括连接至第三节点N3的源极、连接至第二节点N2的漏极和连接至第n条第一扫描线SL1(N)的栅极。响应于第n个第一扫描信号SCAN1(N)，第一晶体管T1可具有电短路驱动晶体管DT的栅极和源极以用作二极管的二极管连接。
第二晶体管T2可包括连接至数据线DL(例如DL2)的源极、连接至第一节点N1的漏极和连接至第n条第一扫描线SL1(N)的栅极。结果，响应于第一扫描信号SCAN1(N)，第二晶体管T2可将来自数据线(例如数据线DL2)的数据电压Vdata提供至第一节点N1。
第三晶体管T3可包括连接至高电势线VDD的源极、连接至第一节点N1的漏极和连接至发光线EL(N)的栅极。结果，响应于发光信号EM(例如发光信号EM(N))，第三晶体管T3可将高电势电压ELVDD(例如VDD)提供至第一节点N1。
第四晶体管T4可包括连接至第三节点N3的源极、连接至第四节点N4的漏极和连接至发光线EL(N)的栅极。响应于发光信号EM(N)，第四晶体管T4可在第三节点N3和第四节点N4之间提供电流路径。
第五晶体管T5可包括连接至第二节点N2的漏极、连接至初始电压Vini的输入的源极和连接至第(N-1)条第二扫描线SL2(N-1)的栅极。响应于第(N-1)个第二扫描信号SCAN2(N-1)，第五晶体管T5可将初始电压Vini提供至第二节点N2。
第六晶体管T6可包括连接至第四节点N4的漏极、连接至初始电压Vini的输入的源极和连接至第n条第二扫描线SL2(N)的栅极。响应于第n个第二扫描信号SCAN2(N)，第六晶体管T6可将初始电压Vini提供至第四节点N4。
存储电容器Cst可包括连接至第二节点N2的第一电极和连接至高电压线VDD的第二电极。本公开的实施例不限于上述示例。
图3是示出用于驱动像素的扫描信号和像素的相应节点电压的波形图。图4A是初始化周期期间像素P的电路图。图4B是取样周期期间像素P的电路图。图4C是发光周期期间像素的电路图。
将参考图2至图4C描述根据本公开实例性实施例的电致发光显示设备100的操作。在根据本公开实例性实施例的电致发光显示设备100中，帧周期可划分成初始周期Ti、取样周期Ts和发光周期Te。但是，本公开的实施例不限于此。
初始周期Ti是用于初始化驱动晶体管的栅极的周期。取样周期Ts是用于在初始化电致发光二极管ELD的阳极电压之后取样驱动晶体管DT的阈值电压Vth和将阈值电压Vth存储到第二节点N2的周期。发光周期Te是用于通过驱动电流使得电致发光二极管ELD发光的周期，所述驱动电流由包括经取样的阈值电压Vth的驱动晶体管DT的栅极和源极之间的被编程电势差确定。
第n条水平线的初始周期Ti可与第(N-1)条水平线的取样周期Ts交叠。也就是，可充分保证取样周期Ts，从而阈值电压Vth的补偿可更精确。应当注意，随着开关晶体管ST和驱动晶体管DT的阈值电压偏差(ΔVth)增加，阈值电压Vth的补偿精确度会降低。
在初始周期Ti期间，响应于第n个第二扫描信号SCAN2(N)，第五晶体管T5可将初始电压Vini提供至第二节点N2。由此，驱动晶体管DT的栅极可被初始化为初始电压Vini。可在充分低于电致发光二极管ELD的运行电压的电压范围内选择初始电压Vini，且可将初始电压Vini设置成等于或低于所述低电势电压ELVSS的电压。在初始周期Ti期间，在第一节点N1中保持前一帧的数据电压Vdata。
在取样周期Ts期间，响应于第n个第二扫描信号SCAN2(N)，第六晶体管T6可将初始电压Vini提供至第四节点N4。结果，电致发光二极管ELD的阳极可被初始化成初始电压Vini。
响应于第n个第一扫描信号SCAN1(N)，第二晶体管T2可提供数据电压Vdata，数据电压Vdata自数据线DL2被提供至第一节点N1。响应于第n个第一扫描信号SCAN1(N)，第一晶体管T1导通从而驱动晶体管DT处于二极管连接模式。
在取样周期Ts期间，电流流过驱动晶体管DT的源极和漏极。由于驱动晶体管DT的栅极和漏极处于二极管连接模式，自源极流动到漏极的电流会导致第二节点N2的电压逐步上升。在取样周期Ts期间，第二节点N2的电压会从初始电压Vini增加至通过从数据电压Vdata(例如Vdata(n))减掉驱动晶体管DT的阈值电压Vth获得的值(Vdata(n)-Vth)。
在发光周期Te期间，响应于发光信号EM(例如发光信号EM(N))，第三晶体管T3可将高电势电压VDD提供至第一节点N1。响应于第n个发光信号EM(N)，第四晶体管T4可在第三节点N3和第四节点N4之间形成电流路径。由此，流过驱动晶体管DT的源极和漏极的驱动电流Ield可被提供至电致发光二极管ELD。
在发光周期Te期间，流过电致发光二极管ELD的驱动电流Ield的关系式可由以下等式1表达。
[等式1]
Ield＝(k/2)(Vgs+|Vth|)2＝(k/2)(Vg–Vs+|Vth|)2＝(k/2)(Vdata-|Vth|-VDD+|Vth|)2＝(k/2)(Vdata-VDD)2
在等式1中，(k/2)表示由电子迁移率、寄生电容和驱动晶体管DT沟道区的宽度(W)和长度(L)确定的比例常数。可根据沟道区的宽度(W)和长度(L)确定沟道区域尺寸。
根据等式1，在驱动电流Ield的关系式中可消除驱动晶体管DT的阈值电压Vth分量。这意味着对于根据一实施例的电致发光显示设备，驱动电流Ield不会改变。也就是，根据本公开一实施例的电致发光显示设备的数据电压可以被编程，而不管在取样周期Ts期间阈值电压Vth偏差如何。
但是，在取样周期Ts期间，即使驱动晶体管DT的栅极和源极之间的电势差被编程为所需电压，如果驱动晶体管DT的栅极电压变化，则也不能实现目标亮度。驱动晶体管DT的栅极可与相邻电极或信号线形成寄生电容，且由寄生电容引起的回扫效应导致第二节点N2处的电压变化。现在将描述由于连接至驱动晶体管栅极的第二节点N2处的寄生电容引起的电压变化。
图5是在取样周期和发光周期的瞬变时间由驱动晶体管的栅极和另一电极(或信号线)产生的寄生电容的电路图。
参考图5，第一寄生电容C1可以是第二节点N2和发光线EL(N)之间的电容，第二寄生电容C2可以是第二节点N2和第一扫描线SL1(N)之间的电容，第三寄生电容C3可以是第二节点N2和数据线DL(例如数据线DL2)之间的电容。
参考图4B和图5，在取样周期Ts期间，第二节点N2可被编程为值(Vdata-Vth)，在发光周期Te期间，值(Vdata-Vth)可保持在浮置状态下。但是，浮置状态下的第二节点N2的电压可受到寄生电容的影响。因此，当相邻信号线的电压在发光周期Te开始时变化时，由于第一至第三寄生电容C1至C3中每一个的回扫效应，导致第二节点N2的电压也发生变化。例如，随着开关晶体管ST的阈值电压和驱动晶体管DT的阈值电压之间的阈值电压偏差(△Vth)增加，回扫电压增加。
例如，在发光周期Te开始时，发光信号EM可从高电势电压转换为低电势电压，第一扫描信号SCAN1(N)可从低电势电压转换成高电势电压。也就是，可与第二节点N2产生寄生电容的电极处的电压会发生变化，从而第二节点N2处的电压会由于回扫效应而改变。以下，将描述根据驱动晶体管DT的回扫电压和均匀性偏差，像素P的开关晶体管ST(例如晶体管T1至T6)的均匀性。
图6A是根据本公开一实施例的电致发光显示设备100的像素P的驱动晶体管DT的平面图。图6B是沿着图6A的线A-A’取得的截面图。图7A是示出根据本公开一实施例的电致发光显示设备100的像素P的开关晶体管ST的平面图。图7B是沿着图7A中的线B-B’取得的截面图。
参考图6A至7B，多个像素P可形成在基板SUB上。基板SUB例如可由玻璃或柔性材料制成。缓冲层BUF可形成在基板SUB上。缓冲层BUF例如可由氮化硅(SiNx)和/或氧化硅(SiOx)形成，且可形成为单层或者多层结构。
根据本公开实施例的像素P的晶体管(例如DT和ST)的半导体层ACT例如可由低温多晶硅(LTPS)形成，可通过用激光熔化非晶硅(a-Si)将半导体层结晶化。与非晶半导体层相比，结晶的半导体层ACT在电流驱动能力方面较佳。因此，与非晶沟道区相比，结晶的沟道区相对较小。从而，可实现高分辨率显示设备。但是取决于沟道区的结晶程度，会发生性能偏差。也就是，与非晶半导体层相比，结晶的半导体层ACT在保证沟道区特性均匀性方面存在困难。
半导体层ACT可沉积成例如为
Figure BDA0003614947120000112
至
Figure BDA0003614947120000111
的厚度。光致抗蚀剂可涂覆在沉积的半导体层ACT上。可通过光刻工艺图案化光致抗蚀剂。在光刻工艺之后，可通过干法蚀刻工艺图案化半导体层ACT。例如，可通过在O2、四氟化碳(CF4)、六氟化硫(SF6)、氦(He)、氢氯酸(HCl)、氯气(Cl2)等当中选择性使用气体执行干法蚀刻工艺。O2气体可用于调整半导体层ACT的倾斜角度。可通过干法蚀刻工艺蚀刻掉去除了光致抗蚀剂的部分半导体层ACT，以形成每个晶体管的沟道区和线区。在干法蚀刻工艺之后，可通过剥离工艺去除光致抗蚀剂。作为实例，在干法蚀刻工艺期间，可使用例如CF4气体和O2气体图案化根据本公开实例性实施例的电致发光显示设备100的半导体层ACT。
栅极绝缘层GI可设置在半导体层ACT上。栅极绝缘层GI例如可由氮化硅(SiNx)和/或氧化硅(SiOx)制成，且可形成为单层或多层结构。
栅极GATE可设置在栅极绝缘层GI上。栅极GATE和半导体层ACT可通过栅极绝缘层GI电绝缘。栅极GATE例如可由金属材料制成，且可由具有低电阻的金属材料，诸如铜(Cu)、铝(Al)、钼(Mo)和/或钛(Ti)形成。但是，本公开的实施例不限于此。
此外，在各自晶体管中的半导体层ACT和栅极GATE彼此交叠的区域可被限定为“沟道区”。半导体层(ACT)中除了沟道区之外的区域可被限定为“线区”。相对于沟道区，线区的一侧可被称作“源极”，另一侧可被称为“漏极”。但是，本公开的实施例不限于此。
半导体层ACT的线区可被称作“金属化区”，通过将杂质(例如掺杂剂)掺入到半导体层ACT中形成该金属化区。例如，通过使用掩模，半导体层ACT的沟道区可被遮挡不被杂质影响。例如，与沟道区交叠的栅极GATE可用作阻挡杂质的掩模。但是，本公开的实施例不限于此。例如，可使用单独的掩模限定掺杂杂质的区域。杂质提供工艺可被称作“掺杂工艺”。
通过高浓度掺杂工艺，使得半导体层ACT的线区变成导电的。半导体层ACT的线区可被作为受主的3族硼(B)和/或作为施主的5族磷(P)掺杂。但是，本公开的实施例不限于上述内容。
此外，半导体层ACT的沟道区可掺杂有低浓度受主，从而沟道区可以是P型的。这种情况下，晶体管是PMOS晶体管。此外，半导体层ACT的沟道区可掺杂有低浓度施主，从而沟道区可以是N型的。这种情况下，晶体管是NMOS晶体管。可基于晶体管类型，将信号电平以及源/漏标识和连接调整成本领域技术人员所理解的。
由于像素P的晶体管当中的特定晶体管的半导体层ACT的线区具有金属特性，线区可进一步延伸以成为信号线和/或节点的一部分。也就是，高浓度掺杂、将像素P中不同晶体管的沟道区相互连接的线区可形成为连接线和/或节点。而且，一部分线区可被配置成经由穿过绝缘层的接触孔电连接到金属信号线(例如数据线)。
可不同地形成像素P的每个晶体管的半导体层ACT的宽度W和长度L。每个晶体管的沟道区的形状不限于图6A实例的方形形状。例如，沟道区可形成为多种形状，诸如“S”形、“L”形、“C”形和弯曲形状。而且，可根据具体位置不同地形成沟道区的宽度W。
晶体管的性能可由晶体管沟道区的长度L和宽度W确定。沟道区的宽度W和长度L可形成为适当尺寸以通过驱动晶体管DT将足够的电流Ield提供到电致发光二极管ELD。
开关晶体管ST的沟道区的宽度W和长度L可被制作得相对短于驱动晶体管DT的沟道区。由此，开关晶体管ST的沟道区可被配置成相对小于驱动晶体管DT的沟道区。也就是，驱动晶体管的沟道区面积可宽于开关晶体管的沟道区面积。
应当注意，如果在不考虑晶体管的不同沟道区的倾斜角度特性的情况下执行干法蚀刻工艺，则半导体层ACT的各倾斜角度会根据晶体管的不同沟道区面积而变化。也就是，为了调整电致发光显示设备100的倾斜角度，可执行下述操作：用于在基板SUB上提供半导体层ACT的操作；用于通过光刻工艺图案化半导体层上的光致抗蚀剂的操作；和用于给干法蚀刻工艺施加至少30％的O2气流比率以图案化具有半导体层ACT的驱动晶体管DT和开关晶体管ST的沟道区的倾斜角度的操作，其中倾斜角度可形成为等于或小于特定度数。
参考下述表1，像素P的每个晶体管的半导体层ACT的倾斜角度可根据干法蚀刻工艺中施加的气体比率变化。例如，当干法蚀刻半导体层ACT时，可通过控制CF4气体和O2气体的比率调整半导体层ACT的边缘的倾斜角度(θ)。在表1中，“O2”表示O2气体和CF4气体当中O2气体的含量(例如百分比)。“(θ1)”表示驱动晶体管DT的沟道区一侧的倾斜角度。“(θ2)”表示驱动晶体管DT的沟道区另一侧的倾斜角度。“(θ3)”表示开关晶体管ST的沟道区一侧的倾斜角度。“(θ4)”表示开关晶体管ST的沟道区另一侧的倾斜角度。
作为实例，驱动晶体管DT的沟道区宽度W可以是5μm，长度L可以是20μm。作为实例，开关晶体管ST的沟道区宽度W可以是3μm，长度L可以是3μm。也就是，驱动晶体管DT和开关晶体管ST的沟道区面积可彼此不同。
进一步参考表1，随着O2气流比率增加，具有不同沟道区面积的晶体管的整体倾斜角度减小。也就是，可根据O2气体比率调整半导体层的倾斜角度。
[表1]
O<sub>2</sub> DT(θ1) DT(θ2) ST(θ3) ST(θ4)
30％ 14° 13° 28° 26°
40％ 10° 9° 18° 18.3°
50％ 6° 6° 7° 7.5°
将参考下文的表2描述根据具有不同沟道区面积的各晶体管的倾斜角度偏差(△θ)，每个晶体管的阈值电压偏差(△Vth)和由于回扫电压导致的图像滞留。
表2的“|△θ(DT-ST)|”表示沟道区面积彼此不同的驱动晶体管DT和开关晶体管ST的倾斜角度偏差的绝对值。“|△Vth(DT-ST)|”表示根据|△θ(DT-ST)|的驱动晶体管DT和开关晶体管ST的阈值电压偏差的绝对值。“图像滞留”表示根据|△θ(DT-ST)|的图像滞留的持续时间。
参考表2，随着具有不同沟道区面积的晶体管的倾斜角度偏差|△θ(DT-ST)|减小，阈值电压偏差|△Vth(DT-ST)|和回扫电压也减小。因此，当电致发光显示设备100显示图像时，图像滞留特性得以改善。进一步参考上文表1，公开了随着O2气流比率增加，倾斜角度偏差|Δθ(DT-ST)|也增加，而不管每个晶体管的沟道区面积如何。
[表2]
|△θ(DT-ST)| |△Vth(DT-ST)| 图像滞留
1° 0.05V 0秒
5° 0.7V 20秒
10° 1.1V 50秒
15° 1.2V 60秒
也就是，进一步参考表2，例如，像素P可包括电致发光二极管ELD、被配置成将电流提供至电致发光二极管的驱动晶体管DT、和被配置成开关提供至驱动晶体管的信号的开关晶体管ST，其中驱动晶体管DT的沟道区面积和开关晶体管ST的沟道区面积彼此不同，且其中驱动晶体管DT和开关晶体管ST的沟道区的倾斜角度偏差|Δθ(DT-ST)|可小于或等于10°。
在一个实例中，驱动晶体管DT和开关晶体管ST的沟道区的倾斜角度偏差|△θ(DT-ST)|可小于或等于5°。在另一实例中，驱动晶体管DT和开关晶体管ST的沟道区的倾斜角度偏差|△θ(DT-ST)|可小于或等于1°。
在一个实例中，为了实现驱动晶体管DT和开关晶体管ST的沟道区的倾斜角度偏差|△θ(DT-ST)|小于或等于10°，O2气流比率至少为30％。在另一实例中，为了实现驱动晶体管DT和开关晶体管ST的沟道区的倾斜角度偏差|△θ(DT-ST)|小于或等于5°，O2气流比率至少为40％。
在另一实例中，为了实现驱动晶体管DT和开关晶体管ST的沟道区的倾斜角度偏差|△θ(DT-ST)|小于或等于1°，O2气流比率至少为50％。例如，O2气流比率可被设置成从50％至60％。也就是，根据干法蚀刻工艺，根据本公开一实施例的电致发光显示设备100的像素P可包括具有不同沟道区面积的多个晶体管且可最小化沟道区的倾斜角度偏差。
而且，根据上述配置，优势在于能减小像素区中多个像素P的晶体管的阈值电压偏差(△Vth)。而且，根据上述配置，优势在于能改善图像滞留特性。而且，由于减小了阈值电压偏差，因此优势在于能改善像素区的发光均匀性。
本公开的一些实例性实施例也可描述如下。根据本公开的一方面，一种电致发光显示设备可包括像素，所述像素具有电致发光二极管、被配置成提供电流至电致发光二极管的驱动晶体管、和被配置成开关提供至驱动晶体管的信号的开关晶体管。驱动晶体管的沟道区尺寸不同于开关晶体管的沟道区尺寸。驱动晶体管和开关晶体管的沟道区的倾斜角度偏差可小于或等于10°。
在干法蚀刻工艺期间，可根据O2气流比率调整驱动晶体管和开关晶体管的沟道区的倾斜角度偏差。倾斜角度偏差可小于或等于5°。可使用大于或等于40％的O2气流比率干法蚀刻驱动晶体管和开关晶体管的沟道区。倾斜角度偏差可小于或等于1°。可使用大于或等于50％的O2气流比率干法蚀刻驱动晶体管和开关晶体管的沟道区。驱动晶体管的沟道区的倾斜角度和开关晶体管的沟道区的倾斜角度可分别小于或等于20°。驱动晶体管的沟道区的倾斜角度和开关晶体管的沟道区的倾斜角度可分别小于或等于10°。驱动晶体管和开关晶体管的沟道区的倾斜角度偏差可小于或等于5°。驱动晶体管的沟道区尺寸可大于开关晶体管的沟道区尺寸。构成驱动晶体管和开关晶体管的半导体层包括低温多晶硅层。
根据本公开的另一方面，一种电致发光显示设备的制造方法包括：在基板上提供半导体层；通过光刻工艺图案化半导体层上的光致抗蚀剂；和通过使用至少30％的O2气流比率的干法蚀刻工艺，图案化驱动晶体管的沟道区的倾斜角度和开关晶体管的沟道区的倾斜角度。驱动晶体管和开关晶体管的沟道区都包括半导体层。倾斜角度可小于或等于特定度数。半导体层可以是由激光结晶化的低温多晶硅层。
特定度数可低于或等于20°。特定度数可小于或等于10°。O2气流比率可大于或等于50％。用于干法蚀刻工艺的气体混合物可包括O2气体和CF4、SF6、He、HCl和Cl2当中的至少一种气体。
对本领域技术人员明显的是，在不脱离本公开技术理念和范围的情况下可在本公开中作出多种修改和变化。由此，本公开的实施例意在覆盖本公开的修改和变化，只要其落入所附权利要求及其等价物的范围内即可。
此外，本公开还包括以下配置。
(1).一种电致发光显示设备，包括：
像素，所述像素包括：
电致发光二极管；
驱动晶体管，所述驱动晶体管被配置成将电流提供至电致发光二极管；和
开关晶体管，所述开关晶体管被配置成开关被提供至驱动晶体管的信号，
其中所述驱动晶体管的沟道区尺寸不同于所述开关晶体管的沟道区尺寸，和
其中所述驱动晶体管和所述开关晶体管的沟道区的边缘的倾斜角度偏差小于或等于10°。
(2).如(1)所述的电致发光显示设备，其中在用于图案化所述驱动晶体管和所述开关晶体管的沟道区的干法蚀刻工艺期间，根据O2气流比率调整所述倾斜角度偏差。
(3).如(1)所述的电致发光显示设备，其中所述倾斜角度偏差小于或等于5°。
(4).如(3)所述的电致发光显示设备，其中使用等于或大于40％的O2气流比率干法蚀刻所述驱动晶体管和所述开关晶体管的沟道区。
(5).如(1)所述的电致发光显示设备，其中所述倾斜角度偏差小于或等于1°。
(6).如(5)所述的电致发光显示设备，其中使用大于或等于50％的O2气流比率干法蚀刻所述驱动晶体管和所述开关晶体管的沟道区。
(7).如(1)所述的电致发光显示设备，其中所述驱动晶体管的沟道区的边缘的倾斜角度和所述开关晶体管的沟道区的边缘的倾斜角度分别小于或等于20°。
(8).如(7)所述的电致发光显示设备，其中所述驱动晶体管的沟道区的边缘的倾斜角度和所述开关晶体管的沟道区的边缘的倾斜角度分别小于或等于10°。
(9).如(8)所述的电致发光显示设备，其中所述倾斜角度偏差小于或等于5°。
(10).如(1)所述的电致发光显示设备，其中所述驱动晶体管的沟道区尺寸大于所述开关晶体管的沟道区尺寸。
(11).如(1)所述的电致发光显示设备，其中所述驱动晶体管和所述开关晶体管的沟道区包括低温多晶硅层。
(12).一种电致发光显示设备的制造方法，所述方法包括：
在基板上提供用于形成驱动晶体管的沟道区和开关晶体管的沟道区的半导体层；
通过光刻工艺图案化所述半导体层上的光致抗蚀剂；和
通过使用至少30％的O2气流比率的干法蚀刻工艺，图案化驱动晶体管的沟道区和开关晶体管的沟道区，以使所述驱动晶体管的沟道区的边缘和所述开关晶体管的沟道区的边缘分别具有倾斜角度。
(13).如(12)所述的制造方法，其中所述半导体层是由激光结晶化的低温多晶硅层。
(14).如(12)所述的制造方法，其中所述倾斜角度小于或等于20°。
(15).如(14)所述的制造方法，其中：
所述倾斜角度小于或等于10°；和
所述O2气流比率大于或等于50％。
(16).如(12)所述的制造方法，其中用于干法蚀刻工艺的气体混合物包括O2气体以及CF4、SF6、He、HCl和Cl2当中的至少一种气体。
(17).如(12)所述的制造方法，其中所述驱动晶体管和所述开关晶体管的沟道区的边缘的倾斜角度偏差小于或等于5°。
(18).如(17)所述的制造方法，其中使用等于或大于40％的O2气流比率干法蚀刻所述驱动晶体管和所述开关晶体管的沟道区。

Claims (14)

1.一种电致发光显示设备，包括：
基板，所述基板包括显示区和设置在所述显示区外围的非显示区；
设置在所述非显示区上的栅极驱动器；以及
设置在所述显示区上的多个像素，所述像素被配置为接收驱动信号，
所述多个像素中的每一个像素包括：
电致发光二极管；
驱动晶体管，所述驱动晶体管连接至所述电致发光二极管，并且被配置为将电流提供至所述电致发光二极管；和
设置在所述多个像素中的所述每一个像素中的至少一个开关晶体管，
其中，通过对半导体层进行图案化而形成所述驱动晶体管的沟道区和所述至少一个开关晶体管的沟道区，并且所述驱动晶体管的沟道区尺寸不同于所述至少一个开关晶体管的沟道区尺寸，和
其中，所述驱动晶体管的沟道区的边缘的倾斜角度和所述至少一个开关晶体管的沟道区的边缘的倾斜角度之间的偏差小于或等于10°。
2.如权利要求1所述的电致发光显示设备，其中，所述多个像素接收扫描信号和发光信号。
3.如权利要求2所述的电致发光显示设备，其中，所述至少一个开关晶体管被配置为接收扫描信号或发光信号。
4.如权利要求3所述的电致发光显示设备，其中，所述驱动晶体管的沟道区的边缘的倾斜角度和接收所述扫描信号的所述至少一个开关晶体管的沟道区的边缘的倾斜角度之间的偏差小于或等于10°。
5.如权利要求3所述的电致发光显示设备，其中，所述驱动晶体管的沟道区的边缘的倾斜角度和接收所述发光信号的所述至少一个开关晶体管的沟道区的边缘的倾斜角度之间的偏差小于或等于10°。
6.如权利要求1所述的电致发光显示设备，其中，在用于对所述驱动晶体管和所述至少一个开关晶体管的沟道区进行图案化的干法蚀刻工艺期间，根据O2气流比率来调整所述驱动晶体管的倾斜角度和所述至少一个开关晶体管的倾斜角度之间的偏差。
7.如权利要求1所述的电致发光显示设备，其中，所述驱动晶体管的倾斜角度和所述至少一个开关晶体管的倾斜角度之间的偏差小于或等于5°。
8.如权利要求7所述的电致发光显示设备，其中，使用等于或大于40％的O2气流比率来干法蚀刻所述驱动晶体管和所述至少一个开关晶体管的沟道区。
9.如权利要求1所述的电致发光显示设备，其中，所述驱动晶体管的倾斜角度和所述至少一个开关晶体管的倾斜角度之间的偏差小于或等于1°。
10.如权利要求9所述的电致发光显示设备，其中，使用大于或等于50％的O2气流比率来干法蚀刻所述驱动晶体管和所述至少一个开关晶体管的沟道区。
11.如权利要求1所述的电致发光显示设备，其中所述驱动晶体管的沟道区的边缘的倾斜角度和所述至少一个开关晶体管的沟道区的边缘的倾斜角度分别小于或等于20°。
12.如权利要求1所述的电致发光显示设备，其中，所述驱动晶体管的沟道区尺寸大于所述至少一个开关晶体管的沟道区尺寸。
13.如权利要求1所述的电致发光显示设备，其中，所述驱动晶体管和所述至少一个开关晶体管的沟道区包括低温多晶硅层。
14.如权利要求1所述的电致发光显示设备，其中，所述栅极驱动器被形成为面内栅极驱动器(GIP)。
CN202210440653.6A 2016-12-29 2017-06-06 电致发光显示设备 Pending CN114709236A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2016-0182953 2016-12-29
KR1020160182953A KR20180078018A (ko) 2016-12-29 2016-12-29 전계 발광 표시 장치 및 그 제조 방법
CN201710419260.6A CN108269822B (zh) 2016-12-29 2017-06-06 电致发光显示设备及其制备方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201710419260.6A Division CN108269822B (zh) 2016-12-29 2017-06-06 电致发光显示设备及其制备方法

Publications (1)

Publication Number Publication Date
CN114709236A true CN114709236A (zh) 2022-07-05

Family

ID=59313122

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710419260.6A Active CN108269822B (zh) 2016-12-29 2017-06-06 电致发光显示设备及其制备方法
CN202210440653.6A Pending CN114709236A (zh) 2016-12-29 2017-06-06 电致发光显示设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710419260.6A Active CN108269822B (zh) 2016-12-29 2017-06-06 电致发光显示设备及其制备方法

Country Status (4)

Country Link
US (1) US9991312B1 (zh)
EP (1) EP3343624B1 (zh)
KR (1) KR20180078018A (zh)
CN (2) CN108269822B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210113513A (ko) 2020-03-06 2021-09-16 삼성디스플레이 주식회사 발광 표시 장치 및 그 제조 방법
CN114155815B (zh) * 2022-01-21 2023-04-18 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522454B (en) * 2000-06-22 2003-03-01 Semiconductor Energy Lab Display device
JP5037766B2 (ja) * 2001-09-10 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2003298059A (ja) * 2002-03-29 2003-10-17 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ
US6933241B2 (en) * 2002-06-06 2005-08-23 Nec Corporation Method for forming pattern of stacked film
KR20050052029A (ko) * 2003-11-28 2005-06-02 삼성에스디아이 주식회사 박막트랜지스터
WO2007017982A1 (ja) * 2005-08-11 2007-02-15 Sharp Kabushiki Kaisha 回路基板、電子装置、及び、回路基板の製造方法
KR101324756B1 (ko) 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법
US7794617B2 (en) * 2006-03-23 2010-09-14 Tokyo Electron Limited Plasma etching method, plasma processing apparatus, control program and computer readable storage medium
US8759166B2 (en) 2009-12-14 2014-06-24 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor device
JP6226518B2 (ja) * 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
US9905589B2 (en) * 2013-12-03 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6436660B2 (ja) * 2014-07-07 2018-12-12 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法

Also Published As

Publication number Publication date
CN108269822B (zh) 2022-05-13
US9991312B1 (en) 2018-06-05
EP3343624A1 (en) 2018-07-04
CN108269822A (zh) 2018-07-10
EP3343624B1 (en) 2020-09-02
KR20180078018A (ko) 2018-07-09

Similar Documents

Publication Publication Date Title
US10672849B2 (en) Organic light emitting display device comprising multi-type thin film transistor
EP3098805B1 (en) Organic light emitting display and circuit thereof
US11855104B2 (en) Display device having power line electrically connected to electrode layers located above and below transistor
US10181480B2 (en) Thin film transistor substrate and display apparatus
JP4838571B2 (ja) 発光表示装置およびその製造方法
US9041000B2 (en) Thin film transistor array substrate having non linear active layer and organic light emitting display apparatus including the same
EP3531409A1 (en) Amoled pixel driving circuit and driving method
JP4074871B2 (ja) トランジスターとその製造方法及び発光表示装置
US9236484B2 (en) Thin film transistor, and pixel and organic light emitting display device having the same
US10826026B2 (en) Display device and manufacturing method thereof
EP3813053A1 (en) Organic light-emitting diode display
JP2007323040A (ja) 有機発光ダイオード表示素子と、その駆動方法
US10008517B2 (en) Display device having reduced parasitic capacitance and cross-talk and method of manufacturing the same
US11107391B2 (en) Light emitting display device
US20190305062A1 (en) Organic light emitting diode display device
KR20180072440A (ko) 유기발광 표시장치
US20240206256A1 (en) Display panel and display device
CN108269822B (zh) 电致发光显示设备及其制备方法
KR20180023112A (ko) 유기발광 표시장치
KR102595499B1 (ko) 유기발광 표시장치
KR20190080546A (ko) 광 센서를 포함하는 표시 장치
KR20180002154A (ko) 유기발광 표시장치 및 그의 구동 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination