CN114648947A - 扫描驱动器及其驱动方法 - Google Patents

Abstract

本发明公开一种扫描驱动器及其驱动方法，其中扫描驱动器包括多个级，多个级在一个帧的驱动时间期间响应于以第一频率供给的时钟信号输出输出信号，其中多个级在一个帧的与一个帧的驱动时间分开的保持时间期间，以低于第一频率的第二频率被供给时钟信号。

Description

扫描驱动器及其驱动方法

相关申请的交叉引用

本申请要求2020年12月17日提交的韩国专利申请第10-2020-0177881号的优先权及权益，为了所有目的通过引用将该韩国专利申请合并于此，如同在本文中充分地阐述一样。

技术领域

本发明的实施例涉及扫描驱动器及其驱动方法，并且更具体地，涉及可以恒定地维持扫描驱动器的输出电压以降低功耗的扫描驱动器及其驱动方法。

背景技术

通常，显示装置包括用于将数据信号供给到数据线的数据驱动器、用于将扫描信号供给到扫描线的扫描驱动器、用于将发射控制信号供给到发射控制线的发射驱动器以及被布置成连接到数据线、扫描线和发射控制线的像素。

为了降低显示装置的功耗，在传统的典型固定频率驱动方法中通过降低驱动频率来驱动扫描驱动器。

然而，当降低扫描驱动器的驱动频率以降低功耗时，在不输入起始脉冲的保持时间期间，输入到扫描驱动器的时钟信号以快速频率被维持。

在该背景技术部分中公开的上述信息仅用于理解本发明构思的背景，并且因此其可能包含不构成现有技术的信息。

发明内容

根据本发明的实施例和实施例的实现方式构造的装置/方法能够在帧的一部分期间降低应用于扫描驱动器的频率，以便节省包括扫描驱动器的显示装置的功耗。

实施例用于解决上述问题，并且提供一种扫描驱动器，该扫描驱动器可以降低扫描驱动器的驱动频率，以在帧的其中没有起始脉冲输入到扫描驱动器的保持时间期间，以低频率提供输入到扫描驱动器的时钟信号。

本发明构思的附加特征将在下面的描述中阐述，并且将部分地根据描述显而易见，或者可以通过本发明构思的实践来学习。

实施例提供一种扫描驱动器，包括：输入部分，基于供给到第一输入端子和第二输入端子的信号来控制第一节点的电压和第二节点的电压；第一信号处理部分，基于第一节点的电压将第二电源的电压供给到第四节点，或基于第一电源的电压通过第五节点将第二节点和第四节点电连接；第二信号处理部分，包括连接在第三节点与第六节点之间的第十四晶体管，并且第二信号处理部分连接到第一输入端子、第二输入端子和第一电源，以基于第十四晶体管的操作控制第三节点的电压；以及输出部分，将施加到第三节点的电压控制为小于或等于第一电源的电压，并且基于第三节点的电压和第四节点的电压将第一电源的电压或第二电源的电压供给到输出端子作为扫描信号。

扫描驱动器可以在多个驱动时间和保持时间期间将扫描信号供给到输出端子；驱动时间中的每个具有恒定的频率；通过使用从第二输入端子供给的第一时钟信号以及从第三输入端子供给的第二时钟信号，第一电源的电压或第二电源的电压可以被供给到输出端子；并且在保持时间中的每个内，通过使用具有与第二电源的电压相同的电压电平的第一时钟信号和第二时钟信号，第一电源的电压可以被供给到输出端子。

保持时间可以包括第一保持时间和第二保持时间；在第一保持时间内，第三节点的电压可以被维持在第一电源的电压的两倍；并且在第二保持时间内，第三节点的电压可以从第一电源的电压的两倍上升至第一电源的电压或更小。

输出部分可以包括：第九晶体管，连接在第二电源与输出端子之间，并且第九晶体管的栅电极接收第四节点的电压；以及第十晶体管，连接在输出端子与第一电源之间，并且第十晶体管的栅电极接收第三节点的电压。

输入部分可以包括：第一晶体管，连接在第一输入端子与第一节点之间，并且第一晶体管的栅电极连接到第二输入端子以接收第一时钟信号；第四晶体管，连接在第二输入端子与第二节点之间，并且第四晶体管的栅电极接收第一节点的电压；以及第五晶体管，连接在第二节点与第一电源之间，并且第五晶体管的栅电极连接到第二输入端子以接收第一时钟信号。

第一信号处理部分可以包括：第二电容器，具有连接到第五节点的一端和连接到第六晶体管的第一电极的另一端；第七晶体管，连接在第六晶体管的第一电极与第三输入端子之间，并且第七晶体管的栅电极接收第五节点的电压；第六晶体管，连接在第七晶体管的第一电极与第四节点之间，并且第六晶体管的栅电极接收从第三输入端子供给的第二时钟信号；第一电容器，具有连接到第四节点的一端和连接到第二电源的另一端；第四电容器，具有连接到第一节点的第一端和连接到第二电源的另一端；第八晶体管，连接在第四节点与第二电源之间，并且第八晶体管的栅电极接收第一节点的电压；以及第十三晶体管，连接在第一节点与第二电源之间，并且第十三晶体管的栅电极连接到复位输入端子。

第二信号处理部分可以进一步包括：第十五晶体管，连接在第一输入端子与第十六晶体管之间，并且第十五晶体管的栅电极接收从第二输入端子供给的第一时钟信号；第十六晶体管，连接在第十五晶体管与第六节点之间，并且第十六晶体管的栅电极接收第一电源的电压；第三晶体管，连接在第三输入端子与第七节点之间，并且第三晶体管的栅电极接收第六节点的电压；第三电容器，具有连接到第六节点的一端和连接到第七节点的另一端；以及第二晶体管，连接在第七节点与第二电源之间，并且第二晶体管的栅电极接收第二节点的电压。

扫描驱动器可以进一步包括稳定部分，稳定部分电连接在输入部分与输出部分之间，并且可以限制第一节点的电压降量和第二节点的电压降量。

稳定部分可以包括：第十一晶体管，连接在第二节点与第五节点之间，并且第十一晶体管的栅电极接收第一电源的电压；第十七晶体管，连接在第一节点与第十二晶体管之间，并且第十七晶体管的栅电极接收第一时钟信号；以及第十二晶体管，连接在第十七晶体管与第三节点之间，并且第十二晶体管的栅电极接收第一电源的电压。

扫描驱动器可以进一步包括具有连接到第三节点的一端和连接到第一电源的另一端的第五电容器，并且第五电容器在第二保持时间期间存储第三节点的电压。

扫描驱动器可以在多个驱动时间和保持时间期间将扫描信号供给到输出端子；驱动时间具有恒定的频率；通过使用从第二输入端子供给的第一时钟信号以及从第三输入端子供给的第二时钟信号，第一电源的电压或第二电源的电压被供给到输出端子；保持时间中的每个包括第三保持时间至第n保持时间，并且具有比驱动时间中的频率低的频率，并且通过使用从第二输入端子供给的第一时钟信号和/或从第三输入端子供给的第二时钟信号，第一电源的电压被供给到输出端子。

在第三保持时间内，第一时钟信号可以具有与第一电源的电压相同的低电平的电压电平，第二时钟信号可以具有与第二电源的电压相同的高电平的电压电平，并且第三节点的电压可以从第一电源的电压的两倍上升至第一电源的电压或更低。

在第四保持时间至第n保持时间内，第一时钟信号可以从高电平的电压电平改变为低电平的电压电平，第二时钟信号可以从低电平的电压电平改变为高电平的电压电平，并且第三节点的电压可以从第一电源的电压的两倍上升至第一电源的电压或更低。

输出部分可以包括：第九晶体管，连接在第二电源与输出端子之间，并且第九晶体管的栅电极接收第四节点的电压；以及第十晶体管，连接在输出端子与第一电源之间，并且第十晶体管的栅电极接收第三节点的电压。

输入部分可以包括：第一晶体管，连接在第一输入端子与第一节点之间，并且第一晶体管的栅电极连接到第二输入端子以接收第一时钟信号；第四晶体管，连接在第二输入端子与第二节点之间，并且第四晶体管的栅电极接收第一节点的电压；以及第五晶体管，连接在第二节点与第一电源之间，并且第五晶体管的栅电极连接到第二输入端子以接收第一时钟信号。

第一信号处理部分可以包括：第二电容器，具有连接到第五节点的一端和连接到第六晶体管的第一电极的另一端；第七晶体管，连接在第六晶体管的第一电极与第三输入端子之间，并且第七晶体管的栅电极接收第五节点的电压；第六晶体管，连接在第七晶体管的第一电极与第四节点之间，并且第六晶体管的栅电极接收从第三输入端子供给的第二时钟信号；第一电容器，具有连接到第四节点的一端和连接到第二电源的另一端；第八晶体管，连接在第四节点与第二电源之间，并且第八晶体管的栅电极接收第一节点的电压；以及第十三晶体管，连接在第一节点与第二电源之间，并且第十三晶体管的栅电极连接到复位输入端子。

第二信号处理部分可以包括：第十五晶体管，连接在第一输入端子与第十六晶体管之间，并且第十五晶体管的栅电极接收从第二输入端子供给的第一时钟信号；第十六晶体管，连接在第十五晶体管与第六节点之间，并且第十六晶体管的栅电极接收第一电源的电压；第三晶体管，连接在第三输入端子与第七节点之间，并且第三晶体管的栅电极接收第六节点的电压；第三电容器，具有连接到第六节点的一端和连接到第七节点的另一端；以及第二晶体管，连接在第七节点与第二电源之间，并且第二晶体管的栅电极接收第二节点的电压。

扫描驱动器可以进一步包括稳定部分，稳定部分电连接在输入部分与输出部分之间，并且限制第一节点的电压降量和第二节点的电压降量。

稳定部分可以包括：第十一晶体管，连接在第二节点与第五节点之间，并且第十一晶体管的栅电极接收第一电源的电压；以及第十二晶体管，连接在第一节点与第三节点之间，并且第十二晶体管的栅电极接收第一电源的电压。

扫描驱动器可以进一步包括具有连接到第三节点的一端和连接到第一电源的另一端的第五电容器，并且第五电容器可以在第三保持时间至第n保持时间期间存储第三节点的电压。

根据实施例的扫描驱动器，能够降低扫描驱动器的驱动频率，使得在没有起始脉冲被输入的保持时间期间从扫描驱动器输出具有恒定电压电平的扫描信号。

应当理解，前述概括描述和下面的具体实施方式两者都是例示性的和说明性的，并且旨在提供所要求保护的本发明的进一步说明。

附图说明

包含附图来提供本发明的进一步理解并且附图被并入本说明书中且构成本说明书的一部分，附图图示本发明的实施例并且与描述一起用来解释本发明构思。

图1图示用于解释根据本发明的原理构造的根据实施例的显示装置的示意图。

图2图示根据实施例的包括在图1的显示装置中的像素的示例的电路图。

图3图示根据实施例的用于驱动图2的像素的时序图。

图4图示根据实施例的扫描驱动器的框图。

图5图示根据实施例的从包括在显示装置中的扫描驱动器输出的扫描信号的时序图。

图6图示根据实施例的包括在图4的扫描驱动器中的级的示例的电路图。

图7图示图6的级的操作的时序图。

图8图示根据图6的实施例的级的另一示例的电路图。

图9A图示根据另一实施例的包括在图4的扫描驱动器中的级的示例的电路图。

图9B图示图9A的级的操作的时序图。

图9C图示根据图9A的实施例的级的另一示例的电路图。

具体实施方式

在下面的描述中，为了解释的目的，阐述了许多具体细节以便提供对本发明的各种示例性实施例或实现方式的透彻理解。如本文中使用的，“实施例”与“实现方式”是采用本文中公开的本发明构思中的一个或多个的装置或方法的非限制性示例的可互换词。然而，显而易见的是，可以在没有这些具体细节或具有一个或多个等同设置的情况下来实践各种实施例。在其他实例中，以框图形式示出了公知的结构和装置，以避免不必要地混淆各种实施例。此外，各种实施例可以不同，但不必是排他性的。例如，在不脱离本发明构思的情况下，一个实施例的具体形状、配置和特性可以在另一实施例中加以使用或实现。

除非另有指定，否则图示的实施例应当被理解为提供本发明构思可以在实践中被实现的一些方式的不同细节的特征。因此，除非另有指定，否则在不脱离本发明构思的情况下，各种实施例的特征、部件、模块、层、膜、面板、区域和/或方面等(下文单独或统称为“元件”)可以以其他方式组合、分离、互换和/或重新设置。

在附图中交叉影线和/或阴影的使用通常被提供用以使邻近元件之间的边界清晰。因此，除非规定，否则无论是交叉影线或阴影的存在还是不存在均不传达或者指示对特定材料、材料性质、尺寸、比例、示出元件之间的共性和/或元件的任何其他特征、属性、性质等的任何偏好或需求。此外，在附图中，为了清楚和/或描述性目的，元件的尺寸和相对尺寸可能被夸大。当实施例可以以不同方式实现时，具体的工艺顺序可以以与所描述的顺序不同地执行。例如，两个连续描述的工艺可以被基本同时地执行或者以与所描述的顺序相反的顺序来执行。此外，相同的附图标记指代相同的元件。

当元件或层被称为在另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，该元件或层可以直接在另一元件或层上、直接连接到或耦接到另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为“直接”在另一元件或层“上”、“直接连接到”或“直接耦接到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可以指使用或不使用居间元件的物理连接、电气连接和/或流体连接。为了本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z构成的组中选择的至少一个”可以被解释为仅X、仅Y、仅Z、或X、Y和Z中的两个或更多个的任意组合，诸如，例如，XYZ、XYY、YZ和ZZ。如本文所使用的，术语“和/或”包括相关联的所列项目中的一个或多个的任意和所有的组合。

尽管在本文中可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，以下所讨论的第一元件可以被称为第二元件，而不脱离本公开的教导。

为了描述性目的，在本文中可以使用诸如“下面”、“下方”、“之下”、“下”、“上方”、“上”、“之上”、“高于”、“侧”(例如，如在“侧壁”中)等空间相对术语，并且由此来描述如图中所示的一个元件与另一个(些)元件的关系。除了图中所描绘的方位之外，空间相对术语旨在涵盖设备在使用、操作和/或制造中的不同方位。例如，如果图中的设备被翻转，则被描述为在其他元件或特征“下方”或“下面”的元件随之将会被定向为在其他元件或特征“上方”。因此，例示性术语“下方”可以涵盖上方和下方两种方位。此外，设备可以被另外定向(例如，旋转90度或以其他方位)，并且因此，本文所使用的空间相对描述语应被相应地解释。

本文所使用的术语仅是用于描述特定实施例的目的，而并不旨在进行限制。除非上下文另有明确指示，否则如本文所使用的单数形式的“一”、“该(所述)”也旨在包括复数形式。此外，当在此说明书中使用时，术语“包括”和/或“包含”表明存在所陈述的特征、整体、步骤、操作、元件、部件和/或它们的组，但并不排除存在或添加一个或多个其他的特征、整体、步骤、操作、元件、部件和/或它们的组。还应注意的是，如本文所使用的，术语“基本”、“约”和其他类似的术语被用作近似的术语而不用作程度的术语，并且因此被用于包含本领域的普通技术人员公认的在测量的、计算的和/或提供的值中的固有偏差。

如本领域中的惯例，从功能块、单元和/或模块的角度描述并在附图中图示一些实施例。本领域技术人员将理解，这些块、单元和/或模块由可使用基于半导体的制造技术或其他制造技术形成的电子(或光学)电路(例如逻辑电路、分立部件、微处理器、硬布线电路、存储器元件和布线连接等)物理地实现。在块、单元和/或模块由微处理器或其他类似硬件实现的情况下，它们可以使用软件(例如，微代码)被编程和控制为执行本文讨论的各种功能，并且可以可选地由固件和/或软件驱动。还应预期每个块、单元和/或模块可以由专用硬件实现，或者被实现为执行某些功能的专用硬件和处理器(例如，一个或多个编程的微处理器和相关电路)的组合以执行其他功能。此外，一些实施例中的每个块、单元和/或模块可以被物理地分成两个或更多个交互且分立的块、单元和/或模块，而不脱离本发明构思的范围。进一步，一些实施例的块、单元和/或模块可以物理地合并为更加复杂的块、单元和/或模块，而不脱离本发明构思的范围。

除非另有定义，否则本文所使用的所有术语(包括技术和科学术语)具有与本公开是其一部分的本领域的普通技术人员通常所理解的含义相同的含义。诸如那些在常用词典中所定义的术语应被解释为具有与它们在相关领域的背景中的含义一致的含义，并且不应以理想化或过度正式的意义来解释，除非本文中明确地如此定义。

在下文中，将参考图1描述根据实施例的显示装置。

图1图示用于解释根据本发明的原理构造的根据实施例的显示装置的示意图。

显示装置1000可以包括显示部100、第一扫描驱动器200、第二扫描驱动器300、发射驱动器400、数据驱动器500和时序控制器600。

显示装置1000可以根据驱动条件以各种驱动频率(或图像刷新率、屏幕刷新率等)显示图像。在此情况下，驱动频率是数据信号被基本写入像素PX的驱动晶体管的频率。

具体地，驱动频率也被称为屏幕刷新率，并且表示在显示屏上显示图像的频率。

例如，显示装置1000可以响应于从1Hz到120Hz的各种驱动频率来显示图像。

显示部100显示图像。显示部100包括被布置成连接到数据线D、扫描线S1和S2以及发射控制线E的像素PX。在此情况下，像素PX可以接收在显示装置1000之外的第一驱动电源VDD、第二驱动电源VSS和初始化电源Vint的电压。

另外，像素PX可以对应于像素电路结构而连接到第一扫描线S1、第二扫描线S2和发射控制线E中的一条或多条。

时序控制器600可以从诸如外部图形装置的图像源接收输入控制信号和输入图像信号。

具体地，时序控制器600可以基于输入图像信号根据显示部100的操作条件产生图像数据RGB，以将图像数据RGB提供到数据驱动器500。

另外，时序控制器600可以基于输入控制信号产生用于控制第一扫描驱动器200的驱动时序的第一驱动控制信号SCS1，以将第一驱动控制信号SCS1提供到第一扫描驱动器200。

另外，时序控制器600可以基于输入控制信号将用于控制第二扫描驱动器300的驱动时序的第二驱动控制信号SCS2提供到第二扫描驱动器300。

另外，时序控制器600可以基于输入控制信号产生用于控制发射驱动器400的驱动时序的第三驱动控制信号ECS，以将第三驱动控制信号ECS提供到发射驱动器400。

另外，时序控制器600可以基于输入控制信号产生用于控制数据驱动器500的驱动时序的第四驱动控制信号DCS，以将第四驱动控制信号DCS提供到数据驱动器500。

第一扫描驱动器200可以从时序控制器600接收第一驱动控制信号SCS1。另外，第一扫描驱动器200可以响应于第一驱动控制信号SCS1将扫描信号供给到第一扫描线S1。

第二扫描驱动器300可以从时序控制器600接收第二驱动控制信号SCS2。另外，第二扫描驱动器300可以响应于第二驱动控制信号SCS2将扫描信号供给到第二扫描线S2。

发射驱动器400可以从时序控制器600接收第三驱动控制信号ECS。另外，发射驱动器400可以响应于第三驱动控制信号ECS将发射控制信号供给到发射控制线E。

数据驱动器500可以从时序控制器600接收第四驱动控制信号DCS。另外，数据驱动器500可以响应于第四驱动控制信号DCS将图像数据RGB转换为模拟数据信号(数据电压)，并将该数据信号供给到数据线D。

在下文中，将参考图2描述根据实施例的包括在显示装置中的像素的电路图。

图2图示根据实施例的包括在图1的显示装置中的像素的示例的电路图。

在图2中，为了更好地理解和易于描述，图示了布置在第i水平线(或第i像素行)并且连接到第j数据线Dj的像素PXij(其中，i和j是大于或等于1的整数值)。

参考图2，像素PXij可以包括发光元件LD、第一像素晶体管M1至第七像素晶体管M7以及存储电容器Cst。

发光元件LD的第一电极连接到第四像素节点PN4，并且发光元件LD的第二电极连接到第二驱动电源VSS。在此情况下，发光元件LD发射具有与从第一像素晶体管M1供给的电流的量相对应的预定亮度的光。

在该实施例中，发光元件LD可以是包括有机发光层的有机发光二极管(OLED)。可替代地，发光元件LD可以是由无机材料制成的无机发光元件。另外，发光元件LD可以是由无机材料和有机材料复合地制成的发光元件。可替代地，发光元件LD可以具有其中多个无机发光元件并联和/或串联连接在第二驱动电源VSS与第四像素节点PN4之间的形式。

第一像素晶体管M1连接在第一像素节点PN1与第三像素节点PN3之间。在此情况下，第一像素晶体管M1的栅电极连接到第二像素节点PN2。

第一像素晶体管M1可以响应于第二像素节点PN2的电压，控制从第一驱动电源VDD经由发光元件LD流到第二驱动电源VSS的电流的量。在此情况下，第一驱动电源VDD可以被设置为比第二驱动电源VSS的电压高的电压。

第二像素晶体管M2连接在数据线Dj与第一像素节点PN1之间。另外，第二像素晶体管M2的栅电极连接到第i第一扫描线S1i。

具体地，第二像素晶体管M2在第一扫描信号被供给到第i第一扫描线S1i时被导通，以将数据线Dj和第一像素节点PN1电连接。

第三像素晶体管M3连接在第三像素节点PN3与第二像素节点PN2之间。另外，第三像素晶体管M3的栅电极连接到第i第二扫描线S2i。

具体地，第三像素晶体管M3在第二扫描信号被供给到第i第二扫描线S2i时被导通。在此情况下，第三像素晶体管M3被导通，使得第一像素晶体管M1被二极管连接。

第四像素晶体管M4连接在第二像素节点PN2与第一初始化电源Vint1之间。

具体地，第四像素晶体管M4的栅电极连接到第i-1第二扫描线S2i-1，并且第四像素晶体管M4在第二扫描信号被供给到第i-1第二扫描线S2i-1时被导通，以将第一初始化电源Vint1的电压供给到第二像素节点PN2。在此情况下，第一初始化电源Vint1的电压被设置为比供给到数据线Dj的数据信号的电压低的电压。

因此，第一像素晶体管M1的栅电压(即，第二像素节点PN2的电压)通过第四像素晶体管M4的导通被初始化为第一初始化电源Vint1的电压。

第五像素晶体管M5连接在第一驱动电源VDD与第一像素节点PN1之间。另外，第五像素晶体管M5的栅电极连接到第i发射控制线Ei。

第六像素晶体管M6连接在第三像素节点PN3与发光元件LD的第一电极(即，第四像素节点PN4)之间。另外，第六像素晶体管M6的栅电极连接到第i发射控制线Ei。

具体地，第五像素晶体管M5和第六像素晶体管M6可以在发射控制信号被供给到第i发射控制线Ei时被截止，并且在其他情况下被导通。

第七像素晶体管M7连接在发光元件LD的第一电极(即，第四像素节点PN4)与第二初始化电源Vint2之间。另外，第七像素晶体管M7的栅电极连接到第i第一扫描线S1i。

具体地，当第一扫描信号被供给到第i第一扫描线S1i时，第七像素晶体管M7被导通，以将第二初始化电源Vint2的电压供给到发光元件LD的第一电极。

然而，这仅仅是示例，并且第七像素晶体管M7的栅电极可以连接到第i-1第一扫描线或第i+1第一扫描线。

存储电容器Cst连接在第一驱动电源VDD与第二像素节点PN2之间。在此情况下，存储电容器Cst可以存储施加到第二像素节点PN2的电压。

同时，第一像素晶体管M1、第二像素晶体管M2、第五像素晶体管M5、第六像素晶体管M6和第七像素晶体管M7可以被形成为多晶硅半导体晶体管。

例如，第一像素晶体管M1、第二像素晶体管M2、第五像素晶体管M5、第六像素晶体管M6和第七像素晶体管M7可以包括通过低温多晶硅(LTPS)工艺形成的多晶硅半导体层作为有源层(沟道)。另外，第一像素晶体管M1、第二像素晶体管M2、第五像素晶体管M5、第六像素晶体管M6和第七像素晶体管M7可以是P型晶体管。

因此，使第一像素晶体管M1、第二像素晶体管M2、第五像素晶体管M5、第六像素晶体管M6和第七像素晶体管M7导通的栅导通电压可以是低电平(或逻辑低电平或低电压电平)。

由于多晶硅半导体晶体管具有快速响应速度的优点，因此其可以应用于需要快速开关的开关元件。

第三像素晶体管M3和第四像素晶体管M4可以被形成为氧化物半导体晶体管。例如，第三像素晶体管M3和第四像素晶体管M4可以是N型氧化物半导体晶体管，并且可以包括氧化物半导体层作为有源层。因此，使第三像素晶体管M3和第四像素晶体管M4导通的栅导通电压可以是高电平(或逻辑高电平或高电压电平)。

氧化物半导体晶体管可以在低温下被处理，并且具有比多晶硅半导体晶体管的电荷迁移率低的电荷迁移率。即，氧化物半导体晶体管具有优良的截止电流特性。因此，当第三像素晶体管M3和第四像素晶体管M4被形成为氧化物半导体晶体管时，来自第二像素节点PN2和/或第三像素节点PN3的泄漏电流可以被最小化，从而提高显示质量。

另外，第二扫描线S2i-1和S2i中的每条可以共同连接到除第i水平线之外的两条或更多条水平线。因此，布置在多条水平线上的像素的第一像素晶体管M1的栅电压的初始化操作和/或阈值电压补偿操作可以同时被执行。

在下文中，将参考图3描述根据实施例的用于驱动图2的像素的时序图。

图3图示根据实施例的用于驱动图2的像素的时序图。

参考图1至图3，像素PXij可以在非发射时段NEP中接收用于显示图像的信号，并且在发射时段EP中基于接收到的信号发光。

参考图3，供给到分别连接到是N型晶体管的第三像素晶体管M3和第四像素晶体管M4的第i第二扫描线S2i和第i-1第二扫描线S2i-1的第二扫描信号的栅导通电压是高电平。

供给到连接到是P型晶体管的第二晶体管M2和第七晶体管M7的第i第一扫描线S1i的第一扫描信号的栅导通电压是低电平。

另外，供给到连接到是P型晶体管的第五像素晶体管M5和第六像素晶体管M6的第i发射控制线Ei的发射控制信号的栅导通电压是低电平。

首先，在非发射时段NEP期间，高电平的发射控制信号被供给到第i发射控制线Ei。在此情况下，第五像素晶体管M5和第六像素晶体管M6被截止。当第五像素晶体管M5和第六像素晶体管M6被截止时，像素PXij被设置为非发射状态。

同时，第二扫描信号被供给到第i-1第二扫描线S2i-1。当第二扫描信号被供给到第i-1第二扫描线S2i-1时，第四像素晶体管M4被导通。另外，当第四像素晶体管M4被导通时，第一初始化电源Vint1的电压被供给到第二像素节点PN2。

其后，第一扫描信号和第二扫描信号分别被供给到第i第一扫描线S1i和第i第二扫描线S2i。

具体地，当第二扫描信号被供给到第i第二扫描线S2i时，第三像素晶体管M3被导通。在此情况下，当第三像素晶体管M3被导通时，第一像素晶体管M1被二极管连接，并且第一像素晶体管M1的阈值电压可以被补偿。

当第一扫描信号被供给到第i第一扫描线S1i时，第二像素晶体管M2被导通。在此情况下，当第二像素晶体管M2被导通时，来自数据线Dj的数据信号被供给到第一像素节点PN1。

具体地，由于第二像素节点PN2以比数据信号的电压低的第一初始化电源Vint1的电压被初始化，因此第一像素晶体管M1被导通。

在此情况下，当第一像素晶体管M1被导通时，供给到第一像素节点PN1的数据信号经由二极管连接的第一像素晶体管M1被供给到第二像素节点PN2。于是，与数据信号以及第一像素晶体管M1的阈值电压相对应的电压被施加到第二像素节点PN2。在此情况下，存储电容器Cst可以存储第二像素节点PN2的电压。

另外，当第一扫描信号被供给到第i第一扫描线S1i时，第七像素晶体管M7被导通。在此情况下，当第七像素晶体管M7被导通时，第二初始化电源Vint2的电压被供给到发光元件LD的第一电极(即，第四像素节点PN4)。因此，残留在发光元件LD的寄生电容器中的残余电压可以被放电。

其后，停止将发射控制信号供给到第i发射控制线Ei。当停止将发射控制信号供给到第i发射控制线Ei时，第五像素晶体管M5和第六像素晶体管M6被导通。

在此情况下，第一像素晶体管M1可以响应于第二像素节点PN2的电压而控制流到发光元件LD的驱动电流。因此，发光元件LD可以发射具有与驱动电流的量相对应的亮度的光。

在下文中，将参考图4描述根据实施例的扫描驱动器。

图4图示根据实施例的扫描驱动器的框图。

参考图1和图4，扫描驱动器10可以包括多个级ST1至ST4。

具体地，多个级ST1至ST4可以连接到预定输出线G1至G4中的各条，并且可以对应于时钟信号CLK1和CLK2输出输出信号。在此情况下，级ST1至ST4可以用基本相同的电路来实现。

在此情况下，扫描驱动器10可以配置参考图1描述的发射驱动器400和/或第二扫描驱动器300。例如，输出线G1至G4可以被理解为发射控制线(图1中的E)或第二扫描线(图1中的S2)。

根据实施例，第一级ST1至第四级ST4可以分别连接到输出线G1至G4中的至少一条。

具体地，第一级ST1可以连接到第一输出线G1，以将输出信号(例如，第二扫描信号或发射控制信号)供给到第一输出线G1。然而，这仅仅是示例，并且输出线G1至G4与水平线之间的连接关系可以根据显示装置1000的像素结构和驱动方法进行各种设置。

例如，连接到第一级ST1的第一输出线G1可以共同连接到多条水平线(或像素行)。

级ST1至ST4中的每个可以被提供有第一输入端子101、第二输入端子102、第三输入端子103和输出端子104。

具体地，第一输入端子101可以接收先前级的输出信号(例如，发射控制信号或第二扫描信号)或起始脉冲SSP(例如，发射控制起始脉冲或第二扫描起始脉冲)。

例如，第一级ST1的第一输入端子101可以接收起始脉冲SSP，并且第二级ST2的第一输入端子101可以接收从第一级ST1输出的输出信号。

另外，第k级(k为大于或等于1的整数值)的第二输入端子102可以接收第一时钟信号CLK1，并且第k级的第三输入端子103可以接收第二时钟信号CLK2。

另外，第k+1级的第二输入端子102可以接收第二时钟信号CLK2，并且第k+1级的第三输入端子103可以接收第一时钟信号CLK1。

第一时钟信号CLK1和第二时钟信号CLK2具有相同的周期，并且它们的相位彼此不重叠。

具体地，第二时钟信号CLK2可以被设置为从第一时钟信号CLK1偏移大约半个周期的信号。

另外，级ST1至ST4被供给有第一电源VGL的电压和第二电源VGH的电压。在此情况下，第一电源VGL的电压和第二电源VGH的电压可以具有DC电压电平。另外，第二电源VGH的电压可以被设置得比第一电源VGL的电压大。

这里，第一电源VGL的电压可以被设置为栅截止电压，并且第二电源VGH的电压可以被设置为栅导通电压。

具体地，当像素PX由N沟道金属氧化物半导体(NMOS)晶体管配置时，第一电源VGL的电压与低电平相对应，并且第二电源VGH的电压可以与高电平相对应。

然而，这仅仅是示例，并且第一电源VGL和第二电源VGH并不限于此。例如，第一电源VGL的电压和第二电源VGH的电压可以根据晶体管的类型和显示装置的使用环境等来设置。

在下文中，将参考图5描述根据实施例的从包括在显示装置中的扫描驱动器输出的扫描信号。

图5图示根据实施例的从包括在显示装置中的扫描驱动器输出的扫描信号的时序图。

参考图1、图3和图4，扫描驱动器10可以是第二扫描驱动器300。第一级ST1至第四级ST4可以顺序地输出第二扫描信号。

参考图5，在一个帧(1帧)周期内，起始脉冲SSP可以与第一时钟信号CLK1和第二时钟信号CLK2的多个栅导通时段和多个栅截止时段重叠。

在此情况下，第一级ST1可以基于起始脉冲SSP以及第一时钟信号CLK1和第二时钟信号CLK2将第二扫描信号输出到第一第二扫描线S2_1。

另外，第二级ST2可以将其中输出到第一第二扫描线S2_1的第二扫描信号被偏移预定水平时段的第二扫描信号输出到第二第二扫描线S2_2。

类似地，第三级ST3和第四级ST4可以基于第一时钟信号CLK1和第二时钟信号CLK2以预定间隔分别向第三第二扫描线S2_3和第四第二扫描线S2_4顺序地输出第二扫描信号。

在下文中，将参考图6描述根据实施例的包括在图4的扫描驱动器中的级的示例的电路图。

图6图示根据实施例的包括在图4的扫描驱动器中的级的示例的电路图。

参考图4和图6，第i级STi(其中i为大于或等于1的整数值)可以包括输入部分11、输出部分12、第一信号处理部分13、第二信号处理部分14和稳定部分15。

如图6中所示，将主要描述其中第一时钟信号CLK1被供给到第二输入端子102并且第二时钟信号CLK2被供给到第三输入端子103的第i级STi(例如，奇数级)。

然而，这仅仅是示例，并且在第i+1级(例如，偶数级)中，第二时钟信号CLK2可以被供给到第二输入端子102，并且第一时钟信号CLK1可以被供给到第三输入端子103。

在实施例中，起始脉冲SSP可以被供给到第i级STi的第一输入端子101，并且先前输出线Gi-1的输出信号可以被供给到其余级的第一输入端子101。

在下文中，第i级STi被称为级STi，并且将对其进行描述。

输入部分11可以响应于供给到第一输入端子101和第二输入端子102的信号，来控制第一节点N1的电压和第二节点N2的电压。

具体地，输入部分11可以包括第一晶体管T1、第四晶体管T4和第五晶体管T5。

第一晶体管T1可以连接在第一输入端子101与第一节点N1之间。另外，第一晶体管T1的栅电极可以连接到第二输入端子102。

具体地，当输入到第二输入端子102的第一时钟信号CLK1具有栅导通电压(低电平)时，第一晶体管T1可以处于栅导通状态，以将第一输入端子101和第一节点N1电连接。

第四晶体管T4可以连接在第二输入端子102与第二节点N2之间。在此情况下，第四晶体管T4的栅电极可以电连接到第一节点N1。

具体地，第四晶体管T4可以基于第一节点N1的电压而被导通或截止。

在实施例中，第四晶体管T4可以包括串联连接的多个子晶体管。子晶体管中的每个可以包括共同连接到第一节点N1的栅电极。这被称为双栅结构。

因此，由于第四晶体管T4而引起的电流泄漏可以被最小化。然而，这仅仅是示例，并且除第四晶体管T4之外的其余晶体管中的至少一个可以具有双栅结构。

第五晶体管T5可以连接在第一电源VGL与第二节点N2之间。另外，第五晶体管T5的栅电极可以连接到第二输入端子102。

具体地，当第一时钟信号CLK1被供给到第二输入端子102时，第五晶体管T5被导通，以将第一电源VGL的电压供给到第二节点N2。

输出部分12可以基于第三节点N3的电压和第四节点N4的电压，将第一电源VGL的电压或第二电源VGH的电压供给到输出端子104。

具体地，第一电源VGL的电压可以与供给到第i输出线Gi的输出信号的低电平相对应，并且第二电源VGH的电压可以与供给到第i输出线Gi的输出信号的高电平相对应。

另外，输出部分12可以包括第九晶体管T9和第十晶体管T10。

第十晶体管T10可以连接在第一电源VGL与输出端子104之间。另外，第十晶体管T10的栅电极可以连接到第三节点N3。

具体地，第十晶体管T10可以响应于第三节点N3的电压而被导通或截止。在此情况下，当第十晶体管T10被导通时，供给到输出端子104的输出信号可以具有是低电平的第一电源VGL的电压。

第九晶体管T9可以连接在第二电源VGH与输出端子104之间。另外，第九晶体管T9的栅电极可以连接到第四节点N4。

具体地，第九晶体管T9可以响应于第四节点N4的电压而被导通或截止。在此情况下，当第九晶体管T9被导通时，供给到输出端子104的输出信号可以具有高电平的第二电源VGH的电压。

第一信号处理部分13可以包括第六晶体管T6、第七晶体管T7、第八晶体管T8、第十三晶体管T13、第一电容器C1、第二电容器C2和第四电容器C4。

第一信号处理部分13可以控制第四节点N4的电压。具体地，第一信号处理部分13可以基于第一节点N1的电压将第二电源VGH的电压供给到第四节点N4，或者可以基于供给到第三输入端子103的第二时钟信号CLK2响应于第二节点N2的电压来控制第四节点N4的电压。

例如，当第二节点N2的电压具有低电平时，第一信号处理部分13允许第四节点N4的电压具有栅导通电压(低电平)，使得第九晶体管T9可以被导通。

第二电容器C2的一端可以连接到第五节点N5，并且第二电容器C2的另一端可以连接在第六晶体管T6与第七晶体管T7之间。

第六晶体管T6可以连接在第二电容器C2的另一端与第四节点N4之间。另外，第六晶体管T6的栅电极可以连接到第三输入端子103。

具体地，第六晶体管T6可以响应于供给到第三输入端子103的第二时钟信号CLK2的栅导通电压(低电平)而被导通。

第七晶体管T7可以连接在第二电容器C2的另一端与第三输入端子103之间。另外，第七晶体管T7的栅电极可以连接到第五节点N5。

具体地，第七晶体管T7可以响应于第五节点N5的电压而被导通或截止。

第八晶体管T8可以连接在第二电源VGH与第四节点N4之间。另外，第八晶体管T8的栅电极可以连接到第一节点N1。

具体地，第八晶体管T8可以响应于第一节点N1的电压而被导通或截止。

第十三晶体管T13可以连接在第二电源VGH与第一节点N1之间。另外，第十三晶体管T13的栅电极可以连接到复位输入端子105。第十三晶体管T13在复位信号RST被输入到复位输入端子105时被导通，以将第二电源VGH的电压供给到第一节点N1。

在实施例中，复位信号RST是全局信号，并且复位信号RST可以被共同施加到级ST1至ST4。

在复位信号RST被供给到扫描驱动器10的初始化时段期间，高电平输出信号可以被同时输出到输出线G1至G4。另外，低电平的第一时钟信号CLK1和第二时钟信号CLK2可以被供给。

第一电容器C1可以连接在第二电源VGH与第四节点N4之间。在此情况下，第一电容器C1可以充入施加到第四节点N4的电压，并且稳定地维持第四节点N4的电压。

第四电容器C4可以连接在第二电源VGH与第一节点N1之间。在此情况下，第四电容器C4可以充入施加到第一节点N1的电压，并且稳定地维持第一节点N1的电压。

第二信号处理部分14可以包括第二晶体管T2、第三晶体管T3、第十四晶体管T14、第十五晶体管T15、第十六晶体管T16和第三电容器C3。

第十四晶体管T14可以连接在第六节点N6与第三节点N3之间。另外，第十四晶体管T14的栅电极可以连接到第六节点N6。

具体地，第十四晶体管T14可以具有在从第三节点N3到第六节点N6的方向上连接的二极管结构。因此，没有电流从第六节点N6流到第三节点N3。

在此情况下，第十四晶体管T14可以响应于第六节点N6的电压而被导通或截止。

第十五晶体管T15可以连接在第一输入端子101与第十六晶体管T16之间。另外，第十五晶体管T15的栅电极可以连接到第二输入端子102。

在此情况下，当第一时钟信号CLK1被供给到第二输入端子102时，第十五晶体管T15可以被导通，以将从第一输入端子101供给的信号提供到第十六晶体管T16。

第十六晶体管T16连接在第十五晶体管T15与第六节点N6之间。另外，第十六晶体管T16的栅电极可以连接到第一电源VGL。在此情况下，由于第一电源VGL处于低电平(L)，因此第十六晶体管T16总是处于栅导通状态。

因此，当低电平(L)的第一时钟信号CLK1从第二输入端子102被供给时，第十五晶体管T15可以被导通，以将从第一输入端子101供给的信号提供到第六节点N6。

第三晶体管T3可以连接在第三输入端子103与第七节点N7之间。另外，第三晶体管T3的栅电极可以连接到第六节点N6。

因此，第三晶体管T3可以响应于第六节点N6的电压而被导通或截止。

第三电容器C3可以连接在第六节点N6与第七节点N7之间。在此情况下，通过第三电容器C3的耦合，第六节点N6的电压电平可以根据第七节点N7的电压变化而在预定范围内摆动。即，第六节点N6的电压可以依赖于第二时钟信号CLK2的电压电平的变化。

第二晶体管T2可以连接在第七节点N7与第二电源VGH之间。另外，第二晶体管T2的栅电极可以连接到第二节点N2。

因此，第二晶体管T2可以响应于第二节点N2的电压而被导通或截止。

稳定部分15可以将输入部分11和输出部分12电连接。此外，稳定部分15可以限制第一节点N1的电压降的量和第二节点N2的电压降的量。

具体地，当第三节点N3的电压降的量大时，稳定部分15用作电阻器，使得可以在第一节点N1与第三节点N3之间分压。

因此，即使第三节点N3的电压变化大，也可以防止第一晶体管T1的漏源电压突然增加，并且可以保护连接到第一节点N1的第一晶体管T1。

另外，当第五节点N5的电压由于第二电容器C2的耦合而显著下降时，稳定部分15可以用作电阻器。因此，能够保护连接到第二节点N2的第二晶体管T2、第四晶体管T4和第五晶体管T5。

具体地，稳定部分15可以包括第十一晶体管T11、第十二晶体管T12和第十七晶体管T17。

第十二晶体管T12可以连接在第三节点N3与第十七晶体管T17之间。另外，第十二晶体管T12的栅电极可以连接到第一电源VGL。因此，第十二晶体管T12可以通过第一电源VGL维持导通状态。

具体地，当第三节点N3的电压降低到低于第一电源VGL的电压的值时，第十二晶体管T12可以分压，并且第一节点N1的电压可以被稳定地维持。

例如，第一节点N1的电压不会降低到低于第一电源VGL的电压。因此，可以减轻可能被施加到第一晶体管T1的偏置应力。

第十七晶体管T17可以连接在第一节点N1与第十二晶体管T12之间。另外，第十七晶体管T17的栅电极可以连接到第二输入端子102。因此，第十七晶体管T17可以通过输入到第二输入端子102的低电平(L)状态的第一时钟信号CLK1而具有栅导通状态。

第十一晶体管T11可以连接在第二节点N2与第五节点N5之间。另外，第十一晶体管T11的栅电极可以连接到第一电源VGL。因此，第十一晶体管T11可以始终维持栅导通状态。

具体地，当第五节点N5的电压通过第二电容器C2的耦合而降低到低于第一电源VGL的电压的值时，第十一晶体管T11用作电阻器，使得第二节点N2的电压可以被稳定地维持。

例如，第二节点N2的电压不会降低到低于第一电源VGL的电压。因此，可以减小可能被施加到第四晶体管T4和第五晶体管T5的偏置应力。

在下文中，将参考图7描述根据实施例的图6的级的操作。

图7图示图6的级的操作的时序图。

参考图1、图6和图7，第一时钟信号CLK1和第二时钟信号CLK2以不同的时序被供给。

具体地，第二时钟信号CLK2被设置为从第一时钟信号CLK1偏移周期(例如，1个水平周期)的一半的信号。

起始脉冲SSP的高电平(H)可以与第二电源VGH的电压相对应，并且起始脉冲SSP的低电平(L)可以与第一电源VGL的电压相对应。

具体地，第一电源VGL的电压可以是大约-8V，并且第二电源VGH的电压可以是大约10V。然而，这是说明性的，并且本实施例和其他实施例的起始脉冲SSP不限于此。

另外，图7假设通过减小图1的第二扫描驱动器300的频率来对其进行驱动的情况。在此情况下，一个帧周期(1帧)被划分为驱动时间和保持时间。

扫描驱动器10在一个帧周期的驱动时间期间通过使用级ST1至ST4来供给输出信号，并且在一个帧周期的保持时间期间不通过使用级ST1至ST4来供给输出信号。

为了这个目的，在参考图7描述的实施例中，时钟信号CLK1和CLK2在驱动时间期间可以以第一频率被供给，使得输出信号可以被稳定地输出，并且时钟信号CLK1和CLK2在保持时间期间可以以低于第一频率的第二频率被供给，使得功耗可以降低。

例如，在驱动时间期间，第一时钟信号CKL1和第二时钟信号CLK2可以被重复地改变为高电平(H)的电压(第二电源VGH的电压，下文被称为电压VGH)或低电平(L)的电压(第一电源VGL的电压，下文被称为电压VGL)，并且在保持时间期间，第一时钟信号CKL1和第二时钟信号CLK2可以被维持在高电平(H)(VGH)。

第三节点N3的低电平(L)(VGL+|Vth|)可以与通过将第十二晶体管T12的阈值电压的绝对值和第一电源VGL的电压相加而获得的值相近。然而，由于第十二晶体管T12的阈值电压(|Vth|)与第一电源VGL的电压相比非常小，因此将假设并描述第三节点N3的低电平(L)(VGL+|Vth|)、第四节点N4的低电平(L)(VGL)、第一电源VGL的电压、起始脉冲SSP的低电平(L)(VGL)和作为输出信号的输出电压Out的低电平(L)(VGL)基本相同或相近。

另外，第三节点N3的2-低电平(2L)(2VGL+|Vth|)可以是与通过将第十二晶体管T12的阈值电压的绝对值和2×VGL相加而获得的值相近的电压电平。在此情况下，由于第十二晶体管T12的阈值电压(|Vth|)与2-低电平(2L)的电压相比非常小，因此将假设并描述2-低电平(2L)是2×VGL。

在第一时间点t1处，起始脉冲SSP可以从低电平(L)改变为高电平(H)，并且可以被供给到第一输入端子101。

另外，第一时钟信号CLK1可以从高电平(H)改变为低电平(L)，并且可以以低电平(L)被供给到第二输入端子102。

另外，第二时钟信号CLK2可以从低电平(L)改变为高电平(H)，并且可以以高电平(H)被供给到第三输入端子103。

在此情况下，由于被供给到第二输入端子102的低电平(L)的第一时钟信号CLK1，第一晶体管T1处于栅导通状态。因此，由于高电平(H)的起始脉冲SSP通过第一晶体管T1被施加到第一节点N1，因此作为高电平(H)的起始脉冲SSP的电压VGH被施加到第一节点N1。

另外，由于供给到第二输入端子102的处于低电平(L)的第一时钟信号CLK1，第十五晶体管T15处于栅导通状态。因此，高电平(H)的起始脉冲SSP通过第十五晶体管T15和第十六晶体管T16被施加到第六节点N6。在此情况下，第三晶体管T3通过第六节点N6的电压被截止。

另外，第五晶体管T5和第十七晶体管T17通过供给到第二输入端子102的低电平(L)的第一时钟信号CLK1被导通。

当第五晶体管T5被导通时，电压VGL被供给到第二节点N2。在此情况下，由于第十一晶体管T11被设置为导通状态，因此第五节点N5被设置为电压VGL。当第五节点N5被设置为电压VGL时，第七晶体管T7被导通。在此情况下，第六晶体管T6通过供给到第三输入端子103的高电平的第二时钟信号CLK2被截止，并且第四节点N4的电压不被第二节点N2(即，第五节点N5)的电压改变。

当第十七晶体管T17被导通时，第一节点N1的电压(即，高电平(H)的起始脉冲SSP的电压)经由第十七晶体管T17和第十二晶体管T12被供给到第三节点N3。

结果，第三节点N3由于具有高电平(H)的起始脉冲SSP而被施加有电压VGH。

另外，因为电压VGH由于具有高电平(H)的起始脉冲SSP而被施加到第三节点N3，因此第十晶体管T10被截止。

在第二时间点t2处，起始脉冲SSP可以以高电平(H)被供给到第一输入端子101。

另外，第一时钟信号CLK1可以以高电平(H)被供给到第二输入端子102。另外，第二时钟信号CLK2可以以低电平(L)被供给到第三输入端子103。

在此情况下，由于供给到第三输入端子103的低电平(L)的第二时钟信号CLK2，第六晶体管T6处于栅导通状态。

在此情况下，第二电容器C2根据第一时间点t1的电压存储与导通相对应的电压，并且因此，第七晶体管T7维持导通状态。因此，当第六晶体管T6被导通时，第二时钟信号CLK2的低电平的电压被供给到第四节点N4。

因此，由于低电平(L)的电压VGL被施加到第四节点N4，因此第九晶体管T9被改变为导通状态。

因此，第二电源VGH的电压被输出到输出端子104。即，在第二时间点t2处，高电平(H)的输出信号被输出到输出端子104。

在第三时间点t3处，起始脉冲SSP可以从高电平(H)改变为低电平(L)，并且可以以低电平(L)被供给到第一输入端子101。

另外，第一时钟信号CLK1可以以低电平(L)被供给到第二输入端子102。另外，第二时钟信号CLK2可以从低电平(L)改变为高电平(H)，并且可以以高电平(H)被供给到第三输入端子103。

在此情况下，施加到第二输入端子102的第一时钟信号CLK1是低电平(L)的电压VGL，因此第一晶体管T1被导通。因此，由于低电平(L)的起始脉冲SSP通过第一晶体管T1被施加到第一节点N1，因此低电平(L)的电压VGL被施加到第一节点N1。

另外，第十五晶体管T15、第五晶体管T5和第十七晶体管T17通过低电平(L)的第一时钟信号CLK1被导通。

另外，当第十七晶体管T17被导通时，施加到第一节点N1的电压VGL经由第十二晶体管T12被供给到第三节点N3。当电压VGL被供给到第三节点N3时，第十晶体管T10被导通，使得电压VGL被供给到输出端子104。

另外，当电压VGL被施加到第一节点N1时，第八晶体管T8被导通。当第八晶体管T8被导通时，电压VGH被供给到第四节点N4，并且因此第九晶体管T9被截止。

当第十五晶体管T15被导通时，电压VGL经由第十五晶体管T15和第十六晶体管T16被供给到第六节点N6。当电压VGL被供给到第六节点N6时，第十四晶体管T14被设置为导通状态，并且因此，是低电平(L)的起始脉冲SSP的电压VGL被施加到第三节点N3。

因此，第十晶体管T10被导通，并且具有第一电源VGL的电压的输出信号被输出到输出端子104。

在本文中描述的实施例中，由于通过使用第十四晶体管T14以及第十七晶体管T17，第三节点N3的电压被降低到电压VGL，因此电压VGL可以在短时间内被施加到第三节点N3。

在第四时间点t4处，起始脉冲SSP可以以低电平(L)被供给到第一输入端子101。

另外，第一时钟信号CLK1可以以高电平(H)被供给到第二输入端子102。另外，第二时钟信号CLK2可以从高电平(H)改变为低电平(L)，并且可以以低电平(L)被供给到第三输入端子103。

当高电平(H)的第一时钟信号CLK1被输入到第二输入端子102时，晶体管T15、T1、T5和T17被设置为截止状态。

当低电平(L)的第二时钟信号CLK2被供给到第三输入端子103时，第三晶体管T3通过在先前时段中被施加到第六节点N6的低电平的电压而维持导通状态。即，第三晶体管T3通过在第三电容器C3中充入的电压而维持导通状态。因此，输入到第三输入端子103的第二时钟信号CLK2通过第三晶体管T3被施加到第七节点N7。

在此情况下，通过第三电容器C3的耦合，第六节点N6的电压可以下降到2-低电平(2L)。

另外，由于第十四晶体管T14在正向方向上连接，因此第三节点N3的电压可以下降到与第六节点N6的电压相近的2-低电平(2L)。

在此情况下，通过第十四晶体管T14，第三节点N3的电压和第六节点N6的电压可以具有与第十四晶体管T14的阈值电压一样大的电压差，但这可以被忽略。

结果，第三节点N3处于2-低电平(2L)的状态，使得第十晶体管T10被完全导通。

因此，第一电源VGL的电压通过第十晶体管T10输出到输出端子104。

实际上，级STi在驱动时间期间在重复上述过程的同时将输出信号输出到输出端子104。

在下文中，从第五时间点t5至第七时间点T7的时段被称为保持时间。另外，从第五时间点t5至第六时间点t6的时段被称为第一保持时间，并且从第六时间点t6至第七时间点t7的时段被称为第二保持时间。

在此情况下，保持时间是不输出输出信号并且第一时钟信号CKL1和第二时钟信号CLK2可以不重复地改变为高电平(H)(VGH)的电压或低电平(L)(VGL)的电压而可以被维持在高电平(H)(VGH)的电压的时段。

在保持时间内，起始脉冲SSP可以以低电平(L)(VGL)被供给到第一输入端子101，并且第一时钟信号CLK1可以以高电平(H)被供给到第二输入端子102。另外，第二时钟信号CLK2可以以高电平(H)被供给到第三输入端子103。

在第一保持时间t5至t6内，第六节点N6维持与驱动时间相对应的电压VGL(例如，VGL+|Vth|)。

在此情况下，由于第十四晶体管T14在从第三节点N3到第六节点N6的方向上被二极管连接，因此电流不从第六节点N6流到第三节点N3。因此，第三节点N3的电压被维持在具有2-低电平(2L)的电压2VGL。

另外，由于第十七晶体管T17在第一保持时间t5至t6期间被截止，因此能够防止第三节点N3的电压由于第一节点N1的电压而上升。即，第三节点N3的电压被维持在具有2-低电平(2L)的电压2VGL，并且因此，第十晶体管T10稳定地维持导通状态。

在第二保持时间t6至t7内，随着保持时间继续，第三节点N3的电压由于第十二晶体管T12和第十四晶体管T14的泄漏电流而逐渐增加。

在此情况下，第三节点N3的电压增加到最大电压(VGL-|Vth|)，并且因此，第十晶体管T10可以在保持时间期间维持导通状态。

更具体地，第十晶体管T10充当下拉缓冲器，使得其具有比其他晶体管的尺寸大的尺寸。因此，相对大的寄生电容可以形成在第十晶体管T10的栅电极与源电极之间。由于该寄生电容，在第七时间点t7，第三节点N3的电压可以收敛到VGL-|Vth|的电压电平。

如上所述，在第二保持时间t6至t7内，第三节点N3的电压收敛到VGL-|Vth|。因此，第十晶体管T10维持栅导通状态，并且第一电源VGL可以被输出到输出端子104。

因此，在第二保持时间t6至t7内，随着保持时间继续，第三节点N3的由于第十二晶体管T12和第十四晶体管T14的泄漏电流而引起的电压上升宽度可以减小，并且由于第十晶体管T10被维持在栅导通状态，因此输出到输出端子104的输出电压可以被恒定地维持在低电平(L)的电压VGL。

因此，在本文中描述的实施例中，即使第一时钟信号CLK1和第二时钟信号CLK2在保持时间期间以高电平被供给，输入到显示部100的输出电压(例如，输出电压Out[1]-Out)也可以被恒定地维持在低电平(L)。另外，由于时钟信号CLK1和CLK2在保持时间期间以高电平被供给，因此能够降低由显示装置1000消耗的功耗。

图8图示根据图6的实施例的级的另一示例的电路图。

根据该实施例，为了减小在第二保持时间t6至t7内由于第十二晶体管T12和第十四晶体管T14的泄漏电流而引起的第三节点N3的电压上升宽度，如图8中所示，可以进一步包括连接在第三节点N3与第一电源VGL之间的第五电容器C5。

在此情况下，第五电容器C5可以被充入施加到第三节点N3的电压。因此，第三节点N3的电压上升宽度减小，使得第十晶体管T10可以在保持时间期间稳定地维持导通状态。

另外，根据另一实施例，通过在保持时间期间施加重复高电平(H)和低电平(L)至少一次的时钟信号CLK1和CLK2，第三节点N3的电压可以被周期性地初始化为2VGL+|Vth|。

在下文中，将参考图9A和图9B描述根据实施例的包括在图4的扫描驱动器中的级的另一示例的电路图和时序图。

图9A图示根据另一实施例的包括在图4的扫描驱动器中的级的示例的电路图。图9B图示图9A的级的操作的时序图。

图9A的电路图是其中从包括在图6的扫描驱动器中的级的示例的电路图中移除第十七晶体管T17和第四电容器C4的电路图。在实施例中，可以在包括第十七晶体管T17和第四电容器C4的状态下执行图9B的驱动方法。然而，考虑到布局等，将假设和描述移除第十七晶体管T17和第四电容器C4，如图9A中所示。

参考图9A和图9B，第一时钟信号CLK1和第二时钟信号CLK2在驱动时间期间以第一频率被供给，并且第一时钟信号CLK1和第二时钟信号CLK2在保持时间期间以低于第一频率的第二频率被供给。例如，第二频率可以被设置为使得第一时钟信号CLK1和第二时钟信号CLK2在保持时间期间重复低电平和高电平至少一次。

在图9A和图9B中，从第一时间点t1到第六时间点t6的描述与图6和图7中的描述相同，因此为了便于解释这些图，它们的冗余描述将被省略。

保持时间可以包括第五时间点t5到第八时间点t8。

如上所述，由于第十七晶体管T17和第四电容器C4已经被移除，因此由于第十二晶体管T12而引起的泄漏电流增大。

在附加实施例中，第一时钟信号CLK1和第二时钟信号CLK2以第二频率重复低电平和高电平。在此情况下，如上所述，第六节点N6的电压周期性地(即，当低电平的第二时钟信号CLK2被供给到第三输入端子103时)降低到2VGL的电压。

当第六节点N6的电压降低时，第三节点N3的电压也周期性地降低到2VGL+|Vth|，并且因此，第十晶体管T10可以在保持时间期间被稳定地导通。

在第三保持时间t5至t6内，起始脉冲SSP可以以低电平(L)的电压VGL被供给到第一输入端子101。

另外，第一时钟信号CLK1可以以低电平(L)被供给到第二输入端子102。另外，第二时钟信号CLK2可以以高电平(H)被供给到第三输入端子103。

因此，由于从第二扫描驱动器300输出以输入到显示部100的输出电压被维持在低电平(L)的第一电源VGL，因此可以防止由显示装置1000消耗的功耗的增加。

在第四保持时间t6至t7内，起始脉冲SSP处于低电平(L)状态，并且第一时钟信号CLK1可以以高电平(H)被供给到第二输入端子102，然后被改变为低电平(L)，并且以低电平(L)被输入到第二输入端子102。

另外，第二时钟信号CLK2可以以低电平(L)被供给到第三输入端子103，然后被改变为高电平(H)，并且以高电平(H)被供给到第三输入端子103。

在此情况下，如图6和图7中所描述的，由于第十四晶体管T14在从第三节点N3到第六节点N6的方向上被二极管连接，因此电流不从第六节点N6流到第三节点N3。

因此，第三节点N3在第四保持时间t6至t7开始的第六时间点t6的电压可以降低到2VGL+|Vth|。

在此情况下，如图6和图7中，当保持时间继续时，在第十二晶体管T12与第十四晶体管T14中发生泄漏电流，使得第三节点N3的电压增加。

具体地，第三节点N3的电压可以从具有2-低电平(2L)的2VGL的电压上升到具有高电平(H)的电压VGH。

在此情形下，第十晶体管T10充当下拉缓冲器，使得其具有比其他晶体管的尺寸大的尺寸。因此，相对大的寄生电容可以形成在第十晶体管T10的栅电极与源电极之间。由于该寄生电容，在第七时间点t7，第三节点N3的电压可以收敛到VGL-|Vth|。

因此，在第四保持时间t6至t7内，第三节点N3的电压可以收敛到VGL-|Vth|。因此，第十晶体管T10维持栅导通状态，并且第一电源VGL可以被输出到输出端子104。

因此，在第四保持时间t6至t7内，随着保持时间继续，第三节点N3的由于第十二晶体管T12和第十四晶体管T14的泄漏电流而引起的电压上升宽度可以减小，并且由于第十晶体管T10被维持在栅导通状态，因此输出到输出端子104的输出电压可以被恒定地维持在低电平(L)的电压VGL。

根据上述方法，即使其中第一时钟信号CLK1和第二时钟信号CLK2被重复地改变为高电平(H)的电压VGH或低电平(L)的电压VGL的保持时间中的频率被设置为低于120Hz且高于60Hz的频率，第三节点N3的电压也可以不上升到高电平(H)的电压VGH，而可以上升到低电平(L)的电压VGL-|Vth|，使得第十晶体管T10可以维持栅导通状态，并且第一电源VGL可以被稳定地输出到输出端子104。

图9C图示根据图9A的实施例的级的另一示例的电路图。

参考图9C，在每个保持时间内，为了减小由于第十二晶体管T12和第十四晶体管T14的泄漏电流而引起的第三节点N3的电压上升宽度，可以进一步包括连接在第三节点N3与第一电源VGL之间的第五电容器C5。

在此情况下，第五电容器C5可以被充入施加到第三节点N3的电压。因此，第三节点N3的电压上升宽度减小，使得第十晶体管T10可以在保持时间期间稳定地维持导通状态。

因此，可以通过恒定地维持从第二扫描驱动器300输出并输入到显示部100的输出电压，来防止由显示装置1000消耗的功耗的增加。

尽管本文已经描述了特定实施例和实现方式，但是其他实施例和修改将根据该描述显而易见。因此，本发明构思不限于这样的实施例，而是限于随附权利要求的更广范围以及对本领域普通技术人员来说是显而易见的各种明显的修改和等同设置。

Claims (20)

1.一种扫描驱动器，包括：

多个级，被配置为在一个帧的驱动时间期间，响应于以第一频率供给的时钟信号输出输出信号，

其中所述多个级在所述一个帧的与所述一个帧的所述驱动时间分开的保持时间期间，以低于所述第一频率的第二频率被供给所述时钟信号；并且

所述时钟信号包括第一时钟信号和第二时钟信号。

2.根据权利要求1所述的扫描驱动器，其中，

所述多个级在所述一个帧的所述保持时间期间不输出所述输出信号，并且

所述时钟信号在所述一个帧的所述保持时间期间维持恒定的电压电平。

3.根据权利要求1所述的扫描驱动器，其中，

所述时钟信号在所述一个帧的所述保持时间期间重复低电压电平和高电压电平不止一次。

4.根据权利要求1所述的扫描驱动器，其中，

所述多个级中的每个包括：

输入部分，基于供给到第一输入端子和第二输入端子的信号来控制第一节点的电压和第二节点的电压；

第一信号处理部分，基于所述第一节点的所述电压将第二电源的电压供给到第四节点，或基于第一电源的电压通过第五节点将所述第二节点和所述第四节点电连接；

第二信号处理部分，包括连接在第三节点与第六节点之间的第一晶体管，并且所述第二信号处理部分连接到所述第一输入端子、所述第二输入端子和所述第一电源，以基于所述第一晶体管的操作控制所述第三节点的电压；以及

输出部分，将施加到所述第三节点的所述电压控制为小于或等于所述第一电源的所述电压，并且基于所述第三节点的所述电压和所述第四节点的电压将所述第一电源的所述电压或所述第二电源的所述电压供给到输出端子作为扫描信号。

5.根据权利要求4所述的扫描驱动器，其中，所述输出部分包括：

第二晶体管，连接在所述第二电源与所述输出端子之间，并且所述第二晶体管的栅电极接收所述第四节点的所述电压；以及

第三晶体管，连接在所述输出端子与所述第一电源之间，并且所述第三晶体管的栅电极接收所述第三节点的所述电压。

6.根据权利要求5所述的扫描驱动器，其中，

所述输入部分包括：

第四晶体管，连接在所述第一输入端子与所述第一节点之间，并且所述第四晶体管的栅电极连接到所述第二输入端子以接收所述第一时钟信号；

第五晶体管，连接在所述第二输入端子与所述第二节点之间，并且所述第五晶体管的栅电极接收所述第一节点的所述电压；以及

第六晶体管，连接在所述第二节点与所述第一电源之间，并且所述第六晶体管的栅电极连接到所述第二输入端子以接收所述第一时钟信号。

7.根据权利要求6所述的扫描驱动器，其中，

所述第一信号处理部分包括：

第二电容器，具有连接到所述第五节点的第一端和连接到第八晶体管的第一电极的第二端；

第七晶体管，连接在所述第八晶体管的所述第一电极与第三输入端子之间，并且所述第七晶体管的栅电极接收所述第五节点的电压；

所述第八晶体管，连接在所述第七晶体管的第一电极与所述第四节点之间，并且所述第八晶体管的栅电极接收从所述第三输入端子供给的所述第二时钟信号；

第一电容器，具有连接到所述第四节点的第一端和连接到所述第二电源的第二端；

第四电容器，具有连接到所述第一节点的第一端和连接到所述第二电源的第二端；

第九晶体管，连接在所述第四节点与所述第二电源之间，并且所述第九晶体管的栅电极接收所述第一节点的所述电压；以及

第十晶体管，连接在所述第一节点与所述第二电源之间，并且所述第十晶体管的栅电极连接到复位输入端子。

8.根据权利要求7所述的扫描驱动器，其中，

所述第二信号处理部分进一步包括：

第十一晶体管，连接在所述第一输入端子与第十三晶体管之间，并且所述第十一晶体管的栅电极接收从所述第二输入端子供给的所述第一时钟信号；

所述第十三晶体管，连接在所述第十一晶体管与所述第六节点之间，并且所述第十三晶体管的栅电极接收所述第一电源的所述电压；

第十四晶体管，连接在所述第三输入端子与第七节点之间，并且所述第十四晶体管的栅电极接收所述第六节点的电压；

第三电容器，具有连接到所述第六节点的第一端和连接到所述第七节点的第二端；以及

第十五晶体管，连接到所述第七节点和所述第二电源，并且所述第十五晶体管的栅电极接收所述第二节点的所述电压。

9.根据权利要求8所述的扫描驱动器，其中，所述多个级中的每个进一步包括：

稳定部分，电连接在所述输入部分与所述输出部分之间，并且限制所述第一节点的电压降量和所述第二节点的电压降量，

所述稳定部分包括：

第十六晶体管，连接在所述第二节点与所述第五节点之间，并且所述第十六晶体管的栅电极接收所述第一电源的所述电压；

第十七晶体管，连接在所述第一节点与第十八晶体管之间，并且所述第十七晶体管的栅电极接收所述第一时钟信号；以及

所述第十八晶体管，连接在所述第十七晶体管与所述第三节点之间，并且所述第十八晶体管的栅电极接收所述第一电源的所述电压。

10.根据权利要求4所述的扫描驱动器，其中，

所述多个级中的每个进一步包括：

第五电容器，具有连接到所述第三节点的第一端和连接到所述第一电源的第二端，并且

所述第五电容器存储所述第三节点的所述电压。

11.根据权利要求6所述的扫描驱动器，其中，

所述第一信号处理部分包括：

第二电容器，具有连接到所述第五节点的第一端和连接到第九晶体管的第一电极的第二端；

第八晶体管，连接在所述第九晶体管的所述第一电极与第三输入端子之间，并且所述第八晶体管的栅电极接收所述第五节点的电压；

所述第九晶体管，连接在所述第八晶体管的第一电极与所述第四节点之间，并且所述第九晶体管的栅电极接收从所述第三输入端子供给的所述第二时钟信号；

第一电容器，具有连接到所述第四节点的第一端和连接到所述第二电源的第二端；

第十晶体管，连接在所述第四节点与所述第二电源之间，并且所述第十晶体管的栅电极接收所述第一节点的所述电压；以及

第十一晶体管，连接在所述第一节点与所述第二电源之间，并且所述第十一晶体管的栅电极连接到复位输入端子。

12.根据权利要求11所述的扫描驱动器，其中，

所述第二信号处理部分进一步包括：

第十二晶体管，连接在所述第一输入端子与第十四晶体管之间，并且所述第十二晶体管的栅电极接收从所述第二输入端子供给的所述第一时钟信号；

所述第十四晶体管，连接在所述第十二晶体管与所述第六节点之间，并且所述第十四晶体管的栅电极接收所述第一电源的所述电压；

第十五晶体管，连接在所述第三输入端子与第七节点之间，并且所述第十五晶体管的栅电极接收所述第六节点的电压；

第三电容器，具有连接到所述第六节点的第一端和连接到所述第七节点的第二端；以及

第十六晶体管，连接在所述第七节点与所述第二电源之间，并且所述第十六晶体管的栅电极接收所述第二节点的所述电压。

13.根据权利要求12所述的扫描驱动器，其中，所述多个级中的每个进一步包括：

稳定部分，电连接在所述输入部分与所述输出部分之间，并且限制所述第一节点的电压降量和所述第二节点的电压降量。

14.根据权利要求13所述的扫描驱动器，其中，所述稳定部分包括：

第十七晶体管，连接在所述第二节点与所述第五节点之间，并且所述第十七晶体管的栅电极接收所述第一电源的所述电压；以及

第十八晶体管，连接在所述第一节点与所述第三节点之间，并且所述第十八晶体管的栅电极接收所述第一电源的所述电压。

15.根据权利要求11所述的扫描驱动器，其中，

所述多个级中的每个进一步包括：

第五电容器，具有连接到所述第三节点的第一端和连接到所述第一电源的第二端，并且

所述第五电容器存储所述第三节点的所述电压。

16.一种包括多个级的扫描驱动器的驱动方法，包括：

在一个帧的驱动时间期间，所述多个级响应于以第一频率供给的时钟信号输出多个输出信号；以及

在所述一个帧的与所述一个帧的所述驱动时间分开的保持时间期间，所述多个级以低于所述第一频率的第二频率接收所述时钟信号。

17.根据权利要求16所述的扫描驱动器的驱动方法，其中，

所述多个级在所述一个帧的所述保持时间期间不输出所述多个输出信号。

18.根据权利要求16所述的扫描驱动器的驱动方法，其中，

所述时钟信号在所述一个帧的所述保持时间期间维持恒定的电压电平。

19.根据权利要求16所述的扫描驱动器的驱动方法，其中，

所述时钟信号在所述一个帧的所述保持时间期间重复低电压电平和高电压电平不止一次。

20.根据权利要求16所述的扫描驱动器的驱动方法，其中，

所述多个级中的每个包括：

输入部分，基于供给到第一输入端子和第二输入端子的信号来控制第一节点的电压和第二节点的电压；

第一信号处理部分，基于所述第一节点的所述电压将第二电源的电压供给到第四节点，或基于第一电源的电压通过第五节点将所述第二节点和所述第四节点电连接；

第二信号处理部分，包括连接在第三节点与第六节点之间的第一晶体管，并且所述第二信号处理部分连接到所述第一输入端子、所述第二输入端子和所述第一电源，以基于所述第一晶体管的操作控制所述第三节点的电压；以及

输出部分，将施加到所述第三节点的所述电压控制为小于或等于所述第一电源的所述电压，并且基于所述第三节点的所述电压和所述第四节点的电压将所述第一电源的所述电压或所述第二电源的所述电压供给到输出端子作为扫描信号。

Images