CN114631196A - 光电子半导体器件 - Google Patents
光电子半导体器件 Download PDFInfo
- Publication number
- CN114631196A CN114631196A CN202080076148.7A CN202080076148A CN114631196A CN 114631196 A CN114631196 A CN 114631196A CN 202080076148 A CN202080076148 A CN 202080076148A CN 114631196 A CN114631196 A CN 114631196A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor
- cover
- doped
- cover layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 191
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 33
- 230000005855 radiation Effects 0.000 claims abstract description 7
- 238000005401 electroluminescence Methods 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 150000002736 metal compounds Chemical class 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 389
- 239000000969 carrier Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005452 bending Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 230000005670 electromagnetic radiation Effects 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- -1 nitride compound Chemical class 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0033—Devices characterised by their operation having Schottky barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroluminescent Light Sources (AREA)
- Led Devices (AREA)
Abstract
在至少一个实施方式中,光电子半导体器件(1)包括半导体层序列(2),所述半导体层序列具有掺杂的第一层(20)、掺杂的第二层(21)、在第一层和第二层之间的用于借助于电致发光产生辐射的有源区(22)和侧面(25),所述侧面横向于有源区延伸并且对半导体层序列沿横向方向限界。此外,半导体器件包括:两个电极(30、31),用于第一层和第二层的电接触;和在侧面处在第一层的区域中的覆盖层(4)。覆盖层与第一层直接接触。覆盖层在此由如下材料构成,即仅覆盖层在其与第一层直接接触时引起在第一层中构成耗尽区(24),其中耗尽区具有与第一层的其余部分相比更小的多数载流子浓度。
Description
技术领域
提出一种光电子半导体器件。
发明内容
要实现的目的是,提出一种光电子半导体器件,其尤其在小的电流密度的情况下具有高的效率。
所述目的此外通过根据独立权利要求的光电子半导体器件来实现。有利的设计方案和改进方式是从属权利要求的主题。
光电子半导体器件可以是光电子半导体芯片,尤其是LED芯片。光电子半导体器件例如可以在用于机动车的前照灯中或在移动电话中的背景光中或在房间照明中或作为显示器中的(子)像素使用。
根据至少一个实施方式,光电子半导体器件包括半导体层序列。半导体层序列具有掺杂的第一层、掺杂的第二层和在第一层和第二层之间的用于借助于电致发光产生辐射的有源区。此外,半导体层序列具有至少一个侧面,所述侧面横向于有源区、即横向于有源区的主延伸平面延伸。“横向”尤其表示,侧面不平行于有源区伸展。例如,侧面和有源区彼此包围至少30°或至少45°或至少70°或大约90°或大于90°的角度。
侧面对半导体层序列沿横向方向限界,其中横向方向是平行于有源区的主延伸平面的方向。有源区优选邻接于(多个)侧面。相同情况优选也适用于第一层和/或第二层。侧面尤其由半导体材料形成。
半导体层序列例如基于III-V族化合物半导体材料。半导体材料例如是氮化物化合物半导体材料,如AlnIn1-n-mGamN,或是磷化物化合物半导体材料,如AlnIn1-n-mGamP,或是砷化物化合物半导体材料,如AlnIn1-n-mGamAs或AlnIn1-n-mGamAsP,其中分别有0≤n≤1,0≤m≤1并且m+n≤1。在此,半导体层序列可以具有掺杂材料以及附加的组成部分。然而,为了简单性,仅说明半导体层序列的晶格的主要组成部分,即Al、As、Ga、In、N或P,即使这些主要组成部分可部分地由少量其他物质替代和/或补充也如此。优选地,半导体层序列基于AlInGaN或AlInGaP。
半导体层序列的有源区尤其包含至少一个pn结和/或至少一个量子阱结构,所述量子阱结构呈单量子阱的形式,简称SQW,或呈多量子阱结构的形式,简称MQW。有源区例如可以在常规运行中产生在蓝色或绿色或红色光谱范围内或在UV范围内或在IR范围内的电磁辐射。垂直于有源区的主延伸平面测量,有源区例如具有在5nm和5000nm之间的平均厚度,其中包含边界值。
第一层和第二层是半导体层。第一层和第二层具有相反的掺杂。因此,例如第一层是n型掺杂的并且第二层是p型掺杂的,或者反之。优选地,第一层和第二层邻接于有源区。第一层和/或第二层在制造公差的范围内例如分别均匀地掺杂和/或沿着其横向扩展分别均匀地掺杂。
优选地,半导体层序列包括多个侧面,半导体层序列沿所有横向方向由所述侧面限界。例如,半导体层序列包括至少三个或至少四个侧面。更优选地,半导体层序列除了至少一个侧面之外包括主发射面,在半导体器件的运行中,经由所述主发射面将产生的辐射的至少50%或至少75%从半导体层序列耦合输出。主发射面横向于或垂直于侧面伸展。主发射面的边长例如最高为40μm或最高为20μm。主发射面的面积与周长的比优选最高为10μm或最高为5μm。
在此,将侧面不仅理解为半导体层序列的形成或标记半导体层序列的端部的外面,而且也理解成半导体层序列的内面,所述内面例如邻接于凹部并且在所述凹部处仅半导体层序列中断。所有随后对于一个侧面公开的内容也对于半导体器件的所有其他侧面公开。
半导体器件可以是薄膜芯片。在此情况下,半导体层序列的生长衬底从半导体层序列移除。
根据至少一个实施方式,光电子半导体器件包括用于电接触第一和第二层的两个电极。第一电极——根据第一层的掺杂,这是n型电极或p型电极——用于接触第一层,而第二电极——根据第二层的掺杂,这是p型电极或n型电极——用于电接触第二层。电极优选是欧姆导电的并且基于与半导体层序列不同的材料体系。例如,电极由一种或多种金属和/或由一种或多种透明导电氧化物、简称TCO形成。电极优选分别与半导体层序列直接机械接触和电接触。
根据至少一个实施方式,光电子半导体器件在侧面处在第一层的区域中包括覆盖层。覆盖层可以是一件式地或集成地构成的层。替选地,覆盖层可以具有多个子层,所述子层例如背离侧面的方向彼此上下堆叠。优选地,那么然而覆盖层的所有子层基于在导电性方面相同的材料级。例如,覆盖层的所有子层由导电材料或由介电(电绝缘)材料构成。
覆盖层优选是与半导体层序列分离的层,所述层尤其在半导体层序列生长之后和在侧面构成之后才施加到侧面上。例如,覆盖层随后基于与第一层不同的材料。在第一层和覆盖层之间那么尤其形成可视觉感知的边界面。
替选地也可行的是,覆盖层是半导体层序列的一部分。例如,覆盖层是半导体层序列的掺杂区域。在此情况下,覆盖层形成侧面的至少一部分。覆盖层随后尤其可以至少部段地基于与第一层和/或有源区和/或第二层相同的材料,然而具有与第一层不同的掺杂。
覆盖层例如具有至少5nm或10nm或20nm或50nm的平均厚度。替选地或附加地,覆盖层的平均厚度最高为1μm或500nm或250nm。覆盖层的厚度在此垂直于侧面测量。
覆盖层可以覆盖或形成侧面、优选半导体层序列的多个侧面或每个侧面的大部分,例如至少60%或至少75%或至少90%或全部。
根据至少一个实施方式,覆盖层与第一层直接接触。例如,覆盖层在侧面处直接地或间接地施加到第一层上。也就是说,覆盖层的材料与第一层的半导体材料直接机械接触。如果半导体层序列包括多个侧面,那么覆盖层优选施加到多个或所有侧面上或者在所述侧面处形成,并且分别与第一层直接接触。覆盖层沿横向方向例如以至少90%或完全地包围半导体层序列或半导体层序列的部段。覆盖层优选连通地且无中断地构成。
覆盖层此外可以在侧面处直接施加到有源区和/或第二层上。
根据至少一个实施方式,覆盖层由如下材料构成,即:仅覆盖层与第一层直接接触就引起在第一层中形成耗尽区。耗尽区尤其在与覆盖层的边界处,即尤其在侧面处形成。耗尽区与第一层的其余部分相比具有更小的多数载流子浓度。
换言之,与第一层直接接触的覆盖层的存在单独确保,在第一层之内出现导带和价带的弯曲,并且所述弯曲为,使得多数载流子,即在n型掺杂的情况下是电子并且在p型掺杂的情况下是空穴,从侧面撞开。
耗尽区例如具有至少0.1μm或0.5μm或1μm或1.5μm的平均宽度。替选地或附加地,平均宽度分别为最高10μm或5μm或3μm。宽度在此是沿横向方向背离侧面的扩展。耗尽区沿横向方向优选完全地包围第一层的中间区域。
在耗尽区之内的多数载流子的平均浓度优选为在耗尽区之外在第一层的其余部分中的多数载流子的平均浓度的最高80%或最高60%或最高40%。耗尽区优选在覆盖层邻接于第一层的地方到处都存在。耗尽区在所施加的覆盖层的区域中那么又邻接于侧面。
仅覆盖层在其与第一层直接接触时引起耗尽区的构成尤其意味着,耗尽区不通过半导体器件的其他层或组件产生。也就是说,如果从半导体器件中移除所有组件,使得在半导体层序列的侧面处或侧面上仅留有半导体层序列和覆盖层,那么在半导体层序列的第一层中仍存在耗尽区。
在至少一个实施方式中,光电子半导体器件包括半导体层序列,所述半导体层序列具有掺杂的第一层、掺杂的第二层、在第一层和第二层之间的用于借助于电致发光产生辐射的有源区和侧面,所述侧面横向于有源区延伸并且对半导体层序列沿横向方向限界。此外,半导体器件包括用于电接触第一和第二层的两个电极以及在第一层的区域中在侧面处的覆盖层。覆盖层与第一层直接接触。覆盖层在此由以下材料构成,即使得仅覆盖层在其与第一层直接接触时引起在第一层中构成耗尽区,其中耗尽区具有与第一层的其余部分相比更小的多数载流子浓度。
光电子半导体器件在侧面处示出通常不期望的现象(台面棱边)。尤其,在侧面处可以构成具有小的使用电压的寄生二极管。由于所述寄生二极管会出现不进行辐射的漏电流和/或载流子(尤其是在低电流时)在侧面处到有源区中的优选的注入。这对半导体器件的效率有影响。半导体层序列的周长与面积比越大,则所述影响越大。
用于降低在台面棱边处的漏电流的可能性例如是在台面棱边上的不导电的钝化层,以便通过使表面状态饱和来至少减少表面组合。另一可能性在专利申请WO 2018/192879A1中说明。
在本发明中,利用覆盖层,所述覆盖层施加到半导体层序列的侧面上或至少部分地形成半导体层序列的侧面,并且所述覆盖层通过其材料成分和与第一层的直接接触引起在所述第一层中的耗尽区,在所述耗尽区中,多数载流子浓度降低。由此,抑制沿着侧面的电流并且可以提高半导体器件的效率。
根据至少一个实施方式,半导体器件设立用于,以小的电流密度和/或在小电流范围内运行。优选地,在有源区中的平均电流密度为最高100A/cm2或50A/cm2或10A/cm2或1A/cm2。
根据至少一个实施方式,第一层是n型掺杂的并且第二层是p型掺杂的。这是优选的情况。然而也可考虑相反的掺杂。例如在第一和/或第二层中的平均掺杂浓度至少是0.5·1017cm-3或至少是5·1017cm-3或至少是1·1018cm-3。
根据至少一个实施方式,在覆盖层中对于电子的逸出功比在第一层中更大。例如,在覆盖层中的逸出功至少为4eV或至少为4.5eV。优选地,在覆盖层中的逸出功比在第一层中大至少0.5eV或至少1eV。半导体材料的逸出功在此理解为半导体材料的电子亲合力。
根据至少一个实施方式,覆盖层是导电的。尤其,覆盖层对于沿平行于侧面的方向的电流的比电阻最高为1·108Ω·cm或最高为1·104Ω·cm或最高为1Ω·cm。比电阻在室温下给出。
根据至少一个实施方式,覆盖层包括金属或金属化合物或者由其构成。例如,覆盖层包括一种或多种以下材料:Pt、Pd、Ti、Ni、NiAu、PtSi、Ir、TiN、TiWN、W或由其构成。覆盖层也可以具有导电氧化物,如InO2、ZnO、ITO或由其构成。覆盖层的材料可以是无定形的或结晶的或多晶的。
优选地,覆盖层对于在有源区中产生的电磁辐射具有至少70%或至少85%的反射率。替选地或附加地,覆盖层对于在有源区中产生的电磁辐射优选具有最高20%的吸收率。
根据至少一个实施方式,覆盖层与第一层形成肖特基接触。对于多数载流子从第一层迁移到覆盖层中的能垒在此例如至少为0.5eV或至少为1eV。肖特基接触一方面造成在第一层中在侧面处的减少的多数载流子密度,并且另一方面造成从半导体材料到覆盖层中的小的电流,使得不通过覆盖层形成支流。
根据至少一个实施方式,覆盖层由掺杂的半导体形成。优选地,覆盖层那么由与第一层相反的掺杂来掺杂。即如果第一层是n型掺杂的层,那么覆盖层优选是p型掺杂的。优选地,覆盖层具有比第一层更小的掺杂浓度。例如,在覆盖层中的掺杂浓度是在第一层中的掺杂浓度的最高1/10或最高1/100或最高1/1000。
根据至少一个实施方式,在覆盖层中的带隙比在第一层中更大。例如,在覆盖层中的带隙比在第一层中大至少0.2eV或至少0.4eV。覆盖层例如由掺杂的SiOx形成,例如硼掺杂的SiOx(α-SiOx:B)。
对于多数载流子从第一层到覆盖层中的迁移的能垒在覆盖层由半导体材料构成的情况下例如也为至少0.5eV或至少1eV。
通过使用这种半导体材料作为覆盖层也降低在侧面处的多数载流子密度并且降低/阻止穿过覆盖层的电流。
根据至少一个实施方式,覆盖层在侧面处在有源区的高度上构成。
尤其,覆盖层将侧面在有源区的高度上覆盖。在(多个)侧面的俯视图中观察,有源区例如部分地或完全地由覆盖层覆盖。尤其,覆盖层在侧面处直接施加到有源区上。
根据至少一个实施方式,耗尽区伸展至有源区。例如,耗尽区从第一层伸展至有源区中。
根据至少一个实施方式,半导体器件具有掺杂的第三层。第三层具有与第一层相同类型的掺杂。因此,第一层和第三层这两者都是n型掺杂的或都是p型掺杂的,而不是相反掺杂的。第三层同样是半导体层。第一层和第三层可以除了掺杂浓度之外相同地构造。第三层也优选在制造公差的范围内是均匀掺杂的。
根据至少一个实施方式,第一层中的掺杂浓度小于第三层中的掺杂浓度。例如,第一层中的掺杂浓度比在第三层中更小,是其最多10分之一或100分之一或1000分之一。例如,在第三层中的平均掺杂浓度是至少0.5·1017cm-3或至少5·1017cm-3或至少1·1018cm-3。
第一和第三层例如分别具有至少0.05μm或至少0.1μm或至少0.5μm或至少1μm的平均厚度。替选地或附加地,第一和第三层的平均厚度分别最高为5μm或最高为2μm或最高为1μm。第一和第三层可以分别邻接于侧面。
根据至少一个实施方式,第一层设置在有源区和第三层之间。例如,第一层邻接于有源区和/或邻接于第三层。
覆盖层在第一层的区域中直接施加到半导体层序列的侧面上或者形成所述侧面。例如,侧面在第三层的区域中不具有覆盖层,即不由所述覆盖层形成或覆盖。在第一层中的较小的掺杂浓度通常造成较宽的耗尽区。
根据至少一个实施方式,第二层在侧面处具有比在第二层的其余部分中更小的有效掺杂。例如,在第二层中在侧面处的有效掺杂比在第二层的其余部分中更小,是其最多10分之一或100分之一。有效掺杂是激活的掺杂物的浓度,即分别提供呈电子或空穴的形式的自由载流子的掺杂物的浓度。
如果半导体层序列例如基于氮化物化合物半导体材料并且第二层是p型掺杂的,尤其是用Mg来p型掺杂的,那么通过引入氢可以减小在侧面的区域中的有效掺杂。氢补偿受主。有效掺杂浓度变小,尽管Mg浓度保持不变。
根据至少一个实施方式,覆盖层在第二层的区域中在侧面处形成,例如直接施加到第二层上。覆盖层例如在侧面的俯视图中观察不仅覆盖第一层的至少一部分、而且覆盖有源层的一部分以及第二层的一部分。优选地,覆盖层在此连通地且无中断地在侧面之上或沿着侧面延伸。
覆盖层例如选择为,使得在第二层中也产生耗尽区,其中在耗尽区中,第二层的多数载流子的浓度比在第二层的其余部分中更小。
根据至少一个实施方式,在侧面处在覆盖层和第二层之间的接触电阻为至少100Ω或至少1000Ω或至少10000Ω或至少100000Ω。高的接触电阻尤其可以通过如下方式实现:第二层在侧面的其中覆盖层连接于第二层的区域中比在第二层的其余区域中具有更小的有效掺杂。高的接触电阻又造成沿着侧面的减小的电流。
根据至少一个实施方式,覆盖层与半导体器件的所有电极电绝缘。在运行半导体器件时,覆盖层优选不连接于电压源。尤其在半导体器件的运行中,覆盖层处于与半导体器件的n型电极和p型电极不同的电势。例如,覆盖层在运行中处于位于第一电极的电势和第二电极的电势之间的电势上。
根据至少一个实施方式,在半导体层序列中引入至少一个凹部,所述凹部延伸穿过有源区。凹部沿横向方向由半导体层序列的侧面限界。凹部可以是孔,使得在横向上完全由半导体层序列的一个或多个侧面包围。此外,凹部可以是沟槽,所述沟槽沿横向方向由半导体层序列的两个彼此相对置的侧面限界。
根据至少一个实施方式,覆盖层在凹部的区域中在侧面处构成,尤其施加到侧面上。例如,覆盖层在凹部的区域中完全地覆盖侧面。在此情况下,附加地也在形成半导体器件的外面的侧面上施加覆盖层,或所述侧面可以至少部分地通过覆盖层形成。
根据至少一个实施方式,半导体器件包括多个可单个地且彼此独立地操控的像素。每个像素优选关联有、尤其一对一地关联有半导体层序列的部段。每个部段沿横向方向由半导体层序列的一个或多个侧面包围和限界。优选地,像素的每个部段沿横向方向完全地由半导体层序列的侧面包围和限界。半导体层序列的每个部段优选连通地构成。
半导体层序列例如施加在具有集成电路的载体上。那么,每个像素可以关联有晶体管或载体的开关,经由其可接通和关断相应的像素。
根据至少一个实施方式,半导体层序列的部段由半导体层序列中的凹部分离并且彼此间隔开。例如,凹部形成由沟槽构成的网格,其中在网格的每个网眼中设置有半导体层序列的部段。半导体层序列的每个部段例如在俯视图中观察是矩形的。
根据至少一个实施方式,覆盖层环绕半导体层序列的每个部段在侧面处形成,尤其施加到侧面上。尤其,那么覆盖层在半导体层序列的每个部段中引起构成如之前所描述的耗尽区,所述耗尽区在俯视图中观察沿着半导体层序列的部段的整个轮廓延伸。
根据至少一个实施方式,一个凹部或多个凹部由导电材料填充。导电材料随后例如与覆盖层通过钝化层电绝缘。至少一个凹部优选完全地穿透第一或第二层和有源层并且通入第二或第一层中。在凹部的底面的区域中,导电材料优选与第二或第一层直接接触。尤其,至少一个由导电材料填充的凹部形成过孔。
根据至少一个实施方式,第一层或第二层经由导电材料与电极中的一个电极电连接。优选地,第一和第二电极设置在半导体层序列的同一侧上。例如,光电子半导体器件是薄膜半导体芯片。
附图说明
光电子半导体器件的其他有利的实施方式和改进方案从下面结合附图所描述的实施例中得出。相同的、同类的或起相同作用的元件在附图中设有相同的附图标记。附图和在附图中示出的元件彼此间的大小关系不应视为是符合比例的。更确切地说,个别元件,尤其是层厚度,为了更好的可视性和/或为了更好的理解可以夸大地示出。
附图示出:
图1、2和4至20示出光电子半导体器件的不同实施例的横截面视图和俯视图;
图3和4示出示意的带结构。
具体实施方式
图1示出光电子半导体器件1的第一实施例。在此示出半导体器件1的局部。半导体器件1例如是薄膜半导体芯片。半导体器件1包括半导体层序列2,所述半导体层序列具有第一层20、第二层21和在第一层20和第二层21之间的有源区22。半导体层序列2例如基于III-V族化合物半导体材料,例如基于AlInGaN。
半导体层序列2的第一层20在此例如是n型掺杂的,第二层21相应地是p型掺杂的。然而也可考虑相反的掺杂。有源区22例如是pn结。
半导体器件1还包括用于电接触半导体层序列2的电极30、31。
第一电极30(n型电极)直接施加到第一层20上并且与第一层20导电地连接。第二电极(p型电极)直接施加到第二层21上并且与第二层21导电地连接。电极30、31例如包括金属或透明导电氧化物,简称TCO,或由其构成。
在半导体层序列2的侧面25上施加有覆盖层4,所述侧面在此是外面并且对半导体层序列2沿横向方向限界并且所述侧面横向于或垂直于有源区22伸展。覆盖层4在侧面25处直接施加到第一层20、有源区22和第二层21上。
覆盖层4由如下材料形成,所述材料选择为,使得仅通过覆盖层4和与第一层20的直接接触在侧面25处在第一层20中构成耗尽区24。在耗尽区24中,多数载流子、即在此电子的浓度比在第一层20的其余部分中更小。
在图2中示出半导体器件1的第二实施例。与图1的半导体器件不同,在此覆盖层4选择为,使得仅通过覆盖层4和与第二层21的直接接触也在侧面25处在第二层21中产生耗尽区24。第二层21中的耗尽区24具有比第二层21的其余部分更小的多数载流子浓度,在此为空穴浓度。
在图3中示出用于第一层20、覆盖层4和第二层21的带结构的图表。例如,示出用于图2的实施例的带结构。在此,覆盖层4是由金属,例如由Pt、Pd、Ti、Ni或NiAu构成的层。
覆盖层4具有对于电子的逸出功其高于在第一层20中的电子亲合力q·χ。通过覆盖层4和第一层20的直接接触,在第一层20和覆盖层4中的费米能量Ef相等,并且形成肖特基接触。第一层20的导带El和价带Ev都是弯曲的。对于n型掺杂的第一层20中的电子,由此产生势垒,所述势垒阻止电子进入到覆盖层4中。由于导带El的弯曲,将第一层20中的电子从侧面25挤到第一层20的内部中。因此,在侧面25处,在第一层20中构成耗尽区24。
也可识别的是,通过覆盖层4与第二层21在侧面25的区域中的直接接触,在第二层21之内产生耗尽区24,在所述第二层中,空穴浓度相对于第二层21的其余部分减少。这又归因于第二层21的导带El和价带Ev在侧面25处的弯曲。
通过在侧面25处在层20、21中的耗尽区24,抑制沿着侧面25的电流并且提高半导体器件1的效率。
在图4中,对于覆盖层4由半导体材料形成的情况示出在第一层20和覆盖层4中的带结构。例如,覆盖层4的材料是p型掺杂的氧化硅,如α-SiOx:B。覆盖层4中的带隙大于第一层20中的带隙。
在图5中示出半导体器件1的一个实施例,其中有源区22例如包括多量子阱结构。
图6示出半导体器件1的实施例,其中半导体器件1除了第一层20以外包括第三层23和第四层26,所述第三层和第四层也都是n型掺杂的。第一层20设置在第三层23和有源区22之间。在第一层20中,掺杂浓度比在第三层23中更小。覆盖层4在侧面25处与第一层20直接接触,然而不与第三层23和第四层26直接接触。
在图6的实施例中有利的是,第一层20的掺杂浓度比在其他n型掺杂的区域中更小。由此耗尽区24的宽度增大。
图7示出光电子半导体器件1的另一实施例。在此,第二层21在侧面25处具有比在第二层21的其余部分中更小的有效掺杂。例如,第二层掺杂有镁,并且在侧面25处由于氢的扩散,有效掺杂减小(去激活的受主)。以这种方式,与覆盖层4的接触电阻提高,这更有利于减少沿着侧面25的电流。
在图8中示出半导体器件1的一个实施例,其中覆盖层4从侧面25拉长直到第二电极31上。覆盖层4在此与第二电极31通过介电层7电绝缘。介电层7例如由氧化硅或氮化硅形成。
在图9和10中示出图1的光电子半导体器件1的实施例,然而这一次并非仅作为局部、而是以总体视图示出。图9在此是横截面视图并且图10是俯视图。可识别的是,覆盖层4覆盖半导体层序列2的所有侧面25。覆盖层4沿横向方向环绕半导体层序列2伸展并且在此连通地且无中断地构成。由此在所有侧面25处在第一层20的区域中构成耗尽区24,所述耗尽区横向地完全包围第一层20的中央区域。
图11示出光电子半导体器件1的另一实施例。尤其,在此为半导体芯片,其中例如移除用于半导体层序列2的生长衬底,半导体层序列2设置在第一电极30和第二电极31之间。
图12还示出半导体器件1的呈半导体芯片的形式的另一实施例。第三层23在此背离有源区22的方向扩宽。
图13和14示出半导体器件1的一个实施例,其中半导体器件1是像素化半导体芯片。图13在此是横截面视图并且图14是俯视图。半导体层序列2通过呈沟槽的形式的凹部5分割为多个岛状部段,所述凹部共同地形成矩形网格。所述部段中的每个部段与半导体器件1的像素6一对一地关联。此外,每个像素6一对一地关联有自己的第一电极30和自己的第二电极31,用于接触半导体层序列2的部段。像素6由此可单个地且彼此独立地电操控并且在运行中单个地且彼此独立地发射电磁辐射。然而,替代对于每个像素6的单个的第一电极30或第二电极31,全部像素6也可以共用共同的第一电极30或共同的第二电极31。
可识别的是,凹部5沿横向方向由半导体层序列2的部段的侧面25限界。在凹部5的区域中在这些侧面25上分别施加有覆盖层4。由此在半导体层序列2的每个部段中在第一层20的区域中在侧面25处构成耗尽区24。
图15和16基本上示出图13和14的实施例。在图13和14中,每个像素6一对一地关联有自己的覆盖层4。不同像素6的覆盖层4彼此分离并且间隔开。而在图15和16中,所有像素6的覆盖层4连通。换言之,在此使用唯一的、连通的覆盖层4,所述覆盖层覆盖所有像素6的所有侧面25。
图17(横截面视图)和18(俯视图)示出半导体器件1的另一实施例,其中凹部5又引入到半导体层序列2中。然而,在此凹部5不是沟槽,而是半导体层序列2中的孔。每个凹部5在此沿横向方向完全由半导体层序列2包围。在此情况下,虽然凹部5如在之前的实施例中那样穿透有源区22,然而有源区22仍然连通地构成,而不是如在图13至图16中那样分段。
此外,图17和18的半导体器件1具有仅一个第二电极31,所述第二电极连通地构成,并且由凹部5局部地穿通。覆盖层4又在凹部5中施加到半导体层序列2的侧面25上并且在那里保证耗尽区24的构成。
在图19和20中示出半导体器件1的一个实施例,其中电极30、31设置在半导体层序列2的同一侧上。呈孔的形式的凹部5在此穿透第二层21和有源区22并且通入第三层23中。在凹部5之内,在半导体层序列2的侧面25上又施加有覆盖层4,并且所述覆盖层保证耗尽区24的构成。在覆盖层4的背离侧面25的侧上施加有介电层。凹部5还由导电材料50,例如由金属填充。在凹部5之内的介电层保证在导电材料50和覆盖层4之间的电绝缘。在凹部5的底面的区域中,导电材料50与第三层23直接接触。因此,填充的凹部5形成用于半导体层序列2的电接触的过孔。
本发明不通过根据实施例的描述而限于所述实施例。更确切地说,本发明包括任意新特征以及特征的任意组合,这尤其包含权利要求中的特征的任意组合,即使所述特征或所述组合本身并未详尽地在权利要求和实施例给出时也如此。
本申请要求德国专利申请102019129619.6的优先权,其公开内容通过参引结合于此。
附图标记列表:
1 光电子半导体器件
2 半导体层序列
4 覆盖层
5 凹部
6 像素
7 介电层
20 第一层
21 第二层
22 有源区
23 第三层
24 耗尽区
25 侧面
26 第四层
30 第一电极
31 第二电极
q·χ 电子亲合力
Ef 费米能量
El 导带
Ev 价带
Claims (16)
1.一种光电子半导体器件(1),包括:
-半导体层序列(2),所述半导体层序列具有掺杂的第一层(20)、掺杂的第二层(21)、在所述第一层(20)和所述第二层(21)之间的用于借助于电致发光产生辐射的有源区(22)和侧面(25),所述侧面横向于所述有源区(22)延伸,并且对所述半导体层序列(2)沿横向方向限界,
-两个电极(30、31),用于电接触所述第一层和第二层(20、21),
-在所述第一层(20)的区域中在所述侧面(25)处的覆盖层(4),其中
-所述覆盖层(4)与所述第一层(20)直接接触,
-所述覆盖层(4)由如下材料构成,即使得仅所述覆盖层(4)在其与所述第一层(20)直接接触时引起在所述第一层(20)中构成耗尽区(24),其中所述耗尽区(24)具有与所述第一层(20)的其余部分相比更小的多数载流子浓度,
-所述覆盖层(4)包括金属或金属化合物,并且其中
-所述覆盖层(4)与所述第一层(20)形成肖特基接触。
2.根据权利要求1所述的光电子半导体器件(1),其中
-所述第一层(20)是n型掺杂的并且所述第二层(21)是p型掺杂的,
-在所述覆盖层(4)中对于电子的逸出功比在所述第一层(20)中更大。
3.根据权利要求1或2所述的光电子半导体器件(1),其中
所述覆盖层(4)是导电的。
4.根据上述权利要求中任一项所述的光电子半导体器件(1),其中
-所述覆盖层(4)在所述侧面(25)处在所述有源区(22)的高度上构成,
-所述耗尽区(24)伸展至所述有源区(22)上。
5.根据上述权利要求中任一项所述的光电子半导体器件(1),其中
-所述半导体器件(1)包括掺杂的第三层(23),所述第三层具有与所述第一层(20)相同类型的掺杂,
-在所述第一层(20)中的掺杂浓度比在所述第三层(23)中更小,
-所述第一层(20)设置在所述有源区(22)和所述第三层(23)之间。
6.根据上述权利要求中任一项所述的光电子半导体器件(1),其中
所述第二层(21)在所述侧面(25)处具有比在所述第二层(21)的其余部分中更小的有效掺杂。
7.根据上述权利要求中任一项所述的光电子半导体器件(1),其中
-所述覆盖层(4)在所述第二层(21)的区域中在所述侧面(25)处构成,
-在所述第二层(21)和所述覆盖层(4)之间存在至少100Ω的接触电阻。
8.根据上述权利要求中任一项所述的光电子半导体器件(1),
其中所述覆盖层(4)与所述半导体器件(1)的所有电极电绝缘。
9.根据上述权利要求中任一项所述的光电子半导体器件(1),其中
-至少一个凹部(5)引入到所述半导体层序列(2)中,所述凹部穿过所述有源区(22)延伸并且沿横向方向由所述侧面(25)限界,
-所述覆盖层(4)在所述凹部(5)的区域中在所述侧面(25)处构成。
10.根据权利要求9所述的光电子半导体器件(1),其中
-所述半导体器件(1)具有多个可单个地且彼此独立地操控的像素(6),
-每个像素(6)关联有所述半导体层序列(1)的部段,其中每个部段沿横向方向由一个或多个侧面(25)包围和限界,
-所述半导体层序列(2)的部段由凹部(5)分离并且彼此间隔开,
-所述覆盖层(4)环绕所述半导体层序列(2)的每个部段在所述侧面(25)处形成。
11.根据权利要求9或10所述的光电子半导体器件(1),其中
-所述凹部(5)用导电材料(50)填充,
-所述第一层(20)或所述第二层(21)经由所述导电材料(50)与所述电极(30、31)中的一个电极电连接。
12.一种光电子半导体器件(1),包括:
-半导体层序列(2),所述半导体层序列具有掺杂的第一层(20)、掺杂的第二层(21)、在所述第一层(20)和所述第二层(21)之间用于借助于电致发光产生辐射的有源区(22)和侧面(25),所述侧面横向于所述有源区(22)延伸并且对所述半导体层序列(2)沿横向方向限界,
-两个电极(30、31),用于电接触所述第一层和第二层(20、21),
-在所述第一层(20)的区域中在所述侧面(25)处的覆盖层(4),其中
-所述覆盖层(4)与所述第一层(20)直接接触,
-所述覆盖层(4)由如下材料构成,即使得仅所述覆盖层(4)在其与所述第一层(20)直接接触时引起在所述第一层(20)中构成耗尽区(24),其中所述耗尽区(24)具有与所述第一层(20)的其余部分相比更小的多数载流子浓度,
-所述第一层(20)是n型掺杂的并且所述第二层(21)是p型掺杂的,
-在所述覆盖层(4)中对于电子的逸出功比在所述第一层(20)中更大。
13.一种光电子半导体器件(1),包括:
-半导体层序列(2),所述半导体层序列具有掺杂的第一层(20)、掺杂的第二层(21)、在所述第一层(20)和所述第二层(21)之间的用于借助于电致发光产生辐射的有源区(22)和侧面(25),所述侧面横向于所述有源区(22)延伸,并且对所述半导体层序列(2)沿横向方向限界,
-两个电极(30、31),用于电接触所述第一层和第二层(20、21),
-在所述第一层(20)的区域中在所述侧面(25)处的覆盖层(4),其中
-所述覆盖层(4)与所述第一层(20)直接接触,
-所述覆盖层(4)由如下材料构成,即使得仅所述覆盖层(4)在其与所述第一层(20)直接接触时引起在所述第一层(20)中构成耗尽区(24),其中所述耗尽区(24)具有与所述第一层(20)的其余部分相比更小的多数载流子浓度,并且其中
-所述第二层(21)在所述侧面(25)处具有比在所述第二层(21)的其余部分中更小的有效掺杂。
14.根据权利要求12或13所述的光电子半导体器件(1),其中
所述覆盖层(4)由掺杂的半导体形成。
15.根据权利要求14所述的光电子半导体器件(1),
其中在所述覆盖层(4)中的带隙与在所述第一层(20)中相比更大。
16.根据权利要求12至15中任一项结合权利要求3至5或7至11中任一项所述的光电子半导体器件(1)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102019129619.6A DE102019129619A1 (de) | 2019-11-04 | 2019-11-04 | Optoelektronisches halbleiterbauteil |
DE102019129619.6 | 2019-11-04 | ||
PCT/EP2020/080820 WO2021089545A1 (de) | 2019-11-04 | 2020-11-03 | Optoelektronisches halbleiterbauteil |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114631196A true CN114631196A (zh) | 2022-06-14 |
Family
ID=73059924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080076148.7A Pending CN114631196A (zh) | 2019-11-04 | 2020-11-03 | 光电子半导体器件 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220393058A1 (zh) |
CN (1) | CN114631196A (zh) |
DE (2) | DE102019129619A1 (zh) |
WO (1) | WO2021089545A1 (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1623467B1 (en) * | 2003-05-09 | 2016-12-07 | Cree, Inc. | LED fabrication via ion implant isolation |
FR3023065B1 (fr) * | 2014-06-27 | 2017-12-15 | Commissariat Energie Atomique | Dispositif optoelectronique a jonction p-n permettant une ionisation de dopants par effet de champ |
DE102015104665A1 (de) * | 2015-03-26 | 2016-09-29 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers |
WO2017112490A1 (en) * | 2015-12-22 | 2017-06-29 | Sxaymiq Technologies Llc | Led sidewall processing to mitigate non-radiative recombination |
DE102017108199A1 (de) | 2017-04-18 | 2018-10-18 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil und Betriebsverfahren für ein optoelektronisches Halbleiterbauteil |
CN110521010B (zh) * | 2019-06-25 | 2022-10-25 | 京东方科技集团股份有限公司 | 发光二极管及其制作方法、显示装置 |
-
2019
- 2019-11-04 DE DE102019129619.6A patent/DE102019129619A1/de not_active Withdrawn
-
2020
- 2020-11-03 CN CN202080076148.7A patent/CN114631196A/zh active Pending
- 2020-11-03 WO PCT/EP2020/080820 patent/WO2021089545A1/de active Application Filing
- 2020-11-03 DE DE112020005645.7T patent/DE112020005645A5/de active Pending
- 2020-11-03 US US17/774,104 patent/US20220393058A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
DE102019129619A1 (de) | 2021-05-06 |
DE112020005645A5 (de) | 2022-09-01 |
WO2021089545A1 (de) | 2021-05-14 |
US20220393058A1 (en) | 2022-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6661009B2 (ja) | オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法 | |
US9601542B2 (en) | P-N junction optoelectronic device for ionizing dopants by field effect | |
US11631765B2 (en) | Method of manufacturing insulated gate semiconductor device with injection suppression structure | |
US8330174B2 (en) | LED having current spreading layer | |
US11309459B2 (en) | Optoelectronic semiconductor device and method of operating an optoelectronic semiconductor device | |
JP7012137B2 (ja) | 窒化物半導体装置 | |
US10121775B2 (en) | Optoelectronic semiconductor chip with built-in ESD protection | |
CN103003941A (zh) | 光电子器件 | |
US20230231075A1 (en) | Light-emitting device | |
US11063182B2 (en) | Optoelectronic component and method of manufacturing an optoelectronic component | |
CN111129135A (zh) | 半导体装置 | |
US20150287840A1 (en) | Semiconductor device | |
US10475961B2 (en) | Optoelectronic semiconductor chip | |
CN111201616B (zh) | 具有氮化硼合金电子阻挡层的光电器件及制造方法 | |
CN111727510B (zh) | 包括彼此耦接的栅和阴极的光电器件 | |
US20150255629A1 (en) | Semiconductor device | |
WO2020121381A1 (ja) | 発光素子、発光デバイス | |
CN114631196A (zh) | 光电子半导体器件 | |
JP2017022288A (ja) | 半導体装置 | |
JP7254790B2 (ja) | オプトエレクトロニクス半導体部品、及びオプトエレクトロニクス半導体部品の製造方法 | |
KR20190111339A (ko) | 반도체 소자 | |
CN219937069U (zh) | 一种抗静电的垂直结构led芯片 | |
US20240145632A1 (en) | Micro light emitting device and micro light emitting apparatus using the same | |
KR101364773B1 (ko) | 개별 전류 경로의 단위셀들을 갖춘 발광다이오드 및 그제조방법 | |
US20060289877A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |