CN114631149A - 具有安全存取密钥的半导体装置及相关方法和系统 - Google Patents

具有安全存取密钥的半导体装置及相关方法和系统 Download PDF

Info

Publication number
CN114631149A
CN114631149A CN202080075958.0A CN202080075958A CN114631149A CN 114631149 A CN114631149 A CN 114631149A CN 202080075958 A CN202080075958 A CN 202080075958A CN 114631149 A CN114631149 A CN 114631149A
Authority
CN
China
Prior art keywords
access key
access
fuse array
memory device
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080075958.0A
Other languages
English (en)
Other versions
CN114631149B (zh
Inventor
N·J·迈尔
B·P·万莱文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114631149A publication Critical patent/CN114631149A/zh
Application granted granted Critical
Publication of CN114631149B publication Critical patent/CN114631149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0637—Permissions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/54—Arrangements for designing test circuits, e.g. design for test [DFT] tools
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1695—Protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2272—Latency related aspects

Abstract

描述一种存储器装置、包含存储器装置的系统及操作存储器装置的方法，其中可实施安全性措施以基于安全存取密钥来控制对所述存储器装置的熔丝阵列(或其他安全特征)的存取。在一些情况下，客户可定义用户定义的存取密钥且将其存储在所述熔丝阵列中。在其它情况下，所述存储器装置的制造商可定义制造商定义的存取密钥(例如，基于熔丝识别(FID)的存取密钥，秘密存取密钥)，其中与所述存储器装置耦合的主机装置可根据某些协议获得所述制造商定义的存取密钥。所述存储器装置可将引导到所述存储器装置的命令中所包含的存取密钥与所述用户定义的存取密钥或所述制造商定义的存取密钥进行比较以基于所述比较确定是否准许或禁止执行所述命令。

Description

具有安全存取密钥的半导体装置及相关方法和系统
技术领域
本公开大体上涉及一种半导体装置，且更具体地说涉及具有安全存取密钥的半导体装置及相关方法和系统。
背景技术
存储器装置广泛地用于存储与例如计算机、无线通信装置、相机、数字显示器等各种电子装置相关的信息。存储器装置频繁地经提供为计算机或其它电子装置中的内部、半导体集成电路和/或外部可移除装置。存在许多不同类型的存储器，包含易失性和非易失性存储器。包含随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等的易失性存储器需要经施加功率的源来维持其数据。相比之下，非易失性存储器即使当无外部供电时也可保持其存储数据。非易失性存储器可用于各种技术中，包含快闪存储器(例如，NAND和NOR)、相变存储器(PCM)、铁电随机存取存储器(FeRAM)、电阻式随机存取存储器(RRAM)和磁性随机存取存储器(MRAM)等。改进存储器装置通常可包含增大存储器胞元密度、提高读取/写入速度或以其它方式减小操作时延、增大可靠性、增加数据保持、减少功率消耗或减少制造成本，以及其它度量。
附图说明
图1为示意性地说明根据本发明技术的实施例的存储器装置的框图。
图2为示意性地说明根据本发明技术的实施例的用于存储器装置的安全存取流程的框图。
图3a展示说明建立用于存储器装置的存取密钥和安全性模式的方法的流程图，且图3b展示说明根据本发明技术的实施例的存取密钥和安全性模式的示意性配置。
图4a展示说明使用用于存储器装置的任选的存取密钥和状态指示符的方法的流程图，且图4b展示说明根据本发明技术的实施例的任选的存取密钥和状态指示符的示意性配置。
图5和6为示意性地说明根据本发明技术的实施例的存储器装置的电路配置的框图。
图7为示意性地说明根据本发明技术的实施例的存储器系统的框图。
图8到11为说明操作根据本发明技术的实施例的存储器装置和包含存储器装置的存储器系统的方法的流程图。
具体实施方式
存储器装置可支撑各种操作特征。可在存储器装置的说明书中描述操作特征中的一些，使得存储器装置的终端用户可利用说明书中所描述的操作特征。另外，存储器装置可配置成支撑需要受控存取的特定操作特征，其可称为安全特征。此类安全特征可包含可测性设计(DFT)功能(其也可称为可制造设计(DFM)功能)。在一些实施例中，DFT功能包含供应商专有特征或功能(例如，仅可由存储器装置的制造存取的测试模式)、可经激活以用于选定客户或选定存储器装置集合的特定特征或功能(例如，某些测试模式、特定容量)、对熔丝阵列(或存储器装置的其它非易失性存储器元件)的存取等等。在一些情况下，DFT功能下的各种测试模式、特征和/或功能可称为DFT模式。DFT功能提供修改存储器装置的操作特性而不实施对存储器装置设计的永久性改变的灵活性。举例来说，DFT功能可使得存储器装置能够在测试模式下暂时地进行某些操作以评估操作的可行性。在一些情况下，DFT功能可编程熔丝阵列，使得特定容量可作为某些客户的默认启用。在其它实例中，DFT(或DFM)功能可依据客户要求选择性地配置用以操作的存储器装置—例如，客户需要×4存储器装置而另一客户需要×8存储器装置。
DFT功能可由未经授权的或敌对参与者滥用以永久性地损坏存储器装置或以不合需要的方式使存储器装置降级。举例来说，存储器装置可将各种操作信息存储在非易失性存储器元件中，存储器装置需要在无功率的情况下保持这些操作信息。存储在非易失性存储器元件中的操作信息可包含与安全特征(例如，DFT功能、到测试模式的项和/或特定容量)和/或用于存储器装置操作的其它条件相关联的关键信息，例如微调设定、冗余实施、最优定时/偏置参数等等。此外，一些非易失性存储器元件(例如，熔丝、反熔丝、烧熔电容器装置、具有烧熔栅极氧化物的晶体管)由于其不可逆编程特性而视为一次性可编程存储器胞元。因此，对非易失性存储器元件(例如，熔丝阵列)的存取可准许敌对或无意参与者永久性地更改关键信息(由于其不可逆编程特性)，此反而导致对存储器装置的性能或功能性的有害后果(例如，通过激活停用存储器装置的测试模式功能性)。
类似地，存储器装置的各种测试模式(例如，供应商专有特征或功能、选择性经激活的特定特征或功能)也可受益于受敌对或无意的参与者的保护。在一些情况下，确保对测试模式的存取防止用户存取存储器装置的内部操作的某些方面或禁止非法用户存取与测试模式相关联的特定能力(例如，当用户并未支付特定容量时)。另外，确保对测试模式的存取可减轻来自修改与测试模式相关联的一些电压的风险，这可在未恰当地管理的情况下永久性地损坏某些装置或减少装置的寿命。因此，需要严格地控制对测试模式的存取。在一些实施例中，进行DFT功能的各种电路和组件可耦合到存储器装置的共同内部电势，且对DFT功能的受控存取可经由对共同内部电势的受控存取而实施。
本发明技术的若干实施例针对提供对对于存储器装置的非易失性存储器元件的未经授权存取的各种安全性等级—例如，对熔丝阵列的安全存取(例如，从熔丝阵列读取信息，从而允许对在熔丝阵列中定义的存储器装置的功能、测试模式或定时的改变)。尽管相对于将安全性提供到熔丝存取功能和模块来描述本发明技术，但本发明技术不限于此。举例来说，可实施本文中所描述的安全性特征以将安全性提供到存储器装置的其它模块或功能，使得仅可允许对此类模块或功能的经认证存取，也就是用于存储器装置的安全特征存取。安全特征存取可包含对DFT功能的安全存取，例如测试模式的项(例如，针对测试模式的临时改变)、特定特征模式或命令(例如，允许仅有限客户存取)、模式寄存器和/或专用寄存器、可为永久的(如果基于一次性可编程元件)或灵活的(如果基于NAND存储器胞元或PCM胞元)非易失性存储器空间等等。在一些实施例中，一些特定特征模式中可从客户隐藏(例如，在存储器装置的说明书中未描述)。此外，可由其它类型的非易失性存储器元件的阵列替换(或除了所述阵列以外还提供)熔丝阵列—例如，一或多个导电层(例如，金属互连层)、金属交换器、烧熔电容器装置、具有烧熔栅极氧化物的晶体管、NAND存储器胞元、PCM胞元磁性存储器胞元。
在一些情况下，存储器装置可配置成允许客户(例如，从存储器装置的制造商购买存储器装置的真实终端用户)选择用户定义的存取密钥(例如，第一存取密钥)且将所述用户定义的存取密钥存储在存储器装置的熔丝阵列中。客户可使用存储器装置的特定编程模式(例如，后封装修复(post package repair；PPR)模式)，其在一些情况下使得客户或存储器供应商能够在不直接存取熔丝模块的情况下编程熔丝阵列的一部分。在客户建立用户定义的存取密钥之后，存储器装置可基于存储在熔丝阵列中的用户定义的存取密钥而控制对熔丝阵列(DFT功能或DFT功能的其它特征)的存取。存储器装置可包含准许或禁止此类存取的组件(例如，认证组件)。举例来说，存储器装置可接收引导到熔丝阵列的存取命令，其中存取命令包含另一存取密钥(例如，第二存取密钥)。存储器装置(或认证组件)可在接收存取命令之后从熔丝阵列检索用户定义的存取密钥以将用户定义的存取密钥与存取命令中所包含的第二存取密钥进行比较。此后，存储器装置(或认证组件)可基于将用户定义的存取密钥与第二存取密钥进行比较而确定是否准许或禁止在熔丝阵列处执行存取命令。以这种方式，第三方—包含存储器装置的制造商—其不存在匹配存取密钥(例如，与第一存取密钥相匹配的第二存取密钥)，可阻止对熔丝阵列的存取(例如，从熔丝阵列读取信息、更改存储在熔丝阵列中的信息)。
在一些情况下，制造商可基于存储器装置的唯一识别(或标识符)而建立存取密钥。此类识别可基于存储器装置的制造信息—例如，生产批次识别、生产批次内的晶片识别、晶片内的存储器装置的裸片位置。制造商可将识别存储在存储器装置的熔丝阵列中(因此，识别可称为熔丝识别(FID))，使得在无功率供应到存储器装置的情况下保持嵌入在识别中的制造信息。在已分割成两个或更多个部分之后，FID可作为单一实体存储在熔丝阵列的一个地址或熔丝阵列的两个或更多个地址处。在一些情况下，制造商可在存储FID之前对FID进行编码—例如，使用散列函数。此外，制造商可确定使用不同地址集合来存储用于存储器装置属于的不同产品组的FID。因此，存储器装置可配置成基于基于FID的存取密钥而控制对熔丝阵列的存取(或DFT功能或DFT功能的其它特征)。也就是说，当存储器装置配置成检查存取命令是否包含准确FID(例如，基于FID的存取密钥)以准许或禁止对熔丝阵列(或其它安全特征)的存取时，可阻止不知道用以读取FID的熔丝阵列的预定地址集合和/或编码方案(即使在成功地在预定地址集合处读取FID之后对FID进行解码)以获得FID的第三方对熔丝阵列的存取。
在一些情况下，存储器装置的制造商可定义用于存储器装置的熔丝阵列(或DFT功能或DFT功能的其它特征)的加密存取密钥(例如，对除制造商以外任何方加密，包含真实终端用户)，且将加密存取密钥存储在存储器装置的非易失性存储器元件集合中(例如，熔丝阵列或一或多个导电层中)。此外，制造商可建立信号序列(例如，引导到存储器装置的两个或更多个命令的预定序列、随时间而变化的两个或更多个电压电平的预定组合)，使得存储器装置可仅在接收信号序列之后释放加密存取密钥。此外，制造商可配置存储器装置以在释放加密存取密钥时使用经指定以用于以其它方式仅接收信号(例如，经指定以从主机装置接收地址信息的地址引脚)的一或多个引脚来传输加密存取密钥。因此，需要与存储器装置耦合的主机装置(例如，制造商、第三方、客户)具有传输到存储器装置的信号序列和要监测哪些引脚从存储器装置接收加密存取密钥的先验知识—例如，主机装置以其它方式配置成将信号传输到存储器装置的引脚。因此，主机装置和存储器装置可需要基于此类知识以特定配置布线—例如，使用将主机装置与存储器装置电耦合以实现加密存取密钥的成功释放和接收的信道。在不从存储器装置接收加密存取密钥的情况下，当存储器装置配置成以检查加密存取密钥以准许或禁止对熔丝阵列(或其它安全特征)的存取时，可阻止主机装置对熔丝阵列(或其它安全特征)的存取。
参考图1描述支撑本发明技术的实施例的存储器装置。参考图2提供实例安全存取流程的更详细描述。图3和4说明在根据本发明技术的实施例的存储器装置内建立存取密钥。图5和6说明实施根据本发明技术的实施例的存储器装置中的安全存取密钥的电路配置的各方面。参考图7描述支撑本发明技术的实施例的存储器系统。参考图8到11描述说明操作存储器装置和存储器系统的各种方法的流程图。
图1为示意性地说明根据本发明技术的实施例的存储器装置100的框图。存储器装置100可包含存储器胞元阵列，例如存储器阵列150。存储器阵列150可包含多个存储体(例如，在图1的实例中的存储体0至15)，且每一存储体可包含多个字线(WL)、多个位线(BL)，及布置在字线(例如，m个字线，其也可称为行)和位线(例如，n个位线，其也可称为列)的相交点处的多个存储器胞元(例如，m×n个存储器胞元)。存储器胞元可包含数种不同存储器媒体类型中的任一个，包含电容式、相变式、磁阻式、铁电式等。字线WL的选择可由行解码器140进行，且位线BL的选择可由列解码器145进行。感测放大器(SAMP)可提供用于对应位线BL且连接到至少一个相应本地I/O线对(LIOT/B)，其继而可经由可充当交换器的转移栅极(TG)耦合到至少一个相应主I/O线对(MIOT/B)。存储器阵列150还可包含板线和用于管理其操作的对应电路系统。
存储器装置100可采用多个外部端子，其包含耦合到命令总线和地址总线以分别接收命令信号CMD和地址信号ADDR的命令和地址端子。存储器装置可进一步包含：用于接收片选信号CS的片选端子、用于接收时钟信号CK和CKF的时钟端子、用于接收数据时钟信号WCK和WCKF的数据时钟端子、数据端子DQ、RDQS、DBI和DMI、电源端子VDD、VSS、VDDQ和VSSQ。
可从外部向命令端子和地址端子供应地址信号和存储体地址信号。供应到地址端子的地址信号和存储体地址信号可经由命令/地址输入电路105传送到地址解码器110。地址解码器110可接收地址信号且将经解码行地址信号(XADD)供应到行解码器140(其可称为行驱动器)，且将经解码列地址信号(YADD)供应到列解码器145(其可称为列驱动器)。地址解码器110也可接收存储体地址信号(BADD)且将存储体地址信号供应到行解码器140和列解码器145两者。在一些实施例中，命令/地址输入电路105可与测试模式(TM)控制电路175耦合且将与各种测试模式功能相关联的命令中继到其上。在一些情况下，测试模式功能可称为或包含例如微调设定功能(例如，锁存微调条件而不编程熔丝)的可测性设计(DFT)功能、读取/写入定时功能、熔丝存取功能、内置自测试(built-in-self-test；BIST)功能、连接性测试功能等。
TM控制电路175可进行由存储器装置100的制造商定义的各种测试模式功能。此类测试模式功能可仅由制造商使用，而非由客户使用(例如，购买存储器装置以构建包含存储器装置的设备的实体)。举例来说，制造商可进行设计为加速对存储器装置100于主机装置(例如，存储器控制器)之间的引脚互连的电连续性的测试的连接性测试。TM控制电路175可耦合到命令解码器115中的一或多个寄存器118(其可称为模式寄存器)。在一些情况下，TM控制电路175可读取寄存器118以基于存储在寄存器118中的信息确定待进行的特定测试模式功能。在其它情况下，TM控制电路175可将信息存储在寄存器118中，使得存储器装置100中的其它功能块可基于存储在寄存器118中的信息(例如，与各种测试模式或DFT功能相关的信息)而进行适当功能。
TM控制电路175可与熔丝阵列180耦合。熔丝阵列180包含可视为一次性可编程非易失性存储器元件的熔丝阵列。在一些实施例中，熔丝阵列180可由其它非易失性存储器元件的阵列替换，例如金属交换器、烧熔电容器装置、具有烧熔栅极氧化物的晶体管、NAND存储器胞元、PCM胞元、磁性存储器胞元。熔丝阵列180可通过于其中编程一或多个熔丝来存储用于存储器装置100的各种操作信息，例如包含特定定时和/或电压参数的微调设定条件、基于读取/写入定时结果的读取/写入时钟条件、启用或停用客户特定特征或功能性的控制位、用于修复存储器阵列150的一部分的冗余实施信息等等。在一些情况下，在制造存储器装置100之后，熔丝阵列180中的熔丝可展现高电阻状态(例如，逻辑0)—例如，经由安置于两个导电层之间的氧化层。当跨一或多个熔丝施加熔丝编程电压(或电流)时，熔丝阵列180中的一或多个熔丝可经编程以展现低电阻状态(例如，逻辑1)—例如，通过借助于电应力物理地更改(破裂)氧化层，使得两个导电层经由导电路径连接。因此，一旦熔丝经编程(例如，氧化层破裂以展现低电阻状态，逻辑1)，那么经编程熔丝可并非未经编程(例如，恢复其原始高电阻状态，逻辑0)。在一些情况下，此类熔丝可称为反熔丝。
此外，当熔丝中所包含的氧化层可与电路中所包含的氧化层相同时，熔丝编程电压(或电流)可对应于比存储器装置100中的电路(例如，命令/地址输入电路105、地址解码器110、命令解码器115)中的操作电压(或电流)更大的电压(或电流)—例如，用于构建电路的金属氧化物半导体(MOS)晶体管的栅极氧化物。因此，如果熔丝编程电压经供应到电路，那么熔丝编程电压可致使电路不可恢复地损坏(例如，MOS晶体管的栅极氧化物可损坏)—因此，在一些情况下，存储器装置100可变得不起作用。因此，需要严格地控制对包含熔丝编程能力的TM控制电路175的存取以避免熔丝阵列180的非所要或不法编程和/或熔丝编程电压(或电流)的非预期激活。如本文中更详细描述，存储器装置100可配置成包含各种方案以将安全存取密钥提供到TM控制电路175(或其它安全特征)和/或提供到熔丝阵列180。
可从存储器控制器向命令和地址端子供应命令信号CMD、地址信号ADDR和片选信号CS。命令信号可表示来自存储器控制器的各种存储器命令(例如，包含存取命令，所述存取命令可包含读取命令和写入命令)。选择信号CS可用于选择存储器装置100以对提供到命令和地址端子的命令和地址作出响应。当将有源CS信号提供到存储器装置100时，可对命令和地址进行解码，且可进行存储器操作。命令信号CMD可经由命令/地址输入电路105作为内部命令信号ICMD提供到命令解码器115。命令解码器115可包含用于解码内部命令信号ICMD以产生用于进行存储器操作的各种内部信号和命令的电路，例如，用于选择字线的行命令信号和用于选择位线的列命令信号。内部命令信号还可包含输出和输入激活命令，例如定时命令CMDCK。
命令解码器115可进一步包含用于追踪各种计数或值(例如，由存储器装置100接收的刷新命令或由存储器装置100进行的自刷新操作的计数)的一或多个寄存器118。在一些实施例中，寄存器118的子集可称为模式寄存器且配置成存储操作参数以在进行各种功能特征和模式时提供灵活性—例如，测试模式功能。
当发布读取命令且及时向行地址和列地址供应读取命令时，可从存储器阵列150中的通过这些行地址和列地址指定的存储器胞元读取读取数据。可由命令解码器115接收读取命令，所述命令解码器可将内部命令提供到输入/输出电路160，使得可根据RDQS时钟信号经由读取/写入放大器155和输入/输出电路160从数据端子DQ、RDQS、DBI和DMI输出读取数据。可在由可编程于存储器装置100中，例如编程于模式寄存器(图1中未展示)中的读取时延信息RL定义的时间处提供读取数据。读取时延信息RL可在CK时钟信号的时钟循环方面进行定义。举例来说，读取时延信息RL可为在提供相关联读取数据时在由存储器装置100接收到读取命令之后的CK信号的时钟循环数。
当发布写入命令且及时向行地址和列地址供应所述命令时，可根据WCK和WCKF时钟信号将写入数据供应到数据端子DQ、DBI和DMI。写入命令可由命令解码器115接收，所述命令解码器可将内部命令提供到输入/输出电路160，以使得写入数据可由输入/输出电路160中的数据接收器接收，且经由输入/输出电路160及读取/写入放大器155供应到存储器阵列150。写入数据可写入由行地址和列地址指定的存储器胞元中。可在由写入时延WL信息定义的时间向数据端子提供写入数据。写入时延WL信息可编程于存储器装置100中，例如编程于模式寄存器(图1中未展示)中。可依据CK时钟信号的时钟循环来定义写入时延WL信息。举例来说，写入时延信息WL可为当接收相关联写入数据时在写入命令由存储器装置100接收之后的CK信号的时钟循环的数目。
可向电源端子供应电源电势VDD和VSS。这些电源电势VDD和VSS可供应到内部电压产生器电路170。内部电压产生器电路170可基于电源电势VDD和VSS产生各种内部电势VPP、VOD、VARY、VPERI、VPOP等。内部电势VPP可用于行解码器140中，内部电势VOD和VARY可用于存储器阵列150中所包含的感测放大器中，且内部电势VPERI可用于许多其它电路块中。在一些实施例中，内部电势VPOP可用作可供应到熔丝阵列180的熔丝编程电压。
还可向电源端子供应电源电势VDDQ。可将电源电势VDDQ连同电源电势VSS一起供应到输入/输出电路160。在本发明技术的实施例中，电源电势VDDQ可为与电源电势VDD相同的电势。在本发明技术的另一个实施例中，电源电势VDDQ可为与电源电势VDD不同的电势。然而，可针对输入/输出电路160使用专用电源电势VDDQ，使得从输入/输出电路160产生的电源噪声不会传播到其它电路块。
可向时钟端子和数据时钟端子供应外部时钟信号和互补外部时钟信号。外部时钟信号CK、CKF、WCK、WCKF可供应到时钟输入电路120。CK和CKF信号可为互补的，且WCK和WCKF信号也可为互补的。互补时钟信号可同时具有相对的时钟电平和相对的时钟电平之间的转变。举例来说，当时钟信号处于低时钟电平时，互补时钟信号处于高电平，且当时钟信号处于高时钟电平时，互补时钟信号处于低时钟电平。此外，当时钟信号从低时钟电平转变到高时钟电平时，互补时钟信号从高时钟电平转变到低时钟电平，且当时钟信号从高时钟电平转变到低时钟电平时，互补时钟信号从低时钟电平转变到高时钟电平。
时钟输入电路120中所包含的输入缓冲器可接收外部时钟信号。举例来说，当通过来自命令解码器115的CKE信号启用时，输入缓冲器可接收CK和CKF信号以及WCK和WCKF信号。时钟输入电路120可接收外部时钟信号以产生内部时钟信号ICLK。可将内部时钟信号ICLK供应到内部时钟电路130。内部时钟电路130可基于所接收到的内部时钟信号ICLK及来自命令/地址输入电路105的时钟启动信号CKE提供各种相位和频率受控制的内部时钟信号。举例来说，内部时钟电路130可包含接收内部时钟信号ICLK且将各种时钟信号提供到命令解码器115的时钟路径(图1中未展示)。内部时钟电路130可另外提供输入/输出(IO)时钟信号。IO时钟信号可供应到输入/输出电路160，且可用作用于确定读取数据的输出定时和写入数据的输入定时的定时信号。可以多个时钟频率提供IO时钟信号，使得可以不同数据速率从存储器装置100输出数据和将数据输入到存储器装置100。当期望高存储器速度时，较高时钟频率可为合乎需要的。当期望较低功率消耗时，较低时钟频率可为合乎需要的。也可将内部时钟信号ICLK供应到定时产生器135，且因此可产生各种内部时钟信号。
存储器装置100可连接到能够使用存储器以临时或永久地存储信息的数个电子装置中的任一个，或其组件。举例来说，存储器装置100的主机装置可为计算装置，例如台式或便携式计算机、服务器、手持式装置(例如，移动电话、平板计算机、数字阅读器、数字媒体播放器)，或其某一组件(例如，中央处理单元、协处理器、专用存储器控制器等)。主机装置可为联网装置(例如，交换器、路由器等)或数字图像、音频和/或视频的记录器、车辆、电器、玩具，或数个其它产品中的任一个。在一个实施例中，主机装置可直接连接到存储器装置100，但在其它实施例中，主机装置可间接连接到存储器装置(例如，经由网络连接或通过中间装置)。
在一些情况下，存储器装置(例如，存储器装置100)可包含配置成存储第一存取密钥(例如，用户定义的存取密钥)的熔丝阵列、配置成响应于接收到引导到熔丝阵列的存取命令而产生控制信号的电路系统，其中存取命令包含第二存取密钥。存储器装置还可包含耦合电路系统与熔丝阵列的组件，其中所述组件配置成从熔丝阵列检索第一存取密钥，将第一存取密钥与第二存取密钥进行比较，和基于将第一存取密钥与第二存取密钥进行比较而确定是否准许或禁止在熔丝阵列处执行存取命令。
在一些情况下，存储器装置(例如，存储器装置100)可包含配置成将第一存取密钥(例如，基于FID的存取密钥)存储在其预定地址集合处的熔丝阵列，其中第一存取密钥基于识别存储器装置的制造信息(例如，存储器装置的唯一标识符)。存储器装置还可包含外围电路系统，所述外围电路系统耦合到熔丝阵列和存储器装置，且配置成响应于从主机装置接收到引导到熔丝阵列的存取请求而产生存取命令，其中存取请求包含第二存取密钥。另外，外围电路系统可配置成从熔丝阵列检索第一存取密钥，将第一存取密钥与第二存取密钥进行比较，和基于将第一存取密钥与第二存取密钥进行比较而确定是否准许或禁止在熔丝阵列处执行存取命令。
在一些情况下，存储器装置(例如，存储器装置100)可包含配置成存储第一存取密钥(例如，加密存取密钥)的非易失性存储器元件集合。非易失性存储器元件集合可包含熔丝阵列中的一或多个熔丝、一或多个导电层或两者。在一些情况下，非易失性存储器元件集合可包含金属交换器、烧熔电容器装置、具有烧熔栅极氧化物的晶体管、NAND存储器胞元、PCM胞元、磁性存储器胞元。存储器装置可进一步包含外围电路系统，所述外围电路系统耦合到非易失性存储器元件的集合和存储器阵列，且配置成：从主机装置接收预定信号序列；响应于接收到预定信号序列而从非易失性存储器元件集合检索第一存取密钥；配置一或多个引脚以输出第一存取密钥，和在配置一或多个引脚之后使用一或多个引脚传输第一存取密钥。
图2为示意性地说明根据本发明技术的实施例的用于存储器装置的实例安全存取流程(例如，实例安全特征存取)的框图200。框图200包含与在实行参考图1所描述的存储器装置100的测试模式功能时提供各种安全性等级相关联的操作序列的各方面。如本文中所描述，测试模式功能可包含微调设定功能(框215a)—例如，锁存微调条件而不编程熔丝、熔丝存取功能(框215b)等等。框图200中的每一框可包含本文中参考图1和3到7所描述的一或多个组件或电路的各方面。此类组件或电路可通过进行一或多个算法或例程而实行指定给每一框的各种操作和/或功能。首先，在不参考指示为框250的认证组件/步骤的情况下描述操作序列的总体概况。
在框205处，存储器装置(例如，参考图1描述的存储器装置100)可从主机装置接收引导到测试模式功能的命令—例如，经由地址/命令输入电路105。存储器装置(例如，地址/命令输入电路105)可确定命令经引导到测试模式功能且将命令中继到TM控制电路175。
在框210处，TM控制电路175可确定命令经引导以进行来自各种测试模式功能的特定测试模式功能。举例来说，TM控制电路175可确定命令经引导到熔丝存取功能。因此，TM控制电路175可激活配置成控制熔丝存取功能的电路系统(例如，参考图5和6描述的熔丝控制组件510)。
在框215b处，电路系统(例如，熔丝控制组件510)可确定引导到熔丝存取功能的命令为读取命令还是写入命令。随后，电路系统可产生包含熔丝阵列180的熔丝的一或多个地址、与一或多个地址相关联的读取命令或与一或多个地址相关联的写入命令的控制信号。
当命令对应于写入命令时，在框220处，电路系统可激活(例如，启用)熔丝编程组件(例如，熔丝编程电压源530)，使得熔丝编程电压(或电流)变得可用于编程熔丝阵列180中的一或多个熔丝。此外，在框222处，电路系统可通过将熔丝的一或多个地址提供到熔丝阵列180来识别一或多个熔丝。在框224处，电路系统可通过施加熔丝编程电压来编程(例如，写入)熔丝阵列180的一或多个所识别熔丝—例如，一旦经编程就对所述熔丝加电应力以展现低电阻。随后，在框240处，电路系统可在编程一或多个熔丝之后退出(或终止)熔丝存取功能。
类似地，当命令为读取命令时，在框232处，电路系统可通过提供熔丝阵列180的熔丝的一或多个地址来识别待读取的一或多个熔丝。在框234处，电路系统可读取熔丝阵列180的一或多个所识别熔丝。随后，在框240处，电路系统可在读取一或多个熔丝之后退出(或终止)熔丝存取功能。
框图200说明在操作序列中指示为框250的用以在存取测试模式功能(例如，熔丝存取功能)时提供各种安全性等级的一或多个认证步骤/组件。在这点上，存储器装置可配置成将第一存取密钥存储在存储器装置的非易失性存储器元件中。在一些实施例中，客户可确定第一存取密钥(例如，用户定义的存取密钥)且将所述第一存取密钥存储在熔丝阵列180中。在一些实施例中，存储器装置的制造商可将第一存取密钥存储在熔丝阵列180的预定地址集合处，其中基于识别存储器装置100的制造信息(例如，基于FID的存取密钥)确定第一存取密钥。在一些实施例中，存储器装置的制造商定义对第三方隐藏且存储在存储器装置100的非易失性存储器元件集合(例如，熔丝集合、导电层集合)处的第一存取密钥(例如，加密存取密钥)。此类隐藏存取密钥可经由存储器装置的指定以用于以其它方式仅接收输入的一或多个引脚可用。
此外，在一些情况下，从主机装置(框205)接收的命令可包含第二存取密钥。在一或多个框250处的认证步骤/组件可检索存储于存储器装置(例如，熔丝阵列180、存储器装置100的一或多个导电层)内的第一存取密钥，且将第一存取密钥与命令中所包含的第二存取密钥进行比较。此后，认证步骤/组件可基于比较而确定是否准许或禁止进一步执行命令。
在一些实施例中，在框250a处，存储器装置100可响应于接收到引导到测试模式功能的命令而进行认证步骤。当第一存取密钥与第二存取密钥不匹配时，可禁止命令到达确定命令引导到的特定测试模式功能(框210)的TM控制电路175。因此，当命令不包含匹配第一存取密钥的第二存取密钥时，可在开始时阻止对测试模式功能的存取。
在一些实施例中，在框250b处，存储器装置100可在确定命令经引导到熔丝存取功能之后进行认证步骤。当命令中所包含的第二存取密钥不与第一存取密钥相匹配时，可阻止命令到达配置成控制熔丝存取功能的电路系统(例如，熔丝控制组件510)。因此，可不激活配置成控制熔丝存取功能的电路系统。
在一些实施例中，在框250c处，存储器装置100可在激活电路系统(例如，熔丝控制组件510)之后进行认证步骤。当激活时，电路系统可产生引导到熔丝阵列180的控制信号，例如熔丝阵列的熔丝的一或多个地址、与一或多个地址相关联的读取命令、与一或多个地址相关联的写入命令或其组合。当命令中所包含的第二存取密钥不与第一存取密钥相匹配时，可阻止控制信号到达熔丝阵列180，因此阻止熔丝存取功能到达熔丝阵列180。
在一些实施例中，在框250d处，存储器装置100可在确定熔丝存取功能引导到熔丝阵列处的写入信息之后进行认证步骤。当命令中所包含的第二存取密钥不与第一存取密钥相匹配时，可停用(未激活)熔丝编程电压组件以将熔丝编程电压提供到熔丝阵列(框220)。因此，可在熔丝阵列处阻止写入命令—例如，熔丝可无法在无可用于熔丝阵列180的熔丝编程电压的情况下经编程。此外，当存储器装置100进行框250d处的认证步骤时，如果不存在实施的其它认证步骤，那么可在无任何认证的情况下进行引导到熔丝阵列180的读取命令—例如，在框250a处、在框250b处、在框250c处。
图3a展示说明建立用于存储器装置的存取密钥和安全性模式的方法的流程图301，且图3b展示说明根据本发明技术的实施例的存取密钥和安全性模式的示意性配置302。流程图301说明用于客户建立用户定义的存取密钥的实例程序—例如，由供应商选定的客户、为此安全特征存取支付的客户。示意性配置302说明客户可定义的安全性信息，例如用户定义的存取密钥335和与用户定义的存取密钥335相关联的安全性模式330。流程图301和示意性配置302可包含框图200中所描绘的安全存取流程的各方面，所述安全存取流程提供用于实行参考图1和2所描述的存储器装置100的测试模式功能的各种安全性等级。
在一些情况下，客户可使用特定编程模式(例如，PPR模式)定义安全性信息且将安全性信息存储在存储器装置的熔丝阵列(例如，参考图1描述的熔丝阵列180)中，所述特定编程模式允许客户在不直接执行熔丝存取功能的情况下编程熔丝阵列的一部分。在一些实施例中，此部分可限于熔丝阵列的几个特定位置(例如，熔丝阵列中的熔丝的一或多个特定地址，在一些情况下可传送到数据表中的客户)。在一些情况下，此特定编程模式可称为客户编程模式。举例来说，在客户编程模式下，客户可选择熔丝阵列中的熔丝集合以存储安全性信息(例如，在一些情况下提供熔丝阵列中的熔丝的一或多个地址以识别编程哪些熔丝)。随后，代表客户的存储器装置100的状态机(例如，控制电路系统706)可结合控制熔丝阵列(例如，TM控制电路175、熔丝控制组件510)的其它电路系统实行对熔丝集合的编程而无需客户直接调用熔丝存取功能。
流程图301说明客户确定包含安全性模式330和用户定义的存取密钥335的安全性信息(框310)。此外，客户可选择熔丝阵列180的熔丝集合以使用PPR模式或客户编程模式来存储安全性信息。此后，客户可启用客户编程模式且将安全性信息提供到存储器装置100(框315)。随后，代表客户的存储器装置100可利用熔丝存取功能来将安全性信息(例如，安全性模式330和用户定义的存取密钥335)存储在熔丝阵列180的选定熔丝集处(框320)。在一些情况下，客户可基于列出熔丝阵列中的熔丝的一或多个特定地址的数据表提供可用于客户编程的熔丝集合的位置。
用户定义的存取密钥335可包含在客户可用的熔丝阵列(或其它非易失性存储器元件)的存储空间内客户可期望的任何数目的位(例如，k位)。举例来说，用户定义的存取密钥335可包含64位、128位、256位或更多。一般来说，在确定用户定义的存取密钥335的位数时，可在安全性强度(例如，用户定义的存取密钥335中的较大位数、针对未经授权存取的较强保护)与存储器装置100的效率(例如，存储和检索用户定义的存取密钥335、将用户定义的存取密钥335与存取命令中所包含的另一存取密钥进行比较)之间进行权衡。
安全性模式330可指定存储器装置100可触发用户定义的存取密钥335以准许或禁止引导到熔丝存取功能(或其它安全特征存取)的命令到达下一阶段的等级。举例来说，表1说明使用两(2)个位的安全性模式330的各种安全性等级。
安全性模式 选定安全性等级
00 未锁定：未实施存取安全性
01 锁定熔丝只读
10 锁定熔丝只写
11 锁定熔丝存取(读取和写入两者)
表1.
举例来说，当安全性模式330对应于“10”时，当存取命令为写入命令时可阻止对熔丝阵列进行存取。也就是说，当客户将安全性模式330编程为具有“10”时，存储器装置100在框250d处实施认证步骤，如参考图2所描述。因此，当安全性模式330对应于“10”时，可停用耦合到熔丝阵列且配置成产生熔丝编程电压的熔丝编程组件(例如，熔丝编程电压源530)以阻止写入命令(例如，参考图2描述的框220)。
类似地，当安全性模式330对应于“11”时，无论存取命令为写入命令或读取命令都可阻止对熔丝阵列进行存取。也就是说，“11”的安全性模式330可对应于实施如参考图2所描述的在框250c处的认证步骤(或在框250b处的认证步骤)的存储器装置100。表1出于说明的目的描绘包含2位的安全性模式，但本公开不限于此。举例来说，安全性模式330可包含3位、4位或甚至更多以指定可实施安全性特征(例如，认证步骤)的各种等级。
在一些情况下，具有k位的单一用户定义的存取密钥335对于不同安全性模式可为常见的。举例来说，单一用户定义的存取密钥335可用于在框250c处的认证步骤处(当安全性模式330对应于“11”时)或在框250d处的认证步骤处(当安全性模式330对应于“10”时)禁止存取命令。在一些情况下，可分别将不同存取密钥指派到不同安全性模式。举例来说，用户定义的存取密钥335(例如，“101…10”)可用于在框250c处的认证步骤处(当安全性模式330对应于“11”时)禁止存取命令，且不同用户定义的存取密钥335(例如，“111…00”)可用于在框250d处的认证步骤处(当安全性模式330对应于“10”时)禁止存取命令。在一些情况下，不同用户定义的存取密钥335可具有不同位数量。
图4a展示说明使用用于存储器装置的任选的存取密钥和状态指示符的方法的流程图401，且图4b展示包含任选的存取密钥435和用于任选的存取密钥435的状态指示符430的示意性配置402。流程图401说明除存取密钥(例如，用户定义的存取密钥)以外利用任选的存取密钥以促进额外安全性特征的实例程序。流程图401和示意性配置402可包含框图200中所描绘的安全存取流程的各方面，所述安全存取流程提供用于实行参考图1和2所描述的存储器装置100的测试模式功能的各种安全性等级。
在一些情况下，存储器装置100的制造商可定义任选的存取密钥435且将任选的存取密钥435存储在熔丝阵列(或非易失性存储器元件)中。可在将存储器装置100装运给客户之前建立任选的存取密钥435。因此，存储器装置可包含除如参考图3所描述的由客户定义的用户定义的存取密钥335以外的任选的存取密钥435。状态指示符430可基于与存储器装置100相关联的各种情况而指示任选的存取密钥435是否启用或停用。举例来说，当存储器装置100装运给客户时，状态指示符430可经设置以指示任选的存取密钥435停用—例如，不允许由制造商定义的任选的存取密钥435超越由客户定义的用户定义的存取密钥335。
在一些情况下，客户在已存储用户定义的存取密钥335之后将存储器装置100装运回到制造商，使得制造可进行需要对熔丝阵列(或非易失性存储器元件)的存取的某些分析任务。在一些情况下，制造商进行的此分析任务可称为传回材料分析(return-material-analyses；RMA)程序。此外，客户可不期望与制造商共享用户定义的存取密钥335。在此类情况下，客户可编程(更改或修改)状态指示符430以指示启用任选的存取密钥435(框410)—例如，由制造商定义的任选的存取密钥435超越由客户定义的用户定义的存取密钥335。制造商可提供来自熔丝阵列且超越用户定义的存取密钥335的任选的存取密钥435以利用存储于熔丝阵列内的信息实行各种RMA任务(框415)。当客户在RMA任务之后从制造商接收存储器装置100时，客户可编程状态指示符430以指示停用任选的存取密钥435(框420)，使得可仅通过使用由客户定义的用户定义的存取密钥335允许对熔丝阵列的存取。
状态指示符430可配置成指示任选的存取密钥435是否停用或启用。举例来说，表2说明使用状态指示符430的三(3)个位(例如，b2 b1 b0)的各种指示。
状态(b<sub>2</sub> b<sub>1</sub> b<sub>0</sub>) 描述
x00 任选的存取密钥停用
x01 任选的存取密钥启用
x10 任选的存取密钥启用
x11 任选的存取密钥停用
1xx 任选的存取密钥永久性地停用
表2.
表2说明可指示任选的存取密钥435是否启用或停用的状态指示符430的两个最右位(b1b0)。举例来说，当存储器装置100装运给客户时，b1b0可对应于“00”以指示任选的存取密钥435停用。当将存储器装置100装运回到以进行RMA程序的制造时，状态指示符430的两个最右位(b1b0)中的一个可从“0”改变为“1”，使得b1b0(例如，“10”或“01”)可指示任选的存取密钥435启用。在一些情况下，可使用两个最右位b1和b0实行异或(XOR)功能以确定任选的存取密钥435是否启用或停用。当在完成RMA程序之后将存储器装置100装运回到客户时，状态指示符430的两个最右位(b1或b0)的剩余位可从“0”编程到“1”，使得两个最右位(b1b0)对应于“11”以指示任选的存取密钥435停用。
此外，状态指示符430的最高有效位(b2)可经设定(编程成“1”)以指示任选的存取密钥435永久性地停用，而不管两个最右位(b1和b0)的逻辑状态。举例来说，当客户预测在未来不需要RMA程序时，状态指示符430的最高有效位(b2)可设定(例如，编程)为“1”。表2出于说明的目的描绘包含3位的状态指示符430，但本公开不限于此。举例来说，状态指示符430可包含4位、5位或甚至更多。另外，指示永久性地停用任选的存取密钥435的位可为状态指示符430的任何一或多个位。
图5为示意性地说明根据本发明技术的实施例的存储器装置的电路配置的框图500。框图500可包含与参考图1所描述的测试模式功能和熔丝阵列相关联的存储器装置100的电路和组件的各方面。框图500包含熔丝控制组件510(其可为或包含TM控制电路175的各方面的实例)、熔丝阵列520(其可为或包含熔丝阵列180的各方面的实例)和熔丝编程电压源530(其可为或包含参考图1所描述的内部电势VPERI或VPOP的各方面的实例)。此外，框图500说明可配置成确定是否准许或禁止对熔丝阵列520的存取命令的一或多个认证组件560(例如，沿着信道550a的认证组件560a、沿着信道550b的认证组件560b)。在一些实施例中，熔丝控制组件510、熔丝编程电压源530、认证组件560或其任何组合可统称为外围电路系统。此外，外围电路可耦合到存储器装置的存储器阵列(例如，存储器阵列150)。
熔丝阵列520可配置成存储存取密钥540(例如，第一存取密钥)。在一些情况下，存取密钥540可为或包含由客户定义和存储的存取密钥的各方面的实例(例如，参考图3描述的用户定义的存取密钥335)。因此，存取密钥540可与安全性模式相关联(例如，如参考图3所描述的安全性模式330)。在一些情况下，存取密钥540可为或包含由制造商定义和存储的存取密钥的各方面的实例(例如，经配置成使用指定用于以其它方式仅接收信号的一或多个引脚传输的加密存取密钥)。在一些情况下，存取密钥540的至少一部分可存储在存储器装置的一或多个导电层处而非熔丝阵列520处。此外，框图500说明任选的存取密钥545，其可为或包含参考图4所描述的任选的存取密钥435的各方面的实例。因此，任选的存取密钥545可与参考图4所描述的状态指示符430相关联。在一些情况下，任选的存取密钥545的至少一部分可存储在如框图500中所说明的存储器装置的一或多个导电层处。在一些情况下，任选的存取密钥545可存储在存储器装置的熔丝阵列520(或非易失性存储器元件)中或另一熔丝阵列(未展示)中。在一些情况下，任选的存取密钥545可存储在存储器装置的寄存器(例如，寄存器118)中。
熔丝控制组件510可配置成响应于接收到经引导到熔丝阵列520的存取命令而产生用于熔丝阵列520的控制信号。控制信号可包含熔丝阵列520的熔丝的一或多个地址、与一或多个地址相关联的读取命令、与一或多个地址相关联的写入命令或其组合。控制信号可经由信道550a传输到熔丝阵列520。存取命令可包含由包含存储器装置100的系统的主机装置提供的第二存取密钥。此外，当发出对熔丝阵列520的写入命令时，熔丝控制组件510可配置成产生经引导到熔丝编程电压源530的控制信号—例如，与用以启用熔丝编程电压(例如，参考图1所描述的VPOP)的写入命令相关联的额外功能性。此类控制信号可经由信道550b传输到熔丝编程电压源530。
在一些情况下(例如，认证引导到熔丝阵列520的读取命令)，组件560a(“认证组件560a”)可位于熔丝控制组件510与熔丝阵列520之间，且将熔丝控制组件510与熔丝阵列520电耦合。组件560a可配置成从熔丝阵列520检索存取密钥540以与存取命令中所包含的第二密钥进行比较。此外，组件560a可基于将存取密钥540与第二存取密钥进行比较而确定是否准许或禁止在熔丝阵列520处执行存取命令。也就是说，当第二存取密钥不与存取密钥540相匹配时，组件560a可阻止控制信号到达熔丝阵列520。
在一些情况下(例如，认证引导到熔丝阵列520的写入命令)，组件560b(“认证组件560b”)可位于熔丝控制组件510与熔丝编程电压源530之间，且将熔丝控制组件510与熔丝编程电压源530电耦合。类似于组件560a，组件560b可配置成从熔丝阵列520检索存取密钥540以与存取命令中所包含的第二密钥进行比较。此外，组件560b可基于将存取密钥540与第二存取密钥进行比较而确定是否准许或禁止在熔丝阵列520处执行存取命令。也就是说，当第二存取密钥不与存取密钥540相匹配时，组件560b可防止熔丝控制组件510激活(例如，启用)与熔丝阵列耦合的熔丝编程电压源530(或停用熔丝编程电压源530)。熔丝编程电压源530可配置成产生熔丝编程电压。在一些情况下，熔丝编程电压可大于熔丝控制组件510或组件560a和/或560b的操作电压。当熔丝编程电压源530停用(去激活)时，归因于不存在编程熔丝阵列520的熔丝所必需的熔丝编程电压而在熔丝阵列520处防止引导到熔丝阵列520的写入命令。
在一些情况下，存取密钥540可与安全性模式(例如，参考图3所描述的安全性模式330)相关联。基于安全性模式330，存储器装置100(例如，TM控制电路175、熔丝控制组件510、控制电路系统706)可确定可在哪一等级处实施安全性特征。举例来说，当安全性模式330对应于“11”时，存储器装置可通过激活位于熔丝控制组件510与熔丝阵列520之间的认证组件560a来阻止控制信号(例如，读取命令、写入命令)到达熔丝阵列520—例如，在如图2中所说明的框250c处实施的认证步骤。另外或替代地，当安全性模式330对应于“10”时，存储器装置可通过激活位于熔丝控制组件510与熔丝编程电压源530之间的认证组件560b来禁止熔丝控制组件510激活(例如，启用)熔丝编程电压源530(或保持熔丝编程电压源530停用)—例如，在如图2中所说明的框250d处实施认证步骤。
在一些情况下，熔丝控制组件510可包含于配置成进行不同于熔丝存取功能的其它测试模式功能的TM控制电路175中—例如，不编程熔丝的微调设定功能、特定特征启用功能。当第二存取密钥不与存取密钥540相匹配时，可停用TM控制电路175进行包含熔丝存取功能的所有测试模式功能—例如，在如图2中所说明的框250a处实施认证步骤。
在一些情况下，存储器装置100可包含除存取密钥540以外的任选的存取密钥545。在此类情况下，认证组件560可配置成检索任选的存取密钥545且在将存取密钥540于存取命令中所包含的第二存取密钥进行比较之前用任选的存取密钥545更新存取密钥540。在一些情况下，用任选的存取密钥545更新存取密钥540可包含用任选的存取密钥545替换存取密钥540。在其它情况下，用任选的存取密钥545更新存取密钥540可包含将任选的存取密钥545串接到存取密钥540作为存取密钥540的部分。
图6为示意性地说明根据本发明技术的实施例的存储器装置的电路配置的框图600。框图600可包含与参考图1所描述的测试模式功能和熔丝阵列相关联的存储器装置100的电路和组件的各方面。此外，框图600包含参考图5所描述的若干组件，例如熔丝控制组件510、熔丝阵列520和熔丝编程电压源530。框图600说明可定位在各种位置中以控制(例如，准许或禁止)对熔丝阵列520的存取的一或多个认证组件660。在一些实施例中，熔丝控制组件510、熔丝编程电压源530、认证组件660或其任何组合可统称为外围电路系统。此外，外围电路系统可耦合到存储器装置100的存储器阵列(例如，存储器阵列150)。
在一些情况下，存储器装置100的制造商可使用对于存储器装置100是唯一的熔丝识别(FID)(因此，基于FID的存取密钥640)来定义存取密钥。制造商可确定利用基于FID的存取密钥640来实施安全性特征，而不向客户提供定义如参考图3所描述的存取密钥的选项。FID可对于每一个别存储器装置100是唯一的，因为FID包含包括与个别存储器装置100相关联的各种制造信息的元数据，例如产品识别、设计修订识别、生产场所识别、生产批次识别、生产批次内的晶片识别、晶片内的存储器装置的裸片位置或其组合。在一些情况下，FID可视为包含序列号的唯一识别(或标识符)，所述序列号包括基于制造信息识别每一个别存储器装置100的大致六十(60)至一百(100)或更多位。
基于FID的存取密钥640可为FID自身或FID的经修改版本—例如，在一些实施例中，使用散列函数的经编码FID。制造商可将基于FID的存取密钥640存储在熔丝阵列520的预定地址集合处，以实现一定等级的混淆以保护基于FID的存取密钥640免受第三方影响—例如，将基于FID的存取密钥640分割为各自对应于预定地址集合中的个别地址的多个部分。因此，可通过将基于FID的存取密钥640分割为各自对应于预定地址集合中的个别地址的多个部分、使用散列函数修改基于FID的存取密钥640或两者来实行对基于FID的存取密钥640进行编码。可基于与存储器装置100相关联的参数来选择预定地址集合，所述参数例如产品识别、设计修订识别、存储器容量、操作电压、封装类型、操作时钟速率、操作温度范围或其组合。因此，第一类别存储器装置可具有第一预定地址集合以存储基于FID的存取密钥640，且第二类别存储器装置可具有第二预定地址集合以存储基于FID的存取密钥640。
因此，在无与存储器装置100相关联的熔丝阵列520内的预定地址集合和/或用于对基于FID的存取密钥640进行编码的散列函数的先验知识的情况下，基于FID的存取密钥640对于通过随机尝试来检索(和解码)第三方是困难的。在一些情况下，制造商可选择将关于如何从熔丝阵列520检索基于FID的存取密钥640的信息提供到存储器装置的客户(例如，预定地址集合、用于编码的散列函数)，使得客户可具有对熔丝阵列520的存取(例如，写入命令)。在其它情况下，制造商可选择不提供此类信息且限制客户对熔丝阵列520的存取—例如，将客户限制到PPR模式。
在使用基于FID的存取密钥640的方案下，至少在主机装置(例如，存储器装置100的制造商)需要在熔丝存取功能起始时从熔丝阵列520检索和解码基于FID的存取密钥640时，对熔丝阵列520的读取命令可不由认证组件(例如，认证组件660d可去激活)选通。一旦成功地检索到基于FID的存取密钥640，就可将包含基于FID的存取密钥640的后续存取命令(例如，读取命令、写入命令)发到存储器装置100以执行引导到熔丝阵列520的存取命令。
参考框图600，当引导到熔丝阵列520的存取命令对应于引导到熔丝阵列520的读取命令时，熔丝控制组件510可配置成响应于接收到存取命令而产生第一信号集合(例如，熔丝阵列520的熔丝的一或多个地址、与一或多个地址相关联的读取命令)。第一信号集合可经由可称为读取路径的信道650传输到熔丝阵列520。如上文所描述，在一些情况下，无认证(或选通)可实施于读取路径650上—例如，当主机装置在熔丝存取功能的起始处从熔丝阵列检索基于FID的存取密钥640时。一旦主机装置已检索到基于FID的存取密钥640，便可选通后续读取命令(例如，激活认证组件660d)。举例来说，读取命令可包含第二存取密钥，且认证组件660d可从熔丝阵列520检索基于FID的存取密钥640以与读取命令中所包含的第二存取密钥进行比较。此外，认证组件660d可基于将基于FID的存取密钥640与第二存取密钥进行比较而确定是否准许或禁止在熔丝阵列520处执行读取命令。
当引导到熔丝阵列520的存取命令对应于引导到熔丝阵列520的写入命令时，熔丝控制组件510可配置成响应于接收到存取命令而产生第二信号集合(例如，熔丝阵列520的熔丝的一或多个地址、与一或多个地址相关联的写入命令)。第二信号集合可经由信道655a传输到熔丝阵列520。熔丝控制组件510可经由信道655b将额外信号传输到熔丝编程电压源530。信道655可统称为写入路径。写入命令可包含由主机装置提供的第二存取密钥。框图600还说明沿着写入路径655安置于各种位置的额外认证组件660(例如，认证组件660a、认证组件660b、认证组件660c)以保护熔丝阵列520的内含物免于未认证修改。
认证组件660a到认证组件660c可配置成从熔丝控制组件510接收写入命令以及写入命令中所包含的第二存取密钥。认证组件660a到认证组件660c可响应于接收到写入命令而从熔丝阵列520检索基于FID的存取密钥640以将基于FID的存取密钥640与第二存取密钥进行比较。此外，认证组件660a到认证组件660c可基于将基于FID的存取密钥640与第二存取密钥进行比较而确定是否准许或禁止在熔丝阵列520处执行写入命令。
在一些情况下，认证组件660a可位于写入路径(例如，信道655)处。当第二存取密钥不与基于FID的存取密钥640相匹配时，认证组件660a可在写入路径的起始处使写入命令无效(例如，阻止写入命令)。在一些情况下，认证组件660b可位于熔丝控制组件510与熔丝编程电压源530之间，且将熔丝控制组件510于熔丝编程电压源530电耦合。当第二存取密钥不与基于FID的存取密钥640相匹配时，认证组件660b可禁止熔丝控制组件510激活(例如，启用)与熔丝阵列520耦合的熔丝编程电压源530(或停用熔丝编程电压源530)。在一些情况下，认证组件660c可位于熔丝控制组件510与熔丝阵列520之间，且电耦合熔丝控制组件510与熔丝阵列520。当第二存取密钥不与基于FID的存取密钥640相匹配时，认证组件660c可阻止写入命令(例如，经由信道655a与写入命令相关联的第二信号集合)到达熔丝阵列520。
图7为示意性地说明根据本发明技术的实施例的存储器系统701的框图。存储器系统701包含存储器装置700，其可为或包含参考图1所描述的存储器装置100的各方面的实例。如所展示，存储器装置700包含主存储器702(例如，DRAM、NAND闪存、NOR闪存、FeRAM、PCM等)和可操作地耦合到主机装置708(例如，上游中央处理单元(CPU))的控制电路系统706。主存储器702可为或包含参考图1所描述的存储器阵列150的各方面的实例。控制电路系统706包含参考图1到6所描述的各种组件的各方面。举例来说，控制电路系统706可包含命令/地址输入电路105、TM控制电路175、熔丝控制组件510、认证组件560、认证组件660等等的各方面。此外，存储器装置700包含熔丝阵列707(或其它类型的非易失性存储器元件的阵列)，其可为或包含参考图1所描述的熔丝阵列180的各方面的实例。
主存储器702包含各自包含多个存储器胞元的多个存储器单元720。存储器单元720可为个别存储器裸片、单一存储器裸片中的存储器平面、与硅穿孔(TSV)竖直地连接的存储器裸片的堆叠等。举例来说，在一个实施例中，存储器单元720中的每一者可由半导体裸片形成且与其它存储器单元裸片布置在单一装置封装中。在其它实施例中，多个存储器单元720可同位于单一裸片上和/或跨多个装置封装分布。在一些实施例中，存储器单元720还可细分成存储器区728(例如，存储体、存储排、信道、块、页等)。
存储器胞元可包含例如配置成永久地或半永久地存储数据的浮动栅极、电荷捕获、相变、电容式、铁电式、磁阻式和/或其它合适的存储元件。主存储器702和/或个别存储器单元720还可包含用于存取和/或编程(例如，写入)存储器胞元和其它功能的其它电路组件，例如多路复用器、解码器、缓冲器、读取/写入驱动器、地址寄存器、数据输出/数据输入寄存器等，所述其它功能例如用于处理信息和/或与控制电路系统706或主机装置708通信。尽管出于说明的目的在所说明的实施例中展示某一数目的存储器胞元、行、列、区和存储器单元，但存储器胞元、行、列、区和存储器单元的数目可变化，且在其它实施例中，相比于所说明的实例中所展示，在比例上可更大或更小。举例来说，在一些实施例中，存储器装置700可包含仅一个存储器单元720。替代地，存储器装置700可包含两个、三个、四个、八个、十个或更多(例如，16个、32个、64个或更多个)存储器单元720。尽管存储器单元720在图7中展示为各自包含四个存储器区728，但在其它实施例中，每一存储器单元720可包含一个、两个、三个、八个或更多个(例如，16个、32个、64个、100个、128个、256个或更多个)存储器区。
在一个实施例中，控制电路系统706可与主存储器702(例如，包含命令/地址/时钟输入电路系统、解码器、电压和定时产生器、输入/输出电路系统等)设置在同一裸片上。在另一实施例中，控制电路系统706可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)、存储器裸片上的控制电路系统等)或其它合适的处理器。在一个实施例中，控制电路系统706可包含处理器。所述处理器配置成执行存储在存储器中的指令以进行各种过程、逻辑流程和例程以用于控制存储器装置700的操作，包含管理主存储器702和处理存储器装置700与主机装置708之间的通信。在一些实施例中，控制电路系统706可包含具有用于存储例如，行计数器、存储体计数器、存储器指针、所提取数据等的存储器寄存器的嵌入式存储器。在本发明技术的另一实施例中，存储器装置700可不包含控制电路系统，且可替代地依赖于外部控制(例如，由主机装置708、或由与存储器装置700分离的处理器或控制器提供)。
主机装置708可为能够利用用于信息的临时或永久性存储的存储器的数个电子装置中的任一个或其组件。举例来说，主机装置708可为计算装置，例如台式或便携式计算机、服务器、手持式装置(例如，移动电话、平板计算机、数字读取器、数字媒体播放器)，或其某一组件(例如，中央处理单元、协处理器、专用存储器控制器等)。主机装置708可为联网装置(例如，交换器、路由器等)或数字图像、音频和/或视频的记录器、车辆、电器、玩具，或数个其它产品中的任一个。在一个实施例中，主机装置708可直接连接到存储器装置700，但在其它实施例中，主机装置708可间接连接到存储器装置(例如，经由网络连接或通过中间装置)。
在操作中，控制电路系统706可直接写入或以其它方式编程(例如，擦除)主存储器702的各种存储器区。控制电路系统706经由主机装置总线或接口710与主机装置708通信。在一些实施例中，主机装置708和控制电路系统706可经由专用存储器总线(例如，DRAM总线)通信。在其它实施例中，主机装置708和控制电路系统706可经由串行接口通信，所述串行接口例如串行附接的SCSI(SAS)、串行AT附件(SATA)接口、外围组件互连高速(PCIe)或其它合适的接口(例如，并行接口)。主机装置708可将各种请求(以例如包或包流的形式)发送到控制电路系统706。请求可包含读取、写入、擦除、传回信息和/或进行特定操作(例如，刷新操作、微调操作、预充电操作、激活操作、耗损均衡操作、垃圾收集操作等)的命令。
在一些实施例中，控制电路系统706可配置成追踪在多个存储器单元720中的主存储器702(例如，在控制电路系统706的嵌入式存储器中的寄存器或表中)中进行的操作(例如，读取操作、写入操作、擦除操作、激活操作等)以促进按需进行刷新操作。在这点上，控制电路系统706可配置成将由不同存储器单元720经历的操作的数目或速率进行比较，且基于由存储器单元720经历的操作的数目或速率之间的比较来对存储器单元720进行或调度刷新操作。替代地，控制电路系统706可配置成基于将每一存储器单元720于一或多个预定阈值(例如，操作的阈值数目、操作的阈值速率等)的比较而对存储器单元720进行或调度刷新操作。因此，归因于不同单元720可经受乱序刷新操作的自由度，作为超过阈值数目或速率的操作的目标的存储器单元720可比另一单元720更频繁地刷新。
在一些情况下，存储器装置700可配置成允许客户使用特定编程模式确定用户定义的存取密钥(例如，第一存取密钥)且将所述用户定义的存取密钥存储在熔丝阵列707中—例如，PPR模式。在存储器系统701的操作期间，主机装置708可产生引导到熔丝阵列707的存取命令且将所述存取命令传输到存储器装置700。存取命令可包含由主机装置708提供的存取密钥(例如，第二存取密钥)。存储器装置700(例如，控制电路系统706)可接收引导到熔丝阵列707的存取命令，且从熔丝阵列707检索用户定义的存取密钥。存储器装置700可将用户定义的存取密钥于存取命令中所包含的存取密钥(例如，第二存取密钥)进行比较。此外，存储器装置700可基于将用户定义的存取密钥与第二存取密钥进行比较而确定是否准许或禁止在熔丝阵列707处执行存取命令。
在一些情况下，存储器装置700可基于所述确定(例如，当第二存取密钥不与用户定义的存取密钥相匹配时)而阻止响应于接收到存取命令而产生的控制信号到达熔丝阵列707，其中控制信号包括熔丝阵列707的熔丝的一或多个地址、与一或多个地址相关联的读取命令、与一或多个地址相关联的写入命令或其组合。在一些情况下，当第二存取密钥不与用户定义的存取密钥相匹配时，存储器装置700可停用与熔丝阵列707耦合且配置成产生熔丝编程电压的电压源(例如，熔丝编程电压源530)。在一些情况下，熔丝编程电压可大于存储器装置700的操作电压。
在一些情况下，存储器装置700可配置成将基于FID的存取密钥存储在熔丝阵列707的预定地址集合处。此外，主机装置708(例如，存储器装置700的制造商、被告知读取基于FID的存取密钥的预定地址集合的客户)可使用预定地址集合从熔丝阵列707检索基于FID的存取密钥。随后，主机装置708可产生包含第二存取密钥(例如，基于FID的存取密钥，在主机装置为制造商或告知预定地址集合的客户的情况下)的存取命令(例如，写入命令)且将所述存取命令传输到存储器装置700。此外，存储器装置700可基于将基于FID的存取密钥与存取命令中所包含的第二存取密钥进行比较而确定是否准许或禁止引导到熔丝阵列707的存取命令(例如，当存取命令经引导以编程熔丝阵列707的一或多个熔丝时的写入命令)的执行。
在一些情况下，存储器装置700可配置成在将基于FID的存取密钥存储到熔丝阵列707之前对基于FID的存取密钥进行编码，其中主机装置708可配置成在检索经编码的基于FID的存取密钥之后对基于FID的存取密钥进行解码。在一些情况下，对基于FID的存取密钥进行编码可包含将基于FID的存取密钥分割为各自对应于预定地址集合的个别地址的多个部分，且其中对存取密钥进行解码可包含串接多个部分以恢复基于FID的存取密钥。在一些情况下，对基于FID的存取密钥进行编码可包含使用散列函数修改基于FID的存取密钥，且其中对基于FID的存取密钥进行解码可包含使用散列函数的逆函数恢复基于FID的存取密钥。
在一些情况下，存储器装置700的制造商可定义加密存取密钥(例如，对第三方或客户隐藏的存取密钥)且将加密存取密钥存储在存储器装置700的非易失性存储器元件的集合处。非易失性存储器元件的集合可包含熔丝阵列707的一或多个熔丝、存储器装置700的一或多个导电层(例如，一或多个金属互连层)或两者。此外，制造商可配置存储器装置700的一或多个引脚，使得存储器装置700可响应于从主机装置708接收到预定信号序列而将加密存取密钥传输到主机装置708。然而，一或多个引脚经指定以用于以其它方式仅从主机装置708接收信号。以这种方式，制造商可实现多个等级的混淆以保护加密存取密钥—即，使用如在本文中更详细描述的预定信号序列和经指定以用于以其它方式仅接收信号的一或多个引脚。
首先，主机装置708必须具有经由第一信道传输到存储器装置700的预定信号序列的先验知识。在一些情况下，预定信号序列可对应于引导到存储器装置700的两个或更多个命令的预定序列—例如，三(3)个读取命令后跟着两(2)个写入命令，两者之间什么也没有。在一些情况下，预定信号序列对应于在固定持续时间期间随时间而变化的两个或更多个电压(或电流)电平的预定组合。仅当存储器装置700从主机装置708接收预定信号序列时，存储器装置700配置成检索加密存取密钥且将所述加密存取密钥传输回到主机装置708。在一些情况下，制造商可选择将不同信号序列用于存储器装置700所属于的不同产品组，使得即使当偶然地揭露某一产品组的信号序列时，与揭露信号序列相关联的风险也可限制于产品组。
第二，主机装置708必须具有在经由第一信道将预定信号序列传输到存储器装置700之后监测哪些引脚经由第二信道接收加密存取密钥的先验知识。因为存储器装置700配置指定为存储器装置700的仅输入引脚的引脚以将加密存取密钥传输(例如，输出)到主机装置708，所以需要配置成容纳主机装置708和存储器装置700的板以使得主机装置708能够使用引脚从存储器装置700接收加密存取密钥。以这种方式，制造商可对第三方保护加密存取密钥，所述第三方可不具有对待传输到存储器装置700的预定信号序列及待监测以从存储器装置700接收加密存取密钥的一或多个引脚的先验知识。
当主机装置708成功地接收加密存取密钥时，主机装置708可产生引导到存储器装置700的熔丝阵列707的存取命令，其中存取命令包含第二存取密钥(例如，从存储器装置700接收的加密存取密钥)。随后，存储器装置700可响应于从主机装置708接收存取命令而从非易失性存储器元件的集合检索加密存取密钥，且将存取命令中所包含的第二存取密钥与加密存取密钥进行比较。存储器装置700可基于将加密存取密钥于存取命令中所包含的第二存取密钥进行比较而确定是否准许或禁止在熔丝阵列处执行存取命令，如本文中参考图1到5所描述。
图8为说明根据本发明技术的实施例的操作存储器装置的方法的流程图800。流程图800可为或包含如参考图1到5和7所描述的存储器装置100(或存储器装置700的控制电路系统706)可进行的方法的各方面的实例。
方法包含接收引导到存储器装置的熔丝阵列的存取命令，其中熔丝阵列配置成存储第一存取密钥，且存取命令包含第二存取密钥(框810)。根据本发明技术的一个方面，可由如参考图1到5和7所描述的控制电路系统(例如，图7的控制电路系统706)或命令/地址输入电路105进行框810的接收特征。
方法进一步包含在接收到存取命令之后从熔丝阵列检索第一存取密钥(框815)。根据本发明技术的一个方面，可由如参考图1到5和7所描述的控制电路系统(例如，图7的控制电路系统706)或认证组件560进行框815的检索特征。
方法进一步包含将第一存取密钥与第二存取密钥进行比较(框820)。根据本发明技术的一个方面，可由如参考图1到5和7所描述的控制电路系统(例如，图7的控制电路系统706)或认证组件560进行框820的比较特征。
方法进一步包含基于将第一存取密钥与第二存取密钥进行比较而确定是否准许或禁止在熔丝阵列处执行存取命令(框825)。根据本发明技术的一个方面，可由如参考图1到5和7所描述的控制电路系统(例如，图7的控制电路系统706)或认证组件560进行框825的比较特征。
方法可进一步包含检索由存储器装置存储的第三存取密钥且用第三存取密钥更新第一存取密钥，其中基于更新第一存取密钥将第一存取密钥与第二存取密钥进行比较(框830)。根据本发明技术的一个方面，可由如参考图1到5和7所描述的控制电路系统(例如，图7的控制电路系统706)或认证组件560进行框830的检索和比较特征。
在一些实施例中，禁止执行可包含基于所述确定而阻止响应于从熔丝阵列接收存取命令而产生的控制信号，其中控制信号包含熔丝阵列的熔丝的一或多个地址、与一或多个地址相关联的读取命令、与一或多个地址相关联的写入命令或其组合。在一些实施例中，禁止执行可包含停用与熔丝阵列耦合的电压源，其中电压源配置成产生熔丝编程电压。在一些实施例中，熔丝编程电压可大于存储器装置的操作电压。
在一些实施例中，禁止执行可包含基于与第一存取密钥相关联的安全性模式而确定是否阻止来自熔丝阵列的控制信号或停用与熔丝阵列耦合的电压源，其中响应于接收存取命令而产生控制信号。在一些实施例中，禁止执行可包含停用配置成进行测试模式功能的电路系统，所述测试模式功能包含响应于接收引导到熔丝阵列的存取命令而产生用于熔丝阵列的控制信号。
图9为说明根据本发明技术的实施例的操作存储器装置的方法的流程图900。流程图900可为或包含如参考图1到5和7所描述的存储器装置100(或存储器装置700的控制电路系统706)可进行的方法的各方面的实例。
方法包含接收引导到存储器装置的熔丝阵列的安全性信息，其中安全性信息包含用于一或多个存取密钥的第一部分和用于一或多个安全性模式的第二部分，且其中一或多个存取密钥的个别存取密钥配置成准许或禁止执行引导到熔丝阵列的存取命令，且一或多个安全性模式的个别安全性模式配置成识别准许或禁止在熔丝阵列处的执行的模式(框910)。根据本发明技术的一个方面，可由如参考图1到5和7所描述的控制电路系统(例如，图7的控制电路系统706)进行框910的接收特征。
方法进一步包含响应于接收到安全性信息而确定对应于一或多个存取密钥的第一多个位和对应于一或多个安全性模式的第二多个位(框915)。根据本发明技术的一个方面，可由如参考图1到5和7所描述的控制电路系统(例如，图7的控制电路系统706)进行框915的确定特征。
方法进一步包含产生熔丝阵列的一或多个地址，其中一或多个地址对应于第一多个位和第二多个位(框920)。根据本发明技术的一个方面，可由如参考图1到5和7所描述的控制电路系统(例如，图7的控制电路系统706)或熔丝控制组件510进行框920的产生特征。
方法进一步包含使用一或多个地址将第一多个位和第二多个位存储在熔丝阵列中(框925)。根据本发明技术的一个方面，可由如参考图1到5和7所描述的控制电路系统(例如，图7的控制电路系统706)或熔丝控制组件510进行框925的产生特征。
在一些实施例中，一或多个安全性模式可包括停用配置成进行包含产生用于熔丝阵列的控制信号、阻止来自熔丝阵列的控制信号的测试模式功能的电路，或停用与熔丝阵列耦合且配置成产生熔丝编程电压的电压源。在一些实施例中，可基于一或多个存取密钥和一或多个安全性模式的组合而确定准许或禁止在熔丝阵列处的执行的特定模式。
在一些实施例中，第一部分可包括对一或多个安全性模式共同的存取密钥，使得基于存取密钥结合一或多个安全性模式来确定准许或禁止在熔丝阵列处的执行的特定模式。在一些实施例中，第一部分可包括彼此不同的两个或更多个存取密钥，以使得基于两个或更多个存取密钥确定准许或禁止在熔丝阵列处的执行的特定模式。在一些实施例中，存储第一多个位和第二多个位可包括启用与熔丝阵列耦合且配置成产生大于存储器装置的操作电压的熔丝编程电压的电压源。
图10为说明根据本发明技术的实施例的操作存储器装置的方法的流程图1000。流程图1000可为或包含如参考图1到4、6和7所描述的存储器装置100(或存储器装置700的控制电路系统706)可进行的方法的各方面的实例。
方法包含从主机装置接收引导到存储器装置的熔丝阵列的存取请求，其中熔丝阵列包含在其预定地址集合处的第一存取密钥，且其中存取请求包含第二存取密钥(框1010)。根据本发明技术的一个方面，可由如参考图1到4、6和7所描述的控制电路系统(例如，图7的控制电路系统706)或命令/地址输入电路105进行框1010的接收特征。
方法进一步包含响应于接收到存取请求而产生包含第二存取密钥的存取命令(框1015)。根据本发明技术的一个方面，可由如参考图1到4、6和7所描述的控制电路系统(例如，图7的控制电路系统706)或熔丝控制组件510进行框1015的产生特征。
方法进一步包含将第一存取密钥与第二存取密钥进行比较(框1020)。根据本发明技术的一个方面，可由如参考图1到4、6和7所描述的控制电路系统(例如，图7的控制电路系统706)或认证组件660进行框1020的比较特征。
方法进一步包含基于将第一存取密钥与第二存取密钥进行比较而确定是否准许或禁止在熔丝阵列处执行存取命令(框1025)。根据本发明技术的一个方面，可由如参考图1到4、6和7所描述的控制电路系统(例如，图7的控制电路系统706)或认证组件660进行框1025的确定特征。
方法可进一步包含基于与存储器装置相关联的参数选择预定地址集合以存储第一存取密钥(框1030)。根据本发明技术的一个方面，可由如参考图1到4、6和7所描述的控制电路系统(例如，图7的控制电路系统706)进行框1025的选择特征。
另外或替代地，方法可进一步包含在将第一存取密钥存储在预定地址集合处之前对第一存取密钥进行编码。根据本发明技术的一个方面，可由如参考图1到4、6和7所描述的控制电路系统(例如，图7的控制电路系统706)进行编码特征。
在一些实施例中，第一存取密钥可配置成基于用于制造关于存储器装置的信息的元数据而识别存储器装置。在一些实施例中，当第一存取密钥不同于第二存取密钥时，禁止执行可包含使存取命令无效。在一些实施例中，禁止执行可包含当第一存取密钥不同于第二存取密钥时阻止写入命令到达熔丝阵列。在一些实施例中，禁止执行可包含当第一存取密钥不同于第二存取密钥时停用与熔丝阵列耦合且配置成产生熔丝编程电压的电压源。
图11为说明根据本发明技术的实施例的操作存储器装置的方法的流程图1100。流程图1100可为或包含如参考图1到5和7所描述的存储器装置100(或存储器装置700的控制电路系统706)可进行的方法的各方面的实例。
方法包含通过存储器装置的第一引脚集合从主机装置接收预定信号序列(框1110)。根据本发明技术的一个方面，可由如参考图1到5和7所描述的控制电路系统(例如，图7的控制电路系统706)或命令/地址输入电路105进行框1110的接收特征。
方法进一步包含响应于接收到预定信号序列而从存储器装置的多个非易失性存储器元件检索第一存取密钥(框1115)。根据本发明技术的一个方面，可由如参考图1到5和7所描述的控制电路系统(例如，图7的控制电路系统706)进行框1115的检索特征。
方法进一步包含配置存储器装置的第二引脚集合以输出第一存取密钥(框1120)。根据本发明技术的一个方面，可由如参考图1到5和7所描述的控制电路系统(例如，图7的控制电路系统706)进行框1120的配置特征。
方法进一步包含在配置第二引脚集合之后使用第二引脚集合将检索到的第一存取密钥传输到主机装置(框1125)。根据本发明技术的一个方面，可由如参考图1到5和7所描述的控制电路系统(例如，图7的控制电路系统706)结合输入/输出电路160进行框1125的传输特征。
方法可进一步包含从主机装置接收存取命令，所述存取命令经引导到存储器装置的熔丝阵列且包含第二存取密钥(框1130)。根据本发明技术的一个方面，可由如参考图1到5和7所描述的控制电路系统(例如，图7的控制电路系统706)结合命令/地址输入电路105进行框1130的传输特征。
方法可进一步包含响应于接收到存取命令而产生用于熔丝阵列的控制信号，其中控制信号包含熔丝阵列的熔丝的一或多个地址、与一或多个地址相关联的读取命令、与一或多个地址相关联的写入命令或其组合(框1135)。根据本发明技术的一个方面，可由如参考图1到5和7所描述的控制电路系统(例如，图7的控制电路系统706)或熔丝控制组件510进行框1135的产生特征。
另外或替代地，方法可进一步包含将第一存取密钥与第二存取密钥进行比较以确定第二存取密钥是否对应于第一存取密钥，且基于将第一存取密钥与第二存取密钥进行比较而确定是否准许或禁止在熔丝阵列处执行存取命令。在一些实施例中，第二引脚集合经指定以用于以其它方式仅从主机装置接收输入。在一些实施例中，当第二存取密钥不同于第一存取密钥时禁止执行可包含阻止控制信号到达熔丝阵列，停用与熔丝阵列耦合且配置成产生熔丝编程电压的电压源，或停用配置成进行不同于产生用于熔丝阵列的控制信号的测试模式功能的存储器装置的电路系统。
应注意，上文描述的方法描述了可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自方法的两个或更多个实施例。
可使用多种不同技艺和技术中的任一种来表示本文所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单一信号；然而本领域的普通技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
本文中所论述的包含存储器装置的装置可形成于半导体衬底或裸片，例如硅、锗、硅锗合金、砷化镓、氮化镓等上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。掺杂可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来进行。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。其它实例和实施在本公开及所附权利要求书的范围内。实施功能的特征也可物理地位于各种位置处，包含分布以使得功能的各部分在不同物理位置处实施。
如本文中(包含在权利要求书中)所使用，如在项列表(例如，后加例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。此外，如本文所使用，短语“基于”不应解释为指代封闭条件集合。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文所使用，短语“基于”应以与短语“至少部分地基于”相同的方式解释。
从上文中应了解，本文中已出于说明的目的描述本发明的特定实施例，但可在不偏离本发明的范围的情况下进行各种修改。相反，在前述描述中，论述了许多特定细节以提供对本发明技术的实施例的透彻和启发性描述。然而相关领域的技术人员应认识到可在并无特定细节中的一或多个的情况下实践本公开。在其它情况下，未展示或未详细地描述通常与存储器系统和装置相关联的众所周知的结构或操作，以避免混淆技术的其它方面。一般来说，应理解，除了本文中所公开的那些特定实施例之外的各种其它装置、系统和方法可在本发明技术的范围内。

Claims (20)

1.一种设备，其包括：
存储器阵列；
熔丝阵列，其配置成存储第一存取密钥；
外围电路系统，其耦合到所述熔丝阵列和所述存储器阵列，且配置成：
响应于接收到引导到所述熔丝阵列的存取命令而产生控制信号，其中所述存取命令包含第二存取密钥；
从所述熔丝阵列检索所述第一存取密钥；
将所述第一存取密钥与所述第二存取密钥进行比较；及
基于将所述第一存取密钥与所述第二存取密钥进行比较而确定是否准许或禁止在所述熔丝阵列处执行所述存取命令。
2.根据权利要求1所述的设备，其中所述外围电路系统配置成：
基于确定禁止执行所述存取命令而阻止来自所述熔丝阵列的所述控制信号，所述控制信号包括所述熔丝阵列的熔丝的一或多个地址、与所述一或多个地址相关联的读取命令、与所述一或多个地址相关联的写入命令或其组合。
3.根据权利要求1所述的设备，其中所述外围电路系统配置成：
基于确定禁止执行所述存取命令而停用与所述熔丝阵列耦合的电压源，其中所述电压源配置成产生大于所述外围电路系统的操作电压的熔丝编程电压。
4.根据权利要求1所述的设备，其中所述外围电路系统配置成：
基于与所述第一存取密钥相关联的安全性模式确定是否阻止来自所述熔丝阵列的所述控制信号或停用与所述熔丝阵列耦合的电压源。
5.根据权利要求1所述的设备，其中所述外围电路系统配置成：
进行不同于产生所述控制信号的测试模式功能；及
停用所述外围电路系统的一或多个部分进行所述测试模式功能和产生所述控制信号。
6.根据权利要求1所述的设备，其中所述外围电路系统配置成：
在所述熔丝阵列、另一熔丝阵列、所述设备的一或多个导电层或所述设备的寄存器或其组合中检索由所述设备存储的第三存取密钥；及
用所述第三存取密钥更新所述第一存取密钥，其中所述外围电路系统配置成基于更新所述第一存取密钥而将所述第一存取密钥与所述第二存取密钥进行比较。
7.根据权利要求6所述的设备，其中所述外围电路系统配置成：
将所述第三存取密钥串接到所述第一存取密钥或用所述第三存取密钥替换所述第一存取密钥或两者。
8.根据权利要求6所述的设备，其中所述设备配置成将所述第三存取密钥存储在所述熔丝阵列中或所述设备的一或多个导电层中。
9.一种方法，其包括：
接收引导到存储器装置的熔丝阵列的存取命令，所述熔丝阵列配置成存储第一存取密钥，且所述存取命令包含第二存取密钥；
在接收到所述存取命令之后从所述熔丝阵列检索所述第一存取密钥；
将所述第一存取密钥与所述第二存取密钥进行比较；及
基于将所述第一存取密钥与所述第二存取密钥进行比较而确定是否准许或禁止在所述熔丝阵列处执行所述存取命令。
10.根据权利要求9所述的方法，其中禁止所述执行包括：
基于所述确定阻止响应于从所述熔丝阵列接收到所述存取命令而产生的控制信号，所述控制信号包括所述熔丝阵列的熔丝的一或多个地址、与所述一或多个地址相关联的读取命令、与所述一或多个地址相关联的写入命令或其组合。
11.根据权利要求9所述的方法，其中禁止所述执行包括：
停用与所述熔丝阵列耦合的电压源，其中所述电压源配置成产生大于所述存储器装置的操作电压的熔丝编程电压。
12.根据权利要求9所述的方法，其中禁止所述执行包括：
基于与所述第一存取密钥相关联的安全性模式而确定是否阻止来自所述熔丝阵列的控制信号或停用与所述熔丝阵列耦合的电压源，其中响应于接收到所述存取命令而产生所述控制信号。
13.根据权利要求9所述的方法，其中禁止所述执行包括：
停用配置成进行包含响应于接收到引导到所述熔丝阵列的所述存取命令而产生用于所述熔丝阵列的控制信号的测试模式功能的电路系统。
14.根据权利要求9所述的方法，其进一步包括：
检索由所述存储器装置存储的第三存取密钥；及
用所述第三存取密钥更新所述第一存取密钥，其中基于更新所述第一存取密钥将所述第一存取密钥与所述第二存取密钥进行比较。
15.一种方法，其包括：
接收引导到存储器装置的熔丝阵列的安全性信息，所述安全性信息包含用于一或多个存取密钥的第一部分和用于一或多个安全性模式的第二部分，其中所述一或多个存取密钥的个别存取密钥配置成准许或禁止执行引导到所述熔丝阵列的存取命令，且所述一或多个安全性模式的个别安全性模式配置成识别准许或禁止在所述熔丝阵列处的所述执行的模式；
响应于接收到所述安全性信息，确定对应于所述一或多个存取密钥的第一多个位和对应于所述一或多个安全性模式的第二多个位；
产生所述熔丝阵列的一或多个地址，所述一或多个地址对应于所述第一多个位和所述第二多个位；及
使用所述一或多个地址将所述第一多个位和所述第二多个位存储在所述熔丝阵列中。
16.根据权利要求15所述的方法，其中所述一或多个安全性模式包括停用配置成进行包含产生用于所述熔丝阵列的控制信号的测试模式功能的电路、阻止来自所述熔丝阵列的所述控制信号或停用与所述熔丝阵列耦合且配置成产生熔丝编程电压的电压源。
17.根据权利要求15所述的方法，其中基于所述一或多个存取密钥和所述一或多个安全性模式的组合而确定准许或禁止在所述熔丝阵列处的所述执行的特定模式。
18.根据权利要求15所述的方法，其中所述第一部分包括对所述一或多个安全性模式共同的存取密钥，使得基于所述存取密钥结合所述一或多个安全性模式确定准许或禁止在所述熔丝阵列处的所述执行的特定模式。
19.根据权利要求15所述的方法，其中所述第一部分包括彼此不同的两个或更多个存取密钥，使得基于所述两个或更多个存取密钥确定准许或禁止在所述熔丝阵列处的所述执行的特定模式。
20.根据权利要求15所述的方法，其中存储所述第一多个位和所述第二多个位包括：
启用与所述熔丝阵列耦合且配置成产生大于所述存储器装置的操作电压的熔丝编程电压的电压源。
CN202080075958.0A 2019-11-07 2020-10-09 具有安全存取密钥的半导体装置及相关方法和系统 Active CN114631149B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/677,478 US11182308B2 (en) 2019-11-07 2019-11-07 Semiconductor device with secure access key and associated methods and systems
US16/677,478 2019-11-07
PCT/US2020/055128 WO2021091655A1 (en) 2019-11-07 2020-10-09 Semiconductor device with secure access key and associated methods and systems

Publications (2)

Publication Number Publication Date
CN114631149A true CN114631149A (zh) 2022-06-14
CN114631149B CN114631149B (zh) 2023-03-31

Family

ID=75847558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080075958.0A Active CN114631149B (zh) 2019-11-07 2020-10-09 具有安全存取密钥的半导体装置及相关方法和系统

Country Status (5)

Country Link
US (3) US11182308B2 (zh)
EP (1) EP4055508A4 (zh)
KR (1) KR20220080027A (zh)
CN (1) CN114631149B (zh)
WO (1) WO2021091655A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11182308B2 (en) * 2019-11-07 2021-11-23 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11030124B2 (en) 2019-11-07 2021-06-08 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11132470B2 (en) * 2019-11-07 2021-09-28 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11494522B2 (en) 2019-11-07 2022-11-08 Micron Technology, Inc. Semiconductor device with self-lock security and associated methods and systems
US20210012855A1 (en) * 2020-09-25 2021-01-14 Sankaran M. Menon Method and Apparatus for enabling Multiple Return Material Authorizations (RMAs) on an Integrated Circuit Device
US20240047004A1 (en) * 2022-07-28 2024-02-08 Micron Technology, Inc. Indicating a status of a memory built-in self-test for multiple memory device ranks

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040170068A1 (en) * 2003-02-27 2004-09-02 Williams Emrys J. Anti-theft system and method for semiconductor devices and other electronic components
CN101848080A (zh) * 2009-03-27 2010-09-29 国际商业机器公司 用于电熔断的加密密钥的安全的方法和系统
CN103577768A (zh) * 2012-08-06 2014-02-12 三星电子株式会社 管理用于数据的安全存储的密钥的方法及其设备
CN104350500A (zh) * 2012-05-30 2015-02-11 飞思卡尔半导体公司 半导体装置以及制造半导体装置的方法
US20160099810A1 (en) * 2014-10-03 2016-04-07 Seagate Technology Llc Key-Value Data Storage Device with Hybrid Architecture
US20180189493A1 (en) * 2016-12-30 2018-07-05 Google Inc. Secure device state apparatus and method and lifecycle management

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652890A (en) 1991-05-17 1997-07-29 Vantus Technologies, Inc. Interrupt for a protected mode microprocessor which facilitates transparent entry to and exit from suspend mode
US5889679A (en) 1997-07-15 1999-03-30 Integrated Device Technology, Inc. Fuse array control for smart function enable
CN100541657C (zh) 1999-12-03 2009-09-16 恩益禧电子股份有限公司 存储装置及等待控制电路
AUPQ866000A0 (en) * 2000-07-07 2000-08-03 Activesky, Inc. A secure data storage device
US7181017B1 (en) 2001-03-23 2007-02-20 David Felsher System and method for secure three-party communications
US7415725B2 (en) * 2002-08-29 2008-08-19 Power Measurement Ltd. Multi-function intelligent electronic device with secure access
US7206989B2 (en) 2002-11-20 2007-04-17 Intel Corporation Integrated circuit having multiple modes of operation
US7284100B2 (en) * 2003-05-12 2007-10-16 International Business Machines Corporation Invalidating storage, clearing buffer entries, and an instruction therefor
FR2864276B1 (fr) 2003-12-19 2006-04-28 Thales Sa Procede de detection de modifications illicites des logiciels constructeurs
US7420456B2 (en) * 2004-03-19 2008-09-02 Sentri Lock, Inc. Electronic lock box with multiple modes and security states
US7274283B2 (en) * 2004-04-29 2007-09-25 International Business Machines Corporation Method and apparatus for resisting hardware hacking through internal register interface
US7370166B1 (en) 2004-04-30 2008-05-06 Lexar Media, Inc. Secure portable storage device
US7557941B2 (en) * 2004-05-27 2009-07-07 Silverbrook Research Pty Ltd Use of variant and base keys with three or more entities
US8255700B2 (en) 2004-06-29 2012-08-28 Qualcomm Incorporated Lockstep mechanism to ensure security in hardware at power-up
US7362645B2 (en) 2004-09-30 2008-04-22 Freescale Semiconductor, Inc. Integrated circuit fuses having corresponding storage circuitry
US7442583B2 (en) 2004-12-17 2008-10-28 International Business Machines Corporation Using electrically programmable fuses to hide architecture, prevent reverse engineering, and make a device inoperable
KR100666328B1 (ko) * 2005-02-11 2007-01-09 삼성전자주식회사 온 칩 메모리를 이용한 기밀 정보 보안 장치 및 보안 방법
US20070039060A1 (en) 2005-08-12 2007-02-15 Jamieson Georges E Methods and systems for programming secure data into programmable and irreversible cells
US7864577B2 (en) 2007-03-16 2011-01-04 Micron Technology, Inc. Sharing physical memory locations in memory devices
US8209550B2 (en) 2007-04-20 2012-06-26 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for protecting SIMLock information in an electronic device
US8402241B2 (en) 2007-10-02 2013-03-19 Advanced Micro Devices, Inc. Method and apparatus to control access to device enable features
US8286883B2 (en) 2007-11-12 2012-10-16 Micron Technology, Inc. System and method for updating read-only memory in smart card memory modules
KR101519491B1 (ko) 2008-09-12 2015-05-12 삼성전자주식회사 누적 테스트를 위한 반도체 메모리 장치 및 이를 포함하는 시스템
KR20100064158A (ko) 2008-12-04 2010-06-14 주식회사 하이닉스반도체 반도체 메모리 장치와 그의 구동 방법
US8090977B2 (en) 2009-12-21 2012-01-03 Intel Corporation Performing redundant memory hopping
US8572356B2 (en) 2010-01-05 2013-10-29 Oracle America, Inc. Space-efficient mechanism to support additional scouting in a processor using checkpoints
US8724414B2 (en) 2010-02-09 2014-05-13 Qualcomm Incorporated System and method to select a reference cell
JP5310654B2 (ja) 2010-06-10 2013-10-09 富士通セミコンダクター株式会社 メモリ装置及びメモリシステム
US8279093B2 (en) 2010-07-29 2012-10-02 Getac Technology Corporation Apparatus for detecting bus connection
KR101750460B1 (ko) * 2010-09-01 2017-06-23 삼성전자주식회사 리던던시 제어 회로 및 이를 포함하는 메모리 장치
TW201212612A (en) 2010-09-07 2012-03-16 Hon Hai Prec Ind Co Ltd System and method for protecting keys
US8607210B2 (en) 2010-11-30 2013-12-10 Micron Technology, Inc. Code patching for non-volatile memory
US9275747B2 (en) 2012-06-14 2016-03-01 Texas Instruments Incorporated Integrated circuit with automatic total ionizing dose (TID) exposure deactivation
US8817518B2 (en) 2012-08-31 2014-08-26 SK Hynix Inc. E-fuse array circuit and programming method of the same
US8918683B2 (en) 2012-09-14 2014-12-23 SK Hynix Inc. One-time program cell array circuit and memory device including the same
US9390291B2 (en) 2012-12-29 2016-07-12 Intel Corporation Secure key derivation and cryptography logic for integrated circuits
US9450580B2 (en) 2013-06-05 2016-09-20 Via Technologies, Inc. Digital power gating with programmable control parameter
US9736181B2 (en) * 2013-07-26 2017-08-15 Intel Corporation Hardening data transmissions against power side channel analysis
US8879345B1 (en) * 2013-08-21 2014-11-04 Via Technologies, Inc. Microprocessor mechanism for decompression of fuse correction data
KR20150041330A (ko) 2013-10-08 2015-04-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 구동 방법
US10049217B2 (en) 2013-11-13 2018-08-14 Via Technologies, Inc. Event-based apparatus and method for securing bios in a trusted computing system during execution
US9443111B2 (en) * 2014-02-28 2016-09-13 Seagate Technology Llc Device security using an encrypted keystore data structure
KR102103912B1 (ko) 2014-03-07 2020-04-24 에스케이하이닉스 주식회사 반도체 메모리 장치
US9715601B2 (en) 2015-04-28 2017-07-25 Atmel Corporation Secure access in a microcontroller system
US11087572B2 (en) 2015-05-01 2021-08-10 Assa Abloy Ab Continuous authentication
US9619647B2 (en) * 2015-05-07 2017-04-11 Nxp Usa, Inc. Integrated circuit access
FR3047348B1 (fr) 2016-02-03 2018-07-27 STMicroelectronics (Alps) SAS Protection de donnees pour une memoire a autotest integre
KR102566325B1 (ko) 2016-07-18 2023-08-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US9972611B2 (en) 2016-09-30 2018-05-15 Intel Corporation Stacked semiconductor package having fault detection and a method for identifying a fault in a stacked package
US10374793B2 (en) 2016-12-09 2019-08-06 Intel Corporation Simon-based hashing for fuse validation
CN110050474A (zh) 2016-12-30 2019-07-23 英特尔公司 用于物联网网络中的复合对象的子对象的类型命名和区块链
US10387333B2 (en) * 2017-01-05 2019-08-20 Qualcomm Incorporated Non-volatile random access memory with gated security access
CN108345808B (zh) 2017-01-25 2021-12-31 三星电子株式会社 非易失性存储器件和包括非易失性存储器件的固态驱动器
US10984136B2 (en) 2017-04-21 2021-04-20 Micron Technology, Inc. Secure memory device with unique identifier for authentication
FR3072195B1 (fr) * 2017-10-11 2019-10-18 Stmicroelectronics (Rousset) Sas Procede de gestion d'un retour de produit pour analyse et produit correspondant
CN108089630B (zh) 2017-12-14 2021-01-22 上海艾为电子技术股份有限公司 一种电熔丝状态检测电路
US11144649B2 (en) * 2018-01-25 2021-10-12 Kigen (Uk) Limited Sensitive information provision process
JP6467078B1 (ja) 2018-01-30 2019-02-06 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US11042490B2 (en) * 2018-11-15 2021-06-22 Micron Technology, Inc. Address obfuscation for memory
US11169717B2 (en) * 2018-12-28 2021-11-09 Micron Technology, Inc. Unauthorized access command logging using a key for a protected region of memory
US10600498B1 (en) 2019-02-27 2020-03-24 Micron Technology, Inc. Reduced footprint fuse circuit
US11310257B2 (en) 2019-02-27 2022-04-19 Microsoft Technology Licensing, Llc Anomaly scoring using collaborative filtering
US11106789B2 (en) 2019-03-05 2021-08-31 Microsoft Technology Licensing, Llc Dynamic cybersecurity detection of sequence anomalies
US10921996B2 (en) * 2019-03-22 2021-02-16 Micron Technology, Inc. Data lines updating for data generation
US10755799B1 (en) 2019-04-15 2020-08-25 Micron Technology, Inc. Apparatuses and methods for fuse latch redundancy
CN111831388A (zh) 2019-04-17 2020-10-27 Ati科技无限责任公司 用于过多虚拟机请求的事件保护
US10824573B1 (en) 2019-04-19 2020-11-03 Micron Technology, Inc. Refresh and access modes for memory
DE102019117229A1 (de) * 2019-06-26 2020-12-31 Infineon Technologies Ag Kommunikationsvorrichtung und -verfahren zum authentifizieren einer nachricht
US11615214B2 (en) * 2019-07-15 2023-03-28 Micron Technology, Inc. Cryptographic key management
US11144214B2 (en) * 2019-07-25 2021-10-12 Micron Technology, Inc. Memory authentication
US10803969B1 (en) 2019-08-28 2020-10-13 Micron Technology, Inc. Memory authentication
US11494522B2 (en) 2019-11-07 2022-11-08 Micron Technology, Inc. Semiconductor device with self-lock security and associated methods and systems
US11132470B2 (en) 2019-11-07 2021-09-28 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11182308B2 (en) * 2019-11-07 2021-11-23 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11030124B2 (en) 2019-11-07 2021-06-08 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040170068A1 (en) * 2003-02-27 2004-09-02 Williams Emrys J. Anti-theft system and method for semiconductor devices and other electronic components
CN101848080A (zh) * 2009-03-27 2010-09-29 国际商业机器公司 用于电熔断的加密密钥的安全的方法和系统
CN104350500A (zh) * 2012-05-30 2015-02-11 飞思卡尔半导体公司 半导体装置以及制造半导体装置的方法
CN103577768A (zh) * 2012-08-06 2014-02-12 三星电子株式会社 管理用于数据的安全存储的密钥的方法及其设备
US20160099810A1 (en) * 2014-10-03 2016-04-07 Seagate Technology Llc Key-Value Data Storage Device with Hybrid Architecture
US20180189493A1 (en) * 2016-12-30 2018-07-05 Google Inc. Secure device state apparatus and method and lifecycle management

Also Published As

Publication number Publication date
US20230289301A1 (en) 2023-09-14
EP4055508A4 (en) 2024-02-21
CN114631149B (zh) 2023-03-31
US11182308B2 (en) 2021-11-23
US20210141741A1 (en) 2021-05-13
WO2021091655A1 (en) 2021-05-14
EP4055508A1 (en) 2022-09-14
US20220129392A1 (en) 2022-04-28
KR20220080027A (ko) 2022-06-14
US11704255B2 (en) 2023-07-18

Similar Documents

Publication Publication Date Title
CN114631093B (zh) 具有安全存取密钥的半导体装置及相关联方法及系统
CN114631149B (zh) 具有安全存取密钥的半导体装置及相关方法和系统
US11954049B2 (en) Semiconductor device with secure access key and associated methods and systems
US11200118B2 (en) Semiconductor device with modified command and associated methods and systems
US20230073070A1 (en) Semiconductor device with self-lock security and associated methods and systems
US11545210B2 (en) Apparatuses, systems, and methods for fuse array based device identification
CN116235249A (zh) 具有安全锁的半导体装置以及相关联方法和系统
US20230205430A1 (en) Verification of a volatile memory using a unique identifier
US20240087625A1 (en) Test mode security circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant