CN114631093B - 具有安全存取密钥的半导体装置及相关联方法及系统 - Google Patents

具有安全存取密钥的半导体装置及相关联方法及系统 Download PDF

Info

Publication number
CN114631093B
CN114631093B CN202080076461.0A CN202080076461A CN114631093B CN 114631093 B CN114631093 B CN 114631093B CN 202080076461 A CN202080076461 A CN 202080076461A CN 114631093 B CN114631093 B CN 114631093B
Authority
CN
China
Prior art keywords
access key
access
memory device
fuse array
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080076461.0A
Other languages
English (en)
Other versions
CN114631093A (zh
Inventor
B·P·万莱文
N·J·迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114631093A publication Critical patent/CN114631093A/zh
Application granted granted Critical
Publication of CN114631093B publication Critical patent/CN114631093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/81—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer by operating on the power supply, e.g. enabling or disabling power-on, sleep or resume operations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3226—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using a predetermined code, e.g. password, passphrase or PIN
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2141—Access rights, e.g. capability lists, access control lists, access tables, access matrices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Read Only Memory (AREA)

Abstract

描述存储器装置、包含存储器装置的系统及操作存储器装置的方法，其中可实施安全措施以基于安全存取密钥控制对所述存储器装置的熔丝阵列(或其它安全特征)的存取。在一些情况中，客户可定义用户定义的存取密钥及将其存储于熔丝阵列中。在其它情况中，所述存储器装置的制造商可定义制造商定义的存取密钥(例如，基于熔丝标识(FID)的存取密钥、秘密存取密钥)，其中与所述存储器装置耦合的主机装置可根据某些协议获得制造商定义的存取密钥。所述存储器装置可将引导到所述存储器装置的命令中包含的存取密钥与所述用户定义的存取密钥或所述制造商定义的存取密钥进行比较，以基于所述比较确定是准许还是禁止所述命令的执行。

Description

具有安全存取密钥的半导体装置及相关联方法及系统
技术领域
本公开大体上涉及半导体装置，且更特定来说，涉及具有安全存取密钥的半导体装置及相关联方法及系统。
背景技术
存储器装置广泛用于存储与各种电子装置(例如计算机、无线通信装置、相机、数字显示器及类似物)相关的信息。存储器装置经常提供为计算机或其它电子装置中的内部半导体集成电路及/或外部可移除装置。存在许多不同类型的存储器，包含易失性及非易失性存储器。包含随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等的易失性存储器需要外加电源来维持其数据。相比之下，非易失性存储器可甚至在无外部供电时保留其存储的数据。非易失性存储器可用于各种技术中，包含快闪存储器(例如NAND及NOR)、相变存储器(PCM)、铁电随机存取存储器(FeRAM)、电阻随机存取存储器(RRAM)及磁随机存取存储器(MRAM)等。改进存储器装置大体上可包含提高存储器胞元密度、提高读取/写入速度或以其它方式减少操作延时、提高可靠性、增加数据保持、降低功耗或降低制造成本等。
附图说明
图1是示意性地说明根据本技术的实施例的存储器装置的框图。
图2是示意性地说明根据本技术的实施例的用于存储器装置的安全存取流的框图。
图3a展示说明根据本技术的实施例的为存储器装置建立存取密钥及安全模式的方法的流程图，且图3b展示说明根据本技术的实施例的存取密钥及安全模式的示意性配置。
图4a展示说明根据本技术的实施例的使用用于存储器装置的任选存取密钥及状态指示符的方法的流程图，且图4b展示说明根据本技术的实施例的任选存取密钥及状态指示符的示意性配置。
图5及6是示意性地说明根据本技术的实施例的存储器装置的电路配置的框图。
图7是示意性地说明根据本技术的实施例的存储器系统的框图。
图8到11是说明根据本技术的实施例的操作存储器装置及包含存储器装置的存储器系统的方法的流程图。
具体实施方式
存储器装置可支持各种操作特征。一些操作特征可在存储器装置的规格中描述，使得存储器装置的终端用户可利用所述规格中描述的操作特征。另外，存储器装置可经配置以支持需要受控存取的特殊操作特征，其可称为安全特征。此类安全特征可包含可测性设计(DFT)功能(其还可称为可制造性设计(DFM)功能)。在一些实施例中，DFT功能包含供应商特定的特征或功能(例如，仅可由存储器装置的制造商存取的测试模式)、可针对所选择的客户或一组所选择的存储器装置激活的特殊特征或功能(例如，某些测试模式、特殊能力)、对熔丝阵列(或存储器装置的其它非易失性存储器元件)的存取或类似者。在一些情况中，DFT功能下的各种测试模式、特征及/或功能可称为DFT模式。DFT功能提供灵活性来修改存储器装置的操作特性，而无需对存储器装置设计实施永久变化。举例来说，DFT功能可使存储器装置能暂时在测试模式下执行某些操作以评估操作的可行性。在一些情况中，DFT功能可对熔丝阵列进行编程，使得可为某些客户默认启用特殊能力。在其它实例中，DFT(或DFM)功能可选择性地配置存储器装置以依据客户要求操作——例如，一客户需要×4个存储器装置，而另一客户需要×8个存储器装置。
DFT功能可被未授权或敌对方滥用来永久损坏存储器装置或以不期望的方式使存储器装置降级。举例来说，存储器装置可将各种操作信息存储于非易失性存储器元件中，存储器装置需要在没有电力时保留所述操作信息。存储于非易失性存储器元件中的操作信息可包含与安全特征(例如，DFT功能、到测试模式的条目及/或特殊能力)相关联的关键信息及/或存储器装置操作的其它条件，例如修整设置、冗余实施方案、最优时序/偏压参数以及其它。此外，一些非易失性存储器元件(例如，熔丝、反熔丝、熔断电容器装置、具有熔断栅极氧化物的晶体管)由于其不可逆的编程特性而被视作一次性可编程存储器胞元。因此，对非易失性存储器元件(例如，熔丝阵列)进行存取可准许敌对或无意方永久更改关键信息(由于其不可逆的编程特性)，此又对存储器装置的性能或功能性造成有害后果(例如，通过激活停用存储器装置的测试模式功能性)。
类似地，存储器装置的各种测试模式(例如，供应商特定的特征或功能、选择性地激活的特殊特征或功能)也可受益于免受敌对或无意方的侵害。在一些情况中，确保对测试模式的存取防止用户存取存储器装置的内部操作的某些方面或禁止未授权用户存取与测试模式相关联的特殊能力(例如，当用户没有为特殊能力付费时)。另外，确保对测试模式的存取可缓解修改与测试模式相关联的一些电压的风险，如果装置没有被适当地管理，那么此可永久损坏某些装置或减少装置的使用寿命。因而，对测试模式的存取需要受到严格控制。在一些实施例中，执行DFT功能的各种电路及组件可耦合到存储器装置的共同内部电势，且对DFT功能的受控存取可经由对共同内部电势的受控存取来实施。
本技术的若干实施例涉及针对对存储器装置的非易失性存储器元件的未授权存取提供各种安全级别——例如，对熔丝阵列的安全存取(例如，从熔丝阵列读取信息、允许改变熔丝阵列中定义的存储器装置的功能、测试模式或时序)。尽管本技术关于向熔丝存取功能及模块提供安全性来描述，但本技术不限于此。举例来说，本文中描述的安全特征可经实施以向存储器装置的其它模块或功能提供安全性，使得仅可允许对此类模块或功能的授权存取，即，对存储器装置的安全特征存取。安全特征存取可包含对DFT功能的安全存取，DFT功能例如到测试模式的条目(例如，针对测试模式的暂时改变)、特殊特征模式或命令(例如，仅允许有限客户存取)、模式寄存器及/或专用寄存器、可为永久的(如果基于一次性可编程元件)或灵活的(如果基于NAND存储器胞元或PCM胞元)非易失性存储器空间以及其它。在一些实施例中，一些特殊特征模式可能对客户隐藏(例如，在存储器装置的规格中未描述)。此外，熔丝阵列可被其它类型的非易失性存储器元件(例如，一或多个导电层(例如，金属互连层)、金属开关、熔断电容器装置、具有熔断栅极氧化物的晶体管、NAND存储器胞元、PCM胞元、磁存储器胞元)的阵列取代(或另外提供)。
在一些情况中，存储器装置可经配置以允许客户(例如，从存储器装置的制造商购买存储器装置的真正的终端用户)选择用户定义的存取密钥(例如，第一存取密钥)且将其存储于存储器装置的熔丝阵列中。客户可使用存储器装置的特殊编程模式(例如，后分组修复(PPR)模式)，此在一些情况中使客户或存储器供应商能对熔丝阵列的部分进行编程，而无需直接存取熔丝模块。在客户建立用户定义的存取密钥之后，存储器装置可基于熔丝阵列中存储的用户定义的存取密钥来控制对熔丝阵列(或DFT功能或DFT功能的其它特征)的存取。存储器装置可包含一组件(例如，认证组件)以准许或禁止此类存取。举例来说，存储器装置可接收引导到熔丝阵列的存取命令，其中存取命令包含另一存取密钥(例如，第二存取密钥)。存储器装置(或认证组件)可在接收到存取命令后从熔丝阵列检索用户定义的存取密钥，以比较用户定义的存取密钥与存取命令中包含的第二存取密钥。此后，存储器装置(或认证组件)可基于比较用户定义的存取密钥与第二存取密钥确定在熔丝阵列处是准许还是禁止存取命令的执行。以此方式，可阻止没有呈现匹配存取密钥(例如，匹配第一存取密钥的第二存取密钥)的包含存储器装置的制造商的第三方存取熔丝阵列(例如，从熔丝阵列读取信息、更改熔丝阵列中存储的信息)。
在一些情况中，制造商可基于存储器装置的唯一标识(或标识符)建立存取密钥。此标识可为基于存储器装置的制造信息——例如，生产批次标识、生产批次内的晶片标识、晶片内存储器装置的裸片位置。制造商可将标识存储于存储器装置的熔丝阵列中(因此，标识可称为熔丝标识(FID))，使得嵌入于标识中的制造信息在没有电力供应到存储器装置的情况下被保留。FID可作为单个实体存储于熔丝阵列的一个地址处，或在已分割成两个或更多个部分之后存储于熔丝阵列的两个或更多个地址处。在一些情况中，制造商可在存储FID之前对FID进行编码——例如，使用散列函数。此外，制造商可确定使用若干组不同地址来存储存储器装置所属的不同产品群组的FID。因而，存储器装置可经配置以基于基于FID的存取密钥来控制对熔丝阵列(或DFT功能或DFT功能的其它特征)的存取。即，在存储器装置经配置以检查存取命令是否包含正确FID(例如，基于FID的存取密钥)以准许或禁止对熔丝阵列(或其它安全特征)进行存取时，可阻止不知道用于读取FID及/或编码方案(即使在成功读取预定组地址处的FID之后仍对FID进行解码)以获得FID的熔丝阵列的预定组地址的第三方存取熔丝阵列。
在一些情况中，存储器装置的制造商可定义存储器装置的熔丝阵列(或DFT功能或DFT功能的其它特征)的秘密存取密钥(例如，对除了制造商之外的任何方保密，包含真正的终端用户)，且将秘密存取密钥存储于存储器装置的一组非易失性存储器元件中(例如，熔丝阵列或一或多个导电层中)。而且，制造商可建立信号序列(例如，引导到存储器装置的两个或更多个命令的预定序列、随时间变化的两个或更多个电压电平的预定组合)，使得存储器装置可仅在接收到信号序列后才释放秘密存取密钥。此外，制造商可配置存储器装置以使用一或多个引脚传输秘密存取密钥，所述一或多个引脚经指定以另外仅在释放私密存取密钥时接收信号(例如，地址引脚经指定以从主机装置接收地址信息)。因此，需要与存储器装置耦合的主机装置(例如，制造商、第三方、客户)提前了解要传输到存储器装置的信号序列及要监测哪些引脚以从存储器装置接收秘密存取密钥——例如，主机装置另外经配置以将信号传输到存储器装置的引脚。因而，主机装置及存储器装置可能需要基于此知识而被接线成特定配置——例如，使用电耦合主机装置与存储器装置的通道来实现秘密存取密钥的成功释放及接收。在没有从存储器装置接收到秘密存取密钥的情况下，当存储器装置经配置以检查秘密存取密钥以准许或禁止对熔丝阵列(或其它安全特征)进行存取时，可阻止主机装置存取熔丝阵列(或其它安全特征)。
支持本技术的实施例的存储器装置参考图1描述。实例安全存取流的更详细描述参考图2提供。图3及4说明根据本技术的实施例的在存储器装置内建立存取密钥。图5及6说明根据本技术的实施例的在存储器装置中实施安全存取密钥的电路配置的方面。支持本技术的实施例的存储器系统参考图7描述。说明操作存储器装置及存储器系统的各种方法的流程图参考图8到11描述。
图1是示意性说明根据本技术的实施例的存储器装置100的框图。存储器装置100可包含存储器胞元阵列，例如存储器阵列150。存储器阵列150可包含多个存储体(例如图1的实例中的存储体0到15)，且每一存储体可包含多个字线(WL)、多个位线(BL)及布置于字线(例如m个字线，其也可称为行)与位线(例如n个位线，其也可称为列)的相交点处的多个存储器胞元(例如m×n个存储器胞元)。存储器胞元可包含数个不同存储器媒体类型中的任一者，包含电容性、相变、磁阻、铁电或类似者。字线WL的选择可由行解码器140执行，且位线BL的选择可由列解码器145执行。感测放大器(SAMP)可经提供用于对应位线BL，且经连接到至少一个相应本地I/O线对(LIOT/B)，所述至少一个相应本地I/O线对(LIOT/B)又可经由传送门(TG)(其可用作开关)耦合到至少相应一个主I/O线对(MIOT/B)。存储器阵列150还可包含板线及用于管理其操作的对应电路系统。
存储器装置100可采用多个外部端子，其包含分别耦合到命令总线及地址总线以接收命令信号CMD及地址信号ADDR的命令及地址端子。存储器装置可进一步包含接收芯片选择信号CS的芯片选择端子、接收时钟信号CK及CKF的时钟端子、接收数据时钟信号WCK及WCKF的数据时钟端子、数据端子DQ、RDQS、DBI及DMI、电力供应端子VDD、VSS、VDDQ及VSSQ。
命令端子及地址端子可从外部被供应地址信号及存储体地址信号。供应到地址端子的地址信号及存储体地址信号可经由命令/地址输入电路105传送到地址解码器110。地址解码器110可接收地址信号且将经解码行地址信号(XADD)供应到行解码器140(其可称为行驱动器)且将经解码列地址信号(YADD)供应到列解码器145(其可称为列驱动器)。地址解码器110还可接收存储体地址信号(BADD)且将存储体地址信号供应到行解码器140及列解码器145两者。在一些实施例中，命令/地址输入电路105可与测试模式(TM)控制电路175耦合并向其中继与各种测试模式功能相关联的命令。在一些情况中，测试模式功能可称为或包含可测性设计(DFT)功能的方面，例如修整设置功能(例如，在没有对熔丝进行编程情况下锁存修整条件)、读取/写入时序功能、熔丝存取功能、内置自测试(BIST)功能、连接性测试功能等。
TM控制电路175可执行由存储器装置100的制造商定义的各种测试模式功能。此类测试模式功能可仅被制造商而非被客户(例如，购买存储器装置以建立包含存储器装置的设备的实体)使用。举例来说，制造商可执行经设计以加速存储器装置100与主机装置(例如，存储器控制器)之间的引脚互连的电连续性的测试的连接性测试。TM控制电路175可耦合到命令解码器115中的一或多个寄存器118(其可称为模式寄存器)。在一些情况中，TM控制电路175可读取寄存器118以基于存储于寄存器118中的信息确定要执行的特定测试模式功能。在其它情况中，TM控制电路175可将信息存储于寄存器118中，使得存储器装置100中的其它功能块可基于寄存器118中存储的信息而执行适当功能(例如，与各种测试模式或DFT功能相关的信息)。
TM控制电路175可与熔丝阵列180耦合。熔丝阵列180包含可视作一次性可编程非易失性存储器元件的熔丝阵列。在一些实施例中，熔丝阵列180可用其它非易失性存储器元件的阵列取代，例如金属开关、熔断电容器装置、具有熔断栅极氧化物的晶体管、NAND存储器胞元、PCM胞元、磁存储器胞元。熔丝阵列180可通过基于读取/写入时序结果、用于启用或停用客户特定特征或功能性的控制位、用于修复存储器阵列150的部分的冗余实施方案信息以及其它对其中的一或多个熔丝(例如包含特定时序及/或电压参数的修整设置条件、读取/写入时钟条件)进行编程来存储用于存储器装置100的各种操作信息。在一些情况中，熔丝阵列180中的熔丝可在制造存储器装置100后展现高电阻状态(例如，逻辑0)——例如，经由安置于两个导电层之间的氧化物层。熔丝阵列180中的一或多个熔丝可经编程以在跨所述一或多个熔丝施加熔丝编程电压(或电流)时展现低电阻状态(例如，逻辑1)——例如，通过借助于电应力物理更改(破坏)氧化物层使得两个导电层经由导电路径连接。因而，一旦熔丝被编程(例如，氧化物层被破坏以展现低电阻状态、逻辑1)，经编程熔丝就可能不是未被编程的(例如，恢复其原始高电阻状态、逻辑0)。在一些情况中，此类熔丝可称为反熔丝。
此外，当熔丝中包含的氧化物层可为电路中包含的相同氧化物层——例如，用于建立电路的金属氧化物半导体(MOS)晶体管的栅极氧化物时，熔丝编程电压(或电流)可对应于比存储器装置100中的电路(例如，命令/地址输入电路105、地址解码器110、命令解码器115)的操作电压(或电流)更大的电压(或电流)。因此，如果熔丝编程电压被供应到电路，那么熔丝编程电压可使电路被不可修复地损坏(例如，MOS晶体管的栅极氧化物可受到损坏)——因此，在一些情况中，存储器装置100可变成不起作用的。因此，对包含熔丝编程能力的TM控制电路175的存取需要受到严格控制以避免熔丝阵列180的非所要或不法编程及/或熔丝编程电压(或电流)的非预期激活。如本文中更详细描述，存储器装置100可经配置以包含各种方案来将安全存取密钥提供到TM控制电路175(或其它安全特征)及/或熔丝阵列180。
可从存储器控制器向命令及地址端子供应命令信号CMD、地址信号ADDR及芯片选择信号CS。命令信号可表示来自存储器控制器的各种存储器命令(例如，包含存取命令，其可包含读取命令及写入命令)。选择信号CS可用于选择存储器装置100以响应于提供到命令及地址端子的命令及地址。当有效CS信号提供到存储器装置100时，可对命令及地址进行解码且可执行存储器操作。命令信号CMD可作为内部命令信号ICMD经由命令/地址输入电路105提供到命令解码器115。命令解码器115可包含电路以对内部命令信号ICMD进行解码，以产生用于执行存储器操作的各种内部信号及命令，例如用于选择字线的行命令信号及用于选择位线的列命令信号。内部命令信号还可包含输出及输入激活命令，例如时控命令CMDCK。
命令解码器115可进一步包含一或多个寄存器118，其用于跟踪各种计数或值(例如由存储器装置100接收的刷新命令或由存储器装置100执行的自刷新操作的计数)。在一些实施例中，寄存器118的子集可称为模式寄存器且经配置以存储操作参数来在执行各种功能、特征及模式(例如测试模式功能)时提供灵活性。
当发出读取命令且向行地址及列地址及时供应所述读取命令时，读取数据可从由这些行地址及列地址指定的存储器阵列150中的存储器胞元读取。读取命令可由命令解码器115接收，命令解码器115可将内部命令提供到输入/输出电路160，使得读取数据可根据RDQS时钟信号经由读取/写入放大器155及输入/输出电路160从数据端子DQ、RDQS、DBI及DMI输出。读取数据可在由可在存储器装置100中(例如在模式寄存器(图1中未展示)中)编程的读取延时信息RL定义的时间提供。读取延时信息RL可依据CK时钟信号的时钟循环定义。举例来说，读取延时信息RL可为在提供相关联读取数据时在读取命令由存储器装置100接收之后的CK信号的时钟循环数目。
当发出写入命令且向行地址及列地址及时供应所述命令时，写入数据可根据WCK及WCKF时钟信号供应到数据端子DQ、DBI及DMI。写入命令可由命令解码器115接收，命令解码器115可将内部命令提供到输入/输出电路160，使得写入数据可由输入/输出电路160中的数据接收器接收且经由输入/输出电路160及读取/写入放大器155供应到存储器阵列150。写入数据可经写入到由行地址及列地址指定的存储器胞元中。写入数据可在通过写入延时WL信息定义的时间提供到数据端子。写入延时WL信息可在存储器装置100中(例如在模式寄存器(图1中未展示)中)编程。写入延时WL信息可依据CK时钟信号的时钟循环定义。举例来说，写入延时信息WL可为在接收相关联写入数据时在写入命令由存储器装置100接收之后的CK信号的时钟循环数目。
电力供应端子可被供应电力供应电势VDD及VSS。这些电力供应电势VDD及VSS可供应到内部电压产生器电路170。内部电压产生器电路170可基于电力供应电势VDD及VSS产生各种内部电势VPP、VOD、VARY、VPERI、VPOP及类似者。内部电势VPP可用于行解码器140中，内部电势VOD及VARY可用于存储器阵列150中包含的感测放大器中，且内部电势VPERI可用于许多其它电路块中。在一些实施例中，内部电势VPOP可用作可供应到熔丝阵列180的熔丝编程电压。
电力供应端子还可被供应电力供应电势VDDQ。电力供应电势VDDQ可与电力供应电势VSS一起供应到输入/输出电路160。在本技术的实施例中，电力供应电势VDDQ可为与电力供应电势VDD相同的电势。在本技术的另一实施例中，电力供应电势VDDQ可为与电力供应电势VDD不同的电势。然而，专用电力供应电势VDDQ可用于输入/输出电路160，使得由输入/输出电路160产生的电力供应噪声不传播到其它电路块。
时钟端子及数据时钟端子可被供应外部时钟信号及互补外部时钟信号。外部时钟信号CK、CKF、WCK、WCKF可经供应到时钟输入电路120。CK及CKF信号可为互补的，且WCK及WCKF信号也可为互补的。互补时钟信号可具有相反时钟电平且同时在相反时钟电平之间转变。举例来说，当时钟信号处于低时钟电平时，互补时钟信号处于高电平，且当时钟信号处于高时钟电平时，互补时钟信号处于低时钟电平。此外，当时钟信号从低时钟电平转变到高时钟电平时，互补时钟信号从高时钟电平转变到低时钟电平，且当时钟信号从高时钟电平转变到低时钟电平时，互补时钟信号从低时钟电平转变到高时钟电平。
时钟输入电路120中包含的输入缓冲器可接收外部时钟信号。举例来说，当由来自命令解码器115的CKE信号启用时，输入缓冲器可接收CK及CKF信号及WCK及WCKF信号。时钟输入电路120可接收外部时钟信号以产生内部时钟信号ICLK。内部时钟信号ICLK可经供应到内部时钟电路130。内部时钟电路130可基于从命令/地址输入电路105接收的内部时钟信号ICLK及时钟启用信号CKE而提供各种相位及频率受控内部时钟信号。举例来说，内部时钟电路130可包含接收内部时钟信号ICLK且将各种时钟信号提供到命令解码器115的时钟路径(图1中未展示)。内部时钟电路130可进一步提供输入/输出(IO)时钟信号。IO时钟信号可经供应到输入/输出电路160且可用作用于确定读取数据的输出时序及写入数据的输入时序的时序信号。IO时钟信号可依多个时钟频率提供，使得数据可依不同数据速率从存储器装置100输出及输入到存储器装置100。当期望高存储器速度时，可期望较高时钟频率。当期望较低功耗时，可期望较低时钟频率。内部时钟信号ICLK还可经供应到时序产生器135且因此可产生各种内部时钟信号。
存储器装置100可经连接到能够利用存储器来暂时或持久存储信息的数个电子装置中的任一者或其组件。举例来说，存储器装置100的主机装置可为计算装置，例如台式或便携式计算机、服务器、手持式装置(例如移动电话、平板计算机、数字阅读器、数字媒体播放器)或其一些组件(例如中央处理单元、协处理器、专用存储器控制器等)。主机装置可为联网装置(例如交换机、路由器等)或数字图像(音频及/或视频)的记录器、车辆、电器、玩具或许多其它产品中的任一者。在一个实施例中，主机装置可直接连接到存储器装置100，但在其它实施例中，主机装置可间接连接到存储器装置(例如，经由联网连接或通过中间装置)。
在一些情况中，存储器装置(例如，存储器装置100)可包含经配置以存储第一存取密钥(例如，用户定义的存取密钥)的熔丝阵列、经配置以响应于接收到引导到熔丝阵列的存取命令而产生控制信号的电路系统，其中存取命令包含第二存取密钥。存储器装置还可包含耦合电路系统与熔丝阵列的组件，其中所述组件经配置以从熔丝阵列检索第一存取密钥、比较第一存取密钥与第二存取密钥及基于比较第一存取密钥与第二存取密钥确定在熔丝阵列处是准许还是禁止存取命令的执行。
在一些情况中，存储器装置(例如，存储器装置100)可包含经配置以将第一存取密钥(例如，基于FID的存取密钥)存储于其一组预定地址处的熔丝阵列，其中第一存取密钥是基于识别存储器装置的制造信息(例如，存储器装置的唯一标识符)。存储器装置还可包含外围电路系统，其耦合到熔丝阵列及存储器装置，且经配置以响应于从主机装置接收到引导到熔丝阵列的存取请求而产生存取命令，其中存取请求包含第二存取密钥。另外，外围电路系统可经配置以从熔丝阵列检索第一存取密钥、比较第一存取密钥与第二存取密钥及基于比较第一存取密钥与第二存取密钥而确定在熔丝阵列处是准许还是禁止存取命令的执行。
在一些情况中，存储器装置(例如，存储器装置100)可包含经配置以存储第一存取密钥(例如，秘密存取密钥)的一组非易失性存储器元件。所述一组非易失性存储器元件可包含熔丝阵列的一或多个熔丝、一或多个导电层或两者。在一些情况中，所述一组非易失性存储器元件可包含金属开关、熔断电容器装置、具有熔断栅极氧化物的晶体管、NAND存储器胞元、PCM胞元、磁存储器胞元。存储器装置可进一步包含外围电路系统，其耦合到所述一组非易失性存储器元件及存储器阵列，且经配置以从主机装置接收预定信号序列、响应于接收到预定信号序列而从所述一组非易失性存储器元件检索第一存取密钥、配置一或多个引脚以输出第一存取密钥及在配置所述一或多个引脚之后使用所述一或多个引脚传输第一存取密钥。
图2是示意性地说明根据本技术的实施例的用于存储器装置的实例安全存取流(例如，实例安全特征存取)的框图200。框图200包含与在实施参考图1描述的存储器装置100的测试模式功能时提供各种安全级别相关联的操作序列的方面。如本文中描述，测试模式功能可包含整修设置功能(方框215a)——例如，没有对熔丝进行编程情况下锁存修整条件、熔丝存取功能(方框215b)以及其它。框图200中的每一方框可包含本文中参考图1及3到7描述的一或多个组件或电路的方面。此类组件或电路可通过执行一或多个算法或例程来实施指定给每一方框的各种操作及/或功能。首先，在不参考指示为方框250的认证组件/步骤情况下描述操作序列的总体概要。
在方框205，存储器装置(例如，参考图1描述的存储器装置100)可例如经由地址/命令输入电路105从主机装置接收引导到测试模式功能的命令。存储器装置(例如，地址/命令输入电路105)可确定命令被引导到测试模式功能且将命令中继到TM控制电路175。
在方框210，TM控制电路175可确定命令是针对执行各种测试模式功能中的特定测试模式功能。举例来说，TM控制电路175可确定命令是针对熔丝存取功能。因此，TM控制电路175可激活经配置以控制存取功能的电路系统(例如，参考图5及6描述的熔丝控制组件510)。
在方框215b，电路系统(例如，熔丝控制组件510)可确定针对熔丝存取功能的命令是读取命令或写入命令。随后，电路系统可产生包含熔丝阵列180的熔丝的一或多个地址的控制信号、与所述一或多个地址相关联的读取命令或与所述一或多个地址相关联的写入命令。
当命令对应于写入命令时，在方框220，电路系统可激活(例如，启用)熔丝编程组件(例如，熔丝编程电压源530)，使得熔丝编程电压(或电流)变成可用于对熔丝阵列180的一或多个熔丝进行编程。此外，在方框222，电路系统可通过将熔丝的一或多个地址提供到熔丝阵列180来识别一或多个熔丝。在方框224，电路系统可通过施加熔丝编程电压(例如，一旦编程就使熔丝电受压以展现低电阻)来对熔丝阵列180的一或多个经识别熔丝进行编程(例如，写入)。随后，在方框240，电路系统可在对一或多个熔丝进行编程之后退出(或终止)熔丝存取功能。
类似地，当命令是读取命令时，在方框232，电路系统可识别将通过提供熔丝阵列180的熔丝的一或多个地址读取的一或多个熔丝。在方框234，电路系统可读取熔丝阵列180的一或多个经识别熔丝。随后，在方框240，电路系统可在读取一或多个熔丝之后退出(或终止)熔丝存取功能。
框图200说明操作序列中指示为方框250的一或多个认证步骤/组件，以在存取测试模式功能(例如，熔丝存取功能)时提供各种安全级别。在这点上，存储器装置可经配置以将第一存取密钥存储于存储器装置的非易失性存储器元件中。在一些实施例中，客户可确定第一存取密钥且将其存储于熔丝阵列180中(例如，用户定义的存取密钥)。在一些实施例中，存储器装置的制造商可将第一存取密钥存储于熔丝阵列180的一组预定地址处，其中第一存取密钥基于识别存储器装置100的制造信息(例如，基于FID的存取密钥)确定。在一些实施例中，存储器装置的制造商定义向第三方隐藏且存储于存储器装置100的一组非易失性存储器元件(例如，一组熔丝、一组导电层)处的第一存取密钥(例如，秘密存取密钥)。此隐藏存取密钥可经由存储器装置的一或多个引脚而获得，其经指定用于另外仅接收输入。
此外，在一些情况中，从主机装置接收到的命令(方框205)可包含第二存取密钥。一或多个方框250处的认证步骤/组件可检索存储器装置(例如，熔丝阵列180、存储器装置100的一或多个导电层)内存储的第一存取密钥且比较第一存取密钥与命令中包含的第二存取密钥。此后，认证步骤/组件可基于所述比较来确定是准许还是禁止命令的进一步执行。
在一些实施例中，在方框250a，存储器装置100可响应于接收到针对测试模式功能的命令而执行认证步骤。当第一存取密钥不匹配第二存取密钥时，可禁止命令到达TM控制电路175，TM控制电路175确定命令是针对哪一特定测试模式功能(方框210)。因此，起初在命令不包含匹配第一存取密钥的第二存取密钥时可阻止对测试模式功能的存取。
在一些实施例中，在方框250b，存储器装置100可在确定命令是针对熔丝存取功能之后执行认证步骤。当命令中包含的第二存取密钥不匹配第一存取密钥时，可阻止命令到达经配置以控制熔丝存取功能的电路系统(例如，熔丝控制组件510)。因此，可不激活经配置以控制熔丝存取功能的电路系统。
在一些实施例中，在方框250c，存储器装置100可在激活电路系统(例如，熔丝控制组件510)之后执行认证步骤。当激活时，电路系统可产生引导到熔丝阵列180(例如熔丝阵列的熔丝的一或多个地址)的控制信号、与所述一或多个地址相关联的读取命令、与所述一或多个地址相关联的写入命令或其组合。当命令中包含的第二存取密钥不匹配第一存取密钥时，可阻止控制信号到达熔丝阵列180，因此阻止熔丝存取功能到达熔丝阵列180。
在一些实施例中，在方框250d，存储器装置100可在确定熔丝存取功能是针对将信息写入熔丝阵列处之后执行认证步骤。当命令中包含的第二存取密钥不匹配第一存取密钥时，可停用(不激活)熔丝编程电压组件以将熔丝编程电压提供到熔丝阵列(方框220)。因此，可在熔丝阵列处阻止写入命令——例如，熔丝可在没有可用于熔丝阵列180的熔丝编程电压情况下不被编程。此外，当存储器装置100在方框250d处执行认证步骤时，如果例如在方框250a、方框250b、方框250c处没有实施其它认证步骤，那么引导到熔丝阵列180的读取命令可在没有任何认证情况下执行。
图3a展示说明根据本技术的实施例的为存储器装置建立存取密钥及安全模式的方法的流程图301，且图3b展示说明根据本技术的实施例的存取密钥及安全模式的示意性配置302。流程图301说明客户(例如，由供应商选择的客户、为此安全特征存取付费的客户)建立用户定义的存取密钥的实例程序。示意性配置302说明客户可定义的安全信息，例如用户定义的存取密钥335及与用户定义的存取密钥335相关联的安全模式330。流程图301及示意性配置302可包含框图200中描绘的提供各种安全级别以实施参考图1及2描述的存储器装置100的测试模式功能的安全存取流的方面。
在一些情况中，客户可定义安全信息且使用特殊编程模式(例如，PPR模式)将其存储于存储器装置的熔丝阵列(例如，参考图1描述的熔丝阵列180)中，所述特殊编程模式允许客户在不直接执行熔丝存取功能的情况下对熔丝阵列的部分进行编程。在一些实施例中，此部分可限于熔丝阵列的几个特定位置(例如，熔丝阵列中的熔丝的一或多个特定地址，在一些情况中，其可在数据表中传递给客户)。在一些情况中，此特殊编程模式可称为客户编程模式。举例来说，在客户编程模式下，客户可选择熔丝阵列中的一组熔丝来存储安全信息(例如，在一些情况中，提供熔丝阵列中的熔丝的一或多个地址来识别哪些熔丝要编程)。随后，存储器装置100的状态机(例如，控制电路系统706)可代表客户连同控制熔丝阵列的其它电路系统(例如，TM控制电路175、熔丝控制组件510)实施所述一组熔丝的编程，而无需客户直接调用熔丝存取功能。
流程图301说明客户确定包含安全模式330及用户定义的存取密钥335的安全信息(方框310)。而且，客户可选择熔丝阵列180的一组熔丝以使用PPR模式或客户编程模式存储安全信息。此后，客户可启用客户编程模式且将安全信息提供到存储器装置100(方框315)。随后，存储器装置100可代表客户利用熔丝存取功能来将安全信息(例如，安全模式330及用户定义的存取密钥335)存储于熔丝阵列180的所选择组熔丝处(方框320)。在一些情况中，客户可基于列出熔丝阵列中的熔丝的一或多个特定地址的数据表提供客户编程可用的所述一组熔丝的位置。
用户定义的存取密钥335可在客户可用的熔丝阵列(或其它非易失性存储器元件)的存储空间内包含用户可期望的任何数目个位(例如，k个位)。举例来说，用户定义的存取密钥335可包含64个位、128个位、256个位或更多。一般来说，在确定用户定义的存取密钥335的位的数目时，在安全强度(例如，用户定义的存取密钥335中的位的更大数目、抵抗未授权存取的更强保护)与存储器装置100的效率(例如，存储及检索用户定义的存取密钥335、比较用户定义的存取密钥335与存取命令中包含的另一存取密钥)之间可存在折衷。
安全模式330可指定存储器装置100可在哪一级别下触发用户定义的存取密钥335准许或禁止针对熔丝存取功能的命令(或其它安全特征存取)到达下一阶段。举例来说，表1说明使用两(2)位安全模式330的各种安全级别。
安全模式 所选择的安全级别
00 未锁定：没有实施存取安全性
01 锁定熔丝只读
10 锁定熔丝只写
11 锁定熔丝存取(读取及写入两者)
表1.
举例来说，当安全模式330对应于“10”时，当存取命令是写入命令时，可阻止存取熔丝阵列。即，当客户将安全模式330编程为具有“10”时，存储器装置100实施如参考图2描述的方框250d处的认证步骤。因而，当安全模式330对应于“10”时，可停用耦合到熔丝阵列且经配置以产生熔丝编程电压的熔丝编程组件(例如，熔丝编程电压源530)以阻止写入命令(例如，参考图2描述的方框220)。
类似地，当安全模式330对应于“11”时，可阻止存取熔丝阵列，无论存取命令是写入命令还是读取命令。即，“11”的安全模式330可对应于存储器装置100实施如参考图2描述的方框250c处的认证步骤(或方框250b处的认证步骤)。表1出于说明目的描绘包含2个位的安全模式，但本公开不限于此。举例来说，安全模式330可包含3个位、4个位或甚至更多位以指定安全特征(例如，认证步骤)可实施的各种级别。
在一些情况中，具有k个位的单个用户定义的存取密钥335可为不同安全模式所共有。举例来说，单个用户定义的存取密钥335可用于在方框250c的认证步骤(当安全模式330对应于“11”时)或在方框250d的认证步骤(当安全模式330对应于“10”时)处禁止存取命令。在一些情况中，不同存取密钥可分别指派给不同安全模式。举例来说，用户定义的存取密钥335(例如，“101…10”)可用于在方框250c的认证步骤(当安全模式330对应于“11”时)处禁止存取命令，且不同用户定义的存取密钥335(例如，“111…00”)可用于在方框250d的认证步骤(当安全模式330对应于“10”时)禁止存取命令。在一些情况中，不同用户定义的存取密钥335可具有不同数量的位。
图4a展示说明使用用于存储器装置的任选存取密钥及状态指示符的方法的流程图401，且图4b展示包含任选存取密钥435及用于任选存取密钥435的状态指示符430的示意性配置402。流程图401说明利用除了存取密钥(例如，用户定义的存取密钥)外的任选存取密钥来促进额外安全特征的实例程序。流程图401及示意性配置402可包含框图200中描绘的提供各种安全级别以实施参考图1及2描述的存储器装置100的测试模式功能的安全存取流的方面。
在一些情况中，存储器装置100的制造商可定义任选存取密钥435且将其存储于熔丝阵列(或非易失性存储器元件)中。任选存取密钥435可在将存储器装置100运送到客户之前建立。因而，除了如参考图3描述的由客户定义的用户定义的存取密钥335之外，存储器装置可包含任选存取密钥435。状态指示符430可基于与存储器装置100相关联的各种情况指示任选存取密钥435是启用还是停用。举例来说，当存储器装置100运送到客户时，状态指示符430可经设置以指示任选存取密钥435被停用——例如，不允许由制造商定义的任选存取密钥435覆盖由客户定义的用户定义的存取密钥335。
在一些情况中，客户可在存储用户定义的存取密钥335之后将存储器装置100运送回制造商，使得制造商可执行需要存取熔丝阵列(或非易失性存储器元件)的某些分析任务。在一些情况中，制造商执行的此分析任务可称为返回材料分析(RMA)程序。此外，客户可能不希望与制造商共享用户定义的存取密钥335。在此类情况中，客户可对状态指示符430进行编程(更改或修改)以指示任选存取密钥435被启用(方框410)，例如，由制造商定义的任选存取密钥435覆盖由客户定义的用户定义的存取密钥335。制造商可从熔丝阵列提供任选存取密钥435(方框415)且覆盖用户定义的存取密钥335以利用熔丝阵列内存储的信息实施各种RMA任务。当客户在RMA任务之后从制造商接收到存储器装置100时，客户可对状态指示符430进行编程以指示任选存取密钥435被停用(方框420)，使得仅通过使用由客户定义的用户定义的存取密钥335来允许对熔丝阵列的存取。
状态指示符430可经配置以指示任选存取密钥435是被停用还是被启用。举例来说，表2说明使用三(3)位(例如，b2 b1 b0)状态指示符430的各种指示。
Figure GDA0003623242680000141
Figure GDA0003623242680000151
表2.
表2说明状态指示符430的两个最右位(b1b0)可指示任选存取密钥435是被启用还是被停用。举例来说，当存储器装置100运送到客户时，b1b0可对应于“00”以指示任选存取密钥435被停用。当存储器装置100被运送回制造商以执行RMA程序时，状态指示符430的两个最右位(b1b0)中的一者可从“0”更改为“1”，使得b1b0(例如，“10”或“01”)可指示任选存取密钥435被启用。在一些情况中，异或(XOR)功能可使用两个最右位b1及b0实施以确定任选存取密钥435是被启用还是被停用。当存储器装置100在完成RMA程序之后被运送回客户时，状态指示符430的两个最右位(b1或b0)中的剩余位可从“0”编程为“1”，使得两个最右位(b1b0)对应于“11”以指示任选存取密钥435被停用。
此外，状态指示符430的最高有效位(b2)可经设置(编程为“1”)以指示任选存取密钥435被永久停用，无论两个最右位(b1及b0)的逻辑状态为何。举例来说，当客户预见未来不需要RMA程序时，状态指示符430的最高有效位(b2)可设置(例如，编程)为“1”。表2出于说明目的描绘包含3个位的状态指示符430，但本公开不限于此。举例来说，状态指示符430可包含4个位、5个位或甚至更多位。另外，指示任选存取密钥435被永久停用的位可为状态指示符430的任一位或任何若干位。
图5是示意性地说明根据本技术的实施例的存储器装置的电路配置的框图500。框图500可包含参考图1描述的存储器装置100的与测试模式功能及熔丝阵列相关联的电路及组件的方面。框图500包含熔丝控制组件510(其可为TM控制电路175的实例或包含TM控制电路175的方面)、熔丝阵列520(其可为熔丝阵列180的实例或包含熔丝阵列180的方面)及熔丝编程电压源530(其可为参考图1描述的内部电势VPERI或VPOP的实例或包含所述内部电势VPERI或VPOP的方面)。而且，框图500说明可经配置以确定是准许还是禁止存取命令到熔丝阵列520的一或多个认证组件560(例如，沿着通道550a的认证组件560a、沿着通道550b的认证组件560b)。在一些实施例中，熔丝控制组件510、熔丝编程电压源530、认证组件560或其任何组合可统称为外围电路系统。此外，外围电路可耦合到存储器装置的存储器阵列(例如，存储器阵列150)。
熔丝阵列520可经配置以存储存取密钥540(例如，第一存取密钥)。在一些情况中，存取密钥540可为由客户定义及存储的存取密钥(例如，参考图3描述的用户定义的存取密钥335)的实例或包含所述存取密钥的方面。因而，存取密钥540可与安全模式(例如，参考图3所描述的安全模式330)相关联。在一些情况中，存取密钥540可为由制造商定义及存储的存取密钥(例如，经配置以使用经指定用于仅另外接收信号的一或多个引脚传输的秘密存取密钥)的实例或包含所述存取密钥的方面。在一些情况中，存取密钥540的至少一部分可存储于存储器装置的一或多个导电层处，而不存储于熔丝阵列520处。此外，框图500说明任选存取密钥545，其可为参考图4描述的任选存取密钥435的实例或包含任选存取密钥435的方面。因而，任选存取密钥545可与参考图4描述的状态指示符430相关联。在一些情况中，任选存取密钥545的至少一部分可存储于存储器装置的一或多个导电层处，如在框图500中说明。在一些情况中，任选存取密钥545可存储于熔丝阵列520(或非易失性存储器元件)中或存储器装置的另一熔丝阵列(未展示)中。在一些情况中，任选存取密钥545可存储于存储器装置的寄存器(例如，寄存器118)中。
熔丝控制组件510可经配置以响应于接收到引导到熔丝阵列520的存取命令为熔丝阵列520产生控制信号。控制信号可包含熔丝阵列520的熔丝的一或多个地址、与所述一或多个地址相关联的读取命令、与所述一或多个地址相关联的写入命令或其组合。控制信号可经由通道550a传输到熔丝阵列520。存取命令可包含由包含存储器装置100的系统的主机装置提供的第二存取密钥。此外，当发出到熔丝阵列520的写入命令时，熔丝控制组件510可经配置以产生引导到熔丝编程电压源530的控制信号，例如，与用于启用熔丝编程电压(例如，参考图1描述的VPOP)的写入命令相关联的额外功能性。此类控制信号可经由通道550b传输到熔丝编程电压源530。
在一些情况中(例如，认证引导到熔丝阵列520的读取命令)，组件560a(“认证组件560a”)可定位于熔丝控制组件510与熔丝阵列520之间，且电耦合熔丝控制组件510与熔丝阵列520。组件560a可经配置以从熔丝阵列520检索存取密钥540以与存取命令中包含的第二密钥进行比较。此外，组件560a可基于比较存取密钥540与第二存取密钥来确定在熔丝阵列520处是准许还是禁止存取命令的执行。即，当第二存取密钥与存取密钥540不匹配时，组件560a可阻止控制信号到达熔丝阵列520。
在一些情况中(例如，认证引导到熔丝阵列520的写入命令)，组件560b(“认证组件560b”)可定位于熔丝控制组件510与熔丝编程电压源530之间，且电耦合熔丝控制组件510与熔丝编程电压源530。类似于组件560a，组件560b可经配置以从熔丝阵列520检索存取密钥540以与存取命令中包含的第二密钥进行比较。此外，组件560b可基于比较存取密钥540与第二存取密钥来确定在熔丝阵列520处是准许还是禁止存取命令的执行。即，当第二存取密钥与存取密钥540不匹配时，组件560b可防止熔丝控制组件510激活(例如，启用)与熔丝阵列耦合的熔丝编程电压源530(或停用熔丝编程电压源530)。熔丝编程电压源530可经配置以产生熔丝编程电压。在一些情况中，熔丝编程电压可大于熔丝控制组件510或组件560a及/或560b的操作电压。当熔丝编程电压源530被停用(例如，取消激活)时，由于不存在对熔丝阵列520的熔丝进行编程所需的熔丝编程电压，在熔丝阵列520处防止引导到熔丝阵列520的写入命令。
在一些情况中，存取密钥540可与安全模式(例如，参考图3描述的安全模式330)相关联。基于安全模式330，存储器装置100(例如，TM控制电路175、熔丝控制组件510、控制电路系统706)可确定安全特征可在哪一级别下实施。举例来说，当安全模式330对应于“11”时，存储器装置可通过激活定位于熔丝控制组件510与熔丝阵列520之间的认证组件560a(例如，在图2中所说明的方框250c处实施的认证步骤)来阻止控制信号(例如，读取命令、写入命令)到达熔丝阵列520。另外或替代地，当安全模式330对应于“10”时，存储器装置可通过激活定位于熔丝控制组件510与熔丝编程电压源530之间的认证组件560b(例如，在图2中所说明的方框250d处实施的认证步骤)来禁止熔丝控制组件510激活(例如，启用)熔丝编程电压源530(或保持熔丝编程电压源530被停用)。
在一些情况中，熔丝控制组件510可包含于TM控制电路175中，TM控制电路175经配置以执行不同于熔丝存取功能的其它测试模式功能——例如，无需编程熔丝情况下的修整设置功能、特殊特征启用功能。当第二存取密钥与存取密钥540不匹配时，TM控制电路175可被停用执行包含熔丝存取功能的所有测试模式功能——例如，图2中所说明的方框250a处实施的认证步骤。
在一些情况中，除了存取密钥540之外，存储器装置100还可包含任选存取密钥545。在此类情况中，认证组件560可经配置以检索任选存取密钥545，并在比较存取密钥540与存取命令中包含的第二存取密钥之前用任选存取密钥545更新存取密钥540。在一些情况中，用任选存取密钥545更新存取密钥540可包含用任选存取密钥545取代存取密钥540。在其它情况中，用任选存取密钥545更新存取密钥540可包含将任选存取密钥545作为存取密钥540的部分序连到存取密钥540。
图6是示意性地说明根据本技术的实施例的存储器装置的电路配置的框图600。框图600可包含参考图1描述的存储器装置100的与测试模式功能及熔丝阵列相关联的电路及组件的方面。此外，框图600包含参考图5描述的若干组件，例如熔丝控制组件510、熔丝阵列520及熔丝编程电压源530。框图600说明可定位于各个位置中以控制(例如，准许或禁止)对熔丝阵列520的存取的一或多个认证组件660。在一些实施例中，熔丝控制组件510、熔丝编程电压源530、认证组件660或其任何组合可统称为外围电路系统。此外，外围电路系统可耦合到存储器装置100的存储器阵列(例如，存储器阵列150)。
在一些情况中，存储器装置100的制造商可使用对存储器装置100是唯一的熔丝标识(FID)来定义存取密钥，因此是基于FID的存取密钥640。制造商可确定利用基于FID的存取密钥640来实施安全特征，代替向客户提供定义参考图3所描述的存取密钥的选项。FID可对每一个别存储器装置100是唯一的，这是因为FID包含包括与个别存储器装置100相关联的各种制造信息的元数据，所述元数据例如产品标识、设计修订标识、生产地点标识、生产批次标识、生产批次内的晶片标识、晶片内存储器装置的裸片位置或其组合。在一些情况中，FID可视作基于制造信息来识别每一个别存储器装置100的唯一标识(或标识符)，其包含包括约六十(60)到一百(100)或更多位的序列号。
在一些实施例中，基于FID的存取密钥640可为FID本身或FID的经修改版本，例如，使用散列函数编码的FID。制造商可将基于FID的存取密钥640存储于熔丝阵列520的一组预定地址处以实现一定级别的混淆以保护基于FID的存取密钥640免受第三方侵害——例如，将基于FID的存取密钥640分割成多个部分，每一部分对应于所述一组预定地址中的个别地址。因此，编码基于FID的存取密钥640可通过将基于FID的存取密钥640分割成每一者对应于所述一组预定地址中的个别地址的多个部分、使用散列函数修改基于FID的存取密钥640或进行这两种操作来实施。所述一组预定地址可基于与存储器装置100相关联的参数选择，所述参数例如产品标识、设计修订标识、存储器容量、操作电压、分组类型、操作时钟速率、操作温度范围或其组合。因而，第一类存储器装置可具有第一组预定地址来存储基于FID的存取密钥640，且第二类存储器装置可具有第二组预定地址来存储基于FID的存取密钥640。
因此，无需提前了解与存储器装置100相关联的熔丝阵列520内的所述一组预定地址及/或用于编码基于FID的存取密钥640的散列函数，基于FID的存取密钥640对第三方来说难以通过随机尝试来检索(及解码)。在一些情况中，制造商可选择将关于如何从熔丝阵列520检索基于FID的存取密钥640的信息(例如，所述一组预定地址、用于编码的散列函数)提供给存储器装置的客户，使得客户可存取(例如，写入命令到)熔丝阵列520。在其它情况中，制造商可选择不提供此类信息且限制客户对熔丝阵列520的存取，例如，将客户限制为PPR模式。
在使用基于FID的存取密钥640的方案下，至少当主机装置(例如，存储器装置100的制造商)在熔丝存取功能开始时需要从熔丝阵列520检索及解码基于FID的存取密钥640时，到熔丝阵列520的读取命令可不受认证组件门控(例如，认证组件660d可被取消激活)。一旦基于FID的存取密钥640被成功检索，包含基于FID的存取密钥640的后续存取命令(例如，读取命令、写入命令)可发出到存储器装置100以执行引导到熔丝阵列520的存取命令。
参考框图600，当引导到熔丝阵列520的存取命令对应于引导到熔丝阵列520的读取命令时，熔丝控制组件510可经配置以响应于接收到存取命令而产生第一组信号(例如，熔丝阵列520的熔丝的一或多个地址、与所述一或多个地址相关联的读取命令)。第一组信号可经由可称为读取路径的通道650传输到熔丝阵列520。如上文描述，在一些情况中，在读取路径650上可不实施认证(或门控)——例如，当主机装置在熔丝存取功能开始时从熔丝阵列检索基于FID的存取密钥640时。一旦主机装置检索到基于FID的存取密钥640，就可门控后续读取命令(例如，认证组件660d被激活)。举例来说，读取命令可包含第二存取密钥，且认证组件660d可从熔丝阵列520检索基于FID的存取密钥640以与读取命令中包含的第二存取密钥进行比较。此外，认证组件660d可基于比较基于FID的存取密钥640与第二存取密钥而确定在熔丝阵列520处是准许还是禁止读取命令的执行。
当引导到熔丝阵列520的存取命令对应于引导到熔丝阵列520的写入命令时，熔丝控制组件510可经配置以响应于接收到存取命令而产生第二组信号(例如，熔丝阵列520的熔丝的一或多个地址、与所述一或多个地址相关联的写入命令)。第二组信号可经由通道655a传输到熔丝阵列520。熔丝控制组件510可经由通道655b将额外信号传输到熔丝编程电压源530。通道655可统称为写入路径。写入命令可包含由主机装置提供的第二存取密钥。框图600还说明安置于沿着写入路径655的各个位置处以保护熔丝阵列520的内容使其免受未授权修改的额外认证组件660(例如，认证组件660a、认证组件660b、认证组件660c)。
认证组件660a到660c可经配置以接收来自熔丝控制组件510的写入命令以及所述写入命令中包含的第二存取密钥。认证组件660a到660c可响应于接收到写入命令而从熔丝阵列520检索基于FID的存取密钥640，以比较基于FID的存取密钥640与第二存取密钥。此外，认证组件660a到660c可基于比较基于FID的存取密钥640与第二存取密钥而确定在熔丝阵列520处是准许还是禁止写入命令的执行。
在一些情况中，认证组件660a可定位于写入路径(例如，通道655)处。当第二存取密钥不匹配基于FID的存取密钥640时，认证组件660a可在写入路径开始处使写入命令无效(例如，阻止写入命令)。在一些情况中，认证组件660b可定位于熔丝控制组件510与熔丝编程电压源530之间，且电耦合熔丝控制组件510与熔丝编程电压源530。当第二存取密钥与基于FID的存取密钥640不匹配时，认证组件660b可禁止熔丝控制组件510激活(例如，启用)与熔丝阵列520耦合的熔丝编程电压源530(或停用熔丝编程电压源530)。在一些情况中，认证组件660c可定位于熔丝控制组件510与熔丝阵列520之间，且电耦合熔丝控制组件510及熔丝阵列520。当第二存取密钥不匹配基于FID的存取密钥640时，认证组件660c可阻止写入命令(例如，经由通道655a与写入命令相关联的第二组信号)到达熔丝阵列520。
图7是示意性地说明根据本技术的实施例的存储器系统701的框图。存储器系统701包含存储器装置700，其可为参考图1描述的存储器装置100的实例或包含存储器装置100的方面。如展示，存储器装置700包含主存储器702(例如，DRAM、NAND快闪、NOR快闪、FeRAM、PCM等)及可操作地耦合到主机装置708(例如，上游中央处理单元(CPU))的控制电路系统706。主存储器702可为参考图1描述的存储器阵列150的实例或包含存储器阵列150的方面。控制电路系统706包含参考图1到6描述的各个组件的方面。举例来说，控制电路系统706可包含命令/地址输入电路105、TM控制电路器175、熔丝控制组件510、认证组件560、认证组件660以及其它的方面。此外，存储器装置700包含熔丝阵列707(或其它类型的非易失性存储器元件的阵列)，其可为参考图1描述的熔丝阵列180的实例或包含熔丝阵列180的方面。
主存储器702包含多个存储器单元720，其每一者包含多个存储器胞元。存储器单元720可为个别存储器裸片、单个存储器裸片中的存储器平面、与穿硅通路(TSV)垂直连接的存储器裸片堆叠或类似物。举例来说，在一个实施例中，存储器单元720中的每一者可由半导体裸片形成且与其它存储器单元裸片布置成单个装置封装。在其它实施例中，多个存储器单元720可共同定位于单个裸片上及/或跨多个装置封装分布。在一些实施例中，存储器单元720还可细分成存储器区域728(例如存储体、级(rank)、通道、块、页等)。
存储器胞元可包含例如经配置以持久或半持久存储数据的浮动门、电荷俘获、相变、电容性、铁电、磁阻及/或其它合适存储元件。主存储器702及/或个别存储器单元720还可包含用于存取及/或编程(例如写入)存储器胞元及例如用于处理信息及/或与控制电路系统706或主机装置708通信的其它功能的其它电路组件，例如多路复用器、解码器、缓冲器、读取/写入驱动器、地址寄存器、数据输出/数据输入寄存器等。尽管在所说明的实施例中出于说明目的而展示为具有特定数目个存储器胞元、行、列、区域及存储器单元，但存储器胞元、行、列、区域及存储器单元的数目可改变，且在其它实施例中，比例可大于或小于所说明的实例中所展示者。举例来说，在一些实施例中，存储器装置700可包含仅1个存储器单元720。替代地，存储器装置700可包含2个、3个、4个、8个、10个或更多个(例如16个、32个、64个或更多个)存储器单元720。尽管在图7中将存储器单元720展示为每一者包含4个存储器区域728，但在其它实施例中，每一存储器单元720可包含1个、2个、3个、8个或更多个(例如16个、32个、64个、100个、128个、256个或更多个)存储器区域。
在一个实施例中，控制电路系统706可经提供于与主存储器702相同的裸片上(例如，包含命令/地址/时钟输入电路系统、解码器、电压及时序产生器、输入/输出电路系统等)。在另一实施例中，控制电路系统706可为微控制器、专用逻辑电路系统(例如场可编程门阵列(FPGA)、专用集成电路(ASIC)、存储器裸片上的控制电路系统等)或其它合适处理器。在一个实施例中，控制电路系统706可包含处理器，其经配置以执行存储于存储器中的指令以执行各种过程、逻辑流程及例程以控制存储器装置700的操作，包含管理主存储器702及处置存储器装置700与主机装置708之间的通信。在一些实施例中，控制电路系统706可包含具有用于存储例如行计数器、存储体计数器、存储器指针、经提取数据等的存储器寄存器的嵌入式存储器。在本技术的另一实施例中，存储器装置700可不包含控制电路系统，而是可依赖外部控制(例如，由主机装置708或由与存储器装置700分离的处理器或控制器提供)。
主机装置708可为能够利用存储器用于暂时或持久存储信息的数个电子装置中的任一者或其组件。举例来说，主机装置708可为计算装置，例如台式或便携式计算机、服务器、手持式装置(例如移动电话、平板计算机、数字阅读器、数字媒体播放器)或其一些组件(例如中央处理单元、协处理器、专用存储器控制器等)。主机装置708可为联网装置(例如交换机、路由器等)或数字图像(音频及/或视频)的记录器、车辆、电器、玩具或许多其它产品中的任一者。在一个实施例中，主机装置708可直接连接到存储器装置700，但在其它实施例中，主机装置708可间接连接到存储器装置(例如，经由联网连接或通过中间装置)。
在操作中，控制电路系统706可直接写入或以其它方式编程(例如擦除)主存储器702的各个存储器区域。控制电路系统706经由主机装置总线或接口710与主机装置708通信。在一些实施例中，主机装置708及控制电路系统706可经由专用存储器总线(例如DRAM总线)通信。在其它实施例中，主机装置708及控制电路系统706可经由串行接口(例如串行附接SCSI(SAS)、串行AT附接(SATA)接口、外围组件互联高速(PCIe))或其它合适接口(例如并行接口)通信。主机装置708可将各种请求(以例如分组或分组流的形式)发送到控制电路系统706。请求可包含读取、写入、擦除、返回信息及/或执行特定操作(例如刷新操作、修整(TRIM)操作、预充电操作、激活操作、损耗均衡操作、废弃项目收集操作等)的命令。
在一些实施例中，控制电路系统706可经配置以跟踪在多个存储器单元720中的主存储器702中(例如，控制电路系统706的嵌入式存储器中的寄存器或表中)执行的操作(例如，读取操作、写入操作、擦除操作、激活操作等)，以促进随需执行刷新操作。在这点上，控制电路系统706可经配置以比较由不同存储器单元720经历的操作的数目或速率及基于由存储器单元720经历的操作的数目或速率之间的比较来对存储器单元720执行或调度刷新操作。替代地，控制电路系统706可经配置以基于每一存储器单元720与一或多个预定阈值(例如，操作的阈值数目、操作的阈值速率等)的比较来对存储器单元720执行或调度刷新操作。因此，作为超过阈值数目或速率的操作的目标的存储器单元720可比另一单元720更频繁地刷新，这归因于不同单元720可经受无序刷新操作的自由度。
在一些情况中，存储器装置700可经配置以允许客户确定用户定义的存取密钥(例如，第一存取密钥)且使用例如PPR模式的特殊编程模式将其存储于熔丝阵列707中。在存储器系统701的操作期间，主机装置708可产生引导到熔丝阵列707的存取命令且将其传输到存储器装置700。存取命令可包含由主机装置708提供的存取密钥(例如，第二存取密钥)。存储器装置700(例如，控制电路系统706)可接收引导到熔丝阵列707的存取命令及从熔丝阵列707检索用户定义的存取密钥。存储器装置700可比较用户定义的存取密钥与存取命令中包含的存取密钥(例如，第二存取密钥)。此外，存储器装置700可基于比较用户定义的存取密钥与第二存取密钥来确定在熔丝阵列707处是准许还是禁止存取命令的执行。
在一些情况中，存储器装置700可基于确定(例如，当第二存取密钥不匹配用户定义的存取密钥时)而阻止响应于接收到存取命令产生的控制信号到达熔丝阵列707，其中控制信号包括熔丝阵列707的熔丝的一或多个地址、与所述一或多个地址相关联的读取命令、与所述一或多个地址相关联的写入命令或其组合。在一些情况中，当第二存取密钥不匹配用户定义的存取密钥时，存储器装置700可停用与熔丝阵列707耦合且经配置以产生熔丝编程电压的电压源(例如，熔丝编程电压源530)。在一些情况中，熔丝编程电压可大于存储器装置700的操作电压。
在一些情况中，存储器装置700可经配置以将基于FID的存取密钥存储于熔丝阵列707的一组预定地址处。而且，主机装置708(例如，存储器装置700的制造商、被通知所述一组预定地址以读取基于FID的存取密钥的客户)可使用所述一组预定地址从熔丝阵列707检索基于FID的存取密钥。随后，主机装置708可产生包含第二存取密钥(例如，如果主机装置是制造商或被通知所述一组预定地址的客户，那么是基于FID的存取密钥)的存取命令(例如，写入命令)且将其传输到存储器装置700。此外，存储器装置700可基于比较基于FID的存取密钥与存取命令中包含的第二存取密钥来确定是准许还是禁止引导到熔丝阵列707的存取命令(例如，当存取命令是针对对熔丝阵列707的一或多个熔丝进行编程时，是写入命令)的执行。
在一些情况中，存储器装置700可经配置以在将基于FID的存取密钥存储到熔丝阵列707之前对基于FID的存取密钥进行编码，其中主机装置708可经配置以在检索到经编码的基于FID的存取密钥之后对基于FID的存取密钥进行解码。在一些情况中，对基于FID的存取密钥进行编码可包含将基于FID的存取密钥分割成每一者对应于所述一组预定地址中的个别地址的多个部分，且其中对存取密钥进行解码可包含序连多个部分以恢复基于FID的存取密钥。在一些情况中，对基于FID的存取密钥进行编码可包含使用散列函数修改基于FID的存取密钥，且其中对基于FID的存取密钥进行解码可包含使用散列函数的逆恢复基于FID的存取密钥。
在一些情况中，存储器装置700的制造商可定义秘密存取密钥(例如，向第三方或客户隐藏的存取密钥)且将秘密存取密钥存储于存储器装置700的一组非易失性存储器元件处。所述一组非易失性存储器元件可包含熔丝阵列707的一或多个熔丝、存储器装置700的一或多个导电层(例如，一或多个金属互连层)或两者。此外，制造商可配置存储器装置700的一或多个引脚，使得存储器装置700可响应于从主机装置708接收到预定信号序列而将秘密存取密钥传输到主机装置708。然而，一或多个引脚经指定以仅另外从主机装置708接收信号。以此方式，制造商可实现多级别的混淆以保护秘密存取密钥，即，使用预定信号序列及经指定以另外仅接收信号的一或多个引脚，如本文中更详细描述。
首先，主机装置708必须提前了解要经由第一通道传输到存储器装置700的预定信号序列。在一些情况中，预定信号序列可对应于引导到存储器装置700的两个或更多个命令的预定序列——例如，三(3)个读取命令，接着是两(2)个写入命令，其间无任何东西。在一些情况中，预定信号序列对应于在固定持续时间期间随时间而变化的两个或更多个电压(电流)电平的预定组合。仅当存储器装置700从主机装置708接收到预定信号序列时，存储器装置700才经配置以检索秘密存取密钥且将其传输回到主机装置708。在一些情况中，制造商可选择针对存储器装置700所属的不同产品群组使用不同信号序列，使得即使当用于特定产品群组的信号序列被意外泄露，与泄露信号序列相关联的风险也可限于产品群组。
其次，主机装置708必须提前了解在经由第一通道将预定信号序列传输到存储器装置700之后要监测哪一(哪些)引脚以经由第二通道接收秘密存取密钥。因为存储器装置700配置指定为(若干)仅输入引脚的(若干)引脚以供存储器装置700将秘密存取密钥传输(例如，输出)到主机装置708，因此需要经配置以容置主机装置708及存储器装置700的板来使主机装置708能使用所述(若干)引脚从存储器装置700接收秘密存取密钥。以此方式，制造商可保护秘密存取密钥使其免受第三方侵害，所述第三方先前可能不了解要传输到存储器装置700的预定信号序列及要监测以从存储器装置700接收秘密存取密钥的一或多个引脚。
当主机装置708成功接收到秘密存取密钥时，主机装置708可产生引导到存储器装置700的熔丝阵列707的存取命令，其中存取命令包含第二存取密钥(例如，从存储器装置700接收的秘密存取密钥)。随后，存储器装置700可响应于从主机装置708接收到存取命令而从所述一组非易失性存储器元件检索秘密存取密钥，及比较存取命令中包含的第二存取密钥与秘密存取密钥。存储器装置700可基于比较秘密存取密钥与存取命令中包含的第二存取密钥来确定在熔丝阵列处是准许还是禁止存取命令的执行，如本文中参考图1到5描述。
图8是说明根据本技术的实施例的操作存储器装置的方法的流程图800。流程图800可为如参考图1到5及7描述的存储器装置100(或存储器装置700的控制电路系统706)可执行的方法的实例或包含所述方法的方面。
方法包含接收引导到存储器装置的熔丝阵列的存取命令，其中熔丝阵列经配置以存储第一存取密钥，且存取命令包含第二存取密钥(方框810)。根据本技术的一个方面，方框810的接收特征可由参考图1到5及7所描述的控制电路系统(例如，图7的控制电路系统706)或命令/地址输入电路105执行。
方法进一步包含在接收到存取命令之后从熔丝阵列检索第一存取密钥(方框815)。根据本技术的一个方面，方框815的检索特征可由参考图1到5及7所描述的控制电路系统(例如，图7的控制电路系统706)或认证组件560执行。
方法进一步包含比较第一存取密钥与第二存取密钥(方框820)。根据本技术的一个方面，方框820的比较特征可由参考图1到5及7所描述的控制电路系统(例如，图7的控制电路系统706)或认证组件560执行。
方法进一步包含基于比较第一存取密钥与第二存取密钥来确定在熔丝阵列处是准许还是禁止存取命令的执行(方框825)。根据本技术的一个方面，方框825的比较特征可由参考图1到5及7所描述的控制电路系统(例如，图7的控制电路系统706)或认证组件560执行。
方法可进一步包含检索由存储器装置存储的第三存取密钥及用第三存取密钥更新第一存取密钥，其中比较第一存取密钥与第二存取密钥是基于更新第一存取密钥(方框830)。根据本技术的一个方面，方框830的检索及比较特征可由参考图1到5及7所描述的控制电路系统(例如，图7的控制电路系统706)或认证组件560执行。
在一些情况中，禁止执行可包含基于所述确定来阻止响应于从熔丝阵列接收到存取命令而产生的控制信号，其中控制信号包含熔丝阵列的熔丝的一或多个地址、与所述一或多个地址相关联的读取命令、与所述一或多个地址相关联的写入命令或其组合。在一些实施例中，禁止执行可包含停用与熔丝阵列耦合的电压源，其中电压源经配置以产生熔丝编程电压。在一些实施例中，熔丝编程电压可大于存储器装置的操作电压。
在一些实施例中，禁止执行可包含基于与第一存取密钥相关联的安全模式确定是阻止来自熔丝阵列的控制信号还是停用与熔丝阵列耦合的电压源，其中控制信号响应于接收到存取命令而产生。在一些实施例中，禁止执行可包含停用经配置以执行测试模式功能的电路系统，所述测试模式功能包含响应于接收到引导到熔丝阵列的存取命令为熔丝阵列产生控制信号。
图9是说明根据本技术的实施例的操作存储器装置的方法的流程图900。流程图900可为如参考图1到5及7描述的存储器装置100(或存储器装置700的控制电路系统706)可执行的方法的实例或包含所述方法的方面。
方法包含接收引导到存储器装置的熔丝阵列的安全信息，其中安全信息包含一或多个存取密钥的第一部分及一或多个安全模式的第二部分，且其中一或多个存取密钥的个别存取密钥经配置以准许或禁止引导到熔丝阵列的存取命令的执行，且一或多个安全模式的个别安全模式经配置以识别准许或禁止在熔丝阵列处执行的模式(方框910)。根据本技术的一个方面，方框910的接收特征可由参考图1到5及7所描述的控制电路系统(例如，图7的控制电路系统706)执行。
方法进一步包含响应于接收到安全信息确定对应于一或多个存取密钥的第一多个位及对应于一或多个安全模式的第二多个位(方框915)。根据本技术的一个方面，方框915的确定特征可由参考图1到5及7所描述的控制电路系统(例如，图7的控制电路系统706)执行。
方法进一步包含产生熔丝阵列的一或多个地址，其中所述一或多个地址对应于第一及第二多个位(方框920)。根据本技术的一个方面，方框920的产生特征可由参考图1到5及7所描述的控制电路系统(例如，图7的控制电路系统706)或熔丝控制组件510执行。
方法进一步包含使用一或多个地址将第一及第二多个位存储于熔丝阵列中(方框925)。根据本技术的一个方面，方框925的产生特征可由参考图1到5及7所描述的控制电路系统(例如，图7的控制电路系统706)或熔丝控制组件510执行。
在一些实施例中，一或多个安全模式可包括停用经配置以执行包含以下的测试模式功能的电路：为熔丝阵列产生控制信号、阻止来自熔丝阵列的控制信号，或停用与熔丝阵列耦合且经配置以产生熔丝编程电压的电压源。在一些实施例中，准许或禁止在熔丝阵列处执行的特定模式可基于一或多个存取密钥与一或多个安全模式的组合确定。
在一些实施例中，第一部分可包括存取密钥，其是一或多个安全模式共有的，使得准许或禁止在熔丝阵列处执行的特定模式基于存取密钥连同所述一或多个安全模式来确定。在一些实施例中，第一部分可包括两个或更多个存取密钥，其彼此不同使得准许或禁止在熔丝阵列处执行的特定模式基于所述两个或更多个存取密钥确定。在一些实施例中，存储第一及第二多个位可包括启用与熔丝阵列耦合且经配置以产生大于存储器装置的操作电压的熔丝编程电压的电压源。
图10是说明根据本技术的实施例的操作存储器装置的方法的流程图1000。流程图1000可为如参考图1到4、6及7描述的存储器装置100(或存储器装置700的控制电路系统706)可执行的方法的实例或包含所述方法的方面。
方法包含从主机装置接收引导到存储器装置的熔丝阵列的存取请求，其中熔丝阵列包含其一组预定地址处的第一存取密钥，且其中存取请求包含第二存取密钥(方框1010)。根据本技术的一个方面，方框1010的接收特征可由参考图1到4、6及7所描述的控制电路系统(例如，图7的控制电路系统706)或命令/地址输入电路105执行。
方法进一步包含响应于接收到存取请求而产生包含第二存取密钥的存取命令(方框1015)。根据本技术的一个方面，方框1015的产生特征可由参考图1到4、6及7所描述的控制电路系统(例如，图7的控制电路系统706)或熔丝控制组件510执行。
方法进一步包含比较第一存取密钥与第二存取密钥(方框1020)。根据本技术的一个方面，方框1020的比较特征可由参考图1到4、6及7所描述的控制电路系统(例如，图7的控制电路系统706)或认证组件660执行。
方法进一步包含基于比较第一存取密钥与第二存取密钥确定在熔丝阵列处是准许还是禁止存取命令的执行(方框1025)。根据本技术的一个方面，方框1025的确定特征可由参考图1到4、6及7所描述的控制电路系统(例如，图7的控制电路系统706)或认证组件660执行。
方法可进一步包含基于与存储器装置相关联的参数选择所述一组预定地址来存储第一存取密钥(方框1030)。根据本技术的一个方面，方框1025的选择特征可由参考图1到4、6及7所描述的控制电路系统(例如，图7的控制电路系统706)执行。
另外或替代地，方法可进一步包含在将第一存取密钥存储于所述一组预定地址处之前对第一存取密钥进行编码。根据本技术的一个方面，编码特征可由参考图1到4、6及7所描述的控制电路系统(例如，图7的控制电路系统706)执行。
在一些实施例中，第一存取密钥可经配置以基于关于存储器装置的制造信息的元数据识别存储器装置。在一些实施例中，禁止执行可包含当第一存取密钥不同于第二存取密钥时使存取命令无效。在一些实施例中，禁止执行可包含当第一存取密钥不同于第二存取密钥时阻止写入命令到达熔丝阵列。在一些实施例中，禁止执行可包含当第一存取密钥不同于第二存取密钥时停用与熔丝阵列耦合且经配置以产生熔丝编程电压的电压源。
图11是说明根据本技术的实施例的操作存储器装置的方法的流程图1100。流程图1100可为如参考图1到5及7描述的存储器装置100(或存储器装置700的控制电路系统706)可执行的方法的实例或包含所述方法的方面。
方法包含通过存储器装置的第一组引脚从主机装置接收预定信号序列(方框1110)。根据本技术的一个方面，方框1110的接收特征可由参考图1到5及7所描述的控制电路系统(例如，图7的控制电路系统706)或命令/地址输入电路105执行。
方法进一步包含响应于接收到预定信号序列从存储器装置的多个非易失性存储器元件检索第一存取密钥(方框1115)。根据本技术的一个方面，方框1115的检索特征可由参考图1到5及7所描述的控制电路系统(例如，图7的控制电路系统706)执行。
方法进一步包含配置存储器装置的第二组引脚以输出第一存取密钥(方框1120)。根据本技术的一个方面，方框1120的配置特征可由参考图1到5及7所描述的控制电路系统(例如，图7的控制电路系统706)执行。
方法进一步包含在配置第二组引脚之后使用所述第二组引脚将检索到的第一存取密钥传输到主机装置(方框1125)。根据本技术的一个方面，方框1125的传输特征可由参考图1到5及7所描述的控制电路系统(例如，图7的控制电路系统706)连同输入/输出电路160执行。
方法可进一步包含从主机装置接收存取命令，所述存取命令被引导到存储器装置的熔丝阵列且包含第二存取密钥(方框1130)。根据本技术的一个方面，方框1130的传输特征可由参考图1到5及7所描述的控制电路系统(例如，图7的控制电路系统706)连同命令/地址输入电路105执行。
方法可进一步包含响应于接收到存取命令为熔丝阵列产生控制信号，其中所述控制信号包含熔丝阵列的熔丝的一或多个地址、与所述一或多个地址相关联的读取命令、与所述一或多个地址相关联的写入命令或其组合(方框1135)。根据本技术的一个方面，方框1135的产生特征可由参考图1到5及7所描述的控制电路系统(例如，图7的控制电路系统706)或熔丝控制组件510执行。
另外或替代地，方法可进一步包含比较第一存取密钥与第二存取密钥以确定第二存取密钥是否对应于第一存取密钥，及基于比较第一存取密钥与第二存取密钥来确定在熔丝阵列处是准许还是禁止存取命令的执行。在一些实施例中，第二组引脚经指定以另外仅从主机装置接收输入。在一些实施例中，当第二存取密钥不同于第一存取密钥时禁止执行可包含阻止控制信号到达熔丝阵列、停用与熔丝阵列耦合且经配置以产生熔丝编程电压的电压源或停用经配置以执行不同于为熔丝阵列产生控制信号的测试模式功能的存储器装置的电路系统。
应注意，上述方法描述可能的实施方案，且操作及步骤可经重新布置或以其他方式修改且其它实施方案是可能的。此外，可组合来自方法中的两者或更多者的实施例。
本文中描述的信息及信号可使用各种不同科技及技术中的任何者表示。举例来说，在整个上文描述中可参考的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号总线，其中总线可具有各种位宽度。
本文中论述的装置(包含存储器装置)可经形成于半导体衬底或裸片上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)或另一衬底上的半导体材料外延层。衬底或衬底的子区域的导电性可通过使用各种化学物种(包含(但不限于)磷、硼或砷)进行掺杂来控制。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法执行。
本文中描述的功能可经实施于硬件、由处理器执行的软件、固件或其任何组合中。其它实例及实施方案在本公开及所附权利要求书的范围内。实施功能的特征也可物理地定位于各个位置处，包含经分布使得功能的部分在不同物理位置处实施。
如本文中(包含在权利要求书中)使用，项目列表(例如由例如短语“中的至少一者”或“中的一或多者”开头的项目列表)中使用的“或”指示包含性列表，使得例如A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。而且，如本文中使用，短语“基于”不应被解释为参考一组封闭条件。举例来说，在不脱离本公开的范围的情况下，被描述为“基于条件A”的示范性步骤可基于条件A及条件B两者。换句话说，如本文中使用，短语“基于”应以与短语“至少部分基于”相同的方式解释。
应从前文了解，本文中已出于说明目的描述本发明的特定实施例，但可在不脱离本发明的范围的情况下进行各种修改。确切来说，在前文描述中，论述众多特定细节以提供对本技术的实施例的彻底及可行的描述。然而，相关领域的技术人员应认识到，可在没有特定细节中的一或多者的情况下实践本公开。在其它例子中，未展示或未详细描述通常与存储器系统及装置相关联的众所周知结构或操作以免模糊本技术的其它方面。一般来说，应理解，除本文中公开的那些特定实施例之外，各种其它装置、系统及方法也可在本技术的范围内。

Claims (20)

1.一种存储器装置，其包括：
存储器阵列；
熔丝阵列，其经配置以将第一存取密钥存储于所述熔丝阵列的一组预定地址处，所述第一存取密钥基于所述存储器装置的唯一标识符而建立；及
外围电路系统，其耦合到所述熔丝阵列及所述存储器阵列，且经配置以：
响应于从主机装置接收到引导到所述熔丝阵列的存取请求而产生存取命令，其中所述存取请求包含第二存取密钥；
从所述熔丝阵列检索所述第一存取密钥；
比较所述第一存取密钥与所述第二存取密钥；及
基于比较所述第一存取密钥与所述第二存取密钥来确定在所述熔丝阵列处是准许还是禁止所述存取命令的执行，其中当所述第一存取密钥不匹配所述第二存取密钥时，所述外围电路系统禁止执行所述熔丝阵列处的所述存取命令；且
其中所述熔丝阵列进一步经配置以存储任选存取密钥，所述任选存取密钥用于在比较所述第一存取密钥与所述第二存取密钥之前更新所述第一存取密钥。
2.根据权利要求1所述的存储器装置，其中所述一组预定地址是基于与所述存储器装置相关联的参数，所述参数包括产品标识、设计修订标识、存储器容量、操作电压、分组类型、操作时钟速率、操作温度范围或其组合。
3.根据权利要求1所述的存储器装置，其中所述外围电路系统经配置以在将所述第一存取密钥存储于所述一组预定地址处之前对所述第一存取密钥进行编码。
4.根据权利要求3所述的存储器装置，其中所述外围电路系统经配置以将所述第一存取密钥分割成每一者对应于所述一组预定地址中的个别地址的多个部分、使用散列函数修改所述第一存取密钥，或进行这两种操作。
5.根据权利要求1所述的存储器装置，其中所述第一存取密钥包含识别所述存储器装置的元数据，所述元数据包含产品标识、设计修订标识、生产地点标识、生产批次标识、所述生产批次内的晶片标识、所述晶片内所述存储器装置的裸片位置或其组合。
6.根据权利要求1所述的存储器装置，其中所述外围电路系统经配置以在所述第一存取密钥不同于所述第二存取密钥时使所述存取命令无效。
7.根据权利要求1所述的存储器装置，其中所述外围电路系统经配置以在所述第一存取密钥不同于所述第二存取密钥时阻止所述存取命令到达所述熔丝阵列。
8.根据权利要求1所述的存储器装置，其中所述外围电路系统经配置以在所述第一存取密钥不同于所述第二存取密钥时停用与所述熔丝阵列耦合且经配置以产生熔丝编程电压的电压源。
9.根据权利要求1所述的存储器装置，其中所述外围电路系统进一步经配置以产生包含所述一组预定地址的读取命令以检索所述第一存取密钥，所述读取命令独立于所述第一及第二存取密钥。
10.一种方法，其包括：
从主机装置接收引导到存储器装置的熔丝阵列的存取请求，所述熔丝阵列包含其一组预定地址处的第一存取密钥，其中所述存取请求包含第二存取密钥；
响应于接收到所述存取请求而产生包含所述第二存取密钥的存取命令；
用任选存取密钥更新所述第一存取密钥；
比较经更新的第一存取密钥与所述第二存取密钥；及
基于比较所述第一存取密钥与所述第二存取密钥来确定在所述熔丝阵列处是准许还是禁止所述存取命令的执行，其中当所述第一存取密钥不匹配所述第二存取密钥时，禁止执行所述熔丝阵列处的所述存取命令。
11.根据权利要求10所述的方法，其进一步包括：
基于与所述存储器装置相关联的参数而选择所述一组预定地址来存储所述第一存取密钥。
12.根据权利要求10所述的方法，其进一步包括：
在将所述第一存取密钥存储于所述一组预定地址处之前对所述第一存取密钥进行编码。
13.根据权利要求10所述的方法，其中所述第一存取密钥经配置以基于关于所述存储器装置的制造信息的元数据来识别所述存储器装置。
14.根据权利要求10所述的方法，其中禁止所述执行包括：
在所述第一存取密钥不同于所述第二存取密钥时使所述存取命令无效。
15.根据权利要求10所述的方法，其中禁止所述执行包括：
在所述第一存取密钥不同于所述第二存取密钥时阻止所述存取命令到达所述熔丝阵列。
16.根据权利要求10所述的方法，其中禁止所述执行包括：
在所述第一存取密钥不同于所述第二存取密钥时，停用与所述熔丝阵列耦合且经配置以产生熔丝编程电压的电压源。
17.一种设备，其包括：
主机装置；及
存储器装置，其耦合到所述主机装置，所述存储器装置经配置以：
将第一存取密钥存储于所述存储器装置中包含的熔丝阵列的一组预定地址处；响应于从所述主机装置接收到引导到所述熔丝阵列的存取请求，对所述熔丝阵列产生存取命令，其中所述存取请求包含第二存取密钥；
用任选存取密钥更新所述第一存取密钥；
比较经更新的第一存取密钥与所述第二存取密钥；及
基于比较所述第一及第二存取密钥来确定是准许还是禁止引导到所述熔丝阵列的所述存取命令的执行；其中当所述第一存取密钥不匹配所述第二存取密钥时，所述存储器装置禁止执行所述存取命令。
18.根据权利要求17所述的设备，其中所述存储器装置经配置以在存储所述第一存取密钥之前对所述第一存取密钥进行编码，且其中所述主机装置经配置以在检索经编码的所述第一存取密钥之后对所述第一存取密钥进行解码。
19.根据权利要求18所述的设备，其中所述存储器装置经配置以将所述第一存取密钥分割成每一者对应于所述一组预定地址中的个别地址的多个部分，且所述主机装置经配置以序连所述多个部分以恢复所述第一存取密钥。
20.根据权利要求18所述的设备，其中所述存储器装置经配置以使用散列函数修改所述第一存取密钥，且其中所述主机装置经配置以使用所述散列函数的逆来恢复所述第一存取密钥。
CN202080076461.0A 2019-11-07 2020-10-08 具有安全存取密钥的半导体装置及相关联方法及系统 Active CN114631093B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/677,286 2019-11-07
US16/677,286 US11132470B2 (en) 2019-11-07 2019-11-07 Semiconductor device with secure access key and associated methods and systems
PCT/US2020/054860 WO2021091650A1 (en) 2019-11-07 2020-10-08 Semiconductor device with secure access key and associated methods and systems

Publications (2)

Publication Number Publication Date
CN114631093A CN114631093A (zh) 2022-06-14
CN114631093B true CN114631093B (zh) 2023-05-02

Family

ID=75846891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080076461.0A Active CN114631093B (zh) 2019-11-07 2020-10-08 具有安全存取密钥的半导体装置及相关联方法及系统

Country Status (5)

Country Link
US (2) US11132470B2 (zh)
EP (1) EP4055507A4 (zh)
KR (1) KR20220080022A (zh)
CN (1) CN114631093B (zh)
WO (1) WO2021091650A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11182308B2 (en) 2019-11-07 2021-11-23 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11132470B2 (en) * 2019-11-07 2021-09-28 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11030124B2 (en) 2019-11-07 2021-06-08 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11494522B2 (en) 2019-11-07 2022-11-08 Micron Technology, Inc. Semiconductor device with self-lock security and associated methods and systems
US11956348B2 (en) * 2020-10-09 2024-04-09 Samsung Electronics Co., Ltd. Systems, methods, and apparatus for security key management for I/O devices
CN113255893B (zh) * 2021-06-01 2022-07-05 北京理工大学 一种多智能体行动策略自演进生成方法
FR3124287A1 (fr) * 2021-06-25 2022-12-23 Orange Procédé et dispositif de contrôle d’accès à un support de stockage.
US11868642B2 (en) * 2021-08-31 2024-01-09 Micron Technology, Inc. Managing trim commands in a memory sub-system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104350500A (zh) * 2012-05-30 2015-02-11 飞思卡尔半导体公司 半导体装置以及制造半导体装置的方法

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652890A (en) * 1991-05-17 1997-07-29 Vantus Technologies, Inc. Interrupt for a protected mode microprocessor which facilitates transparent entry to and exit from suspend mode
US5889679A (en) * 1997-07-15 1999-03-30 Integrated Device Technology, Inc. Fuse array control for smart function enable
US7181017B1 (en) * 2001-03-23 2007-02-20 David Felsher System and method for secure three-party communications
US7206989B2 (en) * 2002-11-20 2007-04-17 Intel Corporation Integrated circuit having multiple modes of operation
US7681247B2 (en) * 2003-02-27 2010-03-16 Sun Microsystems, Inc. Anti-theft system and method for semiconductor devices and other electronic components
US7284100B2 (en) * 2003-05-12 2007-10-16 International Business Machines Corporation Invalidating storage, clearing buffer entries, and an instruction therefor
US7370166B1 (en) * 2004-04-30 2008-05-06 Lexar Media, Inc. Secure portable storage device
US8255700B2 (en) * 2004-06-29 2012-08-28 Qualcomm Incorporated Lockstep mechanism to ensure security in hardware at power-up
US7362645B2 (en) * 2004-09-30 2008-04-22 Freescale Semiconductor, Inc. Integrated circuit fuses having corresponding storage circuitry
US7442583B2 (en) * 2004-12-17 2008-10-28 International Business Machines Corporation Using electrically programmable fuses to hide architecture, prevent reverse engineering, and make a device inoperable
US20070039060A1 (en) * 2005-08-12 2007-02-15 Jamieson Georges E Methods and systems for programming secure data into programmable and irreversible cells
US7864577B2 (en) * 2007-03-16 2011-01-04 Micron Technology, Inc. Sharing physical memory locations in memory devices
US8209550B2 (en) * 2007-04-20 2012-06-26 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for protecting SIMLock information in an electronic device
US8402241B2 (en) * 2007-10-02 2013-03-19 Advanced Micro Devices, Inc. Method and apparatus to control access to device enable features
US8286883B2 (en) * 2007-11-12 2012-10-16 Micron Technology, Inc. System and method for updating read-only memory in smart card memory modules
KR101519491B1 (ko) 2008-09-12 2015-05-12 삼성전자주식회사 누적 테스트를 위한 반도체 메모리 장치 및 이를 포함하는 시스템
US8090977B2 (en) * 2009-12-21 2012-01-03 Intel Corporation Performing redundant memory hopping
US8572356B2 (en) * 2010-01-05 2013-10-29 Oracle America, Inc. Space-efficient mechanism to support additional scouting in a processor using checkpoints
US8724414B2 (en) * 2010-02-09 2014-05-13 Qualcomm Incorporated System and method to select a reference cell
US8279093B2 (en) * 2010-07-29 2012-10-02 Getac Technology Corporation Apparatus for detecting bus connection
KR101750460B1 (ko) * 2010-09-01 2017-06-23 삼성전자주식회사 리던던시 제어 회로 및 이를 포함하는 메모리 장치
TW201212612A (en) * 2010-09-07 2012-03-16 Hon Hai Prec Ind Co Ltd System and method for protecting keys
US8607210B2 (en) * 2010-11-30 2013-12-10 Micron Technology, Inc. Code patching for non-volatile memory
US9953725B2 (en) * 2012-02-29 2018-04-24 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of operating the same
US9275747B2 (en) * 2012-06-14 2016-03-01 Texas Instruments Incorporated Integrated circuit with automatic total ionizing dose (TID) exposure deactivation
US8817518B2 (en) * 2012-08-31 2014-08-26 SK Hynix Inc. E-fuse array circuit and programming method of the same
US8918683B2 (en) * 2012-09-14 2014-12-23 SK Hynix Inc. One-time program cell array circuit and memory device including the same
US9390291B2 (en) * 2012-12-29 2016-07-12 Intel Corporation Secure key derivation and cryptography logic for integrated circuits
US9450580B2 (en) * 2013-06-05 2016-09-20 Via Technologies, Inc. Digital power gating with programmable control parameter
US9736181B2 (en) * 2013-07-26 2017-08-15 Intel Corporation Hardening data transmissions against power side channel analysis
US8879345B1 (en) * 2013-08-21 2014-11-04 Via Technologies, Inc. Microprocessor mechanism for decompression of fuse correction data
KR20150041330A (ko) * 2013-10-08 2015-04-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 구동 방법
US10049217B2 (en) * 2013-11-13 2018-08-14 Via Technologies, Inc. Event-based apparatus and method for securing bios in a trusted computing system during execution
KR102103912B1 (ko) * 2014-03-07 2020-04-24 에스케이하이닉스 주식회사 반도체 메모리 장치
US9438426B2 (en) * 2014-10-03 2016-09-06 Seagate Technology Llc Key-value data storage device with hybrid architecture
US9715601B2 (en) * 2015-04-28 2017-07-25 Atmel Corporation Secure access in a microcontroller system
US10482698B2 (en) * 2015-05-01 2019-11-19 Assa Abloy Ab Invisible indication of duress via wearable
KR20160132721A (ko) * 2015-05-11 2016-11-21 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102470840B1 (ko) * 2016-03-17 2022-11-29 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102566325B1 (ko) * 2016-07-18 2023-08-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US9972611B2 (en) * 2016-09-30 2018-05-15 Intel Corporation Stacked semiconductor package having fault detection and a method for identifying a fault in a stacked package
US10374793B2 (en) * 2016-12-09 2019-08-06 Intel Corporation Simon-based hashing for fuse validation
US10223531B2 (en) * 2016-12-30 2019-03-05 Google Llc Secure device state apparatus and method and lifecycle management
WO2018125989A2 (en) * 2016-12-30 2018-07-05 Intel Corporation The internet of things
US10491401B2 (en) * 2017-02-21 2019-11-26 Google Llc Verification of code signature with flexible constraints
JP2018156289A (ja) * 2017-03-16 2018-10-04 東芝メモリ株式会社 共有メモリコントローラ、共有メモリモジュールおよびメモリ共有システム
US10984136B2 (en) * 2017-04-21 2021-04-20 Micron Technology, Inc. Secure memory device with unique identifier for authentication
KR102384733B1 (ko) * 2017-09-26 2022-04-08 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 장치의 동작 방법 및 메모리 시스템
US10381064B1 (en) * 2018-01-19 2019-08-13 Micron Technology, Inc. Apparatuses and methods for refreshing memory of a semiconductor device
US11144649B2 (en) * 2018-01-25 2021-10-12 Kigen (Uk) Limited Sensitive information provision process
JP6467078B1 (ja) * 2018-01-30 2019-02-06 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
EP3776288A4 (en) * 2018-04-10 2022-01-05 Al Belooshi, Bushra Abbas Mohammed SECURITY SYSTEM AND METHOD OF CRYPTOGRAPHIC KEYS IN THE CLOUD
US11042490B2 (en) * 2018-11-15 2021-06-22 Micron Technology, Inc. Address obfuscation for memory
US11169717B2 (en) * 2018-12-28 2021-11-09 Micron Technology, Inc. Unauthorized access command logging using a key for a protected region of memory
US11310257B2 (en) * 2019-02-27 2022-04-19 Microsoft Technology Licensing, Llc Anomaly scoring using collaborative filtering
US10600498B1 (en) * 2019-02-27 2020-03-24 Micron Technology, Inc. Reduced footprint fuse circuit
US11106789B2 (en) * 2019-03-05 2021-08-31 Microsoft Technology Licensing, Llc Dynamic cybersecurity detection of sequence anomalies
US10936213B2 (en) * 2019-03-13 2021-03-02 Micron Technology, Inc. Techniques for secure writes by non-privileged users
US10921996B2 (en) * 2019-03-22 2021-02-16 Micron Technology, Inc. Data lines updating for data generation
US10755799B1 (en) * 2019-04-15 2020-08-25 Micron Technology, Inc. Apparatuses and methods for fuse latch redundancy
CN111831388A (zh) * 2019-04-17 2020-10-27 Ati科技无限责任公司 用于过多虚拟机请求的事件保护
US10824573B1 (en) * 2019-04-19 2020-11-03 Micron Technology, Inc. Refresh and access modes for memory
US11264096B2 (en) * 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11615214B2 (en) * 2019-07-15 2023-03-28 Micron Technology, Inc. Cryptographic key management
US11144214B2 (en) * 2019-07-25 2021-10-12 Micron Technology, Inc. Memory authentication
US10803969B1 (en) * 2019-08-28 2020-10-13 Micron Technology, Inc. Memory authentication
US11468965B2 (en) * 2019-10-11 2022-10-11 Micron Technology, Inc. Apparatus and techniques for programming anti-fuses to repair a memory device
US11030124B2 (en) * 2019-11-07 2021-06-08 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11182308B2 (en) * 2019-11-07 2021-11-23 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11132470B2 (en) * 2019-11-07 2021-09-28 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11494522B2 (en) * 2019-11-07 2022-11-08 Micron Technology, Inc. Semiconductor device with self-lock security and associated methods and systems

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104350500A (zh) * 2012-05-30 2015-02-11 飞思卡尔半导体公司 半导体装置以及制造半导体装置的方法

Also Published As

Publication number Publication date
US11132470B2 (en) 2021-09-28
KR20220080022A (ko) 2022-06-14
US20210141943A1 (en) 2021-05-13
CN114631093A (zh) 2022-06-14
US20220012374A1 (en) 2022-01-13
WO2021091650A1 (en) 2021-05-14
EP4055507A4 (en) 2023-11-15
EP4055507A1 (en) 2022-09-14

Similar Documents

Publication Publication Date Title
CN114631093B (zh) 具有安全存取密钥的半导体装置及相关联方法及系统
CN114631149B (zh) 具有安全存取密钥的半导体装置及相关方法和系统
US11954049B2 (en) Semiconductor device with secure access key and associated methods and systems
KR20220044615A (ko) 플래시 메모리 장치의 해킹 방지 메커니즘
US11200118B2 (en) Semiconductor device with modified command and associated methods and systems
US20230073070A1 (en) Semiconductor device with self-lock security and associated methods and systems
US11545210B2 (en) Apparatuses, systems, and methods for fuse array based device identification
US11644981B2 (en) Semiconductor devices with security lock and associated methods and systems
US20240087625A1 (en) Test mode security circuit
US20230205430A1 (en) Verification of a volatile memory using a unique identifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant