CN114628229A - 一种多层半导体材料结构及制备方法 - Google Patents

一种多层半导体材料结构及制备方法 Download PDF

Info

Publication number
CN114628229A
CN114628229A CN202011461767.6A CN202011461767A CN114628229A CN 114628229 A CN114628229 A CN 114628229A CN 202011461767 A CN202011461767 A CN 202011461767A CN 114628229 A CN114628229 A CN 114628229A
Authority
CN
China
Prior art keywords
layer
thin film
film layer
support substrate
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011461767.6A
Other languages
English (en)
Inventor
母凤文
王鑫华
黄森
魏珂
刘新宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202011461767.6A priority Critical patent/CN114628229A/zh
Priority to PCT/CN2021/117424 priority patent/WO2022121408A1/zh
Priority to US17/928,951 priority patent/US20230230831A1/en
Publication of CN114628229A publication Critical patent/CN114628229A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种多层半导体材料结构及制备方法，属于半导体技术领域，解决了现有技术中半导体材料散热性差、成本高、不能批量生产等问题。一种多层半导体材料结构，包括高导热支撑衬底和结晶化的器件功能层；所述器件功能层设置在所述高导热支撑衬底上，所述器件功能层表面层为单晶结构。

Description

一种多层半导体材料结构及制备方法
技术领域
本发明属于半导体技术领域，特别涉及一种多层半导体材料结构及制备方法。
背景技术
氧化镓(Ga2O3)晶体是一种新型的超宽禁带半导体材料，相比常见第三代半导体，它具有更大的禁带宽度、更高的电场击穿场强，其巴利加优值是GaN的4倍，SiC的10倍以上。因此，在达到相同耐压的条件下，采用Ga2O3的单极器件在理论上的导通电阻仅为SiC的1/10、GaN的1/3，这有利于减少电源电路的导通电力损耗，最大程度上提高器件的功率密度。此外，Ga2O3单晶衬底可采用溶体法生长，在制备成本方面相比于SiC和GaN有着非常明显的优势。
尽管Ga2O3材料制备成本低，器件性能优异，但Ga2O3材料本身极低的热导率(10-25W/mK)会造成器件工作时的严重局部自加热，导致更快的器件劣化和更短的工作寿命，将大大限制其在大功率条件下的应用，特别是Ga2O3基材料的热导率会由于尺寸效应、掺杂和合金化等进一步降低。因此，如何实现Ga2O3器件的有效散热是使其得以广泛应用的主要挑战之一。目前Ga2O3器件的研究主要是集中在电性能提升方面，只有少数关于热性能和热管理的研究被报道。一种非常有潜力的解决方案是将Ga2O3与高导热衬底进行异质集成。
M.J.Tadjer等人将(100)晶面的Ga2O3纳米带通过机械剥离的方法转移至单晶金刚石衬底上，并制作了Ga2O3纳米膜场效应晶体管；尽管Ga2O3纳米膜与金刚石衬底之间的弱范德华力键合导致了非常低的界面热导(17MW/m2 K)，但受益于金刚石超高的热导率，Ga2O3器件的直流功率密度达到了60W/mm。机械剥离转移纳米带的方法仅适用于独立器件，并不能满足Ga2O3器件批量生产和大规模应用的要求。
Z.Cheng等人尝试了通过原子层沉积方法在单晶金刚石上直接生长Ga2O3，实现了Ga2O3与金刚石的高导热界面。原子层沉积方法虽然可以直接生长Ga2O3，并实现高导热界面，但是Ga2O3薄膜的结晶质量非常差，为纳米多晶结构，其热导率接近非晶Ga2O3，难以用于器件制作。
F.Mu等人实现了2寸Ga2O3单晶衬底与SiC衬底的表面活化室温异质键合集成，并结合离子注入剥离技术，实现了单晶氧化镓薄膜的转移。表面活化室温键合过程可以实现非常的氧化镓异质集成，但键合过程工艺复杂，成本较高，而且容易引入界面缺陷。
因此，亟需开发可大规模应用的Ga2O3与高导热衬底的异质集成技术。
此外，硅、碳化硅、GaN、氧化铝、锗、碳、AlN、ZnO、GaAs、AlGaN等材料也存在类似的散热性差的问题。
发明内容
鉴于以上分析，本发明旨在提供一种多层半导体材料结构及制备方法，用以解决现有技术中半导体材料散热性差、成本高、不能批量生产等问题。
本发明的目的主要是通过以下技术方案实现的：
一方面，本发明提供了一种多层半导体材料结构，包括高导热支撑衬底和结晶化的器件功能层；所述器件功能层设置在所述高导热支撑衬底上，所述器件功能层表面层为单晶结构。
在一种可能的设计中，所述器件功能层晶体结构从表面至界面处有一从单晶到多晶的微结构梯度；
或所述器件功能层晶体结构为器件功能层靠近表面和界面的部分均为单晶，表面和界面趋向中间的部分为从单晶到多晶的微结构梯度。
在一种可能的设计中，所述器件功能层为氧化镓、硅、碳化硅、GaN、氧化铝、锗、碳、AlN、ZnO、GaAs、AlGaN材料中的一种构成的单层结构，厚度在100nm-50um。
在一种可能的设计中，所述器件功能层包括第一薄膜层和第二薄膜层；所述第一薄膜层设置在所述高导热支撑衬底上，所述第二薄膜层设置在第一薄膜层上；
所述第一薄膜层为氧化镓、硅、碳化硅、GaN、氧化铝、锗、碳、AlN、ZnO、GaAs、AlGaN、SiN、SiO2、HfO2、SiNO、SiCO、AlON材料中的一种构成的单层结构或多种构成的复合层结构，厚度在100nm-50um；
所述第二薄膜层为氧化镓、硅、碳化硅、GaN、氧化铝、锗、碳、AlN、ZnO、GaAs、AlGaN材料中的一种构成的单层结构或多种构成的复合层结构，厚度在100nm-50um。
在一种可能的设计中，所述高导热支撑衬底材料为金刚石、SiC、AlN、BN、BeO、AlSiC、CuW、CuMo中的一种或多种复合。
另一方面，本发明提供了一种多层半导体材料结构的制备方法，包括以下步骤：
在高导热支撑衬底上形成器件功能层；
在器件功能层表面贴附一单晶衬底；
在300℃-1800℃退火；
冷却后将单晶衬底剥离去除，得到所述多层半导体材料结构。
在一种可能的设计中，在高导热支撑衬底上形成器件功能层的方法为化学气相沉积、原子层沉积、分子束沉积、HVPE、物理溅射、等离子体增强CVD中的一种或多种。
在一种可能的设计中，所述器件功能层包括第一薄膜层和第二薄膜层；
在高导热支撑衬底上形成器件功能层为：在高导热支撑衬底上沉积第一薄膜层，厚度为100nm～50um；然后对其进行平坦化和光滑化，然后再沉积第二薄膜层，厚度在100nm-50um。
在一种可能的设计中，所述器件功能层为单层薄膜层，厚度在100-50um，在高导热支撑衬底上形成薄膜层后，对其进行平坦化和光滑化，再在光滑化后的薄膜层表面贴附一单晶衬底。
在一种可能的设计中，对器件功能层进行平坦化和光滑化，表面粗糙度在0.1nm～10nm之间。
与现有技术相比，本发明至少能实现以下技术效果之一：
1)本发明多层半导体材料结构器件功能层设置在高导热支撑衬底上，且器件功能层为至少部分结晶化的薄膜层，器件功能层近表面层为单晶结构，本发明结构不仅形成了高导热界面，提高了器件功能膜层的散热效率，同时保证了器件功能层的实用性，制作过程工艺简单，可大尺寸，批量制作，成本低。
2)可用于制作具有高散热能力的高性能MOSFET或HEMT又或肖托基二极管等器件，不局限于横型器件或纵型器件。
3)为了增强界面吸附力、释放应力以及增强界面热导，器件功能层包括第一薄膜层和第二薄膜层；第一薄膜层具有与高导热衬底更接近的热膨胀系数和更高的化学亲和能力。
本发明的其他特征和优点将在随后的说明书中阐述，并且，部分可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的附图标记表示相同的部件。
图1为高导热支撑衬底示意图；
图2为一个实施例的多层半导体材料结构的制备流程示意图；
图3为另一实施例的多层半导体材料结构的制备流程示意图；
图4为另一实施例的多层半导体材料结构的制备流程示意图；
图5为薄膜层结晶化流程示意图；
图6为多层半导体材料结构图形化刻蚀后的截面示意图；
图7为另一多层半导体材料结构图形化刻蚀后的截面示意图；
图8为另一多层半导体材料结构图形化刻蚀后的截面示意图；
图9为多层半导体材料结构图形化刻蚀后的平面示意图。
附图标记：
1-高导热支撑衬底；101-第一表面；102-第二表面；2-器件功能层；201-第一薄膜层；202-第二薄膜层；3-单晶衬底。
具体实施方式
以下，将参照附图来描述本发明公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本发明公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明公开的概念。
在附图中示出了根据本发明公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本发明公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
一种多层半导体材料结构，包括高导热支撑衬底1和结晶化的器件功能层2；器件功能层2设置在高导热支撑衬底1上，器件功能层2近表面层为单晶结构。
结晶化的器件功能层2晶体结构从表面至界面处有一从单晶到多晶的微结构梯度，靠近表面的表层部位晶体为高质量单晶结构，且有固定取向，如[0001]，[001]，[111]，[110]等。
与现有技术相比，本发明多层半导体材料结构器件功能层2设置在高导热支撑衬底1上，且器件功能层2为至少部分结晶化薄膜层，器件功能层2近表面层为单晶结构，本发明结构不仅形成了高导热界面，提高了器件功能层2的散热效率，同时保证了器件功能层2的实用性，可用于器件的制作。
具体的，高导热支撑衬底1(热导率大于100W/m·K)材料为金刚石、SiC、AlN、BN、BeO、AlSiC、CuW、CuMo中的一种或多种复合。晶型与晶向不限，可为单晶，多晶和非晶。
高导热支撑衬底1为单晶时，结晶化的器件功能层2晶体结构为器件功能层2靠近表面和界面的部分均为单晶，表面和界面趋向中间的部分为从单晶到多晶的微结构梯度。
如图1所示，高导热支撑衬底1包括第一表面101和第二表面102，第一表面101的粗糙度小于1000nm，若表面太粗糙，会造成后续工艺成本高。优选的，该衬底第二表面102的粗糙度为1nm-20um。
在本发明的一个实施例中，器件功能层2为一层，材料为氧化镓、硅、碳化硅、GaN、氧化铝、锗、碳、AlN、ZnO、GaAs、AlGaN等材料中的一种构成的单层结构。
在本发明的另一个实施例中，为了增强界面吸附力、释放应力以及增强界面热导，器件功能层2包括第一薄膜层201和第二薄膜层202；第一薄膜层201具有与高导热支撑衬底1更接近的热膨胀系数和更高的化学亲和能力，设置在高导热支撑衬底1上，厚度在100nm-50um，第二薄膜层202设置在第一薄膜层201上，厚度在100nm-50um。第一薄膜层201为氧化镓、硅、碳化硅、GaN、氧化铝、锗、碳、AlN、ZnO、GaAs、AlGaN、SiN、SiO2、HfO2、SiNO、SiCO、AlON等材料中的一种构成的单层结构或多种材料分别沉积得到的多层的复合层结构；第二薄膜层202为氧化镓、硅、碳化硅、GaN、氧化铝、锗、碳、AlN、ZnO、GaAs、AlGaN材料中的一种构成的单层结构或多种材料分别沉积得到的多层的复合层结构。
本发明还提供了一种多层半导体材料结构的制备方法，包括以下步骤：
在高导热支撑衬底1上形成器件功能层2；
在器件功能层2表面贴附一单晶衬底3；
退火；
冷却后将单晶衬底3剥离去除，得到多层半导体材料结构。
如图5所示，本发明通过在器件功能层2表面贴附一低缺陷密度的单晶衬底3，作为形核初始衬底，然后进行加热退火，器件功能层2表层会沿着形核初始衬底表面进行固相外延结晶，取向与形核初始衬底取向一致；冷却后将形核初始衬底(即单晶衬底3)剥离去除，结晶化的器件功能层2晶体结构从表面至界面处有一从单晶到多晶的微结构梯度，靠近表面的表层部位晶体为高质量单晶结构。本发明制备方法简单，且在器件功能层2表层形成单晶结构，保证了器件功能层2的实用性，可用于器件的制作。
当高导热支撑衬底1为单晶时，退火时会产生与器件功能层2表面贴附的单晶衬底3相同的形核作用，此时的结晶化的器件功能层2晶体结构为：器件功能层2靠近表面和界面的部分均为单晶，表面和界面趋向中间的部分为从单晶到多晶的微结构梯度。
示例性的，单晶衬底3的材质可以是蓝宝石，单晶衬底3的厚度范围在50um-1000um，表面粗糙度在0.1nm-10nm之间，保证与器件功能层2表面充分接触。
在高导热支撑衬底1上形成器件功能层2的方法为化学气相沉积、原子层沉积、分子束沉积、HVPE、物理溅射、等离子体增强CVD中的一种或多种。
在贴附单晶衬底3前，对器件功能层2进行平坦化和光滑化，使器件功能层2表面粗糙度在0.1nm-10nm之间。平坦化和光滑化的具体操作为：化学机械抛光和等离子体处理。
退火温度为300-1800℃，为防止退火时产生高的热应力，升温和退火速率不高于50℃/min，保持时间为5-100min。
在本发明的一个实施例中，如图2所示，首先提供一高导热支撑衬底1，在高导热支撑衬底1第一表面101上沉积器件功能层2，为氧化镓、硅、碳化硅、GaN、氧化铝、锗、碳、AlN、ZnO、GaAs、AlGaN等材料中的一种构成的单层结构。厚度在100nm-50um之间，晶体结构为非晶，然后对其进行平坦化和光滑化，使其表面粗糙度在0.1nm-10nm之间，平坦化和光滑化后厚度为50nm-45um，然后进行退火使其结晶化。
在本发明的另一实施例中，如图3所示，为增强界面吸附力、释放应力以及增强界面热导，结构变为另一多层结构。器件功能层2包括第一薄膜层201和第二薄膜层202。首先提供一高导热支撑衬底1，在高导热支撑衬底1第一表面101上沉积一层第一薄膜层201，第一薄膜层201为氧化镓、硅、碳化硅、GaN、氧化铝、锗、碳、AlN、ZnO、GaAs、AlGaN、SiN、SiO2、HfO2、SiNO、SiCO、AlON等材料中的一种构成的单层结构或多种构成的多层的复合层结构；第一薄膜层201厚度为100nm～50um，晶体结构为非晶；然后对其进行平坦化和光滑化，使其表面粗糙度在0.1nm-50nm之间；然后再沉积一层第二薄膜层202并进行表面光滑化，第二薄膜层202为氧化镓、硅、碳化硅、GaN、氧化铝、锗、碳、AlN、ZnO、GaAs、AlGaN材料中的一种构成的单层结构或多种构成的多层的复合层结构，厚度在100nm-50um之间，表面粗糙度在0.1nm-10nm之间；然后进行退火使其结晶化，结晶化的薄层晶体结构从表面至界面处有一从单晶到多晶的微结构梯度，靠近表层的部位晶体为高质量单晶结构，且有固定取向，如[0001]，[001]，[111]，[110]等。
在本发明的另一实施例中，如图4所示，同样器件功能包括第一薄膜层201和第二薄膜层202；在沉积第一薄膜层201后，省略平坦化和光滑化，直接沉积第二薄膜层202，然后对第二薄膜层202进行平坦化和光滑化。
对于制作获得的多层半导体材料结构，也可以具备上述结构再进行图形化刻蚀后的结构。可能的截面如图6-8所示。可能的平面图如图9所示，但是不仅局限于圆形衬底和方形小块。
实施例1
首先提供一高导热支撑衬底1，材质为金刚石，厚度为100-200um，第一表面101的粗糙度为1nm，第二表面102的粗糙度为20nm。
在高导热支撑衬底1上采用化学气相沉积法沉积氧化镓层，氧化镓层的厚度为200nm。
对氧化镓层进行平坦化和光滑化，粗糙度为0.5nm。
在进行平坦化和光滑化后的氧化镓层上贴附一蓝宝石单晶衬底3，单晶衬底3的厚度为500um，粗糙度为0.3nm。然后进行加热退火处理，具体的，采用1℃/min速率升温至600℃，保温30min时间，采用1℃/min速率进行冷却。冷却后去除单晶衬底3，制得多层半导体材料结构。
实施例2
首先提供一高导热支撑衬底1，材质为碳化硅，厚度400um，第一表面101的粗糙度为0.3nm，第二表面102的粗糙度为10nm。
在高导热支撑衬底1上采用原子层衬底法沉积Al2O3层，厚度为100nm。
在Al2O3层上采用化学气相沉积法再沉积一层氧化镓层，厚度为200nm。对氧化镓层进行平坦化和光滑化，粗糙度为0.5nm。
在氧化镓层上贴附一单晶氧化铝衬底，单晶衬底3的厚度为50微米，粗糙度为0.3nm。然后进行加热退火处理，具体的，采用1℃/min速率升温至600℃，保温30min时间，采用1℃/min速率进行冷却。冷却后去除单晶衬底3，制得多层半导体材料结构。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明公开的范围。本发明公开的范围由所附权利要求及其等价物限定。不脱离本发明公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明公开的范围之内。

Claims (10)

1.一种多层半导体材料结构，其特征在于，包括高导热支撑衬底和结晶化的器件功能层；所述器件功能层设置在所述高导热支撑衬底上，所述器件功能层表面层为单晶结构。
2.根据权利要求1所述的多层半导体材料结构，其特征在于，所述器件功能层晶体结构从表面至界面处有一从单晶到多晶的微结构梯度；
或所述器件功能层晶体结构为器件功能层靠近表面和界面的部分均为单晶，表面和界面趋向中间的部分为从单晶到多晶的微结构梯度。
3.根据权利要求1所述的多层半导体材料结构，其特征在于，所述器件功能层为氧化镓、硅、碳化硅、GaN、氧化铝、锗、碳、AlN、ZnO、GaAs、AlGaN材料中的一种构成的单层结构，厚度在100nm-50um。
4.根据权利要求1所述的多层半导体材料结构，其特征在于，所述器件功能层包括第一薄膜层和第二薄膜层；所述第一薄膜层设置在所述高导热支撑衬底上，所述第二薄膜层设置在第一薄膜层上；
所述第一薄膜层为氧化镓、硅、碳化硅、GaN、氧化铝、锗、碳、AlN、ZnO、GaAs、AlGaN、SiN、SiO2、HfO2、SiNO、SiCO、AlON材料中的一种构成的单层结构或多种构成的复合层结构，厚度在100nm-50um；
所述第二薄膜层为氧化镓、硅、碳化硅、GaN、氧化铝、锗、碳、AlN、ZnO、GaAs、AlGaN材料中的一种构成的单层结构或多种构成的复合层结构，厚度在100nm-50um。
5.根据权利要求1所述的多层半导体材料结构，其特征在于，所述高导热支撑衬底材料为金刚石、SiC、AlN、BN、BeO、AlSiC、CuW、CuMo中的一种或多种复合。
6.一种多层半导体材料结构的制备方法，其特征在于，包括以下步骤：
在高导热支撑衬底上形成器件功能层；
在器件功能层表面贴附单晶衬底；
在300℃-1800℃退火；
冷却后将单晶衬底剥离去除，得到所述多层半导体材料结构。
7.根据权利要求6所述的多层半导体材料结构的制备方法，其特征在于，在高导热支撑衬底上形成器件功能层的方法为化学气相沉积、原子层沉积、分子束沉积、HVPE、物理溅射、等离子体增强CVD中的一种或多种。
8.根据权利要求6所述的多层半导体材料结构的制备方法，其特征在于，所述器件功能层包括第一薄膜层和第二薄膜层；
在高导热支撑衬底上形成器件功能层为：在高导热支撑衬底上沉积第一薄膜层，厚度为100nm～50um；然后对其进行平坦化和光滑化，然后再沉积第二薄膜层，厚度在100nm-50um。
9.根据权利要求6所述的多层半导体材料结构的制备方法，其特征在于，所述器件功能层为单层薄膜层，厚度在100-50um，在高导热支撑衬底上形成薄膜层后，对其进行平坦化和光滑化，再在光滑化后的薄膜层表面贴附单晶衬底。
10.根据权利要求6-9所述的多层半导体材料结构的制备方法，其特征在于，对器件功能层进行平坦化和光滑化，表面粗糙度在0.1nm～10nm之间。
CN202011461767.6A 2020-12-11 2020-12-11 一种多层半导体材料结构及制备方法 Pending CN114628229A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011461767.6A CN114628229A (zh) 2020-12-11 2020-12-11 一种多层半导体材料结构及制备方法
PCT/CN2021/117424 WO2022121408A1 (zh) 2020-12-11 2021-09-09 一种多层半导体材料结构及制备方法
US17/928,951 US20230230831A1 (en) 2020-12-11 2021-09-09 Multi-Layer Semiconductor Material Structure and Preparation Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011461767.6A CN114628229A (zh) 2020-12-11 2020-12-11 一种多层半导体材料结构及制备方法

Publications (1)

Publication Number Publication Date
CN114628229A true CN114628229A (zh) 2022-06-14

Family

ID=81894927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011461767.6A Pending CN114628229A (zh) 2020-12-11 2020-12-11 一种多层半导体材料结构及制备方法

Country Status (3)

Country Link
US (1) US20230230831A1 (zh)
CN (1) CN114628229A (zh)
WO (1) WO2022121408A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373171A (en) * 1987-03-12 1994-12-13 Sumitomo Electric Industries, Ltd. Thin film single crystal substrate
JP4327339B2 (ja) * 2000-07-28 2009-09-09 独立行政法人物質・材料研究機構 半導体層形成用基板とそれを利用した半導体装置
CN1315155C (zh) * 2004-03-19 2007-05-09 中国科学院上海微系统与信息技术研究所 一种绝缘层上硅结构的制备方法
CN103305909B (zh) * 2012-03-14 2016-01-20 东莞市中镓半导体科技有限公司 一种用于GaN生长的复合衬底的制备方法
CN109671612B (zh) * 2018-11-15 2020-07-03 中国科学院上海微系统与信息技术研究所 一种氧化镓半导体结构及其制备方法

Also Published As

Publication number Publication date
WO2022121408A1 (zh) 2022-06-16
US20230230831A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
TWI736554B (zh) ＳｉＣ複合基板之製造方法
US11004938B2 (en) Semiconductor substrate structure and power semiconductor device
CN113690298A (zh) 半导体复合衬底、半导体器件及制备方法
CN111540684A (zh) 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法
JPWO2010131570A1 (ja) 炭化珪素基板および半導体装置
JP2007519262A5 (zh)
CN109860049B (zh) 一种金刚石基氮化镓高电子迁移率晶体管异质集成方法
CN110957289A (zh) 多层复合基板结构及其制备方法
JP2022177018A (ja) 半導体基板構造体の製造方法及び半導体基板構造体
JP2022177017A (ja) 半導体基板構造体の製造方法及び半導体基板構造体
CN114975096B (zh) 键合材料和制备方法以及半导体器件
CN113571410B (zh) 一种低界面热阻金刚石基氮化镓晶片材料的制备方法
US9978590B1 (en) Method of manufacturing epitaxiable heat-dissipating substrate
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
CN114628229A (zh) 一种多层半导体材料结构及制备方法
CN110164766B (zh) 一种基于金刚石衬底的氮化镓器件及其制备方法
CN111226314B (zh) 多层复合基板结构及其制备方法
CN1153283C (zh) 以氧化铝为埋层的绝缘层上硅结构的衬底材料的制备方法
TWM629298U (zh) 具有2d材料中介層的氮化鎵外延基板
TW201201284A (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device
US20120017826A1 (en) Method for manufacturing silicon carbide substrate
CN218525568U (zh) 一种半导体制程适用的三族氮化物外延陶瓷基板及半导体组件
TWI621741B (zh) Epitaxial heat dissipation substrate and manufacturing method thereof
WO2024058180A1 (ja) 半導体装置形成用基板、半導体積層構造体、半導体装置、半導体装置形成用基板の製造方法、半導体積層構造体の製造方法及び半導体装置の製造方法
CN113594110B (zh) 一种半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination