CN114616659A - 半导体制造装置以及半导体装置的制造方法 - Google Patents

半导体制造装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN114616659A
CN114616659A CN202080010282.7A CN202080010282A CN114616659A CN 114616659 A CN114616659 A CN 114616659A CN 202080010282 A CN202080010282 A CN 202080010282A CN 114616659 A CN114616659 A CN 114616659A
Authority
CN
China
Prior art keywords
electrode
wafer
etching
processing
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080010282.7A
Other languages
English (en)
Inventor
山田将贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Publication of CN114616659A publication Critical patent/CN114616659A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供在包含SiO2而构成的膜的蚀刻中使处理的成品率提升的蚀刻装置或蚀刻方法。作为其手段而使用半导体制造装置，其具有：导入口，其对处理容器内部的处理室导入包含氟化氢以及醇各自的蒸汽的处理用的气体；样品台，其配置于所述处理室，在其上表面装载处理对象的晶片；和电极，其配置于所述样品台的内部，在对形成于所述晶片的所述上表面的第1膜进行蚀刻处理时，被施加在通过所述处理用的气体而形成于所述晶片的所述上表面上的第1层形成电场的直流电力。

Description

半导体制造装置以及半导体装置的制造方法
技术领域
本发明涉及半导体制造装置以及半导体装置的制造方法，特别涉及不使用等离子的蒸汽(vapor)蚀刻装置以及利用其的制造方法。
背景技术
在具有对设于半导体晶片的样品上的膜(例如氧化硅(SiO2)膜)进行处理来形成电路用的结构的工序的半导体器件的制造中，伴随半导体器件的微细化而更高精度的加工技术的需求提高。近年来，作为对SiO2膜进行加工的处理装置，正在推进不使用等离子而作为处理用的气体将特定的物质的蒸汽提供到SiO2膜的表面来使该物质的原子或分子和SiO2膜反应的所谓蒸汽蚀刻装置的开发。
例如在面向SiO2膜的蒸汽蚀刻中，如非专利文献1记载的那样，提出利用氢氟酸(HF)与醇的混合气体的蚀刻。另外，在专利文献1(JP特开2015-161493号公报)中，提出利用HF与醇的混合气体的蒸汽蚀刻装置。
现有技术文献
专利文献
专利文献1：JP特开2005-161493号公报
非专利文献
非专利文献1：Chun Su Lee et al.，“Modeling and Characterization of Gas-Phase Ethihng of Thermal Oxide and TEOS Oxide Using Anthdrous HF and CH3OH”，J.Electrochem.Soc.，vol.143，No.3pp.1099-1103(1996)
发明内容
发明要解决的课题
在利用HF与醇的混合气体的蒸汽的蚀刻中，已知为了使蚀刻的速度(速率)为所期望的范围内，在蚀刻中将晶片的温度维持在合适的范围是有效果的。另外，作为给蚀刻的速率带来影响的其他参数，能举出处理室内的压力。但处理室内的温度以及压力等参数一般难以以高的速度进行变更。因此，过去以来，在将混合气体作为蒸汽来提供并将SiO2作为对象来进行蚀刻的蒸汽蚀刻中，运用蚀刻量伴随时间的经过而单调增大的所谓连续蚀刻。
另一方面，在近年的半导体器件的加工中，谋求高精度的蚀刻，例如对SiO2以原子层级进行蚀刻、所谓ALE(Atomic Layer Etching，原子层蚀刻)的需求提高。对于以这样的SiO2为对象的ALE的课题，在专利文献1记载的技术中，会出现不能以高的精度将每单位时间的蚀刻量(蚀刻速率)调节成所期望的范围内的值、有损处理的成品率的问题。
本发明的目的在于，提供半导体制造装置以及半导体装置的制造方法，能以高的精度蚀刻包含SiO2的膜，特别在原子层级的蚀刻中，使处理的成品率提升。
其他目的和新的特征会从本说明书的记述以及附图得以明确。
用于解决课题的手段
若简单说明本申请中公开的实施方式当中的代表性的方案的概要，则如下那样。
代表性的实施方式的半导体制造装置具有：处理容器；导入口，其对所述处理容器内部的处理室导入包含氟化氢以及醇各自的蒸汽的处理用的气体；样品台，其配置于所述处理室，其上表面装载处理对象的晶片；和电极，其配置于所述样品台的内部，在对形成于所述晶片的所述上表面的第1膜进行蚀刻处理时，被施加在通过所述处理用的气体而形成于所述晶片的所述上表面上的第1层形成电场的直流电力。
发明的效果
根据代表性的实施方式，能提升半导体制造装置的性能。特别能进行SiO2的高精度的蚀刻。
附图说明
图1是示意表示本发明的实施方式所涉及的作为半导体制造装置的蚀刻装置的结构的纵截面图。
图2是将图1所示的蚀刻装置的整体的结构设为将分别表示功能的方块彼此连接的图而示意示出的框图。
图3是表示利用图1所示的蚀刻装置的蚀刻处理中的晶片上表面和其上方的处理室内的结构的示意图。
图4是表示利用图1所示的蚀刻装置的蚀刻处理中的晶片上表面和其上方的处理室内的结构的示意图。
图5是表示蚀刻处理中的时间与蚀刻量的关系的图表。
图6是表示利用图1所示的蚀刻装置的蚀刻处理中的时间与蚀刻量的关系的图表。
图7是示意表示本发明的实施方式的变形例1所涉及的作为半导体制造装置的蚀刻装置的结构的纵截面图。
图8是表示构成图7所示的蚀刻装置的样品台的俯视图。
图9是表示使用图7所示的变形例所涉及的作为半导体制造装置的蚀刻装置而处理的晶片上表面的SiO2膜的蚀刻速率的相对于晶片的半径方向的位置的变化的图表。
图10是示意表示本发明的实施方式的变形例1所涉及的作为半导体制造装置的蚀刻装置的结构的纵截面图。
图11是表示构成图10所示的蚀刻装置的样品台的俯视图。
图12是示意表示使用图10所示的变形例所涉及的作为半导体制造装置的蚀刻装置而处理的晶片上表面的SiO2膜的蚀刻速率的相对于晶片的半径方向的位置的变化的图表。
图13是示意表示本发明的实施方式的变形例3所涉及的作为半导体制造装置的蚀刻装置的结构的纵截面图。
图14是示意表示本发明的实施方式的变形例3所涉及的作为半导体制造装置的蚀刻装置的结构的纵截面图。
图15是表示利用比较例的蚀刻装置的蚀刻处理中的晶片上表面和其上方的处理室内的结构的示意图。
具体实施方式
以下基于附图来详细说明本发明的实施方式。另外，在用于说明实施方式的全图中，对具有相同功能的构件标注相同附图标记，省略其重复的说明。另外，在实施方式中，除了必要时以外，原则上不重复相同或同样的部分的说明。
(实施方式)
以下，作为制造半导体器件的工序，说明对预先形成于半导体晶片(以下仅称作晶片)的上表面上的处理对象的膜即SiO2膜进行蚀刻处理的蚀刻装置以及蚀刻方法。该蚀刻装置以及蚀刻方法中，实施所谓蒸汽蚀刻，作为构成处理用的混合气体的物质而提供包含氟化氢(HF、氢氟酸)以及醇X(CxHyOH)的蒸汽，来进行蚀刻处理。本实施方式提供半导体制造装置或半导体装置的制造方法，能以高的精度调节SiO2的蚀刻的速度(速率)。
<改善的余地的细节>
作为加工SiO2膜的处理，存在所谓蒸汽蚀刻法，不实用等离子，作为处理用的气体而将特定的物质的蒸汽提供到SiO2膜表面，使该物质的原子或分子和SiO2反应。
例如，在面向SiO2的蒸汽蚀刻中，考虑进行利用HF与醇的混合气体的蚀刻。在HF和醇的蒸汽蚀刻中，气相中混合的HF和醇X在晶片表面液化。在晶片表面的液相中，如以下的式1所示那样，HF和醇X分别离子化成负离子HF2 -和正离子XH+。
2HF+X→HF2 -+XH+…(1)
另一方面，在该液相与蚀刻对象即SiO2膜的界面，负离子的HF2 -将SiO2的硅原子(Si)与氧原子(O)的键切断，生成四氟化硅(SiF4)和水(H2O)。另外，在该化学反应中需要质子(H+)，但质子是从该液相中的XH+提供的。作为结果，在该界面推进以下的式2所示的反应。
SiO2+2HF2 -+2XH+→SiF4+2H2O+2X…(2)
若将本反应汇总，就成为下述的式3的反应式。
SiO2+4HF+2X→SiF4+H2O+2X…(3)
假如用真空泵等将反应生成物的SiF4以及H2O等持续排气，则在单方向上推进从式3的左边向右边的反应，作为结果而SiO2的蚀刻进展。为了在真空容器中实施本反应，需要在SiF4或H2O等的饱和蒸汽压力以下实施蚀刻。其中，为了有效率地推进式1的反应，处理室内的压力优选是HF或醇X的饱和蒸汽附近的压力。例如在数十～数百Pa的压力下实施蚀刻的情况下，能进行有效率的蚀刻。
在利用HF与醇X的混合气体的蒸汽的蚀刻中，为了使蚀刻的速度(速率)为所期望的范围内，在蚀刻中中将晶片的温度维持在合适的范围内是有效果的。例如，通过在将晶片载于配置于处理室内的样品台上的状态使样品台的温度适当地成为低的值，HF或醇X等的蒸汽的粒子向晶片附着的比例(附着系数)上升。由此，对晶片表面上方的室内提供的物质的蒸汽当中附着于晶片表面的一部分相互结合而形成液滴，进而，晶片的表面上形成包含上述的成分的液(液相)的层。
在图15示出这样的状态。图15是表示利用比较例的蚀刻装置的蚀刻处理中的晶片上表面和其上方的处理室内的结构的示意图。在图15中，以白色三角表示蒸汽状态的氟化氢(HF)，以白色方形表示气相状态的醇X，以带阴三角示出液相状态的负的离子HF2 -，以带阴影方形示出液相状态的正的离子XH+。
如图15所示那样，在区域1A，在晶片表面预先形成氧化硅(SiO2)的膜。另外，对在该SiO2膜4a上的室内提供包含氟化氢(HF)以及醇X的蒸汽，在SiO2膜4a的上表面上的区域1B存在这些物质(氟化氢以及醇)作为液相来构成层的液相层，并在该液相层上的室内的区域1C存在这些物质(氟化氢以及醇)成为气相状态的蒸汽的气相层。在该状态下，在与SiO2膜4a相接的液相层，作为蚀刻剂的负的离子HF2 -的总数比气相层增大，作为结果，SiO2被蚀刻的速度(速率)增大。
作为在这样的状态下给蚀刻的速率带来影响的其他参数，能举出处理室内的压力。能通过使被提供HF的蒸汽的处理室内的压力增大，来提高HF2 -的生成率。但是，温度以及压力等参数难以在处理的条件发生变化的情况下以短的时间与之对应地使值变化，即，难以以高的速度进行响应。因此，在将混合气体作为蒸汽提供并以SiO2为对象进行蚀刻的蒸汽蚀刻中，考虑运用蚀刻量伴随时间的经过而单调增大的所谓连续蚀刻。
另一方面，在对SiO2以原子层级进行蚀刻的所谓ALE(Atomic Layer Etching，原子层蚀刻)中，若使用专利文献1记载那样的HF与醇的混合气体来进行蚀刻，不能将每单位时间的蚀刻量(蚀刻速率)以高的精度调节成所期望的范围内的值，有损处理的成品率。
如此地，在不使用等离子的蒸汽蚀刻中，不能以高精度蚀刻包含SiO2而构成的膜，特别在原子层级的蚀刻中，存在难以使处理的成品率提升这样的改善的余地。
<本实施方式的蚀刻装置的结构>
以下使用图1～图6来说明本实施方式。图1是示意表示本实施方式所涉及的作为半导体制造装置的蚀刻装置的结构的概略的纵截面图。特别在图1中，示出对晶片施加直流电场来对SiO2进行蚀刻处理的蚀刻装置。
如图1所示那样，本实施方式的蚀刻装置100在真空容器(处理容器)1内部具备：作为被减压的空间的处理室30；和配置于处理室30内并将晶片4载于上表面的上方的作为样品台(平台)的电极5。在电极5上设置晶片4时，电极5和晶片4物理地接触。至少一部分中具有圆筒形状的真空容器1在其上部具备将内部气密密封的作为盖构件的圆形的顶板1a，在其下方而在处理室的上方的部位具备气体导入部2。具备包含在上下方向上贯通顶板1a和气体导入部2的作为气体的路径的气体导入孔32的气体导入部2。这里说的所谓真空容器1的至少一部分，是指真空容器1当中俯视观察下包围比电极5更上方的处理室30的部分。
对处理室30内部导入包含HF和醇X的混合气体，作为处理用气体。本申请中所说的醇X一般是指将以异丙醇、乙醇、甲醇等为代表的碳化氢的氢原子用羟基置换的以化学式CxHyOH表征的物质。
进而，在真空容器1的下部，用于将处理室30内的气体或反应生成物等的粒子排出到处理室30外部的贯通孔的排气口31将处理室30的内外连通而配置。在排气口31的下方，具备与排气口31的出口通过配管连通的涡轮分子泵或旋转泵等真空排气泵。通过真空排气泵的动作来将处理室30内部排气，从而减压。
在至少一部分中具有圆筒形状的处理室30的下部，从上方来看配置于中央部的电极5具有圆筒形状。电极5在其内部具备圆板或圆筒形的金属等导电体制的构件。在该具有导电性的构件电连接直流电压源6。直流电压源6期望是内置了能切换所具备的端子中的直流电压的极性的功能或极性的切换器的所谓双极电源，但并不限于此。
另外，在此，在真空容器1的内部具备至少1个红外线灯(IR灯)组件3，其在处理室30的上方的气体导入部2的外周侧包围气体导入部2地环状配置。红外线灯组件3具备从真空容器1的上方来看包围气体导入孔32以及电极5的中心部而配置的环状的空间。另外，红外线灯组件3在该空间内部具备绕着气体导入孔32或具有圆筒形状的电极5的上下方向的轴而同心状或螺旋状多重配置的至少1个红外线灯3a。另外，红外线灯组件3具备环状的窗构件3b，其配置于红外线灯3a与处理室30之间，并构成处理室30的顶面，由透过从红外线灯3a辐射的红外线的石英等的构件构成。另外，红外线灯组件3具备：在窗构件3b的内周缘部的上方包围气体导入部2的圆筒形的隔壁；和虽未图示但在环状的上述空间的内部配置于红外线灯3a的上方且将从下方的红外线灯3a辐射的红外光向下方的处理室30内部反射的反射板。
红外线灯3a与未图示的直流电源电连接而被提供电力，由此对晶片4照射从红外线灯3a辐射的红外线，晶片4上的残渣以及反应生成物由于辐射引起的加热而被除去。即，红外线灯3a为了在对晶片4通过蚀刻装置100进行蚀刻后除去晶片4上的残渣以及反应生成物而使用。
另外，被蚀刻材的包含SiO2的膜与晶片4的上表面相接而形成。另外，在本实施方式的SiO2的蚀刻中，以除去反应生成物为目的，由红外线灯3a进行向晶片4的照射，但在这里的蚀刻方法中，红外线灯并非必须的结构。
本实施方式的蚀刻装置100是对SiO2膜的表面提供特定的物质的蒸汽作为处理用的气体并使该物质的原子或分子和SiO2膜反应的蒸汽蚀刻装置，在蚀刻时不使用等离子。即，蚀刻装置100不进行等离子蚀刻。换言之，蚀刻装置100不具备等离子产生装置(等离子产生部)。
接下来，说明图1中示出的蚀刻装置100对在上表面预先形成包含SiO2的膜的晶片4进行蚀刻处理的工序。在本实施方式中，对处理室30内提供包含氟化氢(HF)以及甲醇(CH3OH)的蒸汽的混合气体，作为处理用的气体。HF以及CH3OH的流量分别调节为500mL/min以及250mL/min。进而，通过导入到处理室30内的来自气体导入部2的处理用的气体的导入的量或速度、与以真空排气泵的动作进行调节的从处理室30的排气的量或速度的平衡，将处理室30内的压力调节成10Pa～1000Pa的值。
电极5在内部具备与未图示的冷媒的温度调节用的冷却器连接的冷媒流路。在晶片4的处理前以及处理中，通过从冷却器在冷媒流路内部提供并循环的冷媒的作用，电极5和保持与其上表面上方的晶片4的温度被调节成-50～-10℃的值。另外，晶片4的最佳的处理温度依赖于处理室30内的压力值。如上述那样，在电极5内部配置与作为双极电源的直流电压源6连接的导电性的构件，作为电极，在晶片4的处理中对该导电性的构件施加电压VDC＝±200V的电压。
在硅(Si)制的晶片4的上表面，以包含500nm的给定的误差的范围的值的厚度形成包含SiO2构成的膜，作为处理对象的膜(被蚀刻材)。该膜是热氧化膜。本发明的发明者使用这样的晶片4，检测对处理室30内部提供包含HF和CH3OH的蒸汽的混合气体来对SiO2膜进行蚀刻处理时的蚀刻的速度(速率)。本发明的发明者在晶片4的蚀刻速率的该检测中，将SiO2膜的蚀刻速率算出为在晶片4的中心和其近旁的5部位检测到的值的平均值。
检测到的SiO2的蚀刻速率在VDC＝0V的情况下成为60nm/min。另一方面，设为VDC＝+200V的情况下的SiO2的蚀刻速率增大到80nm/min程度，与此相对，在设为VDC＝-200V的情况下，SiO2的蚀刻速率减少到50nm/min程度。另外，预想若使偏置电压进一步增大，蚀刻速率的增大和抑制的效果就变大。
使用图2来说明包括提供以及排出本实施方式的蚀刻装置100的处理用气体的结构在内的整体的结构。图2是将图1所示的蚀刻装置的整体的结构设为将分别表示功能的方块彼此连接的图来示意地示出的框图。另外，在图2中，对于图1等所示的结构的一部分省略图示。
如图2所示那样，本实施方式的蚀刻装置具备提供蒸汽作为处理用的气体的氟化氢(HF)的提供器20和其流量调节器21。HF的提供器20具有在基于内部存积HF的气罐等存积部以及一般所用的气瓶产生的高压气体状态下提供HF的结构。流量调节器21广泛使用气体用的质量流量控制器。
另外，本实施方式的蚀刻装置具有醇X的提供器22和流量调节器23。作为醇X的提供器22，使用和醇X的存积部一起进行基于强制气化方式的提供或液态下的提供的提供器。另外，流量调节器23例如使用具备与流量调节器21同样结构的流量调节器。
关于处理用气体，在HF以及醇X分别通流的路径中将来自提供器20、22的气体在流量调节器21、23调节过流量后，将这些路径合流，作为1个流路而连接到真空容器1，对内部的处理室30内作为蒸汽来提供。但上述的提供处理用气体的结构并不限于使用图2而以上所述的结构。
本实施方式的蚀刻装置具有真空容器24和与排气口31连结并连通的真空排气泵25。真空容器24相当于图1所示的真空容器1。提供器20经由流量调节器21与真空容器24连接，提供器22经由流量调节器23与真空容器24连接，真空容器24与真空排气泵25连接。
真空容器24与冷却器26连接，该冷却器26对配置于电极5的内部的冷媒流路提供被设为给定的范围内的温度的冷媒，并使其循环。在此，在将晶片4载置在电极5上表面上并保持的状态下，或者在晶片4的处理中，对冷媒流路提供来自冷却器26的冷媒。由此，电极5以及在其上保持的晶片4各自的温度被冷却到适合处理的范围内的温度。通过如此地进行冷却，能使混合气体的附着率增加。
另外，在设于真空容器24内的电极5，经由控制器(直流电源控制器、控制部)27连接带极性判定电路的直流电源28。能由控制器27控制从直流电源28对电极5施加的电压的极性。
在后述的各变形例的装置中也具备上述的处理用气体的提供器、流量调节器、排气泵、或支承晶片4的样品台的温度的调节器等结构。
接下来，使用图3以及图4来说明本实施方式中实施的SiO2膜的蚀刻处理中的晶片4上表面的结构。图3以及图4是表示利用图1所示的蚀刻装置的蚀刻处理中的晶片上表面和其上方的处理室内的结构的示意图。如使用图15说明的那样，对处理室30内作为蒸汽而提供的HF和醇X，在晶片4的SiO2膜的上表面上形成液相层，在该液相层内部将HF和醇X分别电离成正离子和负离子，形成作为对SiO2的蚀刻剂的负的离子HF2 -。
在图3中，示出将与电极5内的导电性的构件电连接的直流电压源6的端子的极性设为使得该构件以及电极5的极性成为正的情况下的晶片4上表面的状态。在图3的右侧，用大的箭头示出电场的朝向。在图3中，通过对电极5内的导电性的构件施加电压而形成的正的电场(电极5侧的电位高而晶片4上方的处理室30内部的电位低的电位的差的分布)，来对负的离子HF2 -作用使其前往下方的电极5的引力，从而负离子HF2 -在液相层内向下方，使得接近晶片4的SiO2膜4a的上表面。
另一方面，在正的离子XH+作用从电极5远离的斥力，正离子XH+向从晶片4上的SiO2膜4a的上表面离开的方向在液相层内部向上方移动。即，在向正的方向施加提供到晶片4的电场的情况下(形成了电极5内的导电性构件的电位相对高的正的电场的情况)，在晶片4上的SiO2膜4a与其上方的液相层之间的界面，偏析作为蚀刻剂的负的离子HF2 -。作为结果，SiO2的蚀刻速率与不施加电场的情况相比而增大。
图4与图3的示例相反，示出将与电极5内的导电性的构件电连接的直流电压源6的端子的极性设为使得该构件以及电极5的极性成为负的情况下的晶片4上表面的状态。在图4的右侧，用大的箭头示出电场的朝向。如图4所示那样，在形成于晶片4的上表面的电场在负的朝向上形成的情况下，对于负离子HF2 -，在与电极5之间，斥力发挥作用，对于XH+，在与电极5之间，引力发挥作用。即，设想在将电场向负的方向施加的情况下，在晶片4上的SiO2膜4a的上表面与液相层下表面的界面，偏析不直接贡献于蚀刻的正离子XH+，作为结果，SiO2的蚀刻速率与不施加电场的情况相比减少。
<本实施方式的效果>
以下使用图5以及图6来说明本实施方式的效果。
图5以及图6是表示蚀刻处理中的时间与蚀刻量的关系的图表。如图5所示那样，可知在对电极5施加的电压(偏置电压)VDC为正的情况下(VDC＞0)，与VDC＝0的情况比较，蚀刻速率增大。与此相对，可知在偏置电压为负的情况下(VDC＜0)，蚀刻速率减少。在此，蚀刻速率的大小与所施加的正的偏置电压的大小对应地增大。
另一方面，在图6中，示出使偏置电压的大小伴随时间的经过而变动的情况下的SiO2膜的蚀刻量的变化。例如在0＜t＜t1的时间中将偏置电压设为VDC＝-V0(负的固定值)的情况下，如前述那样，SiO2的蚀刻的进展被抑制。接下来，在t1＜t＜t2的时间中设为VDC＝+V0(正的固定值)的情况下，SiO2的蚀刻进展。如此地，通过使偏置电压在时间上变动，能使蚀刻的进展和抑制变化。若利用该效果，就能进行对SiO2的高精度的蚀刻控制。因此，本实施方式的蚀刻装置100也可以具有使提供到电极5的直流电力的电压的大小或极性对应于晶片4的处理中的时间的经过而变化的控制部。
如此地，在本实施方式中，在不使用等离子的蚀刻装置中，通过控制对设置晶片的样品台内的电极施加的电压，能控制蚀刻的进展。因而，在蒸汽蚀刻中，能以高的精度蚀刻包含SiO2的膜。即，能使半导体制造装置的性能提升。另外，特别在原子层级的蚀刻中，能使处理的成品率提升。即，能消除上述改善的余地。
<变形例1>
使用图7来说明本实施方式的变形例1。图7是示意表示本变形例的蚀刻装置的结构的概略的纵截面图。图8是表示构成图7所示的蚀刻装置的样品台的俯视图。本变形例的蚀刻装置600中，在其上表面保持晶片4的样品台具备关于其圆筒形状的半径方向同心状配置的多个导电体制的构件即电极，在这点上与图1所示的蚀刻装置100不同。在以下的说明中，对标注与图1～图6中说明的实施方式相同的附图标记的结构，只要没有必要，就省略说明。
本变形例的蚀刻装置600与蚀刻装置100同样地具备真空容器1、处理室30、有气体导入孔32的气体导入部2、红外线灯组件3、以及配置于真空容器1的底面的排气口31。在本变形例中，具备第1多电极10，其在气体导入孔32的下方配置于处理室30的下部，具有圆筒形状或圆板形状。第1多电极10具备配置于其半径方向上不同的半径位置的部位或区域的多个导电体制的构件。多个导电体制的构件分别与直流电压源6电连接。
对于构成第1多电极10的多个导电体制的构件，在图8中示出其俯视图。图8是示意表示图7的第1多电极10的上表面、或从上方来看特定的上下方向的高度的横截面的结构的图，特别示出多个导电体制的构件的配置。如图8所示那样，第1多电极10具备：内侧电极7，其配置于该第1多电极10的圆筒或圆板形状的半径方向的中心部，具有圆板或圆筒形，为导电体制的；外侧电极8，其在该内侧电极7的外周侧与内侧电极7空开距离，并包围内侧电极7，具有环状的形状，为导电体制的；和绝缘体9，其配置于在半径方向上空开距离而配置的这2个电极彼此之间，由将这些电极电绝缘的电介质材料构成，为环形形状的。
在第1多电极10中，绝缘体9被夹在内侧电极7与外侧电极8之间地嵌入配置，与两者连接。进而，对于本例的直流电压源6，其端子的一方与内侧电极7电连接，能对内侧电极7施加直流电压。另外，直流电压源6的另一方的端子和未图示的接地电极一起与外侧电极8电连接，被设为接地电位。由此，能使与作为双极电源的直流电压源6的一方的端子连接的内侧电极7的电位变化为正和负。此外，能使内侧电极7的电位的相对于外侧电极8的相对的大小变化。
在本变形例中，作为内侧电极7、外侧电极8以及绝缘体9的形状，优选圆形或圆筒形，另外，优选它们同心状配置。但是，内侧电极7、外侧电极8以及绝缘体9的形状以及由它们构成的第1多电极10的形状并不限于圆板、圆筒形状。
接下来，说明图7以及图8中示出的蚀刻装置600对在上表面预先形成包含SiO2的膜的晶片4进行蚀刻处理的工序。在本变形例的蚀刻装置600中，处理晶片4时的条件与在图1～图6所示的实施方式所涉及的作为半导体制造装置的蚀刻装置100中所用的条件相同。
对本变形例的蚀刻装置600的处理室30内提供包含HF以及醇X的蒸汽的混合气体，在处理室30内的第1多电极10上表面上配置晶片4并进行保持的状态下，从作为双极电源的直流电压源6对内侧电极7施加电压VDC＝+200V或-200V，并进行晶片4上表面的SiO2膜的蚀刻处理。说明在300mm晶片上的13点测定此时的蚀刻速率的结果。
另外，在本变形例中，如图8所示那样，将从第1多电极10的上方来看的中心起圆形的内侧电极7的半径设为r1＝100mm，将具有环形形状的绝缘体9的外周缘的半径设为r2＝150mm，并将到外侧电极8的外周缘为止的半径设为r3＝200mm。
在设为对内侧电极7施加的电压VDC＝+200V的情况下，SiO2膜的蚀刻速率在载于第1多电极10上表面上并保持的晶片4的中心部是大约80nm/min，与此相对，在晶片4的外周缘(边缘)部分，蚀刻速率是大约65nm/min。另一方面，在设为VDC＝-200V的情况下，该蚀刻速率在晶片4的中心部成为大约50nm/min，在边缘部分成为大约55nm/min。与上述实施方式同样，能通过使提供到第1多电极10而形成的偏置电压进一步增大，来使晶片4上表面的SiO2膜的蚀刻速率更加增大或抑制。
图9是示意地表示使用图7所示的变形例所涉及的作为半导体制造装置的蚀刻装置而处理的晶片上表面的SiO2膜的蚀刻速率的相对于晶片的半径方向的位置的变化的图表。在此，在图9中，晶片4的中心的位置表征为O，内侧电极7、绝缘体9以及外侧电极8各自的外周缘的半径方向的位置表征为r2、r2′以及rG。
在对内侧电极7提供的偏置电压为VDC＞0的情况下，配置于横轴所示的半径方向的位置的-r2＜r＜+r2的范围的包含内侧电极7上的SiO2膜上的混合气体的粒子的液相层内，HF2 -的偏析量变多。因此，蚀刻速率与VDC≤0的情况相比相对变大。另一方面，在被设为接地电位的配置于半径方向的位置r2′＜r＜rG、-rG＜r＜-r2′的外侧电极8的上方的SiO2膜上表面，由于是直流的偏置电压＝0，因此蚀刻速率与内侧电极7上的蚀刻速率相比而更小。其结果，如图9中实线所示的图表那样，晶片4上的SiO2膜的蚀刻速率的分布成为以横轴的坐标O为中心的在晶片4的中心部大、在周缘部小的所谓山型的分布。
另一方面，偏置电压为VDC＜0的情况下的蚀刻速率的分布如图9中以一点划线示出的图表那样，与上述的VDC＞0的情况相反，示出与外侧电极8上的SiO2膜上的蚀刻速率比较而中心部的蚀刻速率更低的谷型的速率分布。据此，根据本变形例，通过以正与负之间的多个值可变地调节对内侧电极7施加的电压的值、其极性，能以山型的形状与谷型的形状之间的自由的形状实现蚀刻速率。另外，在晶片4的半径比内侧电极7的半径大的情况下，特别能在晶片4的外周端(边缘)部有效地进行包括蚀刻速率的大小和相对于中央部的速率的值的比率在内的分布的调节。
<变形例2>
使用图10以及图11来说明本实施方式的变形例2。图10是示意表示本变形例的蚀刻装置的结构的概略的纵截面图。图11是表示构成图10所示的蚀刻装置的样品台的俯视图。如图10以及图11所示那样，在本变形例的蚀刻装置800中，在其上表面保持晶片4的样品台具备关于其圆筒形状的半径方向同心状配置的3个以上的导电体制的构件即电极，在这点上与图1以及图7所示的蚀刻装置不同。在以下的说明中，对于标注了与图1～图6中说明的实施方式相同的附图标记的结构，只要没有必要就省略说明。
本变形例的蚀刻装置800与图1所示的蚀刻装置100或图7所示的蚀刻装置600同样地具备真空容器1、气体导入部2、红外线灯组件3以及配置于真空容器1的底面的排气口31。进而，在本变形例中，取代图7的第1多电极10而具备第2多电极14。第2多电极14具备通过环状的多个绝缘体9相互电绝缘的圆板或圆筒形的中心电极11。另外，第2多电极14具备：与中心电极11的中心轴同心状地2重配置于中心电极11的外周侧，且分别具有环形形状的第1中间电极12以及第2中间电极13。另外，第2多电极14具备外侧电极8，其在第1中间电极12以及第2中间电极13的外周侧包围它们而环状地配置，且电接地。
中心电极11、第1中间电极12以及第2中间电极13分别与不同的直流电压源15、16以及17电连接。即，中心电极11与直流电压源15的端子连接，第1中间电极12与直流电压源16的端子连接，第2中间电极13与直流电压源17的端子连接。对中心电极11、第1中间电极12以及第2中间电极13分别从直流电压源15、16、17施加相互独立调节过的电压。在此，图10所示的第2多电极14具备相互绝缘并同心状多重配置的4个电极。但是，电极的个数并不限于本变形例，可以由3以上任意个数的电极构成，也能得到与本变形例同样的作用、效果。另外，这些电极具有圆板、圆筒形状或环状的形状，但电极的形状并不限于本变形例。
图12是示意表示使用图10所示的变形例所涉及的作为半导体制造装置的蚀刻装置处理的晶片上表面的SiO2膜的蚀刻速率的相对于晶片的半径方向的位置的变化的图表。在图12中，作为横轴的变量而示出的半径方向的位置(position)r如下述那样表征。即，在图12中，将中心电极11、第1中间电极12、第2中间电极13以及外侧电极8的外周缘的半径方向的位置r分别设为r4、r5、r6以及rG，将从上方来看具有环形形状的第1中间电极12、第2中间电极13以及外侧电极8各自的内周缘(绝缘体9的外周缘)的半径上的位置分别设为r4′、r5′以及r6′。
在本变形例中，例如在对中心电极11、第1中间电极12以及第2中间电极13从直流电压源15、16以及17分别施加VDC＝+V4、VDC＝-V5以及VDC＝+V6的值的电压的情况下，晶片4上的SiO2膜上表面上的液相层中的蚀刻剂HF2 -的偏析量对应于由被施加的偏置电压形成的电场的大小(电位差)来增减。据此，与电压0(电位设为0)的外侧电极8的情况比较，在位置r比r4小的部位取更大的值，在位置r为r4′～r5的部位取更小的值，进而在位置r为r5′～r6的部位取更大的值。进而，这些半径方向的位置r的范围彼此之间的部位是绝缘体9的上方，该部位处的上述电压与构成绝缘体9的材料的介电常数和夹着绝缘体9的电极间的电位差实质成正比。因此，在图2中，偏析量也是在夹着作为中心的坐标O的正负各侧，在r为r4与r4′之间、r5与r5′之间以及r6与r6′之间，1次函数地增加或减少。
另外，在|V4|＞|V6|的情况下，由于与第2中间电极13上的部位相比，中心电极11上的部位的HF2 -的偏析量更大，因此晶片4的中心部的蚀刻速率变得更大。如此地，根据本变形例，在第2多电极14具备被分割成半径方向的多个范围且分别绝缘的多个电极的情况下，能通过调节对这些电极提供的电压以及由该电压形成的电位，来在晶片4的面内使蚀刻速率的分布成为所期望的分布。但若使上述多个电极的数量增大而将这些电极占据半径方向的部位的范围过度细分化，就变得难以精度良好地实现负离子HF2 -的浓度的分布，因此作为电极的数量至多数十个程度以内是适当的。通过使用本变形例，例如即使是在晶片面中的内周部和外周部的蚀刻速率分布中出现差异的情况下，也能控制晶片面内的均匀性。
<变形例3>
接下来，使用图13来说明本发明的其他变形例3。图13是示意表示本变形例所涉及的作为半导体制造装置的蚀刻装置的结构的概略的纵截面图。在本变形例中，对于标注于了与图1～图12所示的实施方式、变形例相同的附图标记的结构，只要没有必要，就省略说明。
图13中，作为本变形例所涉及的作为半导体制造装置的蚀刻装置1000的结构上的特征，与图1所示的实施例的蚀刻装置100、图7所示的变形例1的蚀刻装置600以及图10所示的变形例2的蚀刻装置800不同，不同点在于：具备所谓1对平行平板型的电极，其在处理室30内的电极5或第1多电极10、第2多电极14等的装载晶片4的样品台的上表面上具备配置成与该上表面对置并实质成为平行的其他电极板。即，在本实施例中，在处理室30内具备上部平板电极18和下部平板电极19，它们具有圆板或圆筒形状，在各自的上下方向的中心轴从上方来看实质一致的位置，配置在上下空开给定的间隙且下表面以及上表面平行或近似于视作平行的程度的位置。
在本变形例中，这些电极构成为与直流电压源6的被赋予其他极性的不同端子电连接从而在电极彼此之间形成电位差。另外，在本变形例中，上下的电极形成了需要在它们之间形成电位差的电位，用于此的电位或极性并不限于上述说明的示例。
在处理室30内设置下部平板电极19和下部平板电极19上的上部平板电极18。上部平板电极18和下部平板电极19位于俯视观察下相互重叠的部位。
在下部平板电极19的平坦的上表面上配置晶片4，在由对上部平板电极18提供的直流电力在其下表面形成的电位比下部平板电极19上表面的电位高的情况下，形成于两者之间的电场成为向下，以使得将正的带电离子向下方的晶片4上表面吸引，形成于晶片4表面的SiO2膜的蚀刻进展。另一方面，反之，在上部平板电极18下表面的电位比下部平板电极19上表面的电位低的情况下，电场成为向上，抑制了晶片4的SiO2膜的蚀刻。如此地，根据本变形例，通过调节由对在一方的表面保持晶片的平行平板电极的组提供的电力形成的电位或极性、或者这些平行平板电极彼此之间的电位差的大小，能将晶片4表面的SiO2膜的蚀刻的速度调节成所期望的范围内的速度。
配置于处理室30内的平行平板型的电极的对并不限于图13所示那样的仅1个。例如可以在真空容器1内的1个处理室30内在上下方向或水平方向上配置多个。例如可以如图14所示的蚀刻装置1100那样，在真空容器1内部在上下方向上在各自之间空开间隙来设置平行平板型的电极的对，其具有：多个对(图14中3个)的上部平板电极18以及下部平板电极19；和与它们电连接的直流电压源6。
图14是示意表示本发明的实施方式的变形例3所涉及的作为半导体制造装置的蚀刻装置的结构的纵截面图。在图14所示的变形例中，能以所谓批量式对晶片4进行蚀刻，在该批量式中，在处理室30内存放多片晶片4，在将它们保持在多个下部平板电极19各自的上表面上的状态下，并行地进行这多片晶片4上表面的SiO2膜的蚀刻。能对应于在多个晶片4中不同的电路图案或SiO2膜等的规格，来可变地调节从与这些平行平板型的电极的对连接的直流电压源6分别提供的电力。由此，能使晶片4的处理中形成的电场或形成于下部平板电极19上的偏置电位等条件不同，从而在批量式中在不同的晶片4分别实现不同的蚀刻速率。在此，也可以通过适当的处理的条件来得到对晶片4分别谋求的最佳的处理后的加工的形状。
以上对由本发明的发明者们做出的发明基于其实施方式具体进行了说明，但本发明并不限定于所述实施方式，能在不脱离其要旨的范围内进行种种变更。
产业上的可利用性
本发明能广泛利用在半导体制造装置以及半导体装置的制造方法中。
附图标记的说明
1 真空容器
2 气体导入部
3 红外线灯
4 晶片
5 电极
6 直流电压源。

Claims (9)

1.一种半导体制造装置，其特征在于，具有：
处理容器；
导入口，其对所述处理容器内部的处理室导入包含氟化氢以及醇各自的蒸汽的处理用的气体；
样品台，其配置于所述处理室，在其的上表面装载处理对象的晶片；和
电极，其配置于所述样品台的内部，在对形成于所述晶片的所述上表面的第1膜进行蚀刻处理时，被施加在通过所述处理用的气体而形成于所述晶片的所述上表面上的第1层形成电场的直流电力。
2.根据权利要求1所述的半导体制造装置，其特征在于，
所述第1膜包含氧化硅，
在由构成所述处理用的气体的所述氟化氢以及所述醇各自的蒸汽形成的所述第1膜的上表面上的液相的所述第1层，通过对所述电极提供的直流电力来形成所述电场。
3.根据权利要求1所述的半导体制造装置，其特征在于，
所述半导体制造装置具备：
第1控制部，其切换提供所述直流电力的电源所输出的电压的值或极性。
4.根据权利要求1所述的半导体制造装置，其特征在于，
所述电极具备：多个电极，该多个电极包含俯视观察下位于所述样品台的中心侧的区域的内侧电极；和在所述内侧电极的外周侧包围所述内侧电极的外侧电极，
所述多个电极当中的1者与接地电极连接而被设为接地电位。
5.根据权利要求1所述的半导体制造装置，其特征在于，
所述半导体制造装置具备：
第2控制部，其使对所述电极提供的所述直流电力的电压的大小或极性对应于所述晶片的处理中的时间的经过而变化。
6.一种半导体装置的制造方法，在配置于处理容器内部的处理室的样品台的上表面上配置处理对象的晶片，对所述处理室内提供包含氟化氢以及醇各自的蒸汽的处理用的气体来对所述晶片进行蚀刻处理，所述半导体装置的制造方法的特征在于，
在所述蚀刻处理中，对配置于所述样品台内部的电极施加直流电力，来在通过所述处理用的气体而形成于所述晶片的上表面上的第1层形成电场。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，
在所述晶片的所述上表面上形成包含氧化硅的处理对象的第1膜，
在所述蚀刻处理中，对所述电极施加所述直流电力，并在通过所述处理用的气体而形成于所述第1膜的表面上的液相的所述第1层形成电场。
8.根据权利要求6所述的半导体装置的制造方法，其特征在于，
所述电极具备：多个电极，所述多个电极包含俯视观察下配置于所述样品台的中心侧的区域的内侧电极；和在所述内侧电极的外周侧包围所述内侧电极的外侧电极，
所述多个电极当中的1者与接地电极连接而被设为接地电位。
9.根据权利要求6所述的半导体装置的制造方法，其特征在于，
使对所述电极提供的所述直流电力的电压的大小或极性对应于所述晶片的处理中的时间的经过而变化。
CN202080010282.7A 2020-09-29 2020-09-29 半导体制造装置以及半导体装置的制造方法 Pending CN114616659A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/036949 WO2022070264A1 (ja) 2020-09-29 2020-09-29 半導体製造装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN114616659A true CN114616659A (zh) 2022-06-10

Family

ID=80951545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080010282.7A Pending CN114616659A (zh) 2020-09-29 2020-09-29 半导体制造装置以及半导体装置的制造方法

Country Status (6)

Country Link
US (1) US20220310418A1 (zh)
JP (1) JP7303315B2 (zh)
KR (1) KR102578780B1 (zh)
CN (1) CN114616659A (zh)
TW (1) TWI825460B (zh)
WO (1) WO2022070264A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639841B1 (ko) * 1998-07-23 2006-10-27 서페이스 테크놀로지 시스템스 피엘씨 이방성 에칭 장치 및 방법
JP2005161493A (ja) 2003-12-04 2005-06-23 Toyota Central Res & Dev Lab Inc マイクロ構造体の製造方法とその製造装置
JP4672455B2 (ja) 2004-06-21 2011-04-20 東京エレクトロン株式会社 プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体
US7740737B2 (en) * 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
US7749917B1 (en) * 2008-12-31 2010-07-06 Applied Materials, Inc. Dry cleaning of silicon surface for solar cell applications
CN105103274B (zh) * 2014-02-28 2016-12-14 株式会社爱发科 等离子体蚀刻方法、等离子体蚀刻装置、等离子体处理方法及等离子体处理装置
JP2016031955A (ja) * 2014-07-28 2016-03-07 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法

Also Published As

Publication number Publication date
KR20220044892A (ko) 2022-04-12
KR102578780B1 (ko) 2023-09-15
TWI825460B (zh) 2023-12-11
JPWO2022070264A1 (zh) 2022-04-07
JP7303315B2 (ja) 2023-07-04
WO2022070264A1 (ja) 2022-04-07
US20220310418A1 (en) 2022-09-29
TW202213664A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
KR102402866B1 (ko) 고 종횡비의 구조체들의 콘택 세정
KR101164829B1 (ko) 일 세트의 플라즈마 처리 단계를 튜닝하는 방법 및 장치
US9576809B2 (en) Etch suppression with germanium
US8002947B2 (en) Plasma treatment system and cleaning method of the same
US20200075346A1 (en) Apparatus and process for electron beam mediated plasma etch and deposition processes
US6758224B2 (en) Method of cleaning CVD device
WO2014149862A1 (en) Processing systems and methods for halide scavenging
KR20010049697A (ko) 프로세싱 챔버용 원격 플라즈마 클리닝 방법
US20120180810A1 (en) Cleaning of a process chamber
Baars-Hibbe et al. High frequency glow discharges at atmospheric pressure with micro-structured electrode arrays
US6107215A (en) Hydrogen plasma downstream treatment equipment and hydrogen plasma downstream treatment method
KR100671596B1 (ko) 반도체 웨이퍼 처리 시스템을 세정하기 위한 방법 및장치, 및 상기 시스템을 제어하기 위한 컴퓨터 판독가능한 매체
JPS6136589B2 (zh)
KR20180014656A (ko) 기판 처리 장치 및 기판 처리 방법
US7578945B2 (en) Method and apparatus for tuning a set of plasma processing steps
CN114616659A (zh) 半导体制造装置以及半导体装置的制造方法
JP2011228694A (ja) プラズマ処理方法及びプラズマ処理装置
CN108701612B (zh) 确定干法蚀刻工艺的后热处理的工艺完成的系统和方法
US20230215699A1 (en) Method of treating substrate and apparatus for treating substrate
US20240145230A1 (en) Semiconductor cleaning using plasma-free precursors
US20230010867A1 (en) Substrate processing method and substrate processing apparatus
US20230238226A1 (en) Substrate treatment apparatus and semiconductor device manufacturing method using the same
WO2022201351A1 (ja) プラズマ処理装置およびプラズマ処理方法
KR20220049461A (ko) 단차형 구조 상에 재료를 증착하는 방법
KR20220046489A (ko) 기판 처리 방법 및 기판 처리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination