KR102578780B1 - 반도체 제조 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 제조 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102578780B1
KR102578780B1 KR1020217019828A KR20217019828A KR102578780B1 KR 102578780 B1 KR102578780 B1 KR 102578780B1 KR 1020217019828 A KR1020217019828 A KR 1020217019828A KR 20217019828 A KR20217019828 A KR 20217019828A KR 102578780 B1 KR102578780 B1 KR 102578780B1
Authority
KR
South Korea
Prior art keywords
electrode
wafer
etching
processing
film
Prior art date
Application number
KR1020217019828A
Other languages
English (en)
Other versions
KR20220044892A (ko
Inventor
마사키 야마다
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20220044892A publication Critical patent/KR20220044892A/ko
Application granted granted Critical
Publication of KR102578780B1 publication Critical patent/KR102578780B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

SiO2를 함유해서 구성된 막의 에칭에 있어서 처리의 수율을 향상시킨 에칭 장치 또는 에칭 방법을 제공한다. 그 수단으로서, 처리 용기 내부의 처리실에, 불화수소 및 알코올의 각각의 증기를 포함하는 처리용 가스를 도입하는 도입구와, 상기 처리실에 배치되고, 처리 대상 웨이퍼가 그 상면에 올려놓아지는 시료대와, 상기 시료대의 내부에 배치되고, 상기 웨이퍼의 상기 상면에 형성된 제1 막을 에칭 처리할 때, 상기 처리용 가스에 의해 상기 웨이퍼의 상기 상면 상에 형성되는 제1 층에 전계를 형성하는 직류 전력이 인가되는 전극을 갖는, 반도체 제조 장치를 사용한다.

Description

반도체 제조 장치 및 반도체 장치의 제조 방법
본 발명은 반도체 제조 장치 및 반도체 장치의 제조 방법에 관한 것이며, 특히, 플라스마를 사용하지 않는 베이퍼 에칭 장치 및 이것을 사용한 제조 방법에 관한 것이다.
반도체 웨이퍼의 시료 상에 형성된 막(예를 들면 산화실리콘(SiO2)막)을 처리해서 회로용의 구조를 형성하는 공정을 갖는 반도체 디바이스의 제조에 있어서는, 반도체 디바이스의 미세화에 수반해, 보다 고정밀도한 가공 기술의 니즈가 높아지고 있다. 최근에는, SiO2막을 가공하는 처리 장치로서, 플라스마를 사용하지 않고, 처리용 가스로서 특정 물질의 증기를 SiO2막의 표면에 공급해서, 당해 물질의 원자 또는 분자와 SiO2막을 반응시키는, 소위 베이퍼 에칭 장치의 개발이 진행되고 있다.
예를 들면, SiO2막용 베이퍼 에칭에 있어서는, 비특허문헌 1에 기재되어 있는 바와 같이, 불산(HF)과 알코올의 혼합 가스를 사용한 에칭이 제안되어 있다. 또한, 특허문헌 1(일본국 특허 공개 제2015-161493호 공보)에 있어서도, HF와 알코올의 혼합 가스를 사용한 베이퍼 에칭 장치가 제안되어 있다.
일본국 특허 공개 제2005-161493호 공보
Chun Su Lee et al., "Modeling and Characterization of Gas-Phase Ethihng of Thermal Oxide and TEOS Oxide Using Anthdrous HF and CH3OH", J. Electrochem. Soc., vol. 143, No.3 pp.1099-1103 (1996)
HF와 알코올의 혼합 가스의 베이퍼를 사용한 에칭에 있어서는, 에칭 속도(레이트)를 원하는 범위 내의 것으로 하기 위해, 에칭 중에 웨이퍼의 온도를 적절한 범위로 유지하는 것이 효과적인 것이 알려져 있다. 또한, 에칭 레이트에 영향을 주는 다른 파라미터로서는, 처리실 내의 압력을 들 수 있다. 그러나, 처리실 내의 온도 및 압력 등의 파라미터는, 높은 속도로 변경하는 것이 일반적으로 곤란하다. 따라서, 종래에는, 혼합 가스를 증기로서 공급하고, SiO2를 대상으로 해서 에칭을 행하는 베이퍼 에칭에서는, 에칭량은 시간의 경과에 수반해 일정하게 증대하는, 소위 연속 에칭을 적용하고 있었다.
한편, 최근의 반도체 디바이스의 가공에 있어서는, 고정밀도한 에칭이 요구되고 있으며, 예를 들면, SiO2를 원자층 레벨로 에칭하는, 소위, ALE(Atomic Layer Etching)의 니즈가 높아지고 있다. 이러한 SiO2를 대상으로 하는 ALE의 과제에 대해, 특허문헌 1에 기재되어 있는 기술에서는, 높은 정밀도로 단위 시간당의 에칭량(에칭 레이트)을 원하는 범위 내의 값으로 조절할 수 없어, 처리의 수율이 나빠진다는 문제가 생길 수 있다.
본 발명의 목적은, SiO2를 포함하는 막을 높은 정밀도로 에칭할 수 있고, 특히 원자층 레벨의 에칭에 있어서, 처리의 수율을 향상시킨 반도체 제조 장치 및 반도체 장치의 제조 방법을 제공하는 것에 있다.
그 밖의 목적과 신규한 특징은, 본 명세서의 기술(記述) 및 첨부 도면으로부터 명확해질 것이다.
본원에 있어서 개시되는 실시형태 중, 대표적인 것의 개요를 간단히 설명하면, 다음과 같다.
대표적인 실시형태에 의한 반도체 제조 장치는, 처리 용기와, 상기 처리 용기 내부의 처리실에, 불화수소 및 알코올의 각각의 증기를 포함하는 처리용 가스를 도입하는 도입구와, 상기 처리실에 배치되고, 처리 대상 웨이퍼가 그 상면에 올려놓아지는 시료대와, 상기 시료대의 내부에 배치되고, 상기 웨이퍼의 상기 상면에 형성된 제1 막을 플라스마를 사용하지 않고 에칭 처리할 때, 상기 처리용 가스에 의해 상기 웨이퍼의 상기 상면 상에 형성되는 제1 층에 전계를 형성하는 직류 전력이 인가되는 전극과, 상기 직류 전력을 공급하는 전원이 출력하는 전압의 값 또는 극성을 전환하는 제1 제어부를 구비한 것이다.
대표적인 실시형태에 따르면, 반도체 제조 장치의 성능을 향상시킬 수 있다. 특히, SiO2의 고정밀도한 에칭이 가능해진다.
도 1은 본 발명의 실시형태에 따른 반도체 제조 장치인 에칭 장치의 구성을 모식적으로 나타내는 종단면도.
도 2는 도 1에 나타내는 에칭 장치의 전체의 구성을 각각이 기능을 나타내는 블록끼리가 접속된 도면으로 해서 모식적으로 나타내는 블록도.
도 3은 도 1에 나타내는 에칭 장치를 사용한 에칭 처리 중의 웨이퍼 상면과 그 위쪽의 처리실 내의 구성을 나타내는 모식도.
도 4는 도 1에 나타내는 에칭 장치를 사용한 에칭 처리 중의 웨이퍼 상면과 그 위쪽의 처리실 내의 구성을 나타내는 모식도.
도 5는 에칭 처리에 있어서의 시간과 에칭량의 관계를 나타내는 그래프.
도 6은 도 1에 나타내는 에칭 장치를 사용한 에칭 처리에 있어서의 시간과 에칭량의 관계를 나타내는 그래프.
도 7은 본 발명의 실시형태의 변형예 1에 따른 반도체 제조 장치인 에칭 장치의 구성을 모식적으로 나타내는 종단면도.
도 8은 도 7에 나타내는 에칭 장치를 구성하는 시료대를 나타내는 평면도.
도 9는 도 7에 나타내는 변형예에 따른 반도체 제조 장치인 에칭 장치를 사용해서 처리된 웨이퍼 상면의 SiO2막의 에칭 레이트의 웨이퍼의 반경 방향의 위치에 대한 변화를 모식적으로 나타내는 그래프.
도 10은 본 발명의 실시형태의 변형예 1에 따른 반도체 제조 장치인 에칭 장치의 구성을 모식적으로 나타내는 종단면도.
도 11은 도 10에 나타내는 에칭 장치를 구성하는 시료대를 나타내는 평면도.
도 12는 도 10에 나타내는 변형예에 따른 반도체 제조 장치인 에칭 장치를 사용해서 처리된 웨이퍼 상면의 SiO2막의 에칭 레이트의 웨이퍼의 반경 방향의 위치에 대한 변화를 모식적으로 나타내는 그래프.
도 13은 본 발명의 실시형태의 변형예 3에 따른 반도체 제조 장치인 에칭 장치의 구성을 모식적으로 나타내는 종단면도.
도 14는 본 발명의 실시형태의 변형예 3에 따른 반도체 제조 장치인 에칭 장치의 구성을 모식적으로 나타내는 종단면도.
도 15는 비교예의 에칭 장치를 사용한 에칭 처리 중의 웨이퍼 상면과 그 위쪽의 처리실 내의 구성을 나타내는 모식도.
이하, 본 발명의 실시형태를 도면에 의거해 상세히 설명한다. 또, 실시형태를 설명하기 위한 모든 도면에 있어서, 동일한 기능을 갖는 부재에는 동일한 부호를 부여하고, 그 반복 설명은 생략한다. 또한, 실시형태에서는, 특히 필요한 때를 제외하고, 동일 또는 같은 부분의 설명을 원칙적으로 반복하지 않는다.
(실시형태)
이하에서는, 반도체 디바이스를 제조하는 공정으로서, 반도체 웨이퍼(이하, 간단히 웨이퍼라 함)의 상면 상에 미리 형성된 처리 대상의 막인 SiO2막에 대해, 에칭 처리를 행하는 에칭 장치 및 에칭 방법에 대해 설명한다. 이 에칭 장치 및 에칭 방법은, 처리용 혼합 가스를 구성하는 물질로서 불화수소(HF, 불산) 및 알코올(X)(CxHyOH)을 포함하는 증기를 공급해서 에칭 처리를 행하는, 소위 베이퍼 에칭을 실시하는 것이다. 본 실시형태는, SiO2의 에칭 속도(레이트)를 높은 정밀도로 조절하는 것이 가능한 반도체 제조 장치 또는 반도체 장치의 제조 방법을 제공하는 것이다.
<개선의 여지의 상세>
SiO2막을 가공하는 처리로서는, 플라스마를 사용하지 않고 처리용 가스로서 특정 물질의 증기를 SiO2막 표면에 공급해서, 당해 물질의 원자 또는 분자와 SiO2를 반응시키는, 소위 베이퍼 에칭법이 있다.
예를 들면, SiO2용 베이퍼 에칭에 있어서는, HF와 알코올의 혼합 가스를 사용한 에칭을 행하는 것을 생각할 수 있다. HF와 알코올의 베이퍼 에칭에서는, 기상(氣相) 중에서 혼합된 HF와 알코올(X)이 웨이퍼 표면에서 액화한다. 웨이퍼 표면의 액상(液相)에서는, 이하의 식 1으로 표시되는 바와 같이, HF와 알코올(X)은, 음이온 HF2 -와 양이온 XH+로 각각 이온화한다.
2HF+X→HF2 -+XH+ …(1)
한편, 당해 액상과 에칭 대상인 SiO2막의 계면에 있어서는, 음이온인 HF2 -가 SiO2의 실리콘 원자(Si)와 산소 원자(O)의 본드를 절단하여, 사불화실리콘(SiF4)과 물(H2O)을 생성한다. 또, 이 화학 반응에는, 프로톤(H+)이 필요하지만, 프로톤은 당해 액상 중의 XH+로부터 공급된다. 결과적으로, 당해 계면에서는, 이하의 식 2에 표시되는 반응이 진행된다.
SiO2+2HF2 -+2XH+→SiF4+2H2O+2X …(2)
본 반응을 정리하면, 하기의 식 3의 반응식으로 된다.
SiO2+4HF+2X→SiF4+H2O+2X …(3)
가령, 진공 펌프 등으로 반응 생성물인 SiF4 및 H2O 등을 계속 배기하면, 식 3의 좌변에서 우변으로의 반응이 한 방향으로 진행되어, 결과적으로 SiO2의 에칭이 진행된다. 본 반응을 진공 용기 중에서 실시하기 위해서는, SiF4 또는 H2O 등의 포화 증기 압력 이하에서 에칭을 실시할 필요가 있다. 단, 식 1의 반응을 효율적으로 진행시키기 위해, 처리실 내의 압력은, HF 또는 알코올(X)의 포화 증기 부근의 압력인 것이 바람직하다. 예를 들면, 수십∼수백 Pa의 압력하에서 에칭을 실시한 경우, 효율적인 에칭이 가능해진다.
HF와 알코올(X)의 혼합 가스의 베이퍼를 사용한 에칭에 있어서, 에칭 속도(레이트)를 원하는 범위 내로 하기 위해서는, 에칭 중에 웨이퍼의 온도를 적절한 범위로 유지하는 것이 효과적이다. 예를 들면, 처리실 내에 배치된 시료대 상에 웨이퍼를 올려놓은 상태에서, 시료대의 온도를 적절히 낮은 값으로 함으로써, HF 또는 알코올(X) 등의 증기의 입자가 웨이퍼에 부착하는 비율(부착 계수)이 상승한다. 이것에 의해, 웨이퍼 표면 위쪽의 실내에 공급된 물질의 증기 중, 웨이퍼 표면에 부착한 일부는 서로 결합되어 액적을 형성하고, 또한, 웨이퍼의 표면 상에 상기한 성분으로 구성된 액(액상)의 층이 형성된다.
이러한 상태를, 도 15에 나타낸다. 도 15는, 비교예의 에칭 장치를 사용한 에칭 처리 중의 웨이퍼 상면과 그 위쪽의 처리실 내의 구성을 나타내는 모식도이다. 도 15에서는, 기상 상태의 불화수소(HF)를 흰 삼각으로 나타내고, 기상 상태의 알코올(X)을 흰 사각으로 나타내고, 액상 상태의 음의 이온 HF2 -을 해칭을 부여한 삼각으로 나타내고, 액상 상태의 양의 이온 XH+를 해칭을 부여한 사각으로 나타내고 있다.
도 15에 나타내는 바와 같이, 영역(1A)에서는, 웨이퍼 표면에 산화실리콘(SiO2)의 막이 미리 형성되어 있다. 또한, 당해 SiO2막(4a) 상의 실내에는, 불화수소(HF) 및 알코올(X)로 이루어지는 증기가 공급되고, SiO2막(4a)의 상면 상의 영역(1B)에, 이들 물질(불화수소 및 알코올)이 액상으로서 층을 구성한 액상층과, 당해 액상층 상의 실내의 영역(1C)에, 이들 물질(불화수소 및 알코올)이 기상 상태의 증기로 되어 있는 기상층이 존재해 있다. 이 상태에 있어서, SiO2막(4a)에 접한 액상층에서 에천트인 음의 이온 HF2 -의 총 수가 기상층보다도 증대해, 결과적으로 SiO2가 에칭되는 속도(레이트)가 증대한다.
이러한 상태에서, 에칭 레이트에 영향을 주는 다른 파라미터로서는, 처리실 내의 압력을 들 수 있다. HF의 증기가 공급되는 처리실 내의 압력을 증대시킴으로써 HF2 -의 생성율을 올리는 것이 가능해진다. 그러나, 온도 및 압력 등의 파라미터는, 처리의 조건이 변화할 경우에 짧은 시간에 이것에 대응해서 값을 변화시키는 것, 즉 높은 속도로 응답시키는 것이 곤란하다. 따라서, 혼합 가스를 증기로서 공급하고, SiO2를 대상으로 해서 에칭을 행하는 베이퍼 에칭에서는, 에칭량은 시간의 경과에 수반해 일정하게 증대시키는, 소위, 연속 에칭을 적용하는 것을 생각할 수 있다.
한편, SiO2를 원자층 레벨로 에칭하는, 소위 ALE(Atomic Layer Etching)에 있어서, 특허문헌 1에 기재되어 있는 바와 같은 HF와 알코올의 혼합 가스를 사용해서 에칭을 행하면, 단위 시간당의 에칭량(에칭 레이트)을 높은 정밀도로 원하는 범위 내의 값으로 조절할 수 없어, 처리의 수율이 나빠진다.
이와 같이, 플라스마를 사용하지 않는 베이퍼 에칭에서는, SiO2를 함유해서 구성된 막을 높은 정밀도로 에칭할 수 없으며, 특히 원자층 레벨의 에칭에 있어서, 처리의 수율을 향상시키는 것이 곤란하다는 개선의 여지가 존재한다.
<본 실시형태의 에칭 장치의 구조>
이하에, 본 실시형태에 대해, 도 1∼도 6을 사용해서 설명한다. 도 1은, 본 실시형태에 따른 반도체 제조 장치인 에칭 장치의 구성의 개략을 모식적으로 나타내는 종단면도이다. 특히, 도 1에서는, 웨이퍼에 직류 전계를 인가해서 SiO2를 에칭 처리하는 에칭 장치가 나타나 있다.
도 1에 나타내는 바와 같이, 본 실시형태의 에칭 장치(100)는, 진공 용기(처리 용기)(1) 내부에 감압되는 공간인 처리실(30)과, 처리실(30) 내에 배치되어 웨이퍼(4)가 상면의 위쪽에 올려놓아지는 시료대(스테이지)인 전극(5)을 구비하고 있다. 전극(5) 상에 웨이퍼(4)가 설치되었을 때, 전극(5)과 웨이퍼(4)는 물리적으로 접촉한다. 적어도 일부에 원통 형상을 가진 진공 용기(1)는 그 상부에서 내부를 기밀하게 봉지(封止)하는 덮개 부재인 원형의 천판(1a)과, 그 아래쪽이며 처리실의 위쪽의 개소에 가스 도입부(2)를 구비하고 있다. 천판(1a)과 가스 도입부(2)를 상하 방향으로 관통한 가스의 경로인 가스 도입공(32)을 포함하는 가스 도입부(2)를 구비하고 있다. 여기에서 말하는 진공 용기(1)의 적어도 일부란, 진공 용기(1) 중, 전극(5)보다도 위쪽의 처리실(30)을 평면에서 보았을 때 둘러싸는 부분이다.
처리실(30) 내부에는, 처리용 가스로서 HF와 알코올(X)을 포함하는 혼합 가스가 도입된다. 본원에서 말하는 알코올(X)은, 이소프로판올, 에탄올, 메탄올 등으로 대표되는 탄화수소의 수소 원자를 히드록시기로 치환한, 화학식 CxHyOH로 표시되는 물질 일반을 가리킨다.
또한, 진공 용기(1)의 하부에는 처리실(30) 내의 가스 또는 반응 생성물 등의 입자를 처리실(30) 외부로 배출하기 위한 관통 구멍인 배기구(31)가, 처리실(30)의 내외를 연통해서 배치되어 있다. 배기구(31)의 아래쪽에는, 배기구(31)의 출구와 배관에 의해 연통된 터보 분자 펌프 또는 로터리 펌프 등의 진공 배기 펌프가 구비되어 있다. 진공 배기 펌프의 동작에 의해 처리실(30) 내부가 배기되어 감압된다.
적어도 일부에 원통 형상을 가진 처리실(30)의 하부에 있어서, 위쪽에서 보았을 때 중앙부에 배치된 전극(5)은 원통 형상을 갖고 있다. 전극(5)은, 그 내부에, 원판 또는 원통형의 금속 등의 도전체제의 부재를 구비하고 있다. 당해 도전성을 갖는 부재에는, 직류 전압원(6)이 전기적으로 접속되어 있다. 직류 전압원(6)은, 구비된 단자에 있어서의 직류 전압의 극성을 전환하는 것이 가능한 기능 또는 극성의 전환기를 내장한, 소위 바이폴라 전원이 바람직하지만 그에 한정되지 않는다.
또한, 여기에서는 진공 용기(1)의 내부에, 처리실(30)의 위쪽이며 가스 도입부(2)의 외주측에서 가스 도입부(2)를 둘러싸서 링 형상으로 배치된 적어도 1개의 적외선 램프(IR 램프) 유닛(3)이 구비되어 있다. 적외선 램프 유닛(3)은, 진공 용기(1)의 위쪽에서 보았을 때, 가스 도입공(32) 및 전극(5)의 중심부를 둘러싸서 배치된 링 형상의 공간을 구비하고 있다. 또한, 적외선 램프 유닛(3)은, 당해 공간 내부에서 가스 도입공(32) 또는 원통 형상을 가진 전극(5)의 상하 방향의 축의 둘레에 동심 형상 또는 나선 형상으로 다중으로 배치된 적어도 1개의 적외선 램프(3a)를 구비하고 있다. 또한, 적외선 램프 유닛(3)은, 적외선 램프(3a)와 처리실(30) 사이에 배치되어 처리실(30)의 천정면을 구성하고, 적외선 램프(3a)로부터 방사되는 적외선이 투과하는 석영 등의 부재로 구성된, 링 형상의 창 부재(3b)를 구비하고 있다. 또한, 적외선 램프 유닛(3)은, 창 부재(3b)의 내주 가장자리부의 위쪽에서 가스 도입부(2)를 둘러싸는 원통형의 칸막이와, 도시하고 있지 않지만 링 형상의 상기 공간의 내부에서 적외선 램프(3a)의 위쪽에 배치되고, 아래쪽의 적외선 램프(3a)로부터 방사되는 적외광을 아래쪽의 처리실(30) 내부를 향해서 반사하는 반사판을 구비하고 있다.
적외선 램프(3a)는 도시하지 않은 직류 전원과 전기적으로 접속되어 전력이 공급되고, 이것에 의해 적외선 램프(3a)로부터 방사한 적외선이 웨이퍼(4)에 조사되는 것에 의해, 웨이퍼(4) 상의 잔사 및 반응 생성물이 복사에 의한 가열에 의해 제거된다. 즉, 적외선 램프(3a)는, 웨이퍼(4)에 대해 에칭 장치(100)에 의해 에칭을 행한 후, 웨이퍼(4) 상의 잔사 및 반응 생성물을 제거하기 위해 사용된다.
또, 피에칭재인 SiO2로 이루어지는 막은, 웨이퍼(4)의 상면에 접해서 형성되어 있다. 또한, 본 실시형태의 SiO2의 에칭에서는, 반응 생성물을 제거할 목적으로, 적외선 램프(3a)에 의해 웨이퍼(4)에의 조사를 하지만, 여기에서의 에칭 방법에 있어서 적외선 램프는 필수 구성은 아니다.
본 실시형태의 에칭 장치(100)는, 처리용 가스로서 특정 물질의 증기를 SiO2막의 표면에 공급해서, 당해 물질의 원자 또는 분자와 SiO2막을 반응시키는, 베이퍼 에칭 장치이며, 에칭 시에는 플라스마를 사용하지 않는다. 즉, 에칭 장치(100)는, 플라스마 에칭을 행하지 않는다. 환언하면, 에칭 장치(100)는, 플라스마 발생 장치(플라스마 발생부)를 구비하고 있지 않다.
다음으로, 도 1에서 나타낸 에칭 장치(100)가, 상면에 미리 SiO2를 함유하는 막이 형성된 웨이퍼(4)를 에칭 처리하는 공정에 대해 설명한다. 본 실시형태에서는, 처리실(30) 내에, 처리용 가스로서 불화수소(HF) 및 메탄올(CH3OH)의 증기를 포함하는 혼합 가스가 공급된다. HF 및 CH3OH의 유량은, 각각 500mL/min 및 250mL/min로 조절된다. 또한, 처리실(30) 내에 도입되는 가스 도입부(2)로부터의 처리용 가스의 도입의 양 또는 속도와, 진공 배기 펌프의 동작에 의해 조절되는 처리실(30)로부터의 배기의 양 또는 속도의 밸런스에 의해, 처리실(30) 내의 압력은 10Pa∼1000Pa의 값으로 되도록 조절된다.
전극(5)은, 내부에 도시하지 않은 냉매의 온도 조절용 칠러와 접속된 냉매 유로를 구비하고 있다. 웨이퍼(4)의 처리 전 및 처리 중에는, 칠러로부터 냉매 유로 내부에 공급되어 순환하는 냉매의 작용에 의해, 전극(5)과 그 상면 위쪽에 유지된 웨이퍼(4)의 온도는, -50∼-10℃의 값으로 조절된다. 또, 웨이퍼(4)의 최적인 처리 온도는, 처리실(30) 내의 압력값에 의존하고 있다. 상기한 바와 같이 전극(5) 내부에는 바이폴라 전원인 직류 전압원(6)과 접속된 도전성의 부재가 전극으로서 배치되고, 웨이퍼(4)의 처리 중에 당해 도전성의 부재에 전압 VDC=±200V의 전압이 인가된다.
실리콘(Si)제의 웨이퍼(4)의 상면에는, 처리 대상 막(피에칭재)으로서, SiO2를 함유해서 구성된 막이 500nm를 포함하는 소정의 오차 범위 값의 두께로 형성되어 있다. 당해 막은, 열산화막이다. 본 발명자는, 이러한 웨이퍼(4)를 사용해서, 처리실(30) 내부에 HF와 CH3OH의 증기를 포함하는 혼합 가스를 공급해서 SiO2막을 에칭 처리했을 때의 에칭 속도(레이트)를 검출했다. 본 발명자는, 웨이퍼(4)의 에칭 레이트의 당해 검출에 있어서, SiO2막의 에칭 레이트를, 웨이퍼(4)의 중심과 그 근방의 5개소에서 검출한 값의 평균값으로서 산출했다.
검출된 SiO2의 에칭 레이트는, VDC=0V일 경우에 60nm/min로 되었다. 한편, VDC=+200V로 한 경우의 SiO2의 에칭 레이트는, 80nm/min 정도까지 증대한데 반해, VDC=-200V로 한 경우, SiO2의 에칭 레이트가 50nm/min 정도로 감소했다. 또한, 바이어스 전압을 더 증대시킬 수 있으면, 에칭 레이트의 증대와 억제의 효과는 커질 것으로 예상된다.
도 2를 사용해서, 본 실시형태의 에칭 장치(100)의 처리용 가스를 공급 및 배기하는 구성을 포함한 전체의 구성을 설명한다. 도 2는, 도 1에 나타내는 에칭 장치의 전체의 구성을 각각이 기능을 나타내는 블록끼리가 접속된 도면으로 해서 모식적으로 나타내는 블록도이다. 또, 도 2에서는 도 1 등에 나타난 구성의 일부는 도시가 생략되어 있다.
도 2에 나타내는 바와 같이, 본 실시형태의 에칭 장치는, 처리용 가스로서 증기를 공급하는 불화수소(HF)의 공급기(20)와 그 유량 조절기(21)를 구비하고 있다. HF의 공급기(20)는 HF가 내부의 저류된 탱크 등의 저류부 및 일반적으로 사용되는 실린더에 의한 고압 가스 상태로 HF를 공급하는 구성을 갖고 있다. 유량 조절기(21)에는, 기체용의 매스 플로 제어기가 널리 사용되고 있다.
또한, 본 실시형태의 에칭 장치는, 알코올(X)의 공급기(22)와 유량 조절기(23)를 갖고 있다. 알코올(X)의 공급기(22)로서는, 알코올(X)의 저류부(貯留部)와 함께 강제 기화 방식에 의한 공급 또는 액 상태에서의 공급을 행하는 것이 사용된다. 또한, 유량 조절기(23)에는, 예를 들면 유량 조절기(21)와 같은 구성을 구비한 것이 사용된다.
처리용 가스는, HF 및 알코올(X)의 각각이 통류하는 경로에서 공급기(20, 22)로부터의 가스가 유량 조절기(21, 23)에 의해 유량이 조절된 후, 이들 경로가 합류해서 1개의 유로로서 진공 용기(1)에 접속되어 내부의 처리실(30) 내에 증기로서 공급된다. 단, 상기한 처리용 가스를 공급하는 구성은, 도 2를 사용해서 상기한 구성으로 한정되지 않는다.
본 실시형태의 에칭 장치는, 진공 용기(24)와 배기구(31)에 연결되어 연통한 진공 배기 펌프(25)를 갖고 있다. 진공 용기(24)는, 도 1에 나타내는 진공 용기(1)에 상당한다. 공급기(20)는, 유량 조절기(21)를 개재해서 진공 용기(24)에 접속되고, 공급기(22)는, 유량 조절기(23)를 개재해서 진공 용기(24)에 접속되고, 진공 용기(24)는 진공 배기 펌프(25)에 접속되어 있다.
진공 용기(24)는, 전극(5)의 내부에 배치된 냉매 유로에 소정의 범위 내의 온도로 된 냉매를 공급해서 순환시키는 칠러(26)에 접속되어 있다. 여기에서는, 웨이퍼(4)가 전극(5) 상면 상에 올려놓아져 유지된 상태, 또는, 웨이퍼(4)의 처리 중에 있어서, 냉매 유로에 칠러(26)로부터의 냉매가 공급된다. 이것에 의해, 전극(5) 및 그 위에 유지된 웨이퍼(4)의 각각의 온도가, 처리에 적합한 범위 내의 온도로 냉각된다. 이와 같이 냉각을 행함으로써, 혼합 가스의 부착률을 증가시킬 수 있다.
또한, 진공 용기(24) 내에 설치된 전극(5)에는, 제어기(직류 전원 제어기, 제어부)(27)를 개재해서, 극성 판정 회로 구비 직류 전원(28)이 접속되어 있다. 제어기(27)에 의해, 직류 전원(28)으로부터 전극(5)에 인가되는 전압의 극성을 제어할 수 있다.
상기한 처리용 가스의 공급기, 유량 조절기, 배기 펌프, 또는, 웨이퍼(4)를 지지하는 시료대의 온도의 조절기 등의 구성은, 후술하는 각 변형예의 장치에도 구비되어 있다.
다음으로, 도 3 및 도 4를 사용해서, 본 실시형태에서 실시되는 SiO2막의 에칭 처리 중에 있어서의 웨이퍼(4) 상면의 구성을 설명한다. 도 3 및 도 4는, 도 1에 나타내는 에칭 장치를 사용한 에칭 처리 중의 웨이퍼 상면과 그 위쪽의 처리실 내의 구성을 나타내는 모식도이다. 도 15를 사용해서 설명한 바와 같이, 처리실(30) 내에 증기로서 공급된 HF와 알코올(X)은, 웨이퍼(4)의 SiO2막의 상면 상에서 액상층을 형성하고, 당해 액상층 내부에 있어서 HF와 알코올(X)은 각각 양이온과 음이온으로 전리되어, SiO2에 대한 에천트인 음의 이온 HF2 -이 형성된다.
도 3에서는, 전극(5) 내의 도전성의 부재와 전기적으로 접속된 직류 전압원(6)의 단자의 극성을, 당해 부재 및 전극(5)의 극성이 양으로 되도록 한 경우의 웨이퍼(4) 상면의 상태를 나타내고 있다. 도 3의 우측에는, 전계의 방향을 큰 화살표로 나타내고 있다. 도 3에 있어서, 전극(5) 내의 도전성의 부재에 전압이 인가되어 형성된 양의 전계(전극(5) 측의 것이 높고 웨이퍼(4) 위쪽의 처리실(30) 내부의 것이 낮은 전위 차의 분포)에 의해, 음의 이온 HF2 -에는 아래쪽의 전극(5)을 향한 인력이 작용해서, 웨이퍼(4)의 SiO2막(4a)의 상면에 다가가도록 음이온 HF2 -이 액상층 내에서 아래쪽으로 이동한다.
한편, 양의 이온 XH+에는 전극(5)으로부터 멀어지는 척력(斥力)이 작용해서, 양이온 XH+는 웨이퍼(4) 상의 SiO2막(4a)의 상면으로부터 멀어지는 방향으로 액상층 내부에서 위쪽으로 이동한다. 즉, 웨이퍼(4)에 공급하는 전계를 양의 방향으로 인가한 경우(상대적으로 전극(5) 내의 도전성 부재의 전위가 높은 양의 전계를 형성한 경우), 웨이퍼(4) 상의 SiO2막(4a)과 그 위쪽의 액상층 사이의 계면에서는, 에천트인 음의 이온 HF2 -이 편석된다. 결과적으로, SiO2의 에칭 레이트는, 전계를 인가하지 않는 경우와 비교해 증대한다.
도 4는, 도 3의 예와는 반대로, 전극(5) 내의 도전성의 부재와 전기적으로 접속된 직류 전압원(6)의 단자의 극성을, 당해 부재 및 전극(5)의 극성이 음으로 되도록 한 경우의 웨이퍼(4) 상면의 상태를 나타내고 있다. 도 4의 우측에는, 전계의 방향을 큰 화살표로 나타내고 있다. 도 4에 나타내는 바와 같이, 웨이퍼(4)의 상면에 형성되는 전계가 음의 방향으로 형성된 경우에는, 음이온 HF2 -에는 전극(5)과의 사이에서 척력이 작용하고, XH+에는 전극(5)과의 사이에서 인력이 작용한다. 즉, 전계를 음의 방향으로 인가한 경우는, 웨이퍼(4) 상의 SiO2막(4a)의 상면과 액상층 하면과의 계면에서는, 에칭에는 직접 기여하지 않는 양이온 XH+가 편석되고, 결과적으로 SiO2의 에칭 레이트는, 전계를 인가하지 않는 경우와 비교해 감소할 것으로 상정된다.
<본 실시형태의 효과>
이하에, 도 5 및 도 6을 사용해서, 본 실시형태의 효과에 대해 설명한다.
도 5 및 도 6은, 에칭 처리에 있어서의 시간과 에칭량의 관계를 나타내는 그래프이다. 도 5에 나타내는 바와 같이, 전극(5)에 이러한 전압(바이어스 전압) VDC가 양인 경우(VDC>0), VDC=0의 경우와 비교해서, 에칭 레이트가 증대하는 것을 알 수 있다. 이에 반해, 바이어스 전압이 음인 경우(VDC<0)는, 에칭 레이트가 감소하는 것을 알 수 있다. 여기에서, 에칭 레이트의 크기는, 인가하는 양의 바이어스 전압의 크기에 대응해서 증대해 있다.
한편, 도 6에는, 바이어스 전압의 크기를 시간의 경과에 수반해 변동시킨 경우의 SiO2막의 에칭량의 변화를 나타내고 있다. 예를 들면, 0<t<t1의 시간으로 바이어스 전압을 VDC=-V0(음의 일정값)으로 한 경우는, 전술한 바와 같이 SiO2의 에칭의 진행은 억제된다. 다음으로, t1<t<t2의 시간으로 VDC=+V0(양의 일정값)로 한 경우, SiO2의 에칭은 진행된다. 이와 같이, 바이어스 전압을 시간적으로 변동시킴으로써, 에칭의 진행과 억지를 변화시키는 것이 가능해진다. 이 효과를 이용하면, SiO2에 대한 고정밀도한 에칭 제어가 가능해진다. 따라서, 본 실시형태의 에칭 장치(100)는, 전극(5)에 공급되는 직류 전력의 전압의 크기 또는 극성을, 웨이퍼(4)의 처리 중의 시간의 경과에 따라 변화시키는 제어부를 가지고 있어도 된다.
이와 같이, 본 실시형태에서는, 플라스마를 사용하지 않는 에칭 장치에 있어서, 웨이퍼를 설치하는 시료대 내의 전극에 인가되는 전압을 제어함으로써, 에칭의 진행을 제어할 수 있다. 따라서, 베이퍼 에칭에 있어서, SiO2를 포함하는 막을 높은 정밀도로 에칭할 수 있다. 즉, 반도체 제조 장치의 성능을 향상시킬 수 있다. 또한, 특히 원자층 레벨의 에칭에 있어서, 처리의 수율을 향상시킬 수 있다. 즉, 상기 개선의 여지를 해소할 수 있다.
<변형예 1>
도 7을 사용해서, 본 실시형태의 변형예 1을 설명한다. 도 7은, 본 변형예의 에칭 장치의 구성의 개략을 모식적으로 나타내는 종단면도이다. 도 8은, 도 7에 나타내는 에칭 장치를 구성하는 시료대를 나타내는 평면도이다. 본 변형예의 에칭 장치(600)는, 웨이퍼(4)를 그 상면에 유지하는 시료대가, 그 원통 형상의 반경 방향에 대해 동심 형상으로 배치된 복수의 도전체제의 부재인 전극을 구비하고 있는 점에서, 도 1에 나타내는 에칭 장치(100)와는 다르다. 이하의 설명에 있어서, 도 1∼도 6에서 설명한 실시형태와 같은 부호가 부여된 구성에 대해서는, 필요하지 않은 한 설명을 생략한다.
본 변형예의 에칭 장치(600)는, 에칭 장치(100)와 마찬가지로, 진공 용기(1), 처리실(30), 가스 도입공(32)을 갖는 가스 도입부(2), 적외선 램프 유닛(3), 및, 진공 용기(1)의 바닥면에 배치된 배기구(31)를 구비하고 있다. 본 변형예에서는, 가스 도입공(32)의 아래쪽에서 처리실(30)의 하부에 배치되고 원통 형상 또는 원판 형상을 가진 제1 멀티 전극(10)을 구비하고 있다. 제1 멀티 전극(10)은, 그 반경 방향에 있어서 서로 다른 반경 위치의 개소 또는 영역에 배치된 복수의 도전체제의 부재를 구비하고 있다. 복수의 도전체제의 부재의 각각은, 직류 전압원(6)과 전기적으로 접속되어 있다.
제1 멀티 전극(10)을 구성하는 복수의 도전체제의 부재는, 도 8에 그 평면도가 나타나 있다. 도 8은, 도 7의 제1 멀티 전극(10)의 상면, 또는, 특정의 상하 방향의 높이의 횡단면을 위쪽으로부터 본 구성을 모식적으로 나타낸 도면이고, 특히 복수의 도전체제의 부재의 배치가 나타나 있다. 도 8에 도시되는 바와 같이, 제1 멀티 전극(10)은, 그 원통 또는 원판 형상의 반경 방향의 중심부에 배치된 원판 또는 원통형을 가진 도전체제의 내측 전극(7)과, 이 내측 전극(7)의 외주측에서 내측 전극(7)과 거리를 두고 내측 전극(7)을 둘러싸며, 링 형상의 형상을 가진 도전체제의 외측 전극(8)과, 반경 방향으로 거리를 두고 배치된 이들 2개의 전극끼리의 사이에 배치되고, 이들 전극을 전기적으로 절연하는 유전체 재료로 구성된 링 형상의 절연체(9)를 구비하고 있다.
제1 멀티 전극(10)에 있어서는, 절연체(9)가, 내측 전극(7)과 외측 전극(8) 사이에 끼게 삽입되어 배치되며, 양자에 접속되어 있다. 또한, 본 예의 직류 전압원(6)은, 그 단자의 한쪽이, 내측 전극(7)에 전기적으로 접속되어 있어, 내측 전극(7)에 직류 전압을 인가할 수 있다. 또한, 직류 전압원(6)의 다른 쪽의 단자는, 도시하지 않은 접지 전극과 함께 외측 전극(8)에 전기적으로 접속되어 있으며, 접지 전위로 되어 있다. 이것에 의해, 바이폴라 전원인 직류 전압원(6)의 한쪽의 단자에 접속된 내측 전극(7)의 전위를 양과 음으로 변화시키는 것이 가능하다. 부가해서, 내측 전극(7)의 전위의, 외측 전극(8)에 대한 상대적인 대소를 변화시킬 수 있다.
본 변형예에 있어서, 내측 전극(7), 외측 전극(8) 및 절연체(9)의 형상으로서는, 원형 또는 원통형이 바람직하며, 또한, 이들이 동심 형상으로 배치되어 있는 것이 바람직하다. 단, 내측 전극(7), 외측 전극(8) 및 절연체(9)의 형상 및 이들로 구성되는 제1 멀티 전극(10)의 형상은, 원판, 원통 형상으로 한정되지 않는다.
다음으로, 도 7 및 도 8에서 나타낸 에칭 장치(600)가, 상면에 미리 SiO2를 포함하는 막이 형성된 웨이퍼(4)를 에칭 처리하는 공정에 대해 설명한다. 본 변형예의 에칭 장치(600)에서는, 웨이퍼(4)를 처리할 때의 조건은, 도 1∼도 6에 나타낸 실시형태에 따른 반도체 제조 장치인 에칭 장치(100)에 있어서 사용된 조건과 동일하게 되어 있다.
본 변형예의 에칭 장치(600)의 처리실(30) 내에 HF 및 알코올(X)의 증기를 포함하는 혼합 가스를 공급하고, 처리실(30) 내의 제1 멀티 전극(10) 상면 상에 웨이퍼(4)가 배치되어 유지된 상태에서, 바이폴라 전원인 직류 전압원(6)으로부터 내측 전극(7)에, 전압 VDC=+200V 또는 -200V를 인가하면서, 웨이퍼(4) 상면의 SiO2막의 에칭 처리를 행했다. 그때의 에칭 레이트를 300㎜ 웨이퍼 상의 13점에 있어서 측정한 결과에 대해 설명한다.
또, 본 변형예에서는, 도 8에 나타내는 바와 같이, 제1 멀티 전극(10)의 위쪽으로부터 본 중심으로부터 원형의 내측 전극(7)의 반경을 r1=100㎜, 링 형상을 가진 절연체(9)의 외주 가장자리의 반경을 r2=150㎜, 및 외측 전극(8)의 외주 가장자리까지의 반경을 r3=200㎜로 했다.
내측 전극(7)에 인가되는 전압 VDC=+200V로 한 경우, SiO2막의 에칭 레이트는, 제1 멀티 전극(10) 상면 상에 올려놓아져 유지된 웨이퍼(4)의 중심부가 대략 80nm/min였던데 반해, 웨이퍼(4)의 외주 가장자리(에지) 부분에서는 에칭 레이트는 대략 65nm/min이었다. 한편, VDC=-200V로 한 경우에는, 당해 에칭 레이트는 웨이퍼(4)의 중심부에서 대략 50nm/min, 에지 부분에서는 대략 55nm/min로 되었다. 상기 실시형태와 마찬가지로, 제1 멀티 전극(10)에 공급되어 형성되는 바이어스 전압을 더 증대시킴으로써 웨이퍼(4) 상면의 SiO2막의 에칭 레이트를 보다 증대시키거나, 또는 억제시키는 것이 가능하다.
도 9는, 도 7에 나타내는 변형예에 따른 반도체 제조 장치인 에칭 장치를 사용해서 처리된 웨이퍼 상면의 SiO2막의 에칭 레이트의 웨이퍼의 반경 방향의 위치에 대한 변화를 모식적으로 나타내는 그래프이다. 여기에서, 도 9에 있어서, 웨이퍼(4)의 중심의 위치는 O로 표시되어 있고, 내측 전극(7), 절연체(9) 및 외측 전극(8)의 각각의 외주 가장자리의 반경 방향의 위치는, r2, r2' 및 rG로 표시되어 있다.
내측 전극(7)에 공급되는 바이어스 전압이 VDC>0일 경우, 가로축에 나타난 반경 방향의 위치의 -r2<r<+r2의 범위에 배치된 내측 전극(7) 상의 SiO2 막 상의 혼합 가스의 입자로 구성된 액상층 내에서는, HF2 -의 편석량이 많아진다. 따라서, 에칭 레이트는, VDC≤0의 경우와 비교해, 상대적으로 커진다. 한편, 접지 전위로 되어 있는 반경 방향의 위치 r2'<r<rG, -rG<r<-r2'에 배치되어 있는 외측 전극(8)의 위쪽의 SiO2 막 상면에서는, 직류의 바이어스 전압=0이기 때문에, 에칭 레이트는, 내측 전극(7) 상의 에칭 레이트와 비교해서 작아진다. 그 결과, 도 9에 실선으로 표시되는 그래프와 같이, 웨이퍼(4) 상의 SiO2막의 에칭 레이트의 분포는, 가로축의 좌표(O)를 중심으로 하는 웨이퍼(4)의 중심부에서 크고 주연부(周緣部)에서 작은, 소위 산형의 분포로 된다.
한편, 바이어스 전압이 VDC<0인 경우의 에칭 레이트의 분포는, 도 9에 일점쇄선으로 표시되는 그래프와 같이, 상기한 VDC>0의 경우와는 반대로, 외측 전극(8) 상의 SiO2막 상에서의 에칭 레이트와 비교해서, 중심부의 에칭 레이트가 낮은 곡형(谷型)의 레이트 분포를 나타낸다. 따라서, 본 변형에 따르면, 내측 전극(7)에 인가되는 전압의 값을, 그 극성을 양과 음 사이의 복수의 값으로 가변으로 조절함으로써, 에칭 레이트를 산형의 형상과 곡형의 형상 사이의 자유로운 형상으로 실현할 수 있다. 또한, 웨이퍼(4)의 반경이 내측 전극(7)의 그것보다 큰 경우에는, 특히 웨이퍼(4)의 외주 단(에지)부에 있어서 에칭 레이트의 크기와 중앙부에서의 레이트의 값에 대한 비율을 포함하는 분포의 조절을 효과적으로 행할 수 있다.
<변형예 2>
도 10 및 도 11을 사용해서, 본 실시형태의 변형예 2를 설명한다. 도 10은, 본 변형예의 에칭 장치의 구성의 개략을 모식적으로 나타내는 종단면도이다. 도 11은, 도 10에 나타내는 에칭 장치를 구성하는 시료대를 나타내는 평면도이다. 도 10 및 도 11에 나타내는 바와 같이, 본 변형예의 에칭 장치(800)는, 웨이퍼(4)를 그 상면에 유지하는 시료대가, 그 원통 형상의 반경 방향에 대해 동심 형상으로 배치된 3개 이상의 도전체제의 부재인 전극을 구비하고 있는 점에서, 도 1 및 도 7에 나타내는 에칭 장치와 다르다. 이하의 설명에 있어서, 도 1∼도 6에서 설명한 실시형태와 같은 부호가 부여된 구성에 대해서는, 필요하지 않은 한 설명을 생략한다.
본 변형예의 에칭 장치(800)는, 도 1에 나타내는 에칭 장치(100) 또는 도 7에 나타내는 에칭 장치(600)와 마찬가지로, 진공 용기(1), 가스 도입부(2), 적외선 램프 유닛(3), 및, 진공 용기(1)의 저면에 배치된 배기구(31)를 구비하고 있다. 또한, 본 변형예에서는, 도 7의 제1 멀티 전극(10) 대신에, 제2 멀티 전극(14)을 구비하고 있다. 제2 멀티 전극(14)은, 링 형상의 복수의 절연체(9)에 의해 서로 전기적으로 절연된 원판 또는 원통형의 중심 전극(11)을 구비하고 있다. 또한, 제2 멀티 전극(14)은, 중심 전극(11)의 중심축에 동심 형상으로 중심 전극(11)의 외주측에 2중으로 배치되고, 각각 링 형상을 갖는 제1 중간 전극(12) 및 제2 중간 전극(13)을 구비하고 있다. 또한, 제2 멀티 전극(14)은, 제1 중간 전극(12) 및 제2 중간 전극(13)의 외주측에서 이들을 둘러싸서 링 형상으로 배치되며, 전기적으로 접지된 외측 전극(8)을 구비하고 있다.
중심 전극(11), 제1 중간 전극(12) 및 제2 중간 전극(13)은, 각각이 서로 다른 직류 전압원(15, 16 및 17)에 전기적으로 접속되어 있다. 즉, 중심 전극(11)은 직류 전압원(15)의 단자에 접속되고, 제1 중간 전극(12)은 직류 전압원(16)의 단자에 접속되고, 제2 중간 전극(13)은 직류 전압원(17)의 단자에 접속되어 있다. 중심 전극(11), 제1 중간 전극(12) 및 제2 중간 전극(13)의 각각에는, 직류 전압원(15, 16, 17)으로부터 서로 독립해서 조절된 전압이 인가된다. 여기에서는, 도 10에 나타내는 제2 멀티 전극(14)은 서로 절연된 동심 형상으로 다중으로 배치된 4개의 전극을 구비하고 있다. 단, 전극의 개수는 본 변형예의 것으로 한정되지 않고, 3 이상의 어느 개수의 전극으로 구성되어 있어도, 본 변형예와 같은 작용·효과가 얻어진다. 또한, 이들 전극은 원판, 원통 형상 또는 링 형상의 형상을 갖고 있지만, 전극의 형상은 본 변형예의 것으로 한정되지 않는다.
도 12는, 도 10에 나타내는 변형예에 따른 반도체 제조 장치인 에칭 장치를 사용해서 처리된 웨이퍼 상면의 SiO2막의 에칭 레이트의 웨이퍼의 반경 방향의 위치에 대한 변화를 모식적으로 나타내는 그래프이다. 도 12에 있어서, 가로축의 변수로서 도시된 반경 방향의 위치(position)(r)는, 하기와 같이 표시되어 있다. 즉, 도 12에서는, 중심 전극(11), 제1 중간 전극(12), 제2 중간 전극(13) 및 외측 전극(8)의 외주 가장자리의 반경 방향의 위치(r)을, 각각 r4, r5, r6 및 rG로 하고, 위쪽에서 보았을 때 링 형상을 갖는 제1 중간 전극(12), 제2 중간 전극(13) 및 외측 전극(8)의 각각의 내주 가장자리(절연체(9)의 외주 가장자리)의 반경에 있어서의 위치를, 각각 r4', r5' 및 r6'로 한다.
본 변형예에 있어서, 예를 들면, 중심 전극(11), 제1 중간 전극(12) 및 제2 중간 전극(13)에, 직류 전압원(15, 16 및 17)으로부터 VDC=+V4, VDC=-V5 및 VDC=+V6의 값의 전압이 각각 인가된 경우, 웨이퍼(4) 상의 SiO2막 상면 상의 액상층에 있어서의 에천트 HF2 -의 편석량은, 인가된 바이어스 전압에 의해 형성되는 전계의 크기(전위차)에 따라 증감한다. 따라서, 전압 0인(전위가 0으로 됨) 외측 전극(8)의 경우와 비교해서, 위치(r)가 r4보다 작은 개소에서 크고, 위치(r)가 r4'∼r5인 개소에서 작고, 또한 위치(r)가 r5'∼r6인 개소에서 큰 값을 취한다. 또한, 이들 반경 방향의 위치(r)의 범위끼리의 사이의 개소는 절연체(9)의 위쪽으로서, 당해 개소에서의 상기 전압은 절연체(9)를 구성하는 재료의 유전율과 절연체(9)를 사이에 두는 전극간의 전위차에 실질적으로 비례한 것으로 된다. 따라서, 도 12에 있어서도 편석량이 중심인 좌표(O)를 사이에 둔 양음 각각의 측에서 r이 r4와 r4' 사이, r5와 r5' 사이, 및, r6과 r6' 사이에 있어서 1차 함수적으로 증가 또는 감소한다.
또한, |V4|>|V6|의 경우에는, 제2 중간 전극(13) 상의 개소보다도, 중심 전극(11) 상의 개소에서의 HF2 -의 편석량이 크기 때문에, 웨이퍼(4)의 중심부 쪽이 보다 에칭 레이트는 커진다. 이와 같이, 본 변형에 따르면, 제2 멀티 전극(14)이 반경 방향의 복수의 범위로 분할되고 각각이 절연된 복수의 전극을 가질 경우, 웨이퍼(4)의 면내에서 에칭레이트의 분포를, 이들 전극에 공급하는 전압 및 당해 전압에 의해 형성되는 전위를 조절함으로써, 원하는 것으로 할 수 있다. 단, 상기 복수의 전극의 수를 증대시켜서, 이들 전극이 반경 방향의 개소를 점유하는 범위를 과도하게 세분화하면, 음이온 HF2 -의 농도의 분포를 정밀하게 실현하는 것이 어려워지기 때문에, 전극의 수로서는 많아도 수십 개 정도 이내가 적당하다. 본 변형예를 사용함으로써, 예를 들면, 웨이퍼면에서의 내주부와 외주부의 에칭 레이트 분포에 차이가 발생해 있는 경우에도, 웨이퍼 면내의 균일성을 제어하는 것이 가능해진다.
<변형예 3>
다음으로, 본 발명의 다른 변형예 3에 대해, 도 13을 사용해서 설명한다. 도 13은, 본 변형예에 따른 반도체 제조 장치인 에칭 장치의 구성의 개략을 모식적으로 나타내는 종단면도이다. 본 변형예에 있어서, 도 1∼도 12에 나타낸 실시형태, 변형예와 같은 부호가 부여되어 있는 구성에 대해서는, 특히 필요하지 않은 한 설명을 생략한다.
도 13은, 본 변형예에 따른 반도체 제조 장치인 에칭 장치(1000)의 구성 상의 특징으로서, 도 1에 나타내는 실시예의 에칭 장치(100), 도 7에 나타내는 변형예 1의 에칭 장치(600) 및 도 10에 나타내는 변형예 2의 에칭 장치(800)와 달리, 처리실(30) 내의 전극(5) 또는 제1 멀티 전극(10), 제2 멀티 전극(14) 등의, 웨이퍼(4)가 올려놓아지는 시료대의 상면 상에, 당해 상면에 대향해서 실질적으로 평행해지도록 배치된 다른 전극판을 구비하고 있는, 소위 1쌍의 평행 평판형의 전극을 구비하고 있는 점에 있다. 즉, 본 실시예에서는, 원판 또는 원통 형상을 가지고 각각의 상하 방향의 중심축이 위쪽에서 보았을 때 실질적으로 합치해 있는 위치에서 상하로 소정의 간극을 두고, 하면 및 상면이 평행 또는 그와 같다고 간주할 수 있을 정도로 근사한 위치에 배치된 상부 평판 전극(18)과 하부 평판 전극(19)을 처리실(30) 내에 구비하고 있다.
본 변형예에서는, 이들 전극은 직류 전압원(6)의 다른 극성이 부여되는 다른 단자에 전기적으로 접속되어 전극끼리의 사이에 전위차가 형성되도록 구성되어 있다. 또, 본 변형예에서는 상하의 전극은 이들 사이에 전위차가 형성되는 전위가 형성되는 것이 필요하고, 그것을 위한 전위 또는 극성은 상기 설명한 예로 한정되지 않는다.
처리실(30) 내에는, 하부 평판 전극(19)과, 하부 평판 전극(19) 상의 상부 평판 전극(18)이 설치되어 있다. 상부 평판 전극(18)과 하부 평판 전극(19)은, 평면에서 보았을 때 서로 겹치는 개소에 위치해 있다.
하부 평판 전극(19)의 평탄한 상면 상에는 웨이퍼(4)가 배치되고, 상부 평판 전극(18)에 공급되는 직류 전력에 의해 그 하면 형성되는 전위가 하부 평판 전극(19) 상면의 전위보다도 높은 경우는, 양자의 사이에 형성되는 전계는 양의 하전 입자를 아래쪽의 웨이퍼(4) 상면에 유인하도록 하향으로 되어, 웨이퍼(4) 표면에 형성된 SiO2막의 에칭이 진행된다. 한편, 반대로 상부 평판 전극(18) 하면의 전위가 하부 평판 전극(19) 상면의 것보다 낮은 경우는 전계가 상향으로 되어, 웨이퍼(4)의 SiO2막의 에칭이 억제된다. 이와 같이, 본 변형에 따르면, 웨이퍼가 한쪽의 표면에 유지되는 평행 평판 전극의 세트에 공급하는 전력에 의해 형성되는 전위 혹은 극성, 또는, 이들 평행 평판 전극끼리의 사이의 전위차의 크기를 조절함으로써, 웨이퍼(4) 표면의 SiO2막의 에칭 속도를 원하는 범위 내의 것으로 조절할 수 있다.
처리실(30) 내에 배치되는 평행 평판형의 전극의 쌍은, 도 13에 나타내는 바와 같은 1개만으로 한정되지 않는다. 예를 들면, 진공 용기(1) 내의 1개의 처리실(30) 내에 상하 방향 또는 수평 방향으로 복수개가 배치되어 있어도 된다. 예를 들면, 도 14에 나타내는 에칭 장치(1100) 같이, 진공 용기(1) 내부에 상하 방향으로 각각의 사이에 간극을 두고, 복수의 쌍(도 14에서는 3개)의 상부 평판 전극(18) 및 하부 평판 전극(19)과 이들에 전기적으로 접속된 직류 전압원(6)을 갖는 평행 평판형의 전극의 쌍이 설치되어 있어도 된다.
도 14는, 본 발명의 실시형태의 변형예 3에 따른 반도체 제조 장치인 에칭 장치의 구성을 모식적으로 나타내는 종단면도이다. 도 14에 나타내는 변형예에서는, 처리실(30) 내에 복수 매의 웨이퍼(4)를 격납하고 복수의 하부 평판 전극(19) 각각의 상면 상에 유지한 상태에서, 병행해서 이들 복수 매의 웨이퍼(4) 상면의 SiO2막의 에칭을 행하는, 소위 배치식(batch type)으로 웨이퍼(4)를 에칭할 수 있다. 복수의 웨이퍼(4)에서 상이한 회로 패턴 또는 SiO2막 등의 사양에 따라, 이들 평행 평판형의 전극의 쌍에 접속된 직류 전압원(6)의 각각으로부터 공급되는 전력을 가변으로 조절할 수 있다. 이것에 의해, 웨이퍼(4)의 처리 중에 형성되는 전계 또는 하부 평판 전극(19) 상에 형성되는 바이어스 전위 등의 조건을 다르게 해서, 배치식에 있어서 상이한 웨이퍼(4) 각각에서 상이한 에칭 레이트를 실현할 수 있다. 여기에서는, 적절한 처리 조건에 의해 웨이퍼(4) 각각에 요구되는 최적인 처리 후의 가공의 형상을 얻을 수 있도록 해도 된다.
이상, 본 발명자들에 의해 이루어진 발명을 그 실시형태에 의거해 구체적으로 설명했지만, 본 발명은 상기 실시형태로 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 각종 변경 가능하다.
본 발명은, 반도체 제조 장치 및 반도체 장치의 제조 방법에 폭넓게 이용할 수 있다.
1 : 진공 용기
2 : 가스 도입부
3 : 적외선 램프
4 : 웨이퍼
5 : 전극
6 : 직류 전압원

Claims (9)

  1. 처리 용기와,
    상기 처리 용기 내부의 처리실에, 불화수소 및 알코올의 각각의 증기를 포함하는 처리용 가스를 도입하는 도입구와,
    상기 처리실에 배치되고, 처리 대상 웨이퍼가 그 상면에 올려놓아지는 시료대와,
    상기 시료대의 내부에 배치되고, 상기 웨이퍼의 상기 상면에 형성된 제1 막을 플라스마를 사용하지 않고 에칭 처리할 때, 상기 처리용 가스에 의해 상기 웨이퍼의 상기 상면 상에 형성되는 제1 층에 전계를 형성하는 직류 전력이 인가되는 전극과,
    상기 직류 전력을 공급하는 전원이 출력하는 전압의 값 또는 극성을 전환하는 제1 제어부를 구비한, 반도체 제조 장치.
  2. 제1항에 있어서,
    상기 제1 막은, 산화실리콘을 함유하고,
    상기 처리용 가스를 구성하는 상기 불화수소 및 상기 알코올의 각각의 증기에 의해 형성된, 상기 제1 막의 상면 상의 액상(液相)의 상기 제1 층에는, 상기 전극에 공급되는 직류 전력에 의해, 상기 전계가 형성되는, 반도체 제조 장치.
  3. 삭제
  4. 제1항에 있어서,
    상기 전극은, 평면에서 보았을 때 상기 시료대의 중심측의 영역에 배치된 내측 전극과, 상기 내측 전극의 외주측에서 상기 내측 전극을 둘러싸는 외측 전극을 포함하는 복수의 전극을 구비하고,
    상기 복수의 전극 중의 1개가 접지 전극과 접속되어 접지 전위로 되는, 반도체 제조 장치.
  5. 제1항에 있어서,
    상기 전극에 공급되는 상기 직류 전력의 전압의 크기 또는 극성을, 상기 웨이퍼의 처리 중의 시간의 경과에 따라 변화시키는 제2 제어부를 구비한, 반도체 제조 장치.
  6. 처리 용기 내부의 처리실에 배치된 시료대의 상면 상에 처리 대상 웨이퍼를 배치하고, 상기 처리실 내에 불화수소 및 알코올의 각각의 증기를 포함하는 처리용 가스를 공급해서 상기 웨이퍼의 상면에 미리 형성된 제1 막을 플라스마를 사용하지 않고 에칭 처리하는 반도체 장치의 제조 방법으로서,
    상기 에칭 처리 중에, 상기 시료대 내부에 배치된 전극에 직류 전력을 인가해서, 상기 처리용 가스에 의해 상기 웨이퍼의 상면 상에 형성된 제1 층에 전계를 형성하는 것으로서, 상기 전극에 인가되는 상기 직류 전력의 전압의 값 또는 극성을 전환하는, 반도체 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 웨이퍼의 상기 상면 상에는, 산화실리콘을 포함하는 상기 제1 막이 형성되고,
    상기 에칭 처리 중에, 상기 전극에 상기 직류 전력을 인가해서, 상기 처리용 가스에 의해 상기 제1 막의 표면 상에 형성된 액상의 상기 제1 층에 전계를 형성하는, 반도체 장치의 제조 방법.
  8. 제6항에 있어서,
    상기 전극은, 평면에서 보았을 때 상기 시료대의 중심측의 영역에 배치된 내측 전극과, 상기 내측 전극의 외주측에서 상기 내측 전극을 둘러싸는 외측 전극을 포함하는 복수의 전극을 구비하고,
    상기 복수의 전극 중의 1개가 접지 전극과 접속되어 접지 전위로 되는, 반도체 장치의 제조 방법.
  9. 제6항에 있어서,
    상기 전극에 공급되는 상기 직류 전력의 전압의 크기 또는 극성을, 상기 웨이퍼의 처리 중의 시간의 경과에 따라 변화시키는, 반도체 장치의 제조 방법.
KR1020217019828A 2020-09-29 2020-09-29 반도체 제조 장치 및 반도체 장치의 제조 방법 KR102578780B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/036949 WO2022070264A1 (ja) 2020-09-29 2020-09-29 半導体製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20220044892A KR20220044892A (ko) 2022-04-12
KR102578780B1 true KR102578780B1 (ko) 2023-09-15

Family

ID=80951545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217019828A KR102578780B1 (ko) 2020-09-29 2020-09-29 반도체 제조 장치 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US20220310418A1 (ko)
JP (1) JP7303315B2 (ko)
KR (1) KR102578780B1 (ko)
CN (1) CN114616659A (ko)
TW (1) TWI825460B (ko)
WO (1) WO2022070264A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002521814A (ja) * 1998-07-23 2002-07-16 サーフィス テクノロジー システムズ ピーエルシー 異方性エッチングのための方法と装置
JP2006270017A (ja) * 2004-06-21 2006-10-05 Tokyo Electron Ltd プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体
WO2015129719A1 (ja) * 2014-02-28 2015-09-03 株式会社 アルバック プラズマエッチング方法、プラズマエッチング装置、プラズマ処理方法、およびプラズマ処理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005161493A (ja) 2003-12-04 2005-06-23 Toyota Central Res & Dev Lab Inc マイクロ構造体の製造方法とその製造装置
US7740737B2 (en) * 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
US7749917B1 (en) * 2008-12-31 2010-07-06 Applied Materials, Inc. Dry cleaning of silicon surface for solar cell applications
JP2016031955A (ja) * 2014-07-28 2016-03-07 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002521814A (ja) * 1998-07-23 2002-07-16 サーフィス テクノロジー システムズ ピーエルシー 異方性エッチングのための方法と装置
JP2006270017A (ja) * 2004-06-21 2006-10-05 Tokyo Electron Ltd プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体
WO2015129719A1 (ja) * 2014-02-28 2015-09-03 株式会社 アルバック プラズマエッチング方法、プラズマエッチング装置、プラズマ処理方法、およびプラズマ処理装置

Also Published As

Publication number Publication date
US20220310418A1 (en) 2022-09-29
WO2022070264A1 (ja) 2022-04-07
KR20220044892A (ko) 2022-04-12
CN114616659A (zh) 2022-06-10
TW202213664A (zh) 2022-04-01
JPWO2022070264A1 (ko) 2022-04-07
TWI825460B (zh) 2023-12-11
JP7303315B2 (ja) 2023-07-04

Similar Documents

Publication Publication Date Title
KR970000695B1 (ko) 기판 및 박막의 표면을 고정밀 형상 가공하기 위해 플라즈마 에치 영역을 제한하기 위한 방법 및 장치
CN102568992B (zh) 等离子体处理装置
US10068778B2 (en) Plasma processing method and plasma processing apparatus
US9087798B2 (en) Etching method
US8898889B2 (en) Chuck assembly for plasma processing
US7837825B2 (en) Confined plasma with adjustable electrode area ratio
US10290476B2 (en) Plasma processing method and plasma processing apparatus
US7138067B2 (en) Methods and apparatus for tuning a set of plasma processing steps
CN107039229A (zh) 蚀刻方法
JP2017098478A (ja) エッチング方法
KR20180051663A (ko) 원자 레벨 레졸루션 및 플라즈마 프로세싱 제어를 위한 방법들
US20150262794A1 (en) Plasma processing method
KR102094833B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US4222838A (en) Method for controlling plasma etching rates
JP2008147659A (ja) 弾道電子ビーム促進プラズマ処理システムにおける均一性制御方法及びシステム
US9312105B2 (en) Method for etching insulation film
CN102683148A (zh) 等离子体处理装置
JPH0359573B2 (ko)
US9147556B2 (en) Plasma processing method and plasma processing apparatus
JPS6136589B2 (ko)
US7578945B2 (en) Method and apparatus for tuning a set of plasma processing steps
KR102578780B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR20200051505A (ko) 배치대 및 기판 처리 장치
KR20200074033A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP2008060191A (ja) 基板処理装置および基板処理方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant