TWI825460B - 半導體製造裝置及半導體裝置之製造方法 - Google Patents
半導體製造裝置及半導體裝置之製造方法 Download PDFInfo
- Publication number
- TWI825460B TWI825460B TW110128484A TW110128484A TWI825460B TW I825460 B TWI825460 B TW I825460B TW 110128484 A TW110128484 A TW 110128484A TW 110128484 A TW110128484 A TW 110128484A TW I825460 B TWI825460 B TW I825460B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- wafer
- etching
- film
- processing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 179
- 239000007789 gas Substances 0.000 claims abstract description 65
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims abstract description 56
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 35
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims abstract description 31
- 230000008569 process Effects 0.000 claims abstract description 28
- 230000005684 electric field Effects 0.000 claims abstract description 21
- 239000007791 liquid phase Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 abstract description 65
- 235000012431 wafers Nutrition 0.000 description 105
- 230000004048 modification Effects 0.000 description 41
- 238000012986 modification Methods 0.000 description 41
- 150000002500 ions Chemical class 0.000 description 17
- 239000012808 vapor phase Substances 0.000 description 12
- 239000012212 insulator Substances 0.000 description 11
- 239000012071 phase Substances 0.000 description 11
- 238000009826 distribution Methods 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 239000003507 refrigerant Substances 0.000 description 6
- 239000007795 chemical reaction product Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 238000005204 segregation Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 239000002826 coolant Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32458—Vessel
- H01J37/32522—Temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
- H01J37/32568—Relative arrangement or disposition of electrodes; moving means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32715—Workpiece holder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32715—Workpiece holder
- H01J37/32724—Temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Analytical Chemistry (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Drying Of Semiconductors (AREA)
Abstract
提供在包含SiO2而構成的膜之蝕刻中，提升處理的良率的蝕刻裝置或蝕刻方法。作為其手段，使用具備有下述構件的半導體製造裝置：導入口，其係對處理容器內部之處理室，導入包含氟化氫及乙醇之各者之蒸氣的處理用之氣體；試料台，其係被配置上述處理室，其上面被載置處理對象之晶圓；及電極，其係被配置在上述試料台之內部，於對被形成在上述晶圓之上述上面的第1膜進行蝕刻處理之時，對藉由上述處理用之氣體被形成在上述晶圓之上述上面上的第1層施加形成電場的直流電力。
Description
本發明係關於半導體製造裝置及半導體裝置之製造方法，尤其，關於不使用電漿的氣相蝕刻裝置及使用此的製造方法。
在具有對被設置在半導體晶圓之試料上的膜(例如，氧化矽(SiO
2)膜)進行處理而形成電路用之構造的工程的半導體裝置之製造中，隨著半導體裝置之微細化，更高精度的加工技術之需求變高。近年來，作為加工SiO
2膜的處理裝置，正在開發不使用電漿，對SiO
2膜之表面供給特定的物質之蒸氣做為處理用之氣體，使該物質之原子或分子和SiO
2膜與予以反應的所謂氣相蝕刻裝置。
例如，在朝向SiO
2膜之氣相蝕刻中，如在非專利文獻1所載般，提案有使用氫氟酸(HF)和乙醇之混合氣體的蝕刻。再者，提案有即使在專利文獻1(日本特開2015-161493號公報)中，亦使用HF和乙醇的混合氣體的氣相蝕刻裝置。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開2005-161493號公報
[非專利文獻]
[非專利文獻1]Chun Su Lee et al., “Modeling and Characterization of Gas-Phase Ethihng of Thermal Oxide and TEOS Oxide Using Anthdrous HF and CH
3OH”, J. Electrochem. Soc., vol. 143, No.3 pp.1099-1103 (1996)
可知在使用HF和乙醇之混合氣體的氣相的蝕刻中，為了使蝕刻之速度(速率)成為期望的範圍內，在蝕刻中將晶圓之溫度維持在適當的範圍為有效。再者，作為影響蝕刻之速率的其他參數，可舉出處理室內之壓力。但是，處理室內之溫度及壓力等的參數，一般難以高速度變更。因此，以往，在供給混合氣體作為蒸氣，以SiO
2為對象而進行蝕刻的氣相蝕刻中，適用蝕刻量隨著時間的經過而單調地增大的所謂連續蝕刻。
另一方面，在近年來的半導體裝置之加工中，要求高精度的蝕刻，例如以原子層等級蝕刻SiO
2的所謂的ALE(Atomic Layer Etching)之需求變高。對於以如此的SiO
2為對象的ALE之課題，在專利文獻1所載的技術中，無法以高精度將每單位時間的蝕刻量(蝕刻率)調節至期望之範圍內的值，會產生處理的良率受損的問題。
本發明之目的係可以以高精度蝕刻包含SiO2之膜，尤其在原子層等級的蝕刻中，提供提升處理之良率的半導體製造裝置及半導體裝置之製造方法。
其他之目的和新穎之特徵從本說明書之記載及附件圖面明顯可知。
在本案所揭示的實施型態中，若簡單說明代表性的概要，則如下述般。
代表性的實施型態所致的半導體製造裝置具有：處理容器；和導入口，其係對上述處理容器內部之處理室，導入包含氟化氫及乙醇之各者之蒸氣的處理用之氣體；試料台，其係被配置上述處理室，其上面被載置處理對象之晶圓；及電極，其係被配置在上述試料台之內部，於對被形成在上述晶圓之上述上面的第1膜進行蝕刻處理之時，對藉由上述處理用之氣體被形成在上述晶圓之上述上面上的第1層施加形成電場的直流電力。
若藉由代表性的實施型態時，可以提升半導體製造裝置之性能。尤其，能夠進行SiO2之高精度的蝕刻。
以下，根據圖面詳細說明本發明之實施型態。另外，在用以說明實施型態之全圖中，原則上對具有相同機能的構件標示相同符號，省略其重複說明。再者，在實施型態中，除了特別需要之時外，原則上不重複相同或相似之部分的說明。
(實施型態)
在以下中，作為製造半導體裝置之工程，針對對事先被形成在半導體晶圓(以下，稱為晶圓)之上面上的作為處理對象之膜的SiO
2膜，進行蝕刻處理的蝕刻裝置及蝕刻方法予以說明。該蝕刻裝置及蝕刻方法係實施供給包含氟化氫(HF、氫氟酸)及乙醇X(CxHyOH)之蒸氣作為構成處理用之混合氣體的物質而進行蝕刻處理的所謂氣相蝕刻。本實施型態係提供能夠以高精度調節SiO
2之蝕刻的速度(速率)高的半導體製造裝置或半導體裝置之製造方法。
＜改善空間之詳細＞
作為加工SiO
2膜的處理，正在開發不使用電漿，對SiO
2膜之表面供給特定的物質之蒸氣作為處理用之氣體，使該物質之原子或分子和SiO
2膜與予以反應的所謂氣相蝕刻法。
例如，在SiO
2用的氣相蝕刻中，可考慮進行使用HF和乙醇之混合氣體的蝕刻。在HF和乙醇之氣相蝕刻中，在氣相中被混合的HF和乙醇X在晶圓表面液化。在晶圓表面的液相中，如以下之式1所示般，HF和乙醇X分別被離子化成負離子HF
2 -和正離子XH
+。
另一方面，在該液相和作為蝕刻對象的SiO
2膜之界面中，作為負離子的HF
2 -切斷SiO
2之矽原子(Si)和氧原子(O)之鍵結，生成四氟化矽(SiF
4)和水(H
2O)。另外，雖然在該化學反應中，需要質子(H
+)，質子係從該液相中之XH
+被供給。其結果，在該界面中，進行以下之式2所示的反應。
總結本反應時，得到下述的式3之反應式。
假設，以真空泵等，持續排氣作為反應生成物的SiF
4及H
2O等時，從式3之左邊朝右邊之反應往一方向前進，其結果，進行SiO
2之蝕刻。為了在真空容器中實施本反應，需要在SiF
4或H
2O等之飽和蒸氣壓力以下實施蝕刻。但是，為了有效率地進行式1之反應，處理室內之壓力，以HF或乙醇X之飽和蒸氣附近的壓力為佳。例如，在數十~數百Pa之壓力下，實施蝕刻之情況，能夠進行有效率的蝕刻。
可知在使用HF和乙醇X之混合氣體的氣相的蝕刻中，為了使蝕刻之速度(速率)成為期望的範圍內，在蝕刻中將晶圓之溫度維持在適當的範圍為有效。例如，在使晶圓載置於被配置在處理室內之試料台上的狀態，藉由將試料台之溫度適當地設為低的值，HF或乙醇X等的蒸氣之粒子朝晶圓附著的比例(附著係數)上升。依此，被供給至晶圓表面上方之室內的物質之蒸氣之中，附著於晶圓表面之一部分互相連結而形成液滴，並且，在晶圓之表面上形成由上述成分構成的液(液相)的層。
將如此之狀態表示於圖15。圖15為表示使用比較例之蝕刻裝置的蝕刻處理中之晶圓上面和其上方之處理室內之構成的示意圖。在圖15中，以白色三角形表示氣相狀態之氟化氫(HF)，以白色四角形表示氣相狀態的乙醇X，以畫有陰影線的三角形表示液相狀態之負的離子HF
2 -，以畫有陰影線的四角形表示液相狀態之正的離子XH
+。
如圖15所示般，在區域1A中，在晶圓表面事先形成氧化矽(SiO
2)的膜。再者，在該SiO
2膜4a上之室內，被供給氟化氫(HF)及乙醇X的蒸氣，在SiO
2膜4a之上面上的區域1B存在由該些物質(氟化氫及乙醇)以液相構成層的液相層，和在該液相層上之室內的區域1C，存在該些物質(氟化氫及乙醇)成為氣相狀態之蒸氣的氣相層。在該狀態下，在與SiO
2膜4a相接的液相層，作為蝕刻劑之負的離子HF
2 -之總數大於氣相層，其結果，SiO
2膜之被蝕刻的速度(速率)增大。
在如此的狀態下，作為對蝕刻之速率造成影響的其他參數，可舉出處理室內之壓力。由於增大被供給HF之蒸氣的處理室內之壓力，能夠提升HF
2 -之生成率。但是，溫度及壓力等的參數係在處理之條件變化之情況，要以短時間對應於此而使值變化，即是以高速度應答有困難。因此，在供給混合氣體作為蒸氣，以SiO
2為對象而進行蝕刻的氣相蝕刻中，可考慮適用蝕刻量隨著時間的經過而單調地增大的所謂連續蝕刻。
另一方面，在以原子層等級蝕刻SiO
2的所謂ALE(Atomic Layer Etching)中，使用專利文獻1所載的HF和乙醇之混合氣體而進行蝕刻時，無法將每單位時間的蝕刻量(蝕刻率)高精度地調節至期望的範圍內之值，有損處理的良率。
如此一來，在不使用電漿的氣相蝕刻中，無法以高精度蝕刻包含SiO
2而構成的膜，尤其在原子層等級之蝕刻中，存在難以提升處理之良率的改善空間。
＜本實施型態之蝕刻裝置之構造＞
以下，針對本實施型態，使用圖1~圖6予以說明。圖1為示意性表示本實施型態所涉及之作為半導體製造裝置的蝕刻裝置之構成之概略的縱剖面圖。尤其，在圖1中，表示對晶圓施加直流電場而對SiO
2進行蝕刻處理的蝕刻裝置。
如圖1所示般，本實施型態之蝕刻裝置100具備真空容器(處理容器)1內部被減壓的作為空間的處理室30，和被配置在處理室30內而於上面之上方被載置晶圓4的作為試料台(平台)的電極5。在電極5上設置晶圓4之時，電極5和晶圓4物理性接觸。至少一部分具有圓筒形狀的真空容器1具備在其上部氣密密封內部的作為蓋構件的圓形頂板1a，和在其下方於處理室之上方之部位，具備氣體導入部2。具備包含在上下方向貫通頂板1a和氣體導入部2之作為氣體的路徑的氣體導入孔32的氣體導入部2。在此稱為真空容器1之至少一部分係真空容器1之中，在俯視下包圍較電極5更上方之處理室30的部分。
在處理室30內部，被導入包含HF和乙醇X之混合氣體作為處理用氣體。在本案中稱為乙醇X一般係指以羥基置換異丙醇、乙醇、甲醇等為代表的碳化氫之氫原子後的以化學式CxHyOH表示的物質。
並且，在真空容器1之下部，連通處理室30之內外配置有用以將處理室30內之氣體或反應生成物等之粒子排出至處理室30外部的作為貫通孔的排氣口31。在排氣口31之下方，具備藉由配管與排氣口31之出口連通的渦輪分子泵或旋轉式泵等之真空排氣泵。藉由真空排氣泵之動作，處理室30內部被排氣且減壓。
在至少一部分具有圓筒形狀之處理室30之下部，從上方觀看被配置在中央部的電極5具有圓筒形狀。電極5係在其內部具備圓板或圓筒形之金屬等的導電體製之構件。在具有該導電性的構件被電性連接直流電壓源6。直流電壓源6係以內置有能夠切換在所具備的端子中之直流電壓的極性的功能或極性之切換器的所謂雙極性電源為佳，但是不限於此。
再者，在此，於真空容器1之內部，具備在處理室30之上方且氣體導入部2之外周側包圍氣體導入部2而被配置成環狀的至少一個紅外線燈(IR燈)單元3。紅外線燈單元3從真空容器1之上方觀看，具備包圍氣體導入孔32及電極5之中心部而被配置的環狀空間。再者，紅外線燈單元3具備在該空間內部以同心狀或螺旋狀多圈地配置具有氣體導入孔32或圓筒形狀的電極5之上下方向之軸的周圍的一個紅外線燈3a。再者，紅外線燈單元3具備被配置在紅外線燈3a和處理室30之間而構成處理室30之頂棚面，從紅外線燈3a被放射的紅外線穿透的由石英等的構件構成的環狀窗構件3b。再者，紅外線燈單元3具備在窗構件3b之內周緣部之上方包圍氣體導入部2的圓筒形之隔板，和雖然無圖示但是在環狀之上述空間的內部備配置在紅外線燈3a之上方，將從下方之紅外線燈3a被放射的紅外光朝向下方之處理室30內部反射的反射板。
紅外線燈3a與無圖示之直流電源電性連接而供給電力，依此從紅外線燈3a放射的紅外線被照射至晶圓4，因此，晶圓4上之殘渣及反應生成物藉由輻射所致的加熱被除去。即是，紅外線燈3a係在藉由蝕刻裝置100對晶圓4進行蝕刻之後，被用於除去晶圓4上之殘渣及反應生成物。
另外，由作為被蝕刻材的SiO
2構成的膜係與晶圓4之上面相接而被形成。再者，在本實施型態之SiO
2之蝕刻中，為了除去反應生成物之目的，藉由紅外線燈3a進行對晶圓4的照射，但是在此的蝕刻方法中，紅外線燈非必要的構成。
本實施型態之蝕刻裝置100係對SiO
2膜之表面供給特定物質之蒸氣作為處理用之氣體，而使該物質之原子或分子和SiO
2膜反應的氣相蝕刻裝置，於蝕刻之時，不使用電漿。即是，蝕刻裝置100不進行電漿蝕刻。換言之，蝕刻裝置100不具備電漿產生裝置(電漿產生部)。
接著，針對在圖1所示的蝕刻裝置100對事先在上面形成有包含SiO
2之膜的晶圓4進行蝕刻處理之工程予以說明。在本實施型態中，於處理室30內，被供給包含氟化氫(HF)及甲醇(CH
3OH)之蒸氣的混合氣體作為處理用的氣體。HF及CH
3OH之流量分別被調節成500mL/min及250mL/min。並且，藉由被導入至處理室30內之來自氣體導入部2的處理用氣體的導入量或速度，和藉由真空排氣泵之動作而被調節的來自處理室30的排氣量或速度之平衡，處理室30內之壓力被調節至10Pa~1000Pa的值。
電極5係在內部具備與無圖示之冷媒之溫度調節用的冷卻器連接的冷媒流路。在晶圓4之處理前及處理中，藉由從冷卻器供給冷媒流路內部而循環的冷媒之作用，電極5和被保持於其上面上方的晶圓4之溫度被調節至-50~-10℃的值。另外，晶圓4之最佳處理溫度依存於處理室30內之壓力值。如上述般在電極5內部配置與作為雙極型電極的直流電壓源6連接的導電性構件，在晶圓4之處理中，該導電性之構件被施加電壓V
DC=±200V之電壓。
在矽(Si)製之晶圓4之上面，以包含500nm之特定誤差的範圍之值的厚度，形成包含SiO
2而構成的膜，作為處理對象之膜(被蝕刻材)。該膜為熱氧化膜。本發明者研究出使用如此之晶圓4，檢測出對處理室30內部供給包含HF和CH
3OH之蒸氣的混合氣體而對SiO
2膜進行蝕刻處理之時的蝕刻速度(速率)。本發明者係在晶圓4之蝕刻率之該檢測中，算出SiO
2膜之蝕刻率，作為在晶圓4之中心和其附近之5處檢測出之值的平均值。
被檢測到的SiO
2之蝕刻率係在成為V
DC=0V之情況，成為60nm/min。另一方面，設為V
DC=+200V之情況的SiO
2之蝕刻率，提升至80nm/min程度，設為V
DC=-200V的情況，SiO
2之蝕刻率減少至50nm/min程度。再者，若可以使偏壓電壓更提升時，預測蝕刻率之提升和抑制之效果變大。
使用圖2，說明包含本實施型態之蝕刻裝置100之供給及排氣處理用氣體之構成的全體構成。圖2為以各表示功能的區塊彼此被連接的圖，來示意性地表示圖1所示之蝕刻裝置之全體的構成的區塊圖。另外，在圖2中，圖1等所示之構成的一部分省略圖示。
如圖2所示般，本實施型態之蝕刻裝置具備供給蒸氣作為處理用之氣體的氟化氫的氟化氫(HF)之供給器20和其流量調節器21。HF之供給器20具有在內部貯留HF之液槽等的貯留部及一般使用的氣缸所致的高壓狀態下供給HF的構成。流量調節器21廣泛使用氣體用之質量流量控制器。
再者，本實施型態之蝕刻裝置具有乙醇X之供給器22和流量調節器23。作為乙醇X之供給器22，使用乙醇X之貯留部，以及在強制氣化方式所致的供給或液狀態下進行供給者。再者，流量調節器23使用具備與例如流量調節器21相同之構成者。
處理用氣體係利用HF及乙醇X之各者流通的路徑而來自供給器20、22之氣體，在流量調節器21、23調節流量之後，該些路徑合流而成為一個流路被連接於真空容器1而在內部之處理室30內而作為蒸氣被供給。但是，供給上述處理用氣體的構成係使用圖2而不限定於上述構成。
本實施型態之蝕刻裝置具有真空容器24和被連結於排氣口31且連通的真空排氣泵25。真空容器24相當於圖1所示的真空容器1。供給器20係經由流量調節器21而被連接於真空容器24，供給器22係經由流量調節器23被連接於真空容器24，真空容器24係被連接於真空排氣泵25。
真空容器24係對被配置在電極5之內部的冷媒流路供給被設定成特定範圍內之溫度的冷媒並使循環的冷卻器26。在此，晶圓4被乘載在電極5上面上且被保持的狀態，或是，在晶圓4之處理中，對冷媒流路供給來自冷卻器26的冷媒。依此，電極5及被保持在其上方的晶圓4之各者的溫度被冷卻至適合於處理的範圍內之溫度。藉由如此地進行冷卻，可以增加混合氣體的附著率。
再者，在被設置在真空容器24內的電極5，經由控制器(直流電源控制器、控制部)27，連接附極性判定電路的直流電源28。藉由控制器27，可以控制從直流電源28被施加至電極5之電壓的極性。
後述各變形例之裝置，也具備上述處理用氣體之供給器、流量調節器、排氣泵或支持晶圓4的試料台之溫度之調節器等的構成。
接著，使用圖3及圖4，說明在本實施型態中被實施的SiO
2膜之蝕刻處理中的晶圓4上面之構成。圖3及圖4為表示使用圖1所示之蝕刻裝置的蝕刻處理中之晶圓上面和其上方之處理室內之構成的示意圖。使用圖15而予以說明般，作為蒸氣被供給至處理室30內的HF和乙醇X，係在晶圓4之SiO
2膜之上面上形成液相層，在該液相層內部，HF和乙醇X分別被電離成正離子和負離子，形成蝕刻劑相對於SiO
2膜為負的離子HF
2 -。
在圖3中，表示將與電極5內之導電性之構件電性連接的直流電壓源6之端子的極性，設定成該構件及電極5之極性成為正之情況的晶圓4上面之狀態。在圖3之右側，以大的箭號表示電場的方向。在圖3中，藉由電壓被施加至電極5內之導電性之構件而形成之正的電場(電極5側比較高且晶圓4上方之處理室30內部比較低的電位差分布)，在負的離子HF
2 -作用朝向下方之電極5的引力，以接近於晶圓4之SiO
2膜4a之上面之方式，負離子HF
2 -作在液相層內朝下方移動。
另一方面，在正的離子XH
+，作用於從電極5遠離的排斥力，正離子XH
+係在從晶圓4上之SiO
2膜4a之上面遠離之方向，在液相層內部朝上方移動。即是，對正的方向施加供給至晶圓4之電場之情況(相對性地，形成電極5內之導電性構件之電位高之正的電場之情況)，在晶圓4上之SiO
2膜4a和其上方之液相層之間的界面，作為蝕刻劑之負的離子HF
2 -偏析。其結果，SiO
2之蝕刻率與不施加電場之情況相比提升。
圖4與圖3之例相反，表示將與電極5內之導電性之構件電性連接的直流電壓源6之端子的極性，設定成該構件及電極5之極性成為負之情況的晶圓4上面之狀態。在圖4之右側，以大的箭號表示電場的方向。如圖4所示般，在被形成在晶圓4之上面的電場被形成負的方向之情況，在負離子HF
2 -與電極5之間作用排斥力，在XH
+與電極5之間作用吸引力。即是，對負的方向施加電場之情況，在晶圓4上之SiO
2膜4a之上面和液相層下面之界面，不直接有助於蝕刻的正離子XH
+偏析，其結果，預計SiO
2之蝕刻率比不施加電場之情況較減少。
＜本實施型態之效果＞
以下，針對本實施型態，使用圖5及圖6予以說明。
圖5及圖6為表示在蝕刻處理中之時間和蝕刻量之關係的曲線圖。如圖5所示般，比起施加於電極5之電壓(偏壓電壓)V
DC為正的情況(V
DC＞0)、V
DC=0的情況，可知蝕刻率提升。對此，可知在偏壓電壓為負的情況(V
DC＜0)，蝕刻率減少。在此，蝕刻率之大小係對應於施加的正的偏壓電壓之大小而提升。
另一方面，在圖6中，表示使偏壓電壓之大小隨著時間經過而變動之情況的SiO
2膜之蝕刻量之變化。例如，在0＜t＜t1之時間，將偏壓電壓設為V
DC=-V0(負的一定值)之情況，如上述般，SiO
2之蝕刻的進行被抑制。接著，以t1＜t＜t2之時間設為V
DC=+V0之情況(正的一定值)之情況，進行SiO
2之蝕刻。如此一來，藉由使偏壓電壓時間性地變動，能夠使蝕刻之進行和抑止變化。當利用該效果時，能夠對SiO
2進行高精度的蝕刻控制。因此，即使本實施型態之蝕刻裝置100具有因應晶圓4之處理中之時間的經過，使被供給至電極5之直流電力的電壓之大小或極性的控制部亦可。
如此一來，在本實施型態中，在不使用電漿的蝕刻裝置中，藉由控制被施加於設置晶圓之試料台內之電極的電壓，控制蝕刻的進行。依此，在氣相蝕刻中，可以高精度蝕刻包含SiO
2之膜。即是，可以提升半導體製造裝置之性能。再者，尤其在原子層等級之蝕刻，可以提升處理的良率。即是，可以消除上述改善的空間。
＜變形例1＞
首先，使用圖7，說明本實施型態之變形例1。圖7係示意性表示本變形例之蝕刻裝置之概略的縱剖面圖。圖8為表示構成圖7所示之蝕刻裝置之試料台的俯視圖。本變形例之蝕刻裝置600係在其上面保持晶圓4之試料台，針對其圓筒形狀之半徑方向具有被配置成同心狀的複數的作為導電體製構件的電極之點，與圖1所示的蝕刻裝置100不同。在以下的說明中，針對標示與在圖1~圖6中說明的實施型態相同的符號之構成，除非有必要，否則省略說明。
本變形例之蝕刻裝置600與蝕刻裝置100相同，具備：真空容器1、處理室30、具有氣體導入孔32的氣體導入部2、紅外線燈單元3及備配置在真空容器1之底面的排氣口31。在本變形例中，在氣體導入孔32之下方，具備被配置在處理室30之下部，具有圓筒形或圓板形狀的第1多電極10。第1多電極10具備被配置在其半徑方向上為不同的半徑位置之部位或區域的複數導電體製之構件。複數導電體製之構件之各者與直流電壓源6電性連接。
構成第1多電極10之複數導電體製之構件在圖8表示其俯視圖。圖8係示意性地表示圖7之第1多電極10之上面，或從上方觀看特定之上下方向之高度的橫剖面之構成的圖，尤其複數導電體製之構件的配置。如圖8所示般，第1多電極10具備：具有圓板或圓筒形之導電體製之內側電極7，其係被配置在其圓筒或圓板形狀之半徑方向之中心部；具有環狀之形狀的導電體製之外側電極8，其係在該內側電極7之外周側與內側電極7隔著距離而包圍內側電極7；環形狀的絕緣體9，其係被配置在於半徑方向隔著距離而被配置的兩個電極彼此之間，從電性絕緣該些電極的介電質材料構成。
在第1多電極10中，絕緣體9被夾在內側電極7和外側電極8之間且被嵌入配置，連接於兩者。並且，本例之直流電壓源6係其端子之一方被電性連接於內側電極7，可以對內側電極7施加直流電壓。再者，直流電壓源6之另一方的端子與無圖示接地電極以及外側電極8電性連接，成為接地電位。依此，能夠使被連接於作為雙極式的直流電壓源6之一方的端子之內側電極7之電位變化成正和負。除此之外，可以使內側電極7之電位的相對於外側電極8的相對性大小變化。
在本變形例中，作為內側電極7、外側電極8及絕緣體9之形狀，以圓形或圓筒形為佳，再者，以該些被配置成同心狀為佳。但是，內側電極7、外側電極8及絕緣體9之形狀及該些構成的第1多電極10之形狀不限定於圓板、圓筒形狀。
接著，針對在圖7及圖8所示的蝕刻裝置600對事先在上面形成有包含SiO
2之膜的晶圓4進行蝕刻處理之工程予以說明。在本變形例之蝕刻裝置600中，處理晶圓4之時的條件被設為與在圖1~圖6所示的實施型態所涉及的作為半導體製造裝置的蝕刻裝置100中所使用的條件相同。
對本變形例之蝕刻裝置600之處理室30內供給包含HF及乙醇X之蒸氣的混合氣體，在處理室30內之第1多電極10上面上配置且保持晶圓4之狀態下，一面從作為雙極型電極的直流電電壓源6對內側電極7供給電壓V
DC=+200V或-200V，一面進行晶圓4上面之SiO
2膜之蝕刻處理。針對在300mm晶圓上之13點測量此時的蝕刻率之結果予以說明。
另外，在本變形例中，如圖8所示般，從第1多電極10之上方觀看到的中心，將圓形之內側電極7的半徑設為r1=100mm，將具有環形狀的絕緣體9之外周緣的半徑設為r2=150mm，及將至外側電極8之外周緣的半徑設為r3=200mm。
被施加於內側電極7之電壓設為V
DC=+200V之情況，SiO
2膜之蝕刻率相對於被載置於第1多電極10上面上且被保持的晶圓4之中心部大約80nm/min，在晶圓4之外周緣(邊緣)部分，蝕刻率為大約65nm/min。另一方面，設為V
DC=-200V之情況，該蝕刻率在晶圓4之中心部大約50nm/min，在邊緣部分，成為55nm/min。與上述實施型態相同，藉由使被供給且形成在第1多電極10的偏壓電壓進一步提升，可以更提升或抑制晶圓4上面之SiO
2膜之蝕刻率。
圖9為使用作為圖7所示之變形例所涉及之半導體製造裝置的蝕刻裝置而被處理的晶圓上面之SiO
2膜之蝕刻率對晶圓之半徑方向之位置的變化的曲線圖。在此，在圖9中，晶圓4之中心之位置表示O，內側電極7、絕緣體9及外側電極8之各者的外周緣之半徑方向之位置表示r2、r2´及rG。
被供給至內側電極7的偏壓電壓為V
DC＞0之情況，在由被配置成橫軸表示的半徑方向之位置的-r2＜r＜+r2之範圍的內側電極7上之SiO
2膜上之混合氣體的粒子構成的液相層內，HF
2 -之偏析量變多。因此，蝕刻率比起V
DC≦0的情況，相對性地變大。另一方面，因在被配置在成為接地電位之半徑方向之位置r2´＜r＜rG、-rG＜r＜-r2´的外側電極8之上方的SiO
2膜上面，直流之偏壓電壓=0，故蝕刻率小於內側電極7上之蝕刻率。其結果，如在圖9中以實線表示的曲線般，晶圓4上之SiO
2膜之蝕刻率之分布，係在以橫軸之座標O為中心的晶圓4之中心部大，且在周緣部小，成為所謂的山型分布。
另一方面，偏壓電壓為V
DC＜0之情況的蝕刻率之分布，係如圖9中以一點鏈線表示的曲線般，與上述V
DC＞0之情況相反，表示比起在外側電極8上之SiO
2膜上的蝕刻率，中心部之蝕刻率為低之谷型的速率分布。因此，若藉由本變形例時，藉由將被施加於內側電極7之電壓的值，其極性以在正和負之間的複數值可變地予以調節，可以藉由山型之形狀和谷型之形狀之間的自由形狀實現蝕刻率。再者，在晶圓4之半徑大於內側電極7之情況，尤其可以在晶圓4之外周端(邊緣)部，有效果地進行包含蝕刻率之大小和相對於在中央部的速率之值的比率之分布的調節。
＜變形例2＞
首先，使用圖10及圖11，說明本實施型態之變形例2。圖10係示意性表示本變形例之蝕刻裝置之構成之概略的縱剖面圖。圖11為表示構成圖10所示之蝕刻裝置之試料台的俯視圖。如圖10及圖11所示般，本變形例之蝕刻裝置800係在其上面保持晶圓4之試料台，針對其圓筒形狀之半徑方向具有被配置成同心狀的3個以上的作為導電體製構件的電極之點，與圖1及圖7所示的蝕刻裝置不同。在以下的說明中，針對標示與在圖1~圖6中說明的實施型態相同的符號之構成，除非必要，否則省略說明。
本變形例之蝕刻裝置800與圖1所示的蝕刻裝置100或圖7所示的蝕刻裝置600相同，具備真空容器1、氣體導入部2、紅外線燈單元3及被配置在真空容器1之底面的排氣口31。並且，在本變形例中，具備第2多電極14，以取代圖7之第1多電極10。第2多電極14具備藉由環狀的複數絕緣體9彼此被電性絕緣的圓板或圓筒形之中心電極11。再者，第2多電極14係與中心電極11之中心軸同心狀地在中心電極11之外周側配置兩圈，各具備各具有環狀形狀之第1中間電極12及第2中間電極13。再者，第2多電極14具備在第1中間電極12及第2中間電極13之外周側包圍該些而被配置成環狀，且被電性接地的外側電極8。
中心電極11、第1中間電極12及第2中間電極13各被電性連接於不同的直流電壓源15、16及17。即是，中心電極11被連接於直流電壓源15之端子，第1中間電極12被連接於直流電壓源16之端子，第2中間電極13被連接於直流電壓源17之端子。在中心電極11、第1中間電極12及第2中間電極13之各者，從直流電壓源15、16、17被施加彼此獨立被調節後的電壓。在此，圖10所示的第2多電極14具備以多圈地配置成彼此絕緣的同心狀的4個電極。但是，電極之個數不限定於本變形例，即使由3個以上之任何數量的電極構成，亦可以取得與本變形例相同的作用、效果。再者，雖然該些電極具有圓板、圓筒形狀或環狀的形狀，但是電極之形狀不限於本變形例者。
圖12為使用作為圖10所示之變形例所涉及之作為半導體製造裝置的蝕刻裝置而被處理的晶圓上面之SiO
2膜之蝕刻率對晶圓之半徑方向之位置的變化的曲線圖。在圖12中，以橫軸之變數表示的半徑方向之位置(position)r如下述般表示。即是，在圖12中，將中心電極11、第1中間電極12、第2中間電極13及外側電極8之外周緣之半徑方向之位置r，分別設為r4、r5、r6及rG，將從上方觀看具有環狀的第1中間電極12、第2中間電極13及外側電極8之各者的內周緣(絕緣體9之外周緣)之半徑中的位置，分別設為r4´、r5´及r6´。
在本變形例中，例如，V
DC=+V4、V
DC=-V5及V
DC=+V6之值之電壓分別從直流電壓源15、16及17被施加至中心電極11、第1中間電極12及第2中間電極13之情況，在晶圓4上之SiO
2膜上面上之液相層中的蝕刻劑HF
2 -之偏析量係因應藉由被施加之偏壓電壓被形成的電場之大小(電位差)而增減。因此，與作為電壓0(電位被設為0)之外側電極8之情況相比，取得在位置r小於r4之部位較大，在位置r為r4´~r5之部位較小，而且在位置r為r5´~r6之部位較大的值。而且，該些半徑方向之位置r的範圍彼此之間之部位，係絕緣體9之上方，在該部位的上述電壓實質上與夾著構成絕緣體9之材料的介電質和絕緣體9之電極間之電位差呈比例。因此，即使在圖2中，在隔著偏析量為中心的座標O的正負之各側，於r為r4和r4´之間，r5和r5´之間及r6和r6´之間，一次函數地增加或減少。
再者，在|V4|＞|V6|之情況，由於在中心電極11上之部分的HF
2 -之偏析量大於第2中間電極13上之部位，故晶圓4之中心部大於蝕刻率。如此一來，若藉由本變形例，在具有第2多電極14被分割成半徑方向之複數範圍且各者被絕緣的複數電極之情況，可以藉由調節供給至該些電極之電壓及藉由該電壓形成的電位，使在晶圓4之面內使蝕刻率之分布成為期望者。但是，因當增大上述複數電極的數量，而將該些電極佔半徑方向之部位的範圍過度地細分化時，難以精度佳地實現負離子HF
2 -之濃度的分布，故作為電極之數量最多以數十個左右以內較適當。藉由使用本變形例，即使在例如於晶圓面的內周部和外周部之蝕刻率分布產生差異之情況，亦可以抑制晶圓面內之均勻性。
＜變形例3＞
接著，針對本發明之另外的變形例3，使用圖13進行說明。圖13為示意性表示本變型例所涉及之作為半導體製造裝置的蝕刻裝置之構成之概略的縱剖面圖。在本變形例中，針對標示與圖1~12所示的實施型態、變形例相同的符號之構成，除非有特別必要，否則省略說明。
圖13係以本變形例所涉及之作為半導體製造裝置之蝕刻裝置1000之構成上的特徵而言，在於與圖1所示的實施例之蝕刻裝置100、圖7所示的變形例1之蝕刻裝置600及圖10所示之變形例2之蝕刻裝置800不同，具在處理室30內之電極5或第1多電極10、第2多電極14等之載置晶圓4的試料台之上面上，具備被配置與該上面相向而成實質上成為平行之另外的電極板的所謂1對平行平板型之電極的點。即是，在本實施例中，在處理室30內具備上部平板電極18和下部平板電極19，該平板電極18和下部平板電極19係具有圓板或圓筒形狀而在從上方觀看各者的上下方向之中心軸實質上一致的位置，於上下隔著特定間隙，而被配置在下面及上面平行或近似於視為此程度的位置上。
在本變形例中，該些電極係被構成電性連接於被施加直流電壓源6的另外的極性的不同端子而在電極彼此之間形成電位差。另外，在本變形例中，上下之電極需要形成在該些之間形成電位差的電位，因此，所需的電位或極性不限定於上述說明的例。
在處理室30內設置下部平板電極19、下部平板電極19上之上部平板電極18。上部平板電極18和下部平板電極19在俯視觀看下位於彼此重疊的部位。
在下部平板電極19之平坦上面上，配置晶圓4，藉由被供給至上部平板電極18之直流電力，其下面形成的電位高於下部平板電極19上面之電位的情況，被形成在兩者之間的電場，成為以將正的帶電粒子引誘至下方之晶圓4上面之方式朝下，進行被形成在晶圓4表面的SiO
2膜的蝕刻。另一方面，相反地在上部平板電極18下面之電位低於下部平板電極19上面之情況，電場成為朝上，抑制晶圓4之SiO
2膜的蝕刻。如此一來，若藉由本變形例時，藉由調節供給至晶圓被保持於一方之表面的平行平板電極之組的電力而形成的電位或極性，或者該些平行平板電極彼此之間的電位差之大小，可以將晶圓4表面的SiO
2膜之蝕刻的速度調節成期望範圍內者。
被配置在處理室30內之平行平板型之電極的對不限定於圖13所示的僅一個。例如，即使在真空容器1內之一個處理室30內於上下方向或水平方向配置複數個亦可。例如，如圖14所示的蝕刻裝置1100般，即使在真空容器1內部於上下方向各者之間隔著間隔而設置複數的對(在圖14中為3個)之上部平板電極18及下部平板電極19和與該些電性連接的直流電壓源6的平行平板型之電極的對亦可。
圖14為示意性表示本發明之實施型態之變形例3所涉及之作為半導體製造裝置的蝕刻裝置之構成的縱剖面圖。在圖14所示的變形例中，在處理室30內儲存複數片的晶圓4且保持於複數下部平板電極19之各者的上面上之狀態，可以並行進行該些複數片之晶圓4上面之SiO
2膜的蝕刻，以所謂的批量式蝕刻晶圓4。因應複數晶圓4不同的電路圖案或SiO
2膜等之規格，可以可變地調節從被連接於該些平行平板型之電極的對的直流電壓源6之各者被供給的電力。依此，使在晶圓4之處理中被形成的電場或被形成在下部平板電極19上的偏壓電位等之條件不同，可以在批量式不同的晶圓4之各者中，實現不同的蝕刻率。在此，藉由適當的處理條件，即使能取得晶圓4之各者所要求的合適處理後之加工的形狀亦可。
以上，雖然根據其實施型態具體性地說明本發明者們創作出的發明，但是本發明並不限定於上述實施型態，可以在不脫離該主旨之範圍下進行各種變更。
[產業上之利用可行性]
本發明可以廣泛地利用於半導體製造裝置及半導體裝置之製造方法。
1:真空容器
2:氣體導入部
3:紅外線燈
4:晶圓
5:電極
6:直流電壓源
[圖1]為示意性表示本發明之實施型態所涉及之作為半導體製造裝置的蝕刻裝置之構成的縱剖面圖。
[圖2]為以各表示功能的區塊彼此被連接的圖，來示意性地表示圖1所示之蝕刻裝置之全體的構成的區塊圖。
[圖3]為表示使用圖1所示之蝕刻裝置的蝕刻處理中之晶圓上面和其上方之處理室內之構成的示意圖。
[圖4]為表示使用圖1所示之蝕刻裝置的蝕刻處理中之晶圓上面和其上方之處理室內之構成的示意圖。
[圖5]為表示在蝕刻處理中之時間和蝕刻量之關係的曲線圖。
[圖6]為表示使用圖1所示的蝕刻裝置之蝕刻處理中之時間和蝕刻量之關係的曲線圖。
[圖7]為示意性表示本發明之實施型態之變形例1所涉及之半導體製造裝置的蝕刻裝置之構成的縱剖面圖。
[圖8]為表示構成圖7所示之蝕刻裝置之試料台的俯視圖。
[圖9]為使用作為圖7所示之變形例所涉及之作為半導體製造裝置的蝕刻裝置而被處理的晶圓上面之SiO2膜之蝕刻率對晶圓之半徑方向之位置的變化的曲線圖。
[圖10]為示意性表示本發明之實施型態之變形例1所涉及之半導體製造裝置的蝕刻裝置之構成的縱剖面圖。
[圖11]為表示構成圖10所示之蝕刻裝置之試料台的俯視圖。
[圖12]為使用作為圖10所示之變形例所涉及之半導體製造裝置的蝕刻裝置而被處理的晶圓上面之SiO
2膜之蝕刻率對晶圓之半徑之位置的變化的曲線圖。
[圖13]為示意性表示本發明之實施型態之變形例3所涉及之作為半導體製造裝置的蝕刻裝置之構成的縱剖面圖。
[圖14]為示意性表示本發明之實施型態之變形例3所涉及之作為半導體製造裝置的蝕刻裝置之構成的縱剖面圖。
[圖15]為表示使用比較例之蝕刻裝置的蝕刻處理中之晶圓上面和其上方之處理室內之構成的示意圖。
1:真空容器
1a:頂板
2:氣體導入部
3:紅外線燈
3a:紅外線燈
3b:環狀窗構件
4:晶圓
5:電極
6:直流電壓源
30:處理室
31:排氣口
32:氣體導入孔
100:蝕刻裝置
Claims (8)
- 一種半導體製造裝置，具備：處理容器；導入口，其係對上述處理容器內部之處理室，導入包含氟化氫及乙醇之各者之蒸氣的處理用之氣體；試料台，其係被配置上述處理室，其上面被載置處理對象之晶圓；電極，其係被配置在上述試料台之內部，於對被形成在上述晶圓之上述上面的第1膜不使用電漿進行蝕刻處理之時，對藉由上述處理用之氣體被形成在上述晶圓之上述上面上的第1層施加形成電場的直流電力；及第1控制部，其係切換供給上述直流電力的電源輸出的電壓之值或極性。
- 如請求項1之半導體製造裝置，其中上述第1膜包含氧化矽，藉由構成上述處理用之氣體的上述氟化氫及上述乙醇之各者的蒸氣而形成的上述第1膜之上面上之液相的上述第1層，藉由被供給至上述電極的直流電力，形成上述電場。
- 如請求項1之半導體製造裝置，其中上述電極具備複數電極，其包含在俯視觀看下被配置在上述試料台之中心側之區域的內側電極，和在上述內側電極之外周側包圍上述內側電極的外側電極，上述複數電極之中之一個被設為與接地電極連接的接 地電位。
- 如請求項1之半導體製造裝置，其中具備第2控制部，其係因應上述晶圓之處理中之時間的經過，使被供給至上述電極之上述直流電力的電壓之大小或極性予以變化。
- 一種半導體裝置之製造方法，其係在被配置在處理容器內部之處理室的試料台之上面上配置處理對象之晶圓，對上述處理室內供給包含氟化氫及乙醇之各者的蒸氣的處理用氣體而對事先被形成在上述晶圓的第1膜不使用電漿進行蝕刻處理，該半導體裝置之製造方法之特徵在於，在上述蝕刻處理中，對被配置在上述試料台內部的電極施加直流電力，藉由上述處理用之氣體在被形成於上述晶圓之上面上的第1層形成電場，切換被施加於上述電極之上述直流電力的電壓之值或極性。
- 如請求項5之半導體裝置之製造方法，其中在上述晶圓之上述上面上，形成包含氧化矽之上述第1膜，於上述蝕刻處理中，對上述電極施加上述直流電力，而藉由上述處理用之氣體在被形成於上述第1膜之表面上的液相之上述第1層形成電場。
- 如請求項5之半導體裝置之製造方法，其中 上述電極具備複數電極，其包含在俯視觀看下被配置在上述試料台之中心側之區域的內側電極，和在上述內側電極之外周側包圍上述內側電極的外側電極，上述複數電極之中之一個被設為與接地電極連接的接地電位。
- 如請求項5之半導體裝置之製造方法，其中因應上述晶圓之處理中之時間的經過，使被供給至上述電極之上述直流電力的電壓之大小或極性予以變化。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2020/036949 WO2022070264A1 (ja) | 2020-09-29 | 2020-09-29 | 半導体製造装置および半導体装置の製造方法 |
| WOPCT/JP2020/036949 | 2020-09-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202213664A TW202213664A (zh) | 2022-04-01 |
| TWI825460B true TWI825460B (zh) | 2023-12-11 |
Family
ID=80951545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110128484A TWI825460B (zh) | 2020-09-29 | 2021-08-03 | 半導體製造裝置及半導體裝置之製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20220310418A1 (zh) |
| JP (1) | JP7303315B2 (zh) |
| KR (1) | KR102578780B1 (zh) |
| CN (1) | CN114616659A (zh) |
| TW (1) | TWI825460B (zh) |
| WO (1) | WO2022070264A1 (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006270017A (ja) * | 2004-06-21 | 2006-10-05 | Tokyo Electron Ltd | プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体 |
| US7141504B1 (en) * | 1998-07-23 | 2006-11-28 | Surface Technology Systems Plc | Method and apparatus for anisotropic etching |
| TWI595557B (zh) * | 2014-02-28 | 2017-08-11 | 愛發科股份有限公司 | 電漿蝕刻方法、電漿蝕刻裝置、電漿處理方法以及電漿處理裝置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005161493A (ja) | 2003-12-04 | 2005-06-23 | Toyota Central Res & Dev Lab Inc | マイクロ構造体の製造方法とその製造装置 |
| US7740737B2 (en) * | 2004-06-21 | 2010-06-22 | Tokyo Electron Limited | Plasma processing apparatus and method |
| US7749917B1 (en) * | 2008-12-31 | 2010-07-06 | Applied Materials, Inc. | Dry cleaning of silicon surface for solar cell applications |
| JP2016031955A (ja) * | 2014-07-28 | 2016-03-07 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置およびプラズマ処理方法 |
-
2020
- 2020-09-29 US US17/438,573 patent/US20220310418A1/en active Pending
- 2020-09-29 WO PCT/JP2020/036949 patent/WO2022070264A1/ja active Application Filing
- 2020-09-29 KR KR1020217019828A patent/KR102578780B1/ko active IP Right Grant
- 2020-09-29 JP JP2021542308A patent/JP7303315B2/ja active Active
- 2020-09-29 CN CN202080010282.7A patent/CN114616659A/zh active Pending
-
2021
- 2021-08-03 TW TW110128484A patent/TWI825460B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7141504B1 (en) * | 1998-07-23 | 2006-11-28 | Surface Technology Systems Plc | Method and apparatus for anisotropic etching |
| JP2006270017A (ja) * | 2004-06-21 | 2006-10-05 | Tokyo Electron Ltd | プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体 |
| TWI595557B (zh) * | 2014-02-28 | 2017-08-11 | 愛發科股份有限公司 | 電漿蝕刻方法、電漿蝕刻裝置、電漿處理方法以及電漿處理裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114616659A (zh) | 2022-06-10 |
| US20220310418A1 (en) | 2022-09-29 |
| JP7303315B2 (ja) | 2023-07-04 |
| TW202213664A (zh) | 2022-04-01 |
| JPWO2022070264A1 (zh) | 2022-04-07 |
| WO2022070264A1 (ja) | 2022-04-07 |
| KR20220044892A (ko) | 2022-04-12 |
| KR102578780B1 (ko) | 2023-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10304691B2 (en) | Method of etching silicon oxide and silicon nitride selectively against each other | |
| US9887109B2 (en) | Plasma etching method and plasma etching apparatus | |
| US9087798B2 (en) | Etching method | |
| CN102568992B (zh) | 等离子体处理装置 | |
| US10068778B2 (en) | Plasma processing method and plasma processing apparatus | |
| US10290476B2 (en) | Plasma processing method and plasma processing apparatus | |
| US9881806B2 (en) | Method of manufacturing a semiconductor device | |
| KR102094833B1 (ko) | 플라즈마 처리 방법 및 플라즈마 처리 장치 | |
| JP2017098478A (ja) | エッチング方法 | |
| KR20160009542A (ko) | 플라즈마 에칭 장치 및 플라즈마 에칭 방법 | |
| US10950458B2 (en) | Etching method | |
| US9105585B2 (en) | Etching method | |
| TWI825460B (zh) | 半導體製造裝置及半導體裝置之製造方法 | |
| US11171007B2 (en) | Plasma processing apparatus and plasma etching method | |
| US20100267243A1 (en) | Plasma processing method and apparatus | |
| KR20210050465A (ko) | 흡착 방법, 거치대 및 플라즈마 처리 장치 | |
| KR20200051505A (ko) | 배치대 및 기판 처리 장치 | |
| KR20200052226A (ko) | 피처리체의 처리 방법 및 플라즈마 처리 장치 | |
| TW201920752A (zh) | 電漿處理方法及電漿處理裝置 | |
| US11251049B2 (en) | Etching method and plasma processing apparatus | |
| US20240055232A1 (en) | Plasma processing apparatus and plasma processing method | |
| KR20200074033A (ko) | 플라즈마 처리 방법 및 플라즈마 처리 장치 | |
| US20230223249A1 (en) | Substrate processing method and substrate processing apparatus | |
| JP2008060191A (ja) | 基板処理装置および基板処理方法 |