CN114582815A - 散热盖、封装结构和封装结构制作方法 - Google Patents

散热盖、封装结构和封装结构制作方法 Download PDF

Info

Publication number
CN114582815A
CN114582815A CN202210477879.3A CN202210477879A CN114582815A CN 114582815 A CN114582815 A CN 114582815A CN 202210477879 A CN202210477879 A CN 202210477879A CN 114582815 A CN114582815 A CN 114582815A
Authority
CN
China
Prior art keywords
heat dissipation
groove
substrate
cover
dissipation cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210477879.3A
Other languages
English (en)
Other versions
CN114582815B (zh
Inventor
林金涛
王承杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202210477879.3A priority Critical patent/CN114582815B/zh
Publication of CN114582815A publication Critical patent/CN114582815A/zh
Application granted granted Critical
Publication of CN114582815B publication Critical patent/CN114582815B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

本发明的实施例提供了一种散热盖、封装结构和封装结构制作方法,涉及半导体封装技术领域。该散热盖可应用于封装结构中,散热盖包括盖体和与盖体连接的支脚,支脚用于与基板连接;支脚包括互成角度连接的第一分段和第二分段,第一分段与盖体连接,第二分段用于与基板连接;第一分段和第二分段中的至少一者设有凹槽或凸块。在支脚上设置凹槽或凸块,能够增加散热表面积,提高散热性能,并且有利于提高支脚与基板之间的结合力,结构更加可靠。

Description

散热盖、封装结构和封装结构制作方法
技术领域
本发明涉及半导体封装技术领域,具体而言,涉及一种散热盖、封装结构和封装结构制作方法。
背景技术
随着半导体行业的快速发展,BGA焊球阵列封装(Ball Grid Array Package,简写为BGA),BGA封装结构广泛应用于半导体行业中。一般采用BGA封装结构通过贴装散热盖实现散热,其要求散热盖满足散热性能。而传统散热盖在塑封后,存在散热盖表面结合力较差,容易出现分层问题,尤其表现在散热盖的支撑脚端。
发明内容
本发明的目的包括,例如,提供了一种散热盖、封装结构和封装结构制作方法,散热盖能够满足封装结构的散热要求,并且,有利于提高散热盖的结构可靠性,防止结构分层。
本发明的实施例可以这样实现:
第一方面,本发明提供一种散热盖,应用于封装结构中,所述散热盖包括盖体和与所述盖体连接的支脚,所述支脚用于与基板连接;
所述支脚包括互成角度连接的第一分段和第二分段,所述第一分段与所述盖体连接,所述第二分段用于与所述基板连接;所述第一分段和所述第二分段中的至少一者设有凹槽或凸块。
在可选的实施方式中,所述第一分段包括相对设置的第一表面和第二表面,所述第二分段包括相对设置的第三表面和第四表面,所述第一表面与所述第三表面连接,均位于所述支脚远离所述基板的一侧;所述第二表面与所述第四表面连接,均位于所述支脚靠近所述基板的一侧;
所述第一表面和所述第二表面中的至少一者设有凹槽,和/或,所述第三表面和所述第四表面中的至少一者设有凹槽。
在可选的实施方式中,所述第一表面和所述第三表面中的至少一者设有凸块。
在可选的实施方式中,所述凹槽包括第一凹槽和第二凹槽,所述第一表面设有第一凹槽,所述第二表面设有第二凹槽,所述第一凹槽的深度与所述第二凹槽的深度一致;
和/或,所述第三表面设有第一凹槽,所述第四表面设有第二凹槽,所述第一凹槽的深度与所述第二凹槽的深度一致。
在可选的实施方式中,所述盖体包括相对设置的第五表面和第六表面,所述第五表面与所述第一表面连接,所述第六表面与所述第二表面连接;
所述第五表面和/或所述第六表面设有第三凹槽,和/或所述第五表面设有凸块。
在可选的实施方式中,所述第五表面与所述第一表面位于同一平面。
在可选的实施方式中,所述凹槽或所述凸块沿所述支脚的宽度方向设置。
第二方面,本发明提供一种封装结构,包括基板、芯片和如前述实施方式中任一项所述的散热盖,所述芯片设于所述基板上,所述散热盖设于所述基板上,且所述散热盖罩设于所述芯片上。
在可选的实施方式中,所述基板上设有第一焊盘和第二焊盘,所述支脚与所述第一焊盘连接,所述芯片与所述第二焊盘打线连接。
第三方面,本发明提供一种封装结构制作方法,用于制作如前述实施方式所述的封装结构,所述方法包括:
提供一基板;所述基板包括第一焊盘和第二焊盘;
在所述基板上贴装芯片;其中,所述芯片与所述第二焊盘连接;
提供一散热盖;所述散热盖包括相互连接的支脚和盖体,所述支脚上设有凹槽或凸块;
在所述基板上贴装所述散热盖;其中,所述散热盖的支脚与所述第一焊盘连接;
塑封所述芯片。
本发明实施例的有益效果包括,例如:
本发明实施例提供的一种散热盖,在支脚上设有凹槽或凸块,可以增加散热盖的散热表面积,提升散热性能,满足散热需求。并且,通过设置凹槽或凸块,在塑封时便于对塑封体模流引流,增加塑封体模流进入支脚底部的流通面积,有利于塑封体更好地填充支脚的底部,进而提高结构可靠性,防止出现分层现象。
本发明实施例提供的一种封装结构,包括上述的散热盖,散热性能良好,并且有利于提高封装结构的可靠性,防止结构分层。
本发明实施例提供的一种封装结构制作方法,可用于制作上述的封装结构,工艺方法简单,可操作性强,有利于提高封装结构的散热性能和可靠性,防止结构分层,提高封装质量。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的散热盖的应用场景结构示意图;
图2为本发明第一实施例提供的散热盖的第一种结构示意图;
图3为本发明第一实施例提供的散热盖的另一种应用场景结构示意图;
图4为本发明第一实施例提供的散热盖的第二种结构示意图;
图5为本发明第一实施例提供的散热盖的第三种结构示意图;
图6为本发明第一实施例提供的散热盖的第四种结构示意图;
图7为本发明第一实施例提供的散热盖的第五种结构示意图;
图8为本发明第一实施例提供的散热盖的第六种结构示意图;
图9为本发明第一实施例提供的散热盖的第七种结构示意图;
图10为本发明第一实施例提供的散热盖的第八种结构示意图;
图11为本发明第一实施例提供的散热盖的第九种结构示意图;
图12为本发明第二实施例提供的封装结构制作方法的制程示意图。
图标:100-散热盖;110-盖体;111-第五表面;113-第六表面;120-支脚;130-第一分段;131-第一表面;133-第二表面;140-第二分段;141-第三表面;143-第四表面;150-凹槽;151-第一凹槽;153-第二凹槽;155-第三凹槽;160-凸块;200-封装结构;210-基板;211-第一焊盘;213-第二焊盘;220-芯片;221-打线线弧;230-塑封体;240-金属球。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中,需要说明的是,若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,若出现术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
需要说明的是,在不冲突的情况下,本发明的实施例中的特征可以相互结合。
第一实施例
请参考图1和图2,本发明提供一种散热盖100,应用于封装结构200中,散热盖100包括盖体110和与盖体110连接的支脚120,支脚120用于与基板210连接;散热盖100用于罩设在芯片220上,起到散热作用,以满足封装结构200的散热性能。支脚120包括互成角度连接的第一分段130和第二分段140,第一分段130与盖体110连接,第二分段140用于与基板210连接;第一分段130和第二分段140中的至少一者设有凹槽150或凸块160。通过在支脚120上设置凸块160或凹槽150,可以增加散热盖100的散热表面积,提升散热性能,满足封装结构200的散热需求。并且,通过设置凹槽150或凸块160,在塑封时便于对塑封体230的模流引流,增加塑封体230模流进入支脚120底部的流通面积,有利于塑封体230更好地填充支脚120的底部,进而提高结构可靠性,防止出现结构分层现象。
应当理解,通过设置凹槽150或凸块160,可以增加支脚120与塑封体230的接触面积,提高支脚120与塑封体230之间的结合力,防止结构分层或脱落。此外,凹槽150的设置还能释放塑封过程中的结构应力,起到一定的应力缓冲作用,防止支脚120变形。
结合图3,可以理解,第一分段130包括相对设置的第一表面131和第二表面133,第二分段140包括相对设置的第三表面141和第四表面143,第一表面131与第三表面141连接,均位于支脚120远离基板210的一侧;第二表面133与第四表面143连接,均位于支脚120靠近基板210的一侧。本实施例中,第一分段130和第二分段140呈角度设置,即第一分段130和第二分段140形成钝角,更有利于塑封体230进入支脚120与基板210之间,更好地填充支脚120的底部,同时增加用于容纳芯片220的空间,便于增加芯片220的打线空间,防止散热盖100与芯片220上的打线线弧221碰触。
当然,第一分段130和第二分段140的连接处可以采用圆弧过渡连接,这样设置一方面可以减少结构应力,提升结构可靠性,另一方面可以降低连接转角处对模流的阻挡,使得塑封体230模流更多、更快地进入支脚120的底部,以更好的填充支脚120底部,有利于提高塑封体230、支脚120和基板210之间的结合力,防止结构分层,提高结构可靠性。采用圆弧过渡连接或者开设凹槽150的方式,能够增加塑封体230的模流与支脚120的接触面积,提高结构可靠性,在进行可靠性测试时,不易出现分层或变形等问题,同时还能提高散热性能。
在可选的其它实施方式中,第一分段130与盖体110大致平行设置,如图1所示,这样散热盖100靠近基板210一侧的容纳空间更大,可以避免芯片220的打线线弧221与散热盖100触碰。或者,第一分段130与盖体110倾斜设置,第二分段140与盖体110大致平行设置,如图3所示,或者,第一分段130和第二分段140分别与盖体110呈一定角度设置,这里不作具体限定。
可选地,第一表面131和第二表面133中的至少一者设有凹槽150,和/或,第三表面141和第四表面143中的至少一者设有凹槽150。凹槽150的设置可以增加散热表面积,提升散热性能,也有利于模流更充分地填充至支脚120的底部,提高支脚120塑封后的可靠性。容易理解,凹槽150的设置方向尽量与模流方向一致,便于对塑封体230模流引流,加速模流的流动,填充效率更高,填充的塑封体230的量更多,填充效果更好,可靠性更高。
如图2所示,第一分段130的第一表面131设有凹槽150,凹槽150的数量可以是一个或多个,若为多个,多个凹槽150间隔设置,且凹槽150的开设方向一致。如图4所示,第一分段130的第二表面133设有凹槽150,凹槽150的数量可以是一个或多个,若为多个,多个凹槽150间隔设置,且凹槽150的开设方向一致。凹槽150的形状可以是椭圆、圆形、方形或其它任一形状,这里不作具体限定。
可选地,结合图5,凹槽150包括第一凹槽151和第二凹槽153,第一表面131设有第一凹槽151,第二表面133设有第二凹槽153,第一凹槽151的深度与第二凹槽153的深度一致;即在第一分段130的第一表面131和第二表面133上分别设有凹槽150。第一凹槽151的深度与第二凹槽153的深度一致,且第一凹槽151的截面积与第二凹槽153的截面积相等,这样设置,在塑封时,可以确保从支脚120的第一表面131和第二表面133两侧流过的塑封体230模流一致,加大支脚120与模流的接触面积,便于塑封体230模流更好的进入和填充支脚120,提升支脚120底部的填充效率以及散热盖100底部芯片220的填充效率,提高散热盖100支脚120和芯片220的填充效果。这样可以避免传统的散热盖100由于支脚120的遮挡,导致支脚120底部、盖体110底部的模流较小,解决现有工艺中无法完全填充支脚120区域、散热盖100底部的芯片220区域以及打线区域的问题,提高塑封质量和结构可靠性。
第一凹槽151和第二凹槽153可以正对设置,也可以错位设置,两侧开设的凹槽150的截面积一致即可,这里不作具体限定。第一凹槽151和第二凹槽153的数量可以分别为一个或多个。
结合图6,第三表面141设有第一凹槽151,第四表面143设有第二凹槽153,第一凹槽151的深度与第二凹槽153的深度一致,第一凹槽151的截面积与第二凹槽153的截面积一致,即两侧凹槽150的宽度、长度和深度分别一致,以确保流过两侧的模流的流速和流量一致,提高塑封体230的填充效率和质量,塑封结构更可靠。可选地,图6所示结构中,第一表面131和第三表面141分别设有第一凹槽151。
可选地,第一表面131和第二表面133上分别设有凹槽150,第三表面141和第四表面143上分别设有凹槽150,凹槽150的数量和开设位置可以灵活调整,这里不作具体限定。
可选地,第一表面131和第三表面141中的至少一者设有凸块160。如图7所示,第一分段130的第一表面131设有凸块160,凸块160的数量可以是一个或多个,若为多个,多个凸块160间隔设置。类似地,第二分段140的第三表面141设有凸块160,凸块160的数量可以是一个或多个,若为多个,多个凸块160间隔设置。将凸块160设置在第一分段130和第二分段140远离基板210的一侧,可以防止凸块160占用散热盖100容纳芯片220的空间,为芯片220贴装以及芯片220的打线提供更多的空间。在某些实施例中,第一表面131和第三表面141上可以同时设置凸块160,以提高散热性能,提高结构强度和可靠性。
结合图3和图6,可选地,盖体110包括相对设置的第五表面111和第六表面113,第五表面111与第一表面131连接,第六表面113与第二表面133连接;第五表面111和/或第六表面113设有第三凹槽155,和/或第五表面111设有凸块160。可以理解,可以在第五表面111设置第三凹槽155,或者,在第六表面113设置第三凹槽155,或者,在第五表面111和第六表面113分别设置第三凹槽155。其中,第三凹槽155的数量可以是一个或多个,形状可以是椭圆、圆形、方形或其它任一形状,这里不作具体限定。若在第五表面111和第六表面113分别设置第三凹槽155,两侧的第三凹槽155截面保持一致,即长度、宽度和深度分别保持一致,以确保塑封体230模流经过两侧时流速和流量一致。应当理解,在第五表面111即盖体110的上表面设置第三凹槽155,可以提升表面散热效果,可以将第三凹槽155结构露出塑封体230,即塑封体230没有完全覆盖盖体110,以进一步提升散热效果。
可以理解,结合图8,塑封体230没有完全覆盖整个散热盖100,仅覆盖支脚120的第二分段140,支脚120的第一分段130露出塑封体230外,由于图8中所示的结构,盖体110和第一分段130位于同一平面,因此,盖体110和第一分段130均露出塑封体230外。
结合图9,在可选的实施方式中,盖体110全部露出塑封体230外,支脚120的第二分段140被塑封体230覆盖,第一分段130被塑封体230部分覆盖,可选地,第一分段130上的凹槽150被全部或部分覆盖,比如第一分段130上的凹槽150被覆盖一半,这样既能增加塑封体230模流的流通面积,有利于支脚120底部填充更多的塑封体230,同时也有利于提高散热性能。第一分段130上的凹槽150包括第一表面131的第一凹槽151和第二表面133上的第二凹槽153中的至少一个。
结合图10,在可选的实施方式中,盖体110全部露出塑封体230外,支脚120的第二分段140被塑封体230完全覆盖,第一分段130被塑封体230部分覆盖,可选地,第一分段130的第一表面131设有凸块160,第二表面133设有第二凹槽153,第二凹槽153被塑封体230全部覆盖,凸块160全部或部分露出于塑封体230,这样既能增加塑封体230模流的流通面积,有利于支脚120底部填充更多的塑封体230,同时也有利于提高散热性能。
图6所示的散热盖100结构中,在第一分段130的第一表面131设有第一凹槽151,在第二分段140的第三表面141设有第一凹槽151,第四表面143设有第二凹槽153,在盖体110的第五表面111设有第三凹槽155,第五表面111和第一表面131位于同一平面上,增加了支脚120与塑封体230模流的接触面积。
当然,也可以在第五表面111设置凸块160,以增加散热表面积,提升散热性能和结构强度,增加结构的可靠性。
可选的,第五表面111与第一表面131位于同一平面。这样可以增加支脚120表面的结合力,从而提升散热盖100表面边缘结合力,防止结构分层,提高结构可靠性。本实施例中,凹槽150或凸块160沿支脚120的宽度方向设置,适应模流方向,有利于模流更好地进入支脚120的底部,提升支脚120与塑封体230的结合力;并且有利于提升填充效率和填充质量,避免塑封体230与支脚120分层,避免散热盖100表面边缘区域与塑封体230分层等问题。
结合图11,该散热盖100结构中,在第一分段130的第一表面131设有第一凹槽151,在第二分段140的第三表面141设有第一凹槽151,在盖体110的第五表面111设有第三凹槽155,第五表面111和第一表面131位于同一平面上,增加了支脚120与塑封体230模流的接触面积。
需要说明的是,本实施例中的散热盖100可以基于以上列举的多个结构形式进行适当变形设计,如改变上述凹槽150、凸块160的设置方式、分布位置、数量、形状以及塑封体230的覆盖高度等至少任意一个因素可形成多种不同实施例,各个结构形式可以相互组合搭配,任意组合或单独实施,这里不作具体限定。凹槽150可以通过激光切割或蚀刻等方式形成,在其它可选的实施方式中,凹槽150可以为通槽或通孔;凸块160可以采用电镀或粘接贴装等方式进行设置,这里不作具体限定。
本发明实施例提供的散热盖100,通过在支脚120上设置凹槽150或凸块160,可以增加散热盖100的散热表面积,提升散热性能,满足散热需求。也可以增加支脚120与塑封体230的接触面积,提高两者之间的结合力,防止结构分层或脱落。并且,有利于在塑封时便于对塑封体230模流引流,增加塑封体230模流进入支脚120底部的流通面积,确保进入支脚120两侧的模流一致,有利于塑封体230更好地填充支脚120的底部,进而提高结构可靠性,防止出现分层现象。
第二实施例
结合图1和图3,本发明实施例提供一种封装结构200,包括基板210、芯片220和如前述实施方式中任一项的散热盖100,芯片220设于基板210上,散热盖100设于基板210上,且散热盖100罩设于芯片220上。散热盖100靠近基板210的一侧形成容纳空间,用于容置芯片220。塑封体230设于基板210上,用于封装芯片220和散热盖100,对结构起到保护和固定作用。可以理解,塑封体230可以完全覆盖芯片220、打线结构和散热盖100的支脚120,对于散热盖100的盖体110可以选择性地完全覆盖或部分覆盖或不覆盖。基板210远离芯片220的一侧设有金属球240,金属球240用于与电路板连接。
可以理解,基板210上设有第一焊盘211和第二焊盘213,支脚120与第一焊盘211连接,芯片220与第二焊盘213打线连接。芯片220可通过打线的方式与基板210的第二焊盘213电连接,散热盖100靠近基板210的一侧预留有打线空间,通过在支脚120和盖体110靠近基板210的一侧开设凹槽150,能够增加芯片220的打线空间,防止芯片220的打线线弧221与散热盖100接触,同时还能提高塑封体230的填充效率和填充质量,提高封装结构200的可靠性。
结合图12,本发明实施例还提供一种封装结构制作方法,用于制作如前述实施方式的封装结构200,方法主要包括:
提供一基板210;基板210包括第一焊盘211和第二焊盘213。
在基板210上贴装芯片220;其中,芯片220与第二焊盘213连接。该步骤中,先利用银浆或者胶膜将芯片220固定于基板210上,烘烤固化银浆或者胶膜,对芯片220起到固定作用。在基板210和芯片220之间打线,可通过打线的方式将芯片220与基板210上的第二焊盘213连接。
提供一散热盖100;散热盖100包括相互连接的支脚120和盖体110,在支脚120上开设有凹槽150或凸块160。凹槽150可以通过激光开槽或蚀刻的方式形成,凹槽150可以设置在第一表面131、第二表面133、第三表面141和第四表面143中的至少一者上,凸块160可设置在第一表面131和第三表面141中的至少一者上。可选地,也可以在盖体110的第五表面111和第六表面113上设置凹槽150,这里不作具体限定。
在基板210上贴装散热盖100;其中,散热盖100的支脚120与第一焊盘211连接。该步骤中,先在基板210的第一焊盘211上点胶体,将散热盖100的支脚120通过胶体粘接在第一焊盘211上,烘烤固化胶体,将散热盖100固定在基板210上。
塑封芯片220。塑封体230模流穿过支脚120和盖体110之间的间隙,对盖体110底部的芯片220进行塑封,保护芯片220以及打线线弧221。可以理解,通过在支脚120上开设凹槽150,塑封体230模流可以更好地进入支脚120底部,对支脚120底部填充的更好,提高支脚120与基板210的结合力,防止结构分层,结构更加可靠。同时也有利于增加散热面积,提升散热性能。需要说明的是,塑封后,封装体可以将芯片220和散热盖100完全覆盖,也可以让散热盖100的盖体110露出于塑封体230,这里不作具体限定。
在基板210上远离芯片220的一侧设置金属球240,采用植球工艺,金属球240作为封装结构200的输出端,用于与电路板连接。由于在制作过程中,在一个基板210上不止贴装一个芯片220和一个散热盖100,而是将多个芯片220间隔设置,贴装在基板210上,将多个散热盖100间隔设置,贴装在基板210上。最后采用切割工艺,沿相邻两个散热盖100之间的间隔处进行切割,分离为单颗产品,完成制程。
本实施例中未提及的其它部分内容,与第一实施例中描述的内容相似,这里不再赘述。
综上所述,本发明实施例通过的散热盖100、封装结构200和封装结构制作方法,具有以下几个方面的有益效果:
本发明实施例提供的一种散热盖100,在支脚120上设有凹槽150或凸块160,可以增加散热盖100的散热表面积,提升散热性能,满足散热需求。并且,通过设置凹槽150或凸块160,在塑封时便于对塑封体230模流引流,增加塑封体230模流进入支脚120底部的流通面积,有利于塑封体230更好地填充支脚120的底部,进而提高结构可靠性,防止出现结构分层现象。凹槽150的设置能够释放封装应力,防止支脚120变形。在选择对支脚120进行双面开槽,如第一表面131和第二表面133同时开设凹槽150,或者第三表面141和第四表面143同时开设凹槽150,两侧的凹槽150形状结构相同,有利于确保从两侧进入散热盖100内塑封体230模流一致,包括但不限于流速和流量一致,以便于提升填充效率和填充质量,对芯片220和支脚120的塑封结构更加可靠,防止结构分层,提高结构可靠性和封装质量。同时还能提高芯片220的打线空间,防止打线线弧221触碰到散热盖100。
本发明实施例提供的一种封装结构200,包括上述的散热盖100,散热性能良好,并且有利于提高封装结构200的可靠性,防止结构分层。
本发明实施例提供的一种封装结构制作方法,可用于制作上述的封装结构200,工艺方法简单,可操作性强,有利于提高封装结构200的散热性能和可靠性,防止结构分层,提高封装质量。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种散热盖,其特征在于,应用于封装结构中,所述散热盖包括盖体和与所述盖体连接的支脚,所述支脚用于与基板连接;
所述支脚包括互成角度连接的第一分段和第二分段,所述第一分段与所述盖体连接,所述第二分段用于与所述基板连接;所述第一分段和所述第二分段中的至少一者设有凹槽或凸块。
2.根据权利要求1所述的散热盖,其特征在于,所述第一分段包括相对设置的第一表面和第二表面,所述第二分段包括相对设置的第三表面和第四表面,所述第一表面与所述第三表面连接,均位于所述支脚远离所述基板的一侧;所述第二表面与所述第四表面连接,均位于所述支脚靠近所述基板的一侧;
所述第一表面和所述第二表面中的至少一者设有凹槽,和/或,所述第三表面和所述第四表面中的至少一者设有凹槽。
3.根据权利要求2所述的散热盖,其特征在于,所述第一表面和所述第三表面中的至少一者设有凸块。
4.根据权利要求2所述的散热盖,其特征在于,所述凹槽包括第一凹槽和第二凹槽,所述第一表面设有第一凹槽,所述第二表面设有第二凹槽,所述第一凹槽的深度与所述第二凹槽的深度一致;
和/或,所述第三表面设有第一凹槽,所述第四表面设有第二凹槽,所述第一凹槽的深度与所述第二凹槽的深度一致。
5.根据权利要求2所述的散热盖,其特征在于,所述盖体包括相对设置的第五表面和第六表面,所述第五表面与所述第一表面连接,所述第六表面与所述第二表面连接;
所述第五表面和/或所述第六表面设有第三凹槽,和/或所述第五表面设有凸块。
6.根据权利要求5所述的散热盖,其特征在于,所述第五表面与所述第一表面位于同一平面。
7.根据权利要求1所述的散热盖,其特征在于,所述凹槽或所述凸块沿所述支脚的宽度方向设置。
8.一种封装结构,其特征在于,包括基板、芯片和如权利要求1至7中任一项所述的散热盖,所述芯片设于所述基板上,所述散热盖设于所述基板上,且所述散热盖罩设于所述芯片上。
9.根据权利要求8所述的封装结构,其特征在于,所述基板上设有第一焊盘和第二焊盘,所述支脚与所述第一焊盘连接,所述芯片与所述第二焊盘打线连接。
10.一种封装结构制作方法,其特征在于,用于制作如权利要求8或9所述的封装结构,所述方法包括:
提供一基板;所述基板包括第一焊盘和第二焊盘;
在所述基板上贴装芯片;其中,所述芯片与所述第二焊盘连接;
提供一散热盖;所述散热盖包括相互连接的支脚和盖体,所述支脚上设有凹槽或凸块;
在所述基板上贴装所述散热盖;其中,所述散热盖的支脚与所述第一焊盘连接;
塑封所述芯片。
CN202210477879.3A 2022-05-05 2022-05-05 散热盖、封装结构和封装结构制作方法 Active CN114582815B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210477879.3A CN114582815B (zh) 2022-05-05 2022-05-05 散热盖、封装结构和封装结构制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210477879.3A CN114582815B (zh) 2022-05-05 2022-05-05 散热盖、封装结构和封装结构制作方法

Publications (2)

Publication Number Publication Date
CN114582815A true CN114582815A (zh) 2022-06-03
CN114582815B CN114582815B (zh) 2022-11-01

Family

ID=81785098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210477879.3A Active CN114582815B (zh) 2022-05-05 2022-05-05 散热盖、封装结构和封装结构制作方法

Country Status (1)

Country Link
CN (1) CN114582815B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS634652A (ja) * 1986-06-25 1988-01-09 Hitachi Ltd 半導体装置
JPH0766331A (ja) * 1993-08-02 1995-03-10 Motorola Inc 半導体デバイス・パッケージの製造方法
US20020053724A1 (en) * 2000-09-13 2002-05-09 Siliconware Precision Industries Co., Ltd. Semiconductor package
CN1354513A (zh) * 2000-11-17 2002-06-19 矽品精密工业股份有限公司 用于半导体装置的散热结构
CN2648599Y (zh) * 2003-08-07 2004-10-13 立卫科技股份有限公司 半导体封装件的散热片
US20050093135A1 (en) * 2003-10-31 2005-05-05 Wei-Chi Liu Thermal dissipating element of a chip
US20090230543A1 (en) * 2008-03-11 2009-09-17 Ping Hsun Yu Semiconductor package structure with heat sink
US20130270683A1 (en) * 2012-04-16 2013-10-17 Fu-Yung Tsai Semiconductor packages with heat dissipation structures and related methods
US20140091461A1 (en) * 2012-09-30 2014-04-03 Yuci Shen Die cap for use with flip chip package
CN108878372A (zh) * 2017-05-12 2018-11-23 格芯公司 挠性散热盖
CN111755350A (zh) * 2020-05-26 2020-10-09 甬矽电子(宁波)股份有限公司 封装结构制作方法和封装结构

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS634652A (ja) * 1986-06-25 1988-01-09 Hitachi Ltd 半導体装置
JPH0766331A (ja) * 1993-08-02 1995-03-10 Motorola Inc 半導体デバイス・パッケージの製造方法
US20020053724A1 (en) * 2000-09-13 2002-05-09 Siliconware Precision Industries Co., Ltd. Semiconductor package
CN1354513A (zh) * 2000-11-17 2002-06-19 矽品精密工业股份有限公司 用于半导体装置的散热结构
CN2648599Y (zh) * 2003-08-07 2004-10-13 立卫科技股份有限公司 半导体封装件的散热片
US20050093135A1 (en) * 2003-10-31 2005-05-05 Wei-Chi Liu Thermal dissipating element of a chip
US20090230543A1 (en) * 2008-03-11 2009-09-17 Ping Hsun Yu Semiconductor package structure with heat sink
US20130270683A1 (en) * 2012-04-16 2013-10-17 Fu-Yung Tsai Semiconductor packages with heat dissipation structures and related methods
US20140091461A1 (en) * 2012-09-30 2014-04-03 Yuci Shen Die cap for use with flip chip package
CN108878372A (zh) * 2017-05-12 2018-11-23 格芯公司 挠性散热盖
CN111755350A (zh) * 2020-05-26 2020-10-09 甬矽电子(宁波)股份有限公司 封装结构制作方法和封装结构

Also Published As

Publication number Publication date
CN114582815B (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
US6919631B1 (en) Structures for improving heat dissipation in stacked semiconductor packages
KR101517541B1 (ko) 다층 반도체 패키지
CN103715150B (zh) 芯片帽及戴有芯片帽的倒装芯片封装
US7126218B1 (en) Embedded heat spreader ball grid array
JP3640557B2 (ja) ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ
US20140167243A1 (en) Semiconductor packages using a chip constraint means
US20070069371A1 (en) Cavity chip package
US20020038904A1 (en) Area array type semiconductor package and fabrication method
US20100025810A1 (en) Method and System for Secure Heat Sink Attachment on Semiconductor Devices with Macroscopic Uneven Surface Features
US7488623B2 (en) Integrated circuit chip packaging assembly
US20070273019A1 (en) Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier
TW201411788A (zh) 集成電路封裝件及其裝配方法
CN101425486A (zh) 一种封装结构
US7635613B2 (en) Semiconductor device having firmly secured heat spreader
US7755176B1 (en) Die-mounting substrate and method incorporating dummy traces for improving mounting film planarity
US20080224283A1 (en) Leadframe-based semiconductor package and fabrication method thereof
TWI420630B (zh) 半導體封裝結構與半導體封裝製程
US6825556B2 (en) Integrated circuit package design with non-orthogonal die cut out
US6538321B2 (en) Heat sink with collapse structure and semiconductor package with heat sink
US5973407A (en) Integral heat spreader for semiconductor package
KR20100069007A (ko) 반도체 패키지 및 그 제조 방법
CN114582815B (zh) 散热盖、封装结构和封装结构制作方法
TWI613776B (zh) 散熱件及具有散熱件之晶片封裝
CN114446943A (zh) 半导体封装结构和半导体封装结构的制备方法
KR101459566B1 (ko) 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant