CN114567300A - 具有多路选择器功能的d触发器 - Google Patents

具有多路选择器功能的d触发器 Download PDF

Info

Publication number
CN114567300A
CN114567300A CN202210456120.7A CN202210456120A CN114567300A CN 114567300 A CN114567300 A CN 114567300A CN 202210456120 A CN202210456120 A CN 202210456120A CN 114567300 A CN114567300 A CN 114567300A
Authority
CN
China
Prior art keywords
clock signal
signal
output
flip
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210456120.7A
Other languages
English (en)
Other versions
CN114567300B (zh
Inventor
范志军
田文博
孔维新
杨作兴
郭海丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen MicroBT Electronics Technology Co Ltd
Original Assignee
Shenzhen MicroBT Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen MicroBT Electronics Technology Co Ltd filed Critical Shenzhen MicroBT Electronics Technology Co Ltd
Priority to CN202210456120.7A priority Critical patent/CN114567300B/zh
Publication of CN114567300A publication Critical patent/CN114567300A/zh
Application granted granted Critical
Publication of CN114567300B publication Critical patent/CN114567300B/zh
Priority to TW112113606A priority patent/TW202337134A/zh
Priority to PCT/CN2023/087747 priority patent/WO2023207587A1/zh
Priority to KR1020237026083A priority patent/KR20230154171A/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本公开涉及一种具有多路选择器功能的D触发器，包括：第一传输门，所述第一传输门的数据输入端被配置为接收第一数据信号，所述第一传输门的时钟输入端被配置为接收第一时钟信号；第二传输门，所述第二传输门的数据输入端被配置为接收第二数据信号，所述第二传输门的时钟输入端被配置为接收第二时钟信号；反相锁存单元，所述反相锁存单元的数据输入端连接到第一传输门的输出端和第二传输门的输出端，所述反相锁存单元的时钟输入端被配置为接收第三时钟信号；以及反相器，所述反相器的输入端连接到反相锁存单元的输出端，所述反相器的输出端提供D触发器的输出。

Description

具有多路选择器功能的D触发器
技术领域
本发明涉及具有多路选择器功能的D触发器。
背景技术
芯片的评价指标通常是性能、功耗和面积（Performance, Power and Area，PPA）。性能是指运行的速度。功耗是指静态漏电和运行时的功耗。面积是指芯片的面积，其代表了成本。很多应用领域（例如，矿机和人工智能）对PPA（特别是功耗）很敏感。因此，PPA代表着芯片的核心竞争力。
芯片制造存在良率问题。可测性设计（Design for Test，DFT）是大规模芯片必备的技术。通过DFT能够将有错误的芯片筛除出去或者对芯片进行分级。DFT通过在芯片原始设计中插入各种用于提高芯片可测性（包括可控制性和可观测性）的硬件逻辑，从而使芯片变得容易测试，大幅度节省芯片测试的成本。
发明内容
根据本公开的一个方面，提供了一种具有多路选择器功能的D触发器，包括：第一传输门，所述第一传输门的数据输入端被配置为接收第一数据信号，所述第一传输门的时钟输入端被配置为接收第一时钟信号；第二传输门，所述第二传输门的数据输入端被配置为接收第二数据信号，所述第二传输门的时钟输入端被配置为接收第二时钟信号；反相锁存单元，所述反相锁存单元的数据输入端连接到第一传输门的输出端和第二传输门的输出端，所述反相锁存单元的时钟输入端被配置为接收第三时钟信号；以及反相器，所述反相器的输入端连接到反相锁存单元的输出端，所述反相器的输出端提供D触发器的输出，其中，第一时钟信号和第二时钟信号使得第一传输门和第二传输门在不同的时间导通，第三时钟信号使得在第一传输门和第二传输门之一导通时反相锁存单元截止，在第一传输门和第二传输门二者截止时反相锁存单元导通。
根据本公开的又一个方面，提供了一种运算电路，包括多个本公开的D触发器。
根据本公开的又一个方面，提供了一种计算装置，包括：存储器；以及处理器，所述处理器包括本公开的运算电路。
附图说明
当结合附图考虑实施例的以下具体描述时，可以获得对本发明内容更好的理解。在各附图中使用了相同或相似的附图标记来表示相同或者相似的部件。各附图连同下面的具体描述一起包含在本说明书中并形成说明书的一部分，用来例示说明本发明的实施例和解释本发明的原理和优点。
图1A-1D示出了通过在原始电路的逻辑块之间插入额外的硬件电路来测试原始电路的框图。
图2A示出了扫描替换步骤中将普通D触发器替换为扫描DFF的示意图，图2B示出了扫描拼接步骤中将扫描DFF连接在一起形成扫描链的示意图。
图3A和3B分别示出了二选一多路选择器（MUX2）的逻辑图和真值表。
图4A和4B分别示出了反相二选一多路选择器（MUXI2）和二选一多路选择器（MUX2）的互补金属氧化物半导体（Complementary Metal-Oxide-Semiconductor，CMOS）电路。
图5示出了根据本公开的实施例的具有多路选择器功能的D触发器500的框图。
图6A至6D示出了根据本公开的实施例的实现了图5的D触发器500的CMOS电路600A至600D。
图7示出了根据本公开的实施例的具有多路选择器功能的D触发器700的框图。
图8A至8D示出了根据本公开的实施例的实现了图7的D触发器700的CMOS电路800A至800D。
图9A至9D示出了根据本公开的实施例的实现了图7的D触发器700的CMOS电路900A至900D。
图10A和10B示出了根据本公开的实施例的用于生成第一时钟信号的时钟信号生成器1000A和1000B。
图11A和11B示出了根据本公开的实施例的用于生成第二时钟信号的时钟信号生成器1100A和1100B。
图12A和12B示出了根据本公开的实施例的用于生成第三时钟信号/第四时钟信号的时钟信号生成器1200A和1200B。
图13示出了将根据本公开的实施例的第一时钟信号、第二时钟信号和第三时钟信号施加于图6A的CMOS电路时的信号时序图。
图14示出了可以应用根据本公开的实施例的D触发器的运算电路1400。
图15示出了可以应用根据本公开的实施例的D触发器的运算电路1500。
具体实施方式
以下对实施例的详细描述呈现了本发明的特定实施例的各种细节。然而，本发明可以以权利要求所定义和涵盖的多种不同方式实施。在本说明书中，相同的附图标记可表示相同或功能相似的元件。
图1A-1D示出了通过在原始电路的逻辑块之间插入额外的硬件电路来测试原始电路的框图。图1A示出的是原始电路。图1B示出的是在逻辑块A和逻辑块B之间插入观测点来观测从逻辑块A传递到逻辑块B的值。图1C示出的是在逻辑块A和逻辑块B之间插入或门来控制从逻辑块A传递到逻辑块B的值，即，将该值强制为1。图1D示出的是在逻辑块A和逻辑块B之间插入与门来控制从逻辑块A传递到逻辑块B的值，即，将该值强制为0。
在大规模芯片中，数字电路的主要构成是时序逻辑单元和组合逻辑单元。组合逻辑单元的测试过程比较简单，通常情况下只需要单个测试向量就可以检测到目标错误。时序逻辑单元的测试过程比较复杂。在绝大多数情况下，没办法只依靠一个测试向量，而是需要一个测试向量序列才能最终检测到目标错误。
扫描（Scan）技术能够把难以测试（difficult-to-test）的时序电路转变为容易测试（easy-to-test）的组合电路。扫描技术主要包括两步。第一步是扫描替换，其把电路中的普通寄存器（例如，D触发器（DFF））替换为扫描寄存器（例如，扫描DFF）。第二步是扫描拼接，其把第一步中的扫描寄存器连接在一起形成扫描链。图2A示出了扫描替换步骤中将普通DFF替换为扫描DFF的示意图。图2B示出了扫描拼接步骤中将扫描DFF连接在一起形成扫描链的示意图。
扫描DFF由二选一多路选择器（MUX2）和DFF组成。MUX2的逻辑表达式为
Figure 731533DEST_PATH_IMAGE001
。sel为选择信号，a0为第一输入，a1为第二输入。图3A和3B分别示出了二选一多路选择器（MUX2）的逻辑图和真值表。当选择信号sel为逻辑0时，输出X为第一输入a0。当选择信号sel为逻辑1时，输出X为第二输入a1。图4A和4B分别示出了反相二选一多路选择器（MUXI2）和二选一多路选择器（MUX2）的互补金属氧化物半导体（ComplementaryMetal-Oxide-Semiconductor，CMOS）电路。MUXI2与MUX2的区别在于，MUXI2的输出为输入的反相。但从图4A和4B可以看出，MUXI2的实现更简单，因为MUXI2比MUX2节省了一个反相器。
然而，不管是在扫描DFF中使用MUX2还是MUXI2，均增加了较多的CMOS晶体管，导致扫描DFF的面积、功耗以及成本增加。另外，在扫描DFF中，MUX2（或者MUXI2）和DFF是两个分离的单元，这也会导致扫描DFF占用的面积较大。
此外，在芯片中，参与运算和存储的数据本身有位宽，例如，8位、16位、32位、64位等。因此，寄存器的占比较高，通常为芯片面积的50%。如果将这些寄存器都替换为扫描DFF，则会导致芯片的面积大、功耗高、成本高。
本公开提供了具有多路选择器功能的D触发器，其能够作为扫描寄存器替换芯片中的普通寄存器来实现芯片的测试。现有技术是利用扫描DFF替换芯片中的普通寄存器来实现芯片的测试。与扫描DFF相比，本公开的D触发器占用的面积小、功耗小并且成本低。因此，在芯片中利用本公开的实施例的具有多路选择器功能的D触发器具有面积小、功耗小和成本低的优点。
图5示出了根据本公开的实施例的具有多路选择器功能的D触发器500的框图。D触发器500包括传输门510、传输门520、反相锁存单元530和反相器540。传输门510的数据输入端被配置为接收第一数据信号D。传输门520的数据输入端被配置为接收第二数据信号SI。反相锁存单元530的数据输入端连接到传输门510的输出端和传输门520的输出端。反相器540的输入端连接到反相锁存单元530的输出端。反相器540的输出端提供D触发器500的输出Q。
此外，传输门510的时钟输入端（未示出）被配置为接收第一时钟信号。传输门520的时钟输入端（未示出）被配置为接收第二时钟信号。反相锁存单元530的时钟输入端（未示出）被配置为接收第三时钟信号。第一时钟信号和第二时钟信号使得传输门510和传输门520在不同的时间导通。因此，第一数据信号D和第二数据信号SI在不同的时间被传输到反相锁存单元530的输入端。也就是说，通过配置施加给传输门510和传输门520的时钟信号，可以选择将第一数据信号D还是第二数据信号SI传输到反相锁存单元530的输入端。第三时钟信号使得在传输门510和传输门520之一导通时反相锁存单元530截止，在传输门510和传输门520二者截止时反相锁存单元530导通。
反相锁存单元530的数据输入端接收第一数据信号D或第二数据信号SI，并在导通时在输出端输出反相第一数据信号或反相第二数据信号。反相器530的输入端接收反相第一数据信号或反相第二数据信号，并输出第一数据信号D或第二数据信号SI。因此，D触发器500的输出是第一数据信号D或第二数据信号SI。
因此，D触发器500不仅具有寄存器功能，还具有多路选择器功能。D触发器500中的传输门和反相锁存单元都是时序逻辑单元。可见，D触发器500通过利用时序逻辑单元实现了寄存器功能和多路选择器功能二者。然而，现有的扫描DFF中的多路选择器是组合逻辑单元，DFF是时序逻辑单元。也就是说，现有的扫描DFF需要分离的组合逻辑单元和时序逻辑单元来实现寄存器功能和多路选择器功能二者。因此，根据本公开的实施例的D触发器相比于传统的扫描DFF具有面积小、功耗小和成本低的优点。
在本公开的一些实施例中，第一数据信号D和第二数据信号SI中的一个为功能数据信号，第一数据信号D和第二数据信号SI中的另一个为扫描数据信号。因此，在需要对电路进行测试时，可以在时钟信号的控制下将特定扫描数据信号输入D触发器500来进行电路测试。
图6A至6D示出了根据本公开的实施例的实现了图5的D触发器500的CMOS电路600A至600D。传输门510由并联的PMOS晶体管511和NMOS晶体管512实现。传输门520由并联的PMOS晶体管521和NMOS晶体管522实现。反相器540由串联在电源端子VDD和接地端子VSS之间的PMOS晶体管541和NMOS晶体管542实现。也就是说，反相器540被实现为非门。
图6A和6B中的反相锁存单元530由串联在电源端子VDD和接地端子VSS之间的PMOS晶体管531和532以及NMOS晶体管533和534实现。也就是说，图6A和6B中的反相锁存单元530被实现为三态门。图6C和6D中的反相锁存单元530由串联的反相器631和传输门632实现。反相器631由串联在电源端子VDD和接地端子VSS之间的PMOS晶体管535和NMOS晶体管536实现。传输门632由并联的PMOS晶体管537和NMOS晶体管538实现。
如图6A和6B所示，反相锁存单元530采用了三态门的如下配置：PMOS晶体管531的栅极和NMOS晶体管534的栅极被连接在一起作为反相锁存单元530的数据输入端。PMOS晶体管532的漏极和NMOS晶体管533的漏极被连接在一起作为反相锁存单元530的输出端。PMOS晶体管532的栅极和NMOS晶体管533的栅极分别被配置为接收具有相反相位的时钟信号。
在本公开的一些实施例中，反相锁存单元530可以采用三态门的另外一种配置：PMOS晶体管532的栅极和NMOS晶体管533的栅极被连接在一起作为反相锁存单元530的数据输入端，PMOS晶体管532的漏极和NMOS晶体管533的漏极被连接在一起作为反相锁存单元530的输出端，PMOS晶体管531的栅极和NMOS晶体管534的栅极分别被配置为接收具有相反相位的时钟信号。
在图6A中，PMOS晶体管511被施加第一时钟信号的同相信号clk1p，NMOS晶体管512被施加第一时钟信号的反相信号clk1n。因此，传输门510将在clk1p为低电平并且clk1n为高电平时输出第一数据信号D。PMOS晶体管521被施加第二时钟信号的同相信号clk2p，NMOS晶体管522被施加第二时钟信号的反相信号clk2n。因此，传输门520将在clk2p为低电平并且clk2n为高电平时输出第二数据信号SI。
第一时钟信号的同相信号clk1p和第二时钟信号的同相信号clk2p在不同的时间为低电平，因此传输门510和传输门520在不同的时间导通。从而，第一数据信号D和第二数据信号SI在不同的时间被传输到反相锁存单元530的输入端。
PMOS晶体管532被施加第三时钟信号的反相信号clk3n，NMOS晶体管533被施加第三时钟信号的同相信号clk3p。因此，反相锁存单元530将在clk3p为高电平并且clk3n为低电平时输出反相第一数据信号或反相第二数据信号。进一步地，反相器540输出第一数据信号或第二数据信号。因此，图6A的CMOS电路实现了上升沿触发的D触发器。
在图6B中，PMOS晶体管511的栅极和NMOS晶体管512的栅极分别被配置为接收第一时钟信号的具有相反相位的反相信号clk1n和同相信号clk1p。由于PMOS晶体管511被施加第一时钟信号的反相信号clk1n，NMOS晶体管512被施加第一时钟信号的同相信号clk1p，所以传输门510在clk1p为高电平并且clk1n为低电平时导通并输出第一数据信号D。
PMOS晶体管521的栅极和NMOS晶体管522的栅极分别被配置为接收第二时钟信号的具有相反相位的反相信号clk2n和同相信号clk2p。由于PMOS晶体管521被施加第二时钟信号的反相信号clk2n，NMOS晶体管522被施加第二时钟信号的同相信号clk2p，所以传输门520在clk2p为高电平并且clk2n为低电平时导通并输出第二数据信号SI。
第一时钟信号的同相信号clk1p和第二时钟信号的同相信号clk2p在不同的时间为高电平，因此传输门510和传输门520在不同的时间导通。从而，第一数据信号D和第二数据信号SI在不同的时间被传输到反相锁存单元530的输入端。
PMOS晶体管532被施加第三时钟信号的同相信号clk3p，NMOS晶体管533被施加第三时钟信号的反相信号clk3n。因此，反相锁存单元530将在clk3p为低电平并且clk3n为高电平时输出反相第一数据信号或反相第二数据信号。进一步地，反相器540输出第一数据信号或第二数据信号。因此，图6B的CMOS电路实现了下降沿触发的D触发器。
在图6C中，PMOS晶体管511被施加第一时钟信号的同相信号clk1p，NMOS晶体管512被施加第一时钟信号的反相信号clk1n。因此，传输门510将在clk1p为低电平并且clk1n为高电平时输出第一数据信号D。PMOS晶体管521被施加第二时钟信号的同相信号clk2p，NMOS晶体管522被施加第二时钟信号的反相信号clk2n。因此，传输门520将在clk2p为低电平并且clk2n为高电平时输出第二数据信号SI。
第一时钟信号的同相信号clk1p和第二时钟信号的同相信号clk2p在不同的时间为低电平，因此传输门510和传输门520在不同的时间导通。从而，第一数据信号D和第二数据信号SI在不同的时间被传输到反相锁存单元530的输入端。
PMOS晶体管537被施加第三时钟信号的反相信号clk3n，NMOS晶体管538被施加第三时钟信号的同相信号clk3p。因此，反相锁存单元530将在clk3p为高电平并且clk3n为低电平时输出反相第一数据信号或反相第二数据信号。进一步地，反相器540输出第一数据信号或第二数据信号。因此，图6C的CMOS电路实现了上升沿触发的D触发器。
在图6D中，PMOS晶体管511的栅极和NMOS晶体管512的栅极分别被配置为接收第一时钟信号的具有相反相位的反相信号clk1n和同相信号clk1p。由于PMOS晶体管511被施加第一时钟信号的反相信号clk1n，NMOS晶体管512被施加第一时钟信号的同相信号clk1p，所以传输门510在clk1p为高电平并且clk1n为低电平时导通并输出第一数据信号D。
PMOS晶体管521的栅极和NMOS晶体管522的栅极分别被配置为接收第二时钟信号的具有相反相位的反相信号clk2n和同相信号clk2p。由于PMOS晶体管521被施加第二时钟信号的反相信号clk2n，NMOS晶体管522被施加第二时钟信号的同相信号clk2p，所以传输门520在clk2p为高电平并且clk2n为低电平时导通并输出第二数据信号SI。
第一时钟信号的同相信号clk1p和第二时钟信号的同相信号clk2p在不同的时间为高电平，因此传输门510和传输门520在不同的时间导通。从而，第一数据信号D和第二数据信号SI在不同的时间被传输到反相锁存单元530的输入端。
PMOS晶体管537被施加第三时钟信号的同相信号clk3p，NMOS晶体管538被施加第三时钟信号的反相信号clk3n。因此，反相锁存单元530将在clk3p为低电平并且clk3n为高电平时输出反相第一数据信号或反相第二数据信号。进一步地，反相器540输出第一数据信号或第二数据信号。因此，图6D的CMOS电路实现了下降沿触发的D触发器。
在本公开的一些实施例中，可以通过将公共时钟信号和反相选择信号进行与运算获得第一时钟信号的同相信号clk1p，通过将clk1p进行非运算获得第一时钟信号的反相信号clk1n。通过将公共时钟信号和选择信号进行与运算获得第二时钟信号的同相信号clk2p，通过将clk2p进行非运算获得第二时钟信号的反相信号clk2n。第三时钟信号的同相信号clk3p是公共时钟信号，第三时钟信号的反相信号clk3n是通过将公共时钟信号进行非运算获得的。
在本公开的一些实施例中，可以通过将公共时钟信号和选择信号进行与运算获得第一时钟信号的同相信号clk1p，通过将clk1p进行非运算获得第一时钟信号的反相信号clk1n。通过将公共时钟信号和反相选择信号进行与运算获得第二时钟信号的同相信号clk2p，通过将clk2p进行非运算获得第二时钟信号的反相信号clk2n。
D触发器500是一种动态D触发器，其输出端存在漏电问题。为了进一步解决该漏电问题，本发明还提出了一种半静态D触发器，其能够有效地缓解输出端的漏电问题。
图7示出了根据本公开的实施例的具有多路选择器功能的D触发器700。D触发器700包括传输门510、传输门520、反相锁存单元530、反相器540和反相反馈单元750。D触发器700的传输门510、传输门520、反相锁存单元530和反相器540的配置已经参考图5进行了描述。D触发器700与D触发器500的区别在于D触发器700增加了反相反馈单元750。反相反馈单元750的数据输入端连接到反相器540的输出端。反相反馈单元750的输出端连接到反相器540的输入端。
反相反馈单元750的时钟输入端（未示出）被配置为接收第四时钟信号。第四时钟信号使得在反相锁存单元530导通时，反相反馈单元750截止。第四时钟信号使得在反相锁存单元530截止时，反相反馈单元750导通。从而，反相反馈单元750能够将反相器540的输出端的电荷反相并反馈回反相器540的输入端。因此，D触发器700能够有效地缓解D触发器输出端的漏电问题，其是一种半静态D触发器。
反相反馈单元750可以由三态门实现，或者由串联的反相器和传输门实现。图8A至8D示出了根据本公开的实施例的实现了图7的D触发器700的CMOS电路800A至800D。在图8A至8D中，反相反馈单元750由串联在电源端子VDD和接地端子VSS之间的PMOS晶体管751和752以及NMOS晶体管753和754实现。也就是说，反相反馈单元750被实现为三态门。
如图8A至8D所示，反相反馈单元750采用了三态门的如下配置：PMOS晶体管751的栅极和NMOS晶体管754的栅极被连接在一起作为反相反馈单元750的数据输入端。PMOS晶体管752的漏极和NMOS晶体管753的漏极被连接在一起作为反相反馈单元750的输出端。PMOS晶体管752的栅极和NMOS晶体管753的栅极分别被配置为接收具有相反相位的时钟信号。
在本公开的一些实施例中，反相反馈单元750可以采用三态门的另外一种配置：PMOS晶体管752的栅极和NMOS晶体管753的栅极被连接在一起作为反相反馈单元750的数据输入端，PMOS晶体管752的漏极和NMOS晶体管753的漏极被连接在一起作为反相反馈单元750的输出端，PMOS晶体管751的栅极和NMOS晶体管754的栅极分别被配置为接收具有相反相位的时钟信号。
在图8A和8C中，PMOS晶体管752的栅极和NMOS晶体管753的栅极分别被配置为接收第四时钟信号的具有相反相位的同相信号clk4p和反相信号clk4n。因此，反相反馈单元750在clk4p为高电平并且clk4n为低电平时截止，在clk4p为低电平并且clk4n为高电平时导通。
在图8B和8D中，PMOS晶体管752的栅极被配置为接收第四时钟信号的反相信号clk4n，NMOS晶体管753的栅极被配置为接收第四时钟信号的同相信号clk4p。因此，反相反馈单元750在clk4p为高电平并且clk4n为低电平时导通，在第四时钟信号的同相信号clk4p为低电平并且clk4n为高电平时截止。
图9A至9D示出了根据本公开的实施例的实现了图7的D触发器700的CMOS电路900A至900D。在图9A至9D中，反相反馈单元750由串联的反相器941和传输门942实现。串联在电源端子VDD和接地端子VSS之间的PMOS晶体管755和NMOS晶体管756构成反相器941。并联的PMOS晶体管757和NMOS晶体管758构成传输门942。反相器941的输入端被作为反相反馈单元750的输入端。传输门942的输出端被作为反相反馈单元750的输出端。
在图9A和9C中，PMOS晶体管757的栅极被配置为接收第四时钟信号的同相信号clk4p，NMOS晶体管758的栅极被配置为接收第四时钟信号的反相信号clk4n。因此，反相反馈单元750在clk4p为低电平并且clk4n为高电平时导通，在clk4p为高电平并且clk4n为低电平时截止。
在图9B和9D中，PMOS晶体管757的栅极被配置为接收第四时钟信号的反相信号clk4n，NMOS晶体管758的栅极被配置为接收第四时钟信号的同相信号clk4p。因此，反相反馈单元750在clk4p为高电平并且clk4n为低电平时导通，在clk4p为低电平并且clk4n为高电平时截止。
在本公开的一些实施例中，第四时钟信号的同相信号可以是公共时钟信号，第四时钟信号的反相信号可以是通过将公共时钟信号进行非运算获得的。在本公开的一些实施例中，第四时钟信号可以与第三时钟信号相同。
图10A示出了根据本公开的实施例的用于生成第一时钟信号的时钟信号生成器1000A。时钟信号生成器1000A包括串联的与非门1010、非门1020和非门1030。与非门1010包括PMOS晶体管1011和1012以及NMOS晶体管1013和1014。非门1020包括PMOS晶体管1021和NMOS晶体管1022。非门1030包括PMOS晶体管1031和NMOS晶体管1032。与非门1010被配置为接收公共时钟信号clk和反相选择信号sen，并将输出提供给非门1020。非门1020被配置为输出第一时钟信号的同相信号clk1p，并将clk1p提供给非门1030。非门1030被配置为输出第一时钟信号的反相信号clk1n。因此，第一时钟信号的同相信号clk1p = clk & sen。
图10A仅仅是用于生成第一时钟信号的时钟信号生成器的示例。在本公开的一些实施例中，与非门1010的输出也可以提供第一时钟信号的反相信号clk1n。然而，每个非门可以连接的负载数量受限。因此，可以通过在与非门1010之后连接更多的非门来增强时钟信号生成器1000A驱动负载的能力。在本公开的一些实施例中，可以在与非门1010之后连接两个或更多个非门来形成时钟树。与非门1010的输出作为时钟树的根节点。这些非门可以连接成H树、鱼骨或网状结构。
图10B示出了根据本公开的实施例的用于生成第一时钟信号的时钟信号生成器1000B。与时钟信号生成器1000A相比，时钟信号生成器1000B还包括由两个或更多个非门构成的时钟树1040。此外，时钟信号生成器1000B还包括K对串联的非门，即(1020-1, 1030-1), …, (1020-K, 1030-K)。这K对串联的非门可以输出K对具有相反相位的信号，即(clk1p-1, clk1n-1), …, (clk1p-K, clk1n-K)。每对非门输出的每对信号都可以用作第一时钟信号。每对信号可以被提供给若干负载（例如，本公开的D触发器）。因此，与时钟信号生成器1000A相比，时钟信号生成器1000B可以驱动更多的负载。
图11A示出了根据本公开的实施例的用于生成第二时钟信号的时钟信号生成器1100A。时钟信号生成器1100A包括串联的与非门1110、非门1120和非门1130。与非门1110包括PMOS晶体管1111和1112以及NMOS晶体管1113和1114。非门1120包括PMOS晶体管1121和NMOS晶体管1122。非门1130包括PMOS晶体管1131和NMOS晶体管1132。与非门1110被配置为接收公共时钟信号clk和选择信号se，并将输出提供给非门1120。非门1120被配置为输出第二时钟信号的同相信号clk2p，并将clk2p提供给非门1130。非门1130被配置为输出第二时钟信号的反相信号clk2n。因此，第二时钟信号的同相信号clk2p = clk & se。
图11A仅仅是用于生成第二时钟信号的时钟信号生成器的示例。在本公开的一些实施例中，与非门1110的输出也可以提供第一时钟信号的反相信号clk2n。然而，每个非门可以连接的负载数量受限。因此，可以通过在与非门1110之后连接更多的非门来增强时钟信号生成器1100A驱动负载的能力。在本公开的一些实施例中，可以在与非门1110之后连接两个或更多个非门来形成时钟树。与非门1110的输出作为时钟树的根节点。这些非门可以连接成H树、鱼骨或网状结构。
图11B示出了根据本公开的实施例的用于生成第二时钟信号的时钟信号生成器1100B。与时钟信号生成器1100A相比，时钟信号生成器1100B还包括由两个或更多个非门构成的时钟树1140。此外，时钟信号生成器1100B还包括L对串联的非门，即(1120-1, 1030-1), …, (1120-L, 1130-L)。这L对串联的非门可以输出L对具有相反相位的信号，即(clk2p-1, clk2n-1), …, (clk2p-L, clk2n-L)。每对非门输出的每对信号都可以用作第二时钟信号。每对信号可以被提供给若干负载（例如，本公开的D触发器）。因此，与时钟信号生成器1100A相比，时钟信号生成器1100B可以驱动更多的负载。选择信号se被配置用于选择将第一数据信号D还是第二数据信号SI传输到反相器540的输入端。反相选择信号sen是选择信号se的反相信号。可以通过将选择信号se施加给反相器来获得反相选择信号sen。
图12A示出了根据本公开的实施例的用于生成第三时钟信号/第四时钟信号的时钟信号生成器1200A。时钟信号生成器1200A包括串联的非门1210和非门1220。非门1210包括PMOS晶体管1211和NMOS晶体管1212。非门1220包括PMOS晶体管1221和NMOS晶体管1222。非门1210被配置为接收公共时钟信号clk并输出clkn，并将clkn提供给非门1220。非门1220被配置为输出clkp。clkp和clkn可以用作第三时钟信号的同相信号和反相信号，或者用作第四时钟信号的同相信号和反相信号。然而，每个非门可以连接的负载数量受限。因此，可以通过更多的非门来增强时钟信号生成器1200A驱动负载的能力。
图12B示出了根据本公开的实施例的用于生成第三时钟信号/第四时钟信号的时钟信号生成器1200B。与时钟信号生成器1200A相比，时钟信号生成器1200B还包括由两个或更多个非门构成的时钟树1230。时钟树1230可以是H树、鱼骨或网状结构。此外，时钟信号生成器1200B还包括J对串联的非门，即(1210-1, 1220-1), …, (1210-J, 1220-J)。这J对串联的非门可以输出J对具有相反相位的信号，即(clkp-1, clkn-1), …, (clkp-J, clkn-J)。每对非门输出的每对信号都可以用作第三时钟信号/第四时钟信号。每对信号可以被提供给若干负载（例如，本公开的D触发器）。因此，与时钟信号生成器1200A相比，时钟信号生成器1200B可以驱动更多的负载。
图13示出了将根据本公开的实施例的第一时钟信号、第二时钟信号和第三时钟信号施加于图6A的CMOS电路时的信号时序图。传输门510在clk1p为高电平并且clk1n为低电平时锁存第一数据信号D，在clk1p为低电平并且clk1n为高电平时输出第一数据信号D。传输门520在clk2p为高电平并且clk2n为低电平时锁存第二数据信号SI，在clk2p为低电平并且clk2n为高电平时输出第二数据信号SI。因此，传输门510和传输门520均充当了锁存单元。此外，由于se信号被融入了第一时钟信号和第二时钟信号，所以第一时钟信号和第二时钟信号既能用作时钟信号来锁存数据，又能用作选择信号来选择从传输门510输出第一数据信号D还是从传输门520第二数据信号SI。另外，由于第一时钟信号的同相信号clk1p和第二时钟信号的同相信号clk2p在任何时刻只有一个为低电平，所以第一数据信号D和第二数据信号SI在任何时刻只有一个会被传输门510和传输门520提供到反相锁存单元530的数据输入端。因此，D触发器500在任何时刻只输出第一数据信号D和第二数据信号SI中的一个。
图14示出了可以应用根据本公开的实施例的D触发器的运算电路1400。运算电路1400包括存储输入数据a[15:0]的寄存器组1410，存储输入数据B[15:0]的寄存器组1420，组合器1430，以及存储输出数据c[15:0]的寄存器组1440。寄存器组1410、1420和1440中的每一个可以包括多个根据本公开的实施例的D触发器。
图15示出了可以应用根据本公开的实施例的D触发器的运算电路1500。运算电路1500包括反相器1501，其被配置为接收选择信号se并输出反相选择信号sen。运算电路1500还包括时钟信号生成器1511、1512和1513。时钟信号生成器1511可以是图10A中的时钟信号生成器1000A或者图10B中的时钟信号生成器1000B。时钟信号生成器1511被配置为接收反相选择信号sen和公共时钟信号clka，并输出第一时钟信号clk1。时钟信号生成器1512可以是图11A中的时钟信号生成器1100A或者图11B中的时钟信号生成器1100B。时钟信号生成器1512被配置为接收选择信号se和公共时钟信号clka，并输出第二时钟信号clk2。时钟信号生成器1513可以是图12A中的时钟信号生成器1200A或者图12B中的时钟信号生成器1200B。时钟信号生成器1513被配置为接收公共时钟信号clka，并输出第三时钟信号clk3/第三时钟信号和第四时钟信号clk4。运算电路1500还包括多个D触发器1521-1, 1521-2…1521-n。由于反相器1501以及时钟信号生成器1511、1512和1513被多个D触发器1521-1, 1521-2…1521-n共用，所以反相器1501以及时钟信号生成器1511、1512和1513带来的成本的增加可以忽略不计。
在本公开的一些实施例中，运算电路1500还可以包括时钟信号生成器1515、1516和1517以及多个D触发器1522-1, 1522-2…1522-m。时钟信号生成器1515可以是图10A中的时钟信号生成器1000A或者图10B中的时钟信号生成器1000B。时钟信号生成器1515被配置为接收反相选择信号sen和公共时钟信号clkb，并输出第五时钟信号clk5。时钟信号生成器1516可以是图11A中的时钟信号生成器1100A或者图11B中的时钟信号生成器1100B。时钟信号生成器1516被配置为接收选择信号se和公共时钟信号clkb，并输出第六时钟信号clk6。时钟信号生成器1517可以是图12A中的时钟信号生成器1200A或者图12B中的时钟信号生成器1200B。时钟信号生成器1516被配置为接收公共时钟信号clkb，并输出第七时钟信号clk7/第七时钟信号clk7和第八时钟信号clk8。clk4、clk5、clk6、clk7/clk7+clk8可以被提供给多个D触发器1522-1, 1522-2…1522-m。
在实际应用中，多个D触发器1521-1, 1521-2…1521-n可以被包括在第一处理芯片上，多个D触发器1522-1, 1522-2…1522-m可以被包括在第二处理芯片上。处理芯片可以是诸如CPU和GPU的处理芯片。
本公开的一些实施例可以被实现为一种具有多路选择器功能的D触发器，包括：第一传输门，所述第一传输门的数据输入端被配置为接收第一数据信号，所述第一传输门的时钟输入端被配置为接收第一时钟信号；第二传输门，所述第二传输门的数据输入端被配置为接收第二数据信号，所述第二传输门的时钟输入端被配置为接收第二时钟信号；反相锁存单元，所述反相锁存单元的数据输入端连接到第一传输门的输出端和第二传输门的输出端，所述反相锁存单元的时钟输入端被配置为接收第三时钟信号；以及反相器，所述反相器的输入端连接到反相锁存单元的输出端，所述反相器的输出端提供D触发器的输出，其中，第一时钟信号和第二时钟信号使得第一传输门和第二传输门在不同的时间导通，第三时钟信号使得在第一传输门和第二传输门之一导通时反相锁存单元截止，在第一传输门和第二传输门二者截止时反相锁存单元导通。
在本公开的一些实施例中，所述反相锁存单元为以下之一：第一三态门；串联的第二反相器和第三传输门。
在本公开的一些实施例中，第一时钟信号、第二时钟信号和第三时钟信号中的每一个都包括具有相反相位的同相信号和反相信号。
在本公开的一些实施例中，第一时钟信号的同相信号是通过将公共时钟信号以及选择信号和反相选择信号中的一个进行与运算获得的，第一时钟信号的反相信号是通过将第一时钟信号的同相信号进行非运算获得的，第二时钟信号的同相信号是通过将公共时钟信号以及选择信号和反相选择信号中的另一个进行与运算获得的，第二时钟信号的反相信号是通过将第二时钟信号的同相信号进行非运算获得的，第三时钟信号的同相信号是公共时钟信号，第三时钟信号的反相信号是通过将公共时钟信号进行非运算获得的。
在本公开的一些实施例中，D触发器还包括反相反馈单元，所述反相反馈单元的数据输入端连接到反相器的输出端，所述反相反馈单元的输出端连接到反相器的输入端，所述反相反馈单元的时钟输入端被配置为接收第三时钟信号，其中，第三时钟信号使得在反相锁存单元之一导通时反相反馈单元截止，在反相锁存单元截止时反相反馈单元导通。
在本公开的一些实施例中，所述反相反馈单元为以下之一：第二三态门；串联的第三反相器和第四传输门。
在本公开的一些实施例中，第四时钟信号包括具有相反相位的同相信号和反相信号。
在本公开的一些实施例中，第四时钟信号的同相信号是公共时钟信号，第四时钟信号的反相信号是通过将公共时钟信号进行非运算获得的。
在本公开的一些实施例中，第一数据信号和第二数据信号中的一个为功能数据信号，第一数据信号和第二数据信号中的另一个为扫描数据信号。
本公开的一些实施例可以被实现为一种运算电路，包括多个本公开的D触发器。
在本公开的一些实施例中，运算电路还包括：第四反相器，所述第四反相器的输入被配置为接收选择信号并且输出反相选择信号；第一时钟信号生成器，所述第一时钟信号生成器被配置为接收公共时钟信号以及选择信号和第四反相器输出的反相选择信号中的一个，并且输出第一时钟信号；第二时钟信号生成器，所述第二时钟信号生成器被配置为接收公共时钟信号以及选择信号和第四反相器输出的反相选择信号中的另一个，并且输出第二时钟信号；以及第三时钟信号生成器，所述第三时钟信号生成器被配置为接收公共时钟信号并且输出第三时钟信号。
在本公开的一些实施例中，所述第三时钟信号生成器还被配置为输出第四时钟信号。
本公开的一些实施例可以被实现为一种计算装置，包括：存储器；以及处理器，所述处理器包括本公开的运算电路。
以上结合特定实施例描述了本公开的D触发器。然而，应该理解，任何一个实施例的任何特征可以与任何其它实施例的任何其它特征组合和/或替换。
本公开的各方面可以在各种电子设备中实现。电子设备的示例可以包括但不限于消费电子产品、消费电子产品的部件、电子测试设备、诸如基站的蜂窝通信基础设施等。电子设备的示例可以包括但不限于诸如智能电话的移动电话、诸如智能手表或耳机的可穿戴计算设备、电话、电视、计算机监视器、计算机、调制解调器、手持式计算机、膝上型计算机、平板计算机、个人数字助理（PDA）、微波炉、冰箱、如汽车电子系统的车载电子系统、立体声系统、DVD播放器、CD播放器、如MP3播放器的数字音乐播放器、收音机、便携式摄像机、如数码相机的相机、便携式存储芯片、洗衣机、烘干机、洗衣机/烘干机、外围设备、时钟等。此外，电子设备可以包括非完整产品。
除非上下文另有明确要求，否则在整个说明书和权利要求书中，词语“包括”、“包含”、“含有”、“具有”等应以包含性的含义来解释，而不是排他性的或详尽的意思。也就是说，意思是“包括但不限于”。如本文通常所使用的，“耦接”一词指的是可以直接连接或通过一个或多个中间元件连接的两个或更多个元件。同样地，如本文通常使用的，“连接”一词指的是可以直接连接或通过一个或多个中间元件连接的两个或更多个元件。另外，当在本申请中使用时，词语“此处”，“以上”、“以下”、“下文”、“上文”和类似含义的词语应当指代本申请的整体而不是本申请的任何特定部分。
此外，除非另有明确说明或者在所使用的上下文中以其它方式理解，否则本文使用的条件语言，例如“可以”、“可能”、“例如”、“诸如”等等通常旨在表达某些实施例包括，而其它实施例不包括某些特征、元素和/或状态。因此，这种条件语言通常不旨在暗示一个或多个实施例以任何方式需要特征、元素和/或状态，或者是否包括这些特征、元素和/或状态或者在任何特定实施例中执行这些特征、元素和/或状态。
虽然已经描述了某些实施例，但是这些实施例仅作为示例呈现，并且不旨在限制本公开的范围。实际上，这里描述的新颖设备、方法和系统可以以各种其它形式体现。此外，在不脱离本公开的精神的情况下，可以对这里描述的方法和系统的形式进行各种省略、替换和改变。例如，虽然以给定布置呈现块，但是替代实施例可以执行具有不同组件和/或电路拓扑的类似功能，并且可以删除、移动、添加、细分、组合和/或修改一些块。这些块中的每一个可以以各种不同的方式实现。可以组合上述各种实施例的元件和动作的任何合适组合以提供进一步的实施例。上述各种特征和过程可以彼此独立地实现，或者可以以各种方式组合。本公开的特征的所有合适的组合和子组合旨在落入本公开的范围内。

Claims (14)

1.一种具有多路选择器功能的D触发器，包括：
第一传输门，所述第一传输门的数据输入端被配置为接收第一数据信号，所述第一传输门的时钟输入端被配置为接收第一时钟信号；
第二传输门，所述第二传输门的数据输入端被配置为接收第二数据信号，所述第二传输门的时钟输入端被配置为接收第二时钟信号；
反相锁存单元，所述反相锁存单元的数据输入端连接到第一传输门的输出端和第二传输门的输出端，所述反相锁存单元的时钟输入端被配置为接收第三时钟信号；以及
反相器，所述反相器的输入端连接到反相锁存单元的输出端，所述反相器的输出端提供D触发器的输出，
其中，第一时钟信号和第二时钟信号使得第一传输门和第二传输门在不同的时间导通，第三时钟信号使得在第一传输门和第二传输门之一导通时反相锁存单元截止，在第一传输门和第二传输门二者截止时反相锁存单元导通。
2.如权利要求1所述的D触发器，其中，所述反相锁存单元为以下之一：
第一三态门；
串联的第二反相器和第三传输门。
3.如权利要求1所述的D触发器，其中，第一时钟信号、第二时钟信号和第三时钟信号中的每一个都包括具有相反相位的同相信号和反相信号。
4.如权利要求3所述的D触发器，其中，
第一时钟信号的同相信号是通过将公共时钟信号以及选择信号和反相选择信号中的一个进行与运算获得的，第一时钟信号的反相信号是通过将第一时钟信号的同相信号进行非运算获得的，
第二时钟信号的同相信号是通过将公共时钟信号以及选择信号和反相选择信号中的另一个进行与运算获得的，第二时钟信号的反相信号是通过将第二时钟信号的同相信号进行非运算获得的，
第三时钟信号的同相信号是公共时钟信号，第三时钟信号的反相信号是通过将公共时钟信号进行非运算获得的。
5.如权利要求1所述的D触发器，还包括反相反馈单元，所述反相反馈单元的数据输入端连接到反相器的输出端，所述反相反馈单元的输出端连接到反相器的输入端，所述反相反馈单元的时钟输入端被配置为接收第四时钟信号，
其中，第四时钟信号使得在反相锁存单元导通时反相反馈单元截止，在反相锁存单元截止时反相反馈单元导通。
6.如权利要求5所述的D触发器，其中，所述反相反馈单元为以下之一：
第二三态门；
串联的第三反相器和第四传输门。
7.如权利要求5所述的D触发器，其中，
第四时钟信号包括具有相反相位的同相信号和反相信号。
8.如权利要求7所述的D触发器，其中，
第四时钟信号的同相信号是公共时钟信号，第四时钟信号的反相信号是通过将公共时钟信号进行非运算获得的。
9.如权利要求1所述的D触发器，其中，第一数据信号和第二数据信号中的一个为功能数据信号，第一数据信号和第二数据信号中的另一个为扫描数据信号。
10.一种运算电路，包括多个如权利要求1至4以及9中任一项所述的D触发器。
11.如权利要求10所述的运算电路，还包括：
第四反相器，所述第四反相器的输入被配置为接收选择信号并且输出反相选择信号；
第一时钟信号生成器，所述第一时钟信号生成器被配置为接收公共时钟信号以及选择信号和第四反相器输出的反相选择信号中的一个，并且输出第一时钟信号；
第二时钟信号生成器，所述第二时钟信号生成器被配置为接收公共时钟信号以及选择信号和第四反相器输出的反相选择信号中的另一个，并且输出第二时钟信号；以及
第三时钟信号生成器，所述第三时钟信号生成器被配置为接收公共时钟信号并且输出第三时钟信号。
12.一种运算电路，包括多个如权利要求5至8中任一项所述的D触发器。
13.如权利要求12所述的运算电路，还包括：
第四反相器，所述第四反相器的输入被配置为接收选择信号并且输出反相选择信号；
第一时钟信号生成器，所述第一时钟信号生成器被配置为接收公共时钟信号以及选择信号和第四反相器输出的反相选择信号中的一个，并且输出第一时钟信号；
第二时钟信号生成器，所述第二时钟信号生成器被配置为接收公共时钟信号以及选择信号和第四反相器输出的反相选择信号中的另一个，并且输出第二时钟信号；以及
第三时钟信号生成器，所述第三时钟信号生成器被配置为接收公共时钟信号并且输出第三时钟信号和第四时钟信号。
14.一种计算装置，包括：
存储器；以及
处理器，所述处理器包括运算电路，所述运算电路包括多个如权利要求1至9中任一项所述的D触发器。
CN202210456120.7A 2022-04-28 2022-04-28 具有多路选择器功能的d触发器 Active CN114567300B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202210456120.7A CN114567300B (zh) 2022-04-28 2022-04-28 具有多路选择器功能的d触发器
TW112113606A TW202337134A (zh) 2022-04-28 2023-04-12 具有多路選擇器功能的d觸發器
PCT/CN2023/087747 WO2023207587A1 (zh) 2022-04-28 2023-04-12 具有多路选择器功能的d触发器
KR1020237026083A KR20230154171A (ko) 2022-04-28 2023-04-12 멀티플렉서 기능을 가지는 d 플립-플롭

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210456120.7A CN114567300B (zh) 2022-04-28 2022-04-28 具有多路选择器功能的d触发器

Publications (2)

Publication Number Publication Date
CN114567300A true CN114567300A (zh) 2022-05-31
CN114567300B CN114567300B (zh) 2022-08-23

Family

ID=81721405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210456120.7A Active CN114567300B (zh) 2022-04-28 2022-04-28 具有多路选择器功能的d触发器

Country Status (4)

Country Link
KR (1) KR20230154171A (zh)
CN (1) CN114567300B (zh)
TW (1) TW202337134A (zh)
WO (1) WO2023207587A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023207587A1 (zh) * 2022-04-28 2023-11-02 深圳比特微电子科技有限公司 具有多路选择器功能的d触发器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04369920A (ja) * 1991-06-19 1992-12-22 Matsushita Electron Corp 入力選択機能付きラッチ回路
US6501315B1 (en) * 2001-12-12 2002-12-31 Xilinx, Inc. High-speed flip-flop operable at very low voltage levels with set and reset capability
JP2005323295A (ja) * 2004-05-11 2005-11-17 Asahi Kasei Microsystems Kk ラッチ回路及びフリップフロップ回路
CN202196566U (zh) * 2011-09-21 2012-04-18 京东方科技集团股份有限公司 移位寄存器及其栅极驱动装置
CN104079290A (zh) * 2013-03-25 2014-10-01 飞思卡尔半导体公司 具有电阻性多晶路由的触发器电路
CN105471409A (zh) * 2014-09-26 2016-04-06 德克萨斯仪器股份有限公司 具有共享反相器的低面积触发器
US9641159B1 (en) * 2015-10-29 2017-05-02 Faraday Technology Corp. Flip-flop circuit
CN106685411A (zh) * 2015-11-09 2017-05-17 爱思开海力士有限公司 锁存器电路、双倍数据速率环形计数器及相关器件
CN112929012A (zh) * 2021-01-21 2021-06-08 北京源启先进微电子有限公司 漏电补偿锁存器、数据运算单元以及芯片

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3216880B2 (ja) * 1990-04-20 2001-10-09 日本電気株式会社 Ｄラッチ回路
CN212726968U (zh) * 2020-06-22 2021-03-16 深圳比特微电子科技有限公司 反相输出动态d触发器、多路并联寄存器及比特币挖矿算法的装置
CN114567300B (zh) * 2022-04-28 2022-08-23 深圳比特微电子科技有限公司 具有多路选择器功能的d触发器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04369920A (ja) * 1991-06-19 1992-12-22 Matsushita Electron Corp 入力選択機能付きラッチ回路
US6501315B1 (en) * 2001-12-12 2002-12-31 Xilinx, Inc. High-speed flip-flop operable at very low voltage levels with set and reset capability
JP2005323295A (ja) * 2004-05-11 2005-11-17 Asahi Kasei Microsystems Kk ラッチ回路及びフリップフロップ回路
CN202196566U (zh) * 2011-09-21 2012-04-18 京东方科技集团股份有限公司 移位寄存器及其栅极驱动装置
CN104079290A (zh) * 2013-03-25 2014-10-01 飞思卡尔半导体公司 具有电阻性多晶路由的触发器电路
CN105471409A (zh) * 2014-09-26 2016-04-06 德克萨斯仪器股份有限公司 具有共享反相器的低面积触发器
US9641159B1 (en) * 2015-10-29 2017-05-02 Faraday Technology Corp. Flip-flop circuit
CN106685411A (zh) * 2015-11-09 2017-05-17 爱思开海力士有限公司 锁存器电路、双倍数据速率环形计数器及相关器件
CN112929012A (zh) * 2021-01-21 2021-06-08 北京源启先进微电子有限公司 漏电补偿锁存器、数据运算单元以及芯片

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023207587A1 (zh) * 2022-04-28 2023-11-02 深圳比特微电子科技有限公司 具有多路选择器功能的d触发器

Also Published As

Publication number Publication date
WO2023207587A1 (zh) 2023-11-02
TW202337134A (zh) 2023-09-16
CN114567300B (zh) 2022-08-23
KR20230154171A (ko) 2023-11-07

Similar Documents

Publication Publication Date Title
US9891283B2 (en) Multi-bit flip-flops and scan chain circuits
US7353441B2 (en) Flip flop circuit and apparatus using a flip flop circuit
US20090300448A1 (en) Scan flip-flop device
US11581894B2 (en) Alternative data selector, full adder and ripple carry adder
US7793178B2 (en) Cell supporting scan-based tests and with reduced time delay in functional mode
CN114567300B (zh) 具有多路选择器功能的d触发器
US7024605B2 (en) Flip-flop and scan path circuit
CN114567298B (zh) 具有多路选择器功能的反相d触发器
CN114567299B (zh) 具有多路选择器功能的反相锁存器
US20230084175A1 (en) Flip-flop, master-slave flip-flop, and operating method thereof
CN114567297B (zh) D触发器以及包括d触发器的处理器和计算装置
Chiu et al. Jump scan: A DFT technique for low power testing
KR20120100385A (ko) 플립-플롭 및 이를 포함하는 반도체 장치
CN114567301B (zh) 具有多路选择器功能的混合相位d触发器
CN114567294B (zh) 具有多路选择器功能的锁存器
CN114567295B (zh) 具有多路选择器功能的混合相位锁存器
US6944784B2 (en) Flip-flop having multiple clock sources and method therefore
CN111565037A (zh) 二选一数据选择器
CN111625215A (zh) 全加器和行波进位加法器
CN114563692B (zh) 基于锁存器的支持可测性设计的电路以及芯片测试方法
JP2976937B2 (ja) スキャン試験回路
CN212518946U (zh) 二选一数据选择器
CN212084126U (zh) 全加器和行波进位加法器
US7463063B2 (en) Semiconductor device
CN110098829B (zh) 锁存器电路及集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant