CN114551338A - 具有掩埋金属焊盘的半导体器件及其制造方法 - Google Patents

具有掩埋金属焊盘的半导体器件及其制造方法 Download PDF

Info

Publication number
CN114551338A
CN114551338A CN202111289533.2A CN202111289533A CN114551338A CN 114551338 A CN114551338 A CN 114551338A CN 202111289533 A CN202111289533 A CN 202111289533A CN 114551338 A CN114551338 A CN 114551338A
Authority
CN
China
Prior art keywords
metal
metal pad
layer
semiconductor device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111289533.2A
Other languages
English (en)
Inventor
钱胤
张明
戴幸志
林赛·格兰特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN114551338A publication Critical patent/CN114551338A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了一种具有掩埋金属焊盘的半导体器件、一种用于制造具有掩埋金属焊盘的半导体器件的方法和一种用于稳定半导体结构中硅通孔连接的方法。该半导体器件包括掩埋在半导体衬底中的金属焊盘，该金属焊盘电连接到金属互连结构并与半导体衬底电隔离。半导体衬底形成从后表面延伸到金属焊盘的开口。该用于制造具有掩埋金属焊盘的半导体器件的方法包括：在半导体衬底的凹部中沉积金属焊盘，将焊盘与衬底隔离，将金属焊盘电连接到衬底的前侧，以及通过开口将金属焊盘连接到衬底的后侧。该用于稳定半导体器件中硅通孔连接的方法包括将金属互连结构电耦合到埋潜在半导体衬底中的金属焊盘，并在半导体衬底中形成接触金属焊盘的硅通孔。

Description

具有掩埋金属焊盘的半导体器件及其制造方法
技术领域
本发明涉及一种具有掩埋金属焊盘的半导体器件、一种芯片级封装、一种用于制造具有掩埋金属焊盘的半导体器件的方法和一种用于稳定半导体结构中硅通孔连接的方法。
背景技术
集成电路使得消费电子产品例如移动设备中相机的图像传感器中的电子和计算过程小型化。专用集成电路(ASIC)是为特定用途而不是一般用途设计的集成电路。集成电路利用在半导体衬底上构建电路系统来形成半导体器件。这种设计使得电路的长度尺度显著减小。多个集成电路可以组合起来形成芯片级封装，这使得电子硬件更加致密。
发明内容
通过将多个集成电路堆叠在彼此之上，可以将更多的电路系统装入小体积中。3D集成电路需要新形式的连接来在芯片级封装的个别集成电路之间桥接。两个集成电路的衬底可以通过氧化物联结(bond，或称为键合或焊接)或混合联结而联结在一起，两者的金属互连结构可以通过电接触件或金属联结焊盘而连接。更复杂的芯片级封装需要使电连接经过半导体衬底。这可以使用硅通孔或衬底通孔(TSV)来实现，通过形成穿过半导体衬底的开口并用导电材料涂覆该开口来形成硅通孔或衬底通孔(TSV)。TSV可以形成从衬底的“后侧”到在衬底的“前侧”上形成的金属互连结构的电连接。
常规的TSV结构容易受到机械应变的影响，机械应变可能导致它们所连接的集成电路失效。TSV导致易受机械应变影响的一个原因是，形成在半导体衬底中的开口接触嵌入低κ层间电介质中的金属互连结构。层间电介质是多孔的，并且具有降低的机械稳定性。此外，为了减小总器件结构的厚度并减少金属互连结构的制作时间和成本，减小金属互连结构的厚度是有利的。结果，由一个或多个TSV的形成引入到金属互连结构上的应变可能对层间电介质或金属互连结构造成结构损伤，导致裂纹和分层，这两者都可能损害半导体器件的性能，例如导致漏电。由于低κ层间电介质的结构和金属互连结构的厚度减小，TSV导致机械稳定性降低并导致器件可靠性下降。
一种形成TSV的方法需要在半导体衬底中形成开口，这通常通过从半导体衬底的后侧蚀刻材料来完成。形成的开口接触结合到半导体衬底前面的金属互连结构。制作该开口的深度公差由最终TSV将接触的材料的厚度决定。TSV接触的金属互连结构的金属层可以薄至800埃，这导致蚀刻工艺的深度公差相对较窄，这种相对较窄的公差可能导致制造成本和失效率增加。机械稳定性对于利用半导体器件封装工艺和TSV在移动设备、汽车设备和户外设备中建立电连接的行业尤其重要，这些行业对机械结构的要求更高。
这里描述的实施例通过使用埋潜在半导体器件的半导体衬底的前侧并接触TSV的金属焊盘来改善上述挑战。该金属焊盘与半导体衬底电隔离，但是电连接到形成在半导体衬底上的金属互连结构，从而形成从半导体衬底后侧到半导体衬底前侧的电通道。
使用金属焊盘接触TSV使得半导体器件结构对机械应变更有弹性。制造比金属互连结构更厚的金属焊盘允许增加坚固性并降低与其相关联的电连接断裂或断开的可能性。此外，由于金属焊盘嵌入在半导体衬底中，而不是嵌入在多孔层间电介质中，因此它更加坚固以对抗原本可能会损坏电接触件或其所连接的结构的力。使用金属焊盘接触TSV放宽了蚀刻工艺的深度公差要求，这可以降低制造成本并降低制造工艺的失效率。
本发明提供了一种具有掩埋金属焊盘的半导体器件、一种芯片级封装、一种用于制造具有掩埋金属焊盘的半导体器件的方法和一种用于稳定半导体结构中硅通孔连接的方法。
在第一方面，一种半导体器件包括：半导体衬底，具有第一衬底表面和与其相反的第二衬底表面；设置在第一衬底表面上的第一层间电介质层；设置在第一层间电介质层上的第二层间电介质层；嵌入在第二层间电介质层内的金属互连结构；以及至少部分掩埋在半导体衬底中、电连接到金属互连结构并与半导体衬底电隔离的金属焊盘；其中半导体衬底形成从第二衬底表面延伸到金属焊盘的开口。
在一些实施例中，所述半导体器件还包括在形成所述开口的所述半导体衬底的表面上的绝缘衬垫层和在所述绝缘衬垫层上并接触所述金属焊盘的导电层，从而形成落在所述金属焊盘上的硅通孔。
在一些实施例中，所述金属焊盘通过嵌入在所述第一层间电介质层中的一个或多个导电接触件电连接到所述金属互连结构。
在一些实施例中，所述金属焊盘的顶表面与所述第一衬底表面在公差范围内共面。
在一些实施例中，所述金属焊盘的宽度小于所述金属互连结构的宽度。
在一些实施例中，所述金属焊盘由铝、铝铜合金、钨及其组合中的至少一种形成。
在一些实施例中，所述半导体器件还包括形成在所述半导体衬底上的像素阵列。
在一些实施例中，所述半导体器件还包括包围所述金属焊盘并将所述金属焊盘与所述半导体衬底隔离的绝缘层。
在一些实施例中，所述第二层间电介质层包括低κ电介质材料，并且所述第一层间电介质层包括氧化物材料。
在第二方面，一种芯片级封装，包括：根据第一方面实施例的半导体器件；以及第二半导体器件，其电连接并联结到所述半导体器件。
在一些实施例中，所述半导体器件是专用集成电路(ASIC)器件，并且所述第二半导体器件是图像传感器。
在第三方面，一种用于制造半导体器件的方法包括：蚀刻延伸到半导体衬底的第一衬底表面中的凹部，该半导体衬底具有与第一衬底表面相反的第二衬底表面；沉积凹部绝缘层，凹部绝缘层涂覆形成凹部的半导体衬底表面；在凹部中沉积金属层，凹部绝缘层将金属层与半导体衬底电隔离；蚀刻金属层以形成金属焊盘；沉积电介质材料以形成层间电介质层，层间电介质层覆盖第一衬底表面和金属焊盘的顶表面；形成至少一个导电接触件，该至少一个导电接触件延伸穿过层间电介质层并接触金属焊盘；以及在半导体衬底中形成从第二衬底表面延伸到金属焊盘的开口。
在一些实施例中，蚀刻所述金属层的步骤还包括蚀刻所述金属层以形成所述金属焊盘，所述金属焊盘的顶表面与所述第一衬底表面在公差范围内共面。
在一些实施例中，所述方法还包括通过在形成所述开口的所述半导体衬底的表面上沉积绝缘衬垫层并在所述绝缘衬垫层上沉积导电层来形成硅通孔，所述导电层接触所述金属焊盘。
在一些实施例中，沉积电介质材料的步骤还包括由相同材料形成的所述第一层间电介质层和所述凹部绝缘层。
在一些实施例中，所述方法还包括形成金属互连结构，所述金属互连结构通过所述至少一个导电接触件电连接到所述金属焊盘，并嵌入到设置在所述第一衬底表面上方的第二层间电介质层中。
在一些实施例中，形成至少一个导电接触件的步骤还包括形成多个等间隔的导电接触件，所述多个等间隔的导电接触件延伸穿过所述第一层间电介质层并接触所述金属焊盘。
在一些实施例中，沉积所述金属层的步骤还包括沉积铝、铝铜合金、钨及其组合中的至少一种。
在第四方面，一种用于稳定半导体器件中硅通孔连接以提高工艺可靠性的方法包括：将金属互连结构电耦合到金属焊盘，该金属焊盘埋潜在半导体衬底中并且与半导体衬底电隔离，该金属互连结构设置在半导体衬底的第一衬底表面上；以及在半导体衬底中形成硅通孔，该硅通孔从半导体衬底的第二衬底表面接触金属焊盘并电连接到金属焊盘，第二衬底表面与第一衬底表面相反。
在一些实施例中，将所述金属互连结构电耦合到所述金属焊盘的步骤包括通过在所述金属互连结构与所述金属焊盘之间形成的一个或多个导电接触件将所述金属互连结构电耦合到所述金属焊盘。
附图说明
图1是根据实施例的半导体器件的示意性截面图，该半导体器件包括连接到金属互连结构的金属焊盘。
图2是根据实施例的包括图像传感器的图1的半导体器件的示意性截面图。
图3是根据实施例的包括集成电路的图1的芯片级封装的示意性截面图。
图4是说明根据实施例的用于制造图1的半导体器件的方法的流程图，该半导体器件具有用于增加机械稳定性的金属焊盘。
图5示出了根据实施例的半导体器件的第一系列截面图，以说明图4的方法。
图6示出了根据实施例的半导体器件的第二系列示意性截面图，以说明图4的方法。
图7是根据实施例的半导体器件的芯片级封装的示意性截面图。
图8是说明用于稳定半导体器件中硅通孔连接的方法的流程图。
具体实施方式
在整个说明书中提到“一个示例”或“一个实施例”意味着结合该示例描述的特定特征、结构或特性包括在本发明的至少一个示例中。因此，短语“在一个示例中”或“在一个实施例中”在本说明书各处的出现不一定都指同一示例。此外，在一个或多个示例中，特定特征、结构或特性可以以任何合适的方式组合。
空间上相对的术语，例如“之下”、“下方”、“下部”、“下面”、“上方”、“上部”等，可以在这里使用，以便于描述一个元件或特征与图中所示的另一个(多个)元件或特征的关系。应当理解，除了附图中所描绘的取向之外，空间相对术语还旨在包括使用或操作中的设备的不同取向。例如，如果图中的设备被翻转，则被描述为在其他元件或特征“之下”或“下方”或“下面”的元件将被定向为在其他元件或特征“上方”。因此，术语“下方”和“之下”既可以包括上方的取向也可以包括下方的取向。该设备可以以其他方式定向(旋转90度或在其他取向)，并且这里使用的空间相对描述语被相应地解释。此外，还应当理解，当层被称为“在”两个层之间时，它可以是两个层之间的唯一层，或者也可以存在一个或多个居间层。
术语半导体衬底可以指的是使用诸如硅、硅-锗、锗、砷化镓及其组合的半导体形成的衬底。术语半导体衬底也可以指的是由一种或多种半导体形成的衬底，该衬底经历了在衬底中形成区域和/或结的先前工艺步骤。半导体衬底还可以包括在衬底上形成的各种特征，例如掺杂和未掺杂的半导体、硅外延层以及其他半导体结构。
在整个说明书中，使用了几个术语。这些术语将在它们所属的领域中呈现它们的普通含义，除非在此特别定义或者它们的使用上下文清楚地暗示了不同的含义。应当注意，在本文中，元件名称和符号可以互换使用(例如，Si和硅)；然而，两者具有相同的含义。
图1说明了包括连接到金属互连结构122的金属焊盘110的半导体器件100的截面侧视图。图1所示的横截面平行于由正交轴线198X和198Z形成的平面，以下称为x-z平面，轴线198X和198Z各自与轴线198Y正交。由正交轴线198X和198Y形成的平面，以下称为x-y平面，以及平行于x-y平面的平面被称为水平面。除非另有规定，这里的物体高度指的是物体沿轴线198Z的范围。这里，对轴线x、y或z的提及分别指的是轴线198X、198Y和198Z。此外，这里，宽度指的是物体沿y轴线的范围，长度指的是物体沿x轴线的范围，厚度(薄度)指的是物体沿z轴线的范围，竖直指的是沿z轴线的方向。此外，这里，上方指的是沿正方向的轴线198Z离开一段距离的相对位置，而下方指的是沿负方向的轴线198Z离开一段距离的相对位置。
半导体器件100包括半导体衬底102，半导体衬底102包括第一衬底表面106和与第一衬底表面106相反的第二衬底表面108。设置在第一衬底表面106上的是层间电介质层104。在一个实施例中，层间电介质层104由氧化物材料例如氧化硅形成。在层间电介质层104上方的是低κ电介质层(或低κ层间电介质层)120，金属互连结构(或多层金属互连结构)122嵌入低κ电介质层120中。在图1的实施例中，金属互连结构122由四个金属层形成，这四个金属层是第一金属层122(1)、第二金属层122(2)、第三金属层122(3)和第四金属层122(4)。每个金属层对应于低κ电介质层120中给定竖直位置处的金属互连结构的部分。为了说明清楚，每个金属层只有一部分用插图编号指示。类似地，为了说明清楚，并非金属互连结构122的所有部分都在图1中用插图编号指示。具有实心深灰色填充的低κ电介质层120内的元件示意性地表示金属互连结构122的部分。金属互连结构122的结构和金属层(122(1)、122(2)、122(3)或122(4))中的每一个的部件代表了一般的金属互连结构，并且不意味着限制这里描述的实施例。在不脱离本发明范围的情况下，可以使用更多或更少的金属层。在图1的实施例中，尽管未示出，但是第一金属层122(1)可以是金属层122(1)、122(2)、122(3)或122(4)中最薄的金属层，并且具有800至2000埃的厚度。在实施例中，第四金属层122(4)可以是金属层122(1)、122(2)、122(3)或122(4)中最厚的金属层，并且可以具有4000至8000埃的厚度。
金属互连结构122通过一组导电接触件124电连接到金属焊盘110，导电接触件124个别地指示为导电接触件124(1)。该组导电接触件124形成在层间电介质层104中。设置在半导体衬底102的第一衬底表面106上的晶体管栅极128也嵌入层间电介质层104中。金属焊盘110可以被层间电介质层104包围，并且通过层间电介质层104与半导体衬底102隔离。在图1的实施例中，多个导电接触件(未个别地示出)将金属焊盘110连接到金属互连结构122的第一金属层122(1)。形成在半导体衬底102上的集成电路的晶体管栅极128和源极/漏极可以使用相应的导电接触件124(1)连接到金属互连结构122的相对应互连结构。应当理解，更多或更少的导电接触件124(1)可以用于将不同的电路部件，例如晶体管栅极、源极/漏极区，连接到金属互连结构122的相应互连结构，而不脱离本发明的范围。尽管在该示例中采用了七个导电接触件来耦合金属互连结构122和金属焊盘110，但是应当理解，更多或更少的导电接触件124可以用于连接金属焊盘110和金属互连结构122。例如，单个导电接触件124可用于将金属互连结构122电连接到金属焊盘110，并在金属焊盘110与低κ电介质层120之间提供足够的分隔，以防止低κ电介质层120在制作工艺中暴露而导致分层。导电接触件124可以具有相同或不同的物理尺寸，例如长度和/或宽度，这至少取决于金属焊盘110的大小和所采用的导电接触件124的数量。在一个实施例中，为了工艺可靠性，所采用的导电接触件124的数量和相关联的物理尺寸也可以基于在形成硅通孔期间为金属焊盘110与金属互连结构122之间提供支撑所需的机械强度来配置。
半导体衬底102形成从第二衬底表面108穿过半导体衬底102延伸到金属焊盘110的开口112。金属焊盘110与半导体衬底102电隔离。在图1所示的实施例中，金属焊盘110通过绝缘层与半导体衬底102电隔离，其中绝缘层可以由形成层间电介质层104的相同材料形成。半导体衬底102具有形成开口112的半导体衬底102的表面113。在一个实施例中，形成开口112的半导体衬底102的表面113衬有绝缘衬垫层117，导电层114形成在绝缘衬垫层117上。导电层114电连接到金属焊盘110，允许形成硅通孔126的电连接，允许在金属互连结构122与外部电路(例如，外部电路板)之间形成电连接。绝缘衬垫层117和导电层114可以延伸到第二衬底表面108上并沿着第二衬底表面108延伸。焊料或导电球(未示出)可以形成在导电层114的位于第二衬底表面108上的一部分上，用于形成与外部电路的电连接。
图2说明了半导体器件200的截面侧视图，该半导体器件200是非堆叠结构，并且包括金属焊盘210，金属焊盘210用于为硅通孔的形成提供机械支撑。半导体器件200包括半导体衬底202，半导体衬底202包括第一衬底表面206和与第一衬底表面206相反的第二衬底表面208。半导体衬底202包括光学活性区域240和周围区域250。在一个示例中，周围区域250可以包围光学活性区域240。设置在第一衬底表面206上的是层间电介质层204。在层间电介质层204上方的是低κ电介质层(低κ层间电介质层)220，金属互连结构222嵌入低κ电介质层220中。金属互连结构222通过一组导电接触件224电连接到金属焊盘210。尽管在图2中示出了三层金属互连结构222，但是应当理解，在不脱离本发明的范围的情况下，可以使用更多或更少的金属层。金属互连结构222的第一金属层(或底部金属层)可以是三个金属层中最薄的金属层。半导体衬底202形成与从第二衬底表面208延伸到金属焊盘210的硅通孔(未示出)兼容的开口212。金属焊盘210与半导体衬底202电隔离。在图2所示的实施例中，金属焊盘210通过绝缘层205与半导体衬底202电隔离，其中绝缘层205可以由形成层间电介质层204的相同材料例如氧化硅形成。金属焊盘210增强了结构强度，并提供了机械支撑以缓冲在硅通孔形成期间引起的应力，从而提高了加工可靠性。半导体器件200可以是图像传感器，其包括布置在光学活性区域240中的光电二极管(像素)阵列232和光学层234。在图2所示的实施例中，图像传感器是前侧照明(FSI)传感器，入射光270由光学层234穿过第一衬底表面206(例如前侧)导向至光电二极管阵列232。半导体器件200、半导体衬底202、层间电介质层204、第一衬底表面206、第二衬底表面208、金属焊盘210、开口212、低κ电介质层220、金属互连结构222和导电接触件224分别是图1的半导体器件100、半导体衬底102、层间电介质层104、第一衬底表面106、第二衬底表面108、金属焊盘110、开口112、低κ电介质层120、金属互连结构122和导电接触件124的示例，并且图1的元件描述适用于图2的相应元件。
图3说明了包括第一半导体器件300和第二半导体器件340的芯片级封装301的截面侧视图。在一个示例中，第一半导体器件300具有形成在其中的集成电路。在一个示例中，第一半导体器件300是专用集成电路(ASIC)器件。在一个示例中，第二半导体器件340是图像传感器，例如后侧照明图像传感器。在一个实施例中，第一半导体器件300在第一管芯或晶片上实施，而第二半导体器件340在第二管芯或晶片上实施。第一半导体器件300包括第一半导体衬底302，第一半导体衬底302包括第一衬底表面306和与第一衬底表面306相反的第二衬底表面308。设置在第一衬底表面306上的是由诸如氧化硅的电介质材料形成的层间电介质层304。在层间电介质层304上方的是低κ电介质层320，单层或多层金属互连结构(没有指示附图标记以帮助视觉清晰效果)嵌入低κ电介质层320中。第一金属互连结构322通过一组导电接触件324电连接到金属焊盘310，该组导电接触件324形成于并嵌入层间电介质层304中。第一半导体器件300的第一半导体衬底302形成从第二衬底表面308延伸到金属焊盘310的开口312。开口312可以暴露金属焊盘310的表面(例如，下表面)。在实施例中，开口312用于形成类似于图1的硅通孔126的硅通孔，例如，硅通孔具有沉积在其中的导电层(未示出)和绝缘衬垫层，导电层用于通过金属焊盘310在第一金属互连结构322与外部电路之间形成连接，绝缘衬垫层隔离导电层和第一半导体衬底302。在实施例中，金属焊盘310被设置成不与第一半导体衬底302接触。在实施例中，金属焊盘310与第一半导体衬底302间隔开，例如在金属焊盘310与第一半导体衬底302之间存在间隙。金属焊盘310与第一半导体衬底302电隔离。在一个实施例中，金属焊盘310通过绝缘层与第一半导体衬底302电隔离，并且被绝缘层包围，其中绝缘层可以由形成层间电介质层304的相同材料形成。在一个实施例中，金属焊盘310被绝缘层和层间电介质层304包围并埋潜在第一半导体衬底302中。附连到第一半导体器件300的是第二半导体器件340，第二半导体器件340包括第二半导体衬底342、第二低κ(层间)电介质层344、嵌入在第二低κ电介质层344内的第二金属互连结构346以及第二层间电介质层348。第二半导体器件340的第二低κ电介质层344通过氧化物联结或混合联结工艺联结到第一半导体器件300的低κ电介质层320。第一半导体器件300通过电连接例如一个或多个金属联结焊盘(未示出)电连接到第二半导体器件340。在一个实施例中，第二半导体器件340通过第二金属互连结构346与第一金属互连结构322之间的电连接(未示出)而电连接到第一半导体器件300。在一个实施例中，第二金属互连结构346通过第一半导体器件300与第二半导体器件340之间的联结界面370电连接到第一金属互连结构322。第二半导体器件340与第一半导体器件300之间的其他电连接不脱离本发明的范围。
在一个实施例中，第二半导体器件340是图像传感器，并且第二半导体衬底342具有光学作用区域350和周围区域360。第二半导体衬底342的光学作用区域350包括光电二极管阵列332和光学层334。图像传感器可以是后侧照明(BSI)图像传感器。
第一半导体器件300、第一半导体衬底302、层间电介质层304、第一衬底表面306、第二衬底表面308、金属焊盘310、开口312、低κ电介质层320、第一金属互连结构322和导电接触件324分别是图1的半导体器件100、半导体衬底102、层间电介质层104、第一衬底表面106、第二衬底表面108、金属焊盘110、开口112、低κ电介质层120、金属互连结构122和导电接触件124的示例，并且图1的元件描述适用于图3的相应元件。图3中的图像传感器的光学层334和光电二极管阵列332分别是图2中的图像传感器的光学层234和光电二极管阵列232的示例，并且图2的元件的描述适用于图3的相应元件。
图4是说明用于制造具有金属焊盘的芯片级结构的方法400的流程图，用于通过在硅通孔形成期间减小施加在第一金属层上的应力来增加机械稳定性。方法400可以是用于形成半导体器件100、200或300中任一种的制作方法的一部分。方法400包括框410、420、430、440、450、460和470中的至少一个。在实施例中，方法400还包括框412、432、452、480、490和492。方法400的框的示例在图5、6和7中示出。
在方法400的框410中，在半导体衬底的第一衬底表面中蚀刻一定深度的凹部。半导体衬底具有与第一衬底表面相反的第二衬底表面。在一个实施例中，使用第一掩膜蚀刻凹部。在方法400的框420中，沉积凹部绝缘层，其涂覆形成凹部的半导体衬底表面。在一个实施例中，凹部绝缘层用化学气相沉积来沉积。在方法400的框430中，将金属层沉积到凹部中，其中金属层通过凹部绝缘层与半导体衬底电绝缘。在一个实施例中，沉积金属层，使得其将凹部涂覆到使得凹部内的金属层的顶部基本上与半导体衬底的顶表面共面的厚度。该工艺还在凹部的侧壁上沉积金属层的金属材料。在方法400的框440中，移除金属层的多余部分以形成金属焊盘。在一个实施例中，框440包括蚀刻以形成金属焊盘，该金属焊盘的顶表面与第一衬底表面在公差(例如+/-10纳米)范围内共面。金属焊盘的大小可以通过配置凹部的大小或凹部绝缘层的厚度来调整。在一个实施例中，使用第二掩膜进行蚀刻。蚀刻工艺从半导体衬底的表面和凹部的侧壁移除金属层的金属材料，在凹部绝缘层与金属焊盘之间留下间隙。第二掩膜可用于控制金属焊盘的宽度。在方法400的框450中，沉积电介质材料，例如氧化物材料，以形成层间电介质层，层间电介质层覆盖第一衬底表面和金属焊盘的顶表面，从而将金属焊盘嵌入半导体衬底中。凹部绝缘层可以由与层间电介质层相同的材料形成。凹部绝缘层在半导体衬底与金属焊盘之间提供隔离，防止金属扩散。在方法400的框460中，形成至少一个导电接触件，该导电接触件延伸穿过层间电介质层并接触金属焊盘，该导电接触件通过光刻、蚀刻和金属沉积形成。在一个实施例中，通过首先蚀刻穿过层间电介质层，在层间电介质层上形成落在金属焊盘上的相应的一个或多个接触孔，并将金属材料例如钨、铝沉积到(一个或多个)相应的接触孔中，来形成导电接触件组。在方法400的框470中，在半导体衬底中形成从第二衬底表面延伸到金属焊盘的开口或孔。框470还包括从凹部绝缘层移除材料，使得开口终止于金属焊盘并暴露与金属焊盘的顶表面相反的下表面。在框410、420、430、440、450、460和470的一个示例中，金属焊盘形成在半导体衬底中。层间电介质层将金属焊盘与半导体衬底电绝缘，并且还覆盖第一衬底表面和金属焊盘。形成在半导体衬底中的开口从第二衬底表面延伸到金属焊盘。
图5示出了半导体器件500的一系列截面图，其说明了方法400的框410、420、430、440、450、460和470。使用框410，凹部516被蚀刻到半导体衬底502的第一衬底表面506(例如，前表面)中一定深度。半导体衬底502具有与第一衬底表面506相反的第二衬底表面508(例如，后表面)。半导体衬底502可以是半制作衬底，例如具有已经形成在其中的集成电路的一个或多个电路部件，其中集成电路包括至少一个晶体管和/或存储器。在一个实施例中，凹部516具有可基于后来形成的金属焊盘的期望厚度来确定的竖直范围。使用方法400的框420，沉积凹部绝缘层503，其涂覆形成凹部516的半导体衬底表面515。在一个示例中，凹部绝缘层503的厚度可以被配置为限定金属焊盘的大小。金属焊盘的大小被配置为在硅通孔结构形成期间向多层互连结构的第一金属层(例如，第一金属层522(1))提供足够的机械支撑。尽管为了简单起见，在图5中示出了三层金属互连结构522，但是应当理解，在不脱离本发明的范围的情况下，可以使用更多或更少的金属层。通过蚀刻穿过半导体衬底502形成的硅通孔的孔落在金属焊盘上，而不是落在薄的第一金属层522(1)上，这减少了引起的机械应力，从而提高了可靠性。在一个实施例中，凹部绝缘层503的厚度范围为从数百埃到微米。凹部绝缘层503可以由氧化硅形成。使用方法400的框430，例如通过化学气相沉积将金属材料沉积到凹部516中，形成金属层518。金属层518以足够的沉积厚度沉积，使得内平面表面(或内底表面)与半导体衬底502的第一衬底表面506齐平。在一个示例中，金属层518被沉积涂覆在形成U形腔的凹部绝缘层503上。金属层518通过凹部绝缘层503与半导体衬底502电绝缘。使用方法400的框440，蚀刻金属层518，移除金属层518的部分，以形成金属焊盘510，该金属焊盘510具有顶表面511，该顶表面511与第一衬底表面506在公差(例如+/-10纳米)范围内基本共面。在一个实施例中，蚀刻金属层518以形成金属焊盘510，该金属焊盘510的顶表面511位于第一衬底表面506上方。在一个实施例中，蚀刻金属层518以形成金属焊盘510，该金属焊盘510具有位于第一衬底表面506下方的顶表面511。顶表面511相对于第一衬底表面506的竖直位置的竖直位置可以变化，而不脱离本发明的范围。
使用方法400的框450，沉积电介质材料，例如氧化物材料，以形成覆盖第一衬底表面506和金属焊盘510的顶表面511的层间电介质层505。在蚀刻工艺期间，可以在金属焊盘510的侧部与凹部绝缘层503之间形成间隙，并且在沉积电介质材料的框450中，填充到间隙中。在框450的实施例中，沉积凹部绝缘层503和层间电介质层505，使得金属焊盘510嵌入或埋潜在半导体衬底502中。电介质材料可以由与凹部绝缘层503相同的材料形成。使用方法400的框460，例如通过光刻和金属沉积工艺，形成延伸穿过层间电介质层505并落在金属焊盘510上的一组导电接触件524。形成的导电接触件524的数量可以基于金属焊盘510的大小和最小设计规则来确定。在实施例中，导电接触件524可以是等间隔的，并且相邻导电接触件524之间的间距可以基于最小设计规则来配置。在一个实施例中，该组导电接触件524包括单个导电接触件，其宽度基于金属焊盘510的大小进行调整，以在金属焊盘510与金属互连结构522之间的区域中提供足够的机械支撑。在一个实施例中，该组导电接触件在与其他导电接触件相同的制作步骤中形成，其他导电接触件被形成为将形成在半导体衬底502的第一衬底表面506上的相应晶体管栅极和/或源极/漏极连接到金属互连结构522的相对应金属互连，这在本领域中是已知的。导电接触件可以包括金属材料诸如铝或钨。使用方法400的框470，在半导体衬底502中形成用于硅通孔的开口512，该开口512从第二衬底表面508延伸到金属焊盘510的下表面513。框470还包括从凹部绝缘层503移除材料以暴露金属焊盘510的下表面513。
在实施例中，开口512的宽度至少部分地由可以形成在半导体器件500中的预期TSV的宽度决定。开口512的宽度也至少部分地决定了金属焊盘510的宽度，以及随后决定了在框410中形成的凹部516的宽度。在实施例中，金属焊盘510的宽度大于开口512的宽度，并且随后，凹部516的宽度比金属焊盘510的宽度大至少例如400埃，这为金属焊盘510的每一侧上的凹部绝缘层503提供了足够的可用空间。
半导体器件500、半导体衬底502、第一衬底表面506、第二衬底表面508、金属焊盘510、开口512、导电层514、绝缘衬垫层517、低κ电介质层520、金属互连结构522、导电接触件524和硅通孔526(如下所述)分别是图1的半导体器件100、半导体衬底102、第一衬底表面106、第二衬底表面108、金属焊盘110、开口112、导电层114、绝缘衬垫层117、低κ电介质层120、金属互连结构122、导电接触件124和硅通孔126的示例，并且图1的元件的描述适用于图5的相应元件。
方法400，特别是框470，与常规的硅通孔制作技术相比具有特殊的优势。与为不利用金属焊盘的常规硅通孔形成的开口相比，在框470中使用的开口的形成提供了关键优势。常规地，形成开口以接触金属互连结构的第一薄金属层，例如比金属焊盘更薄的金属互连结构122的第一金属层122(1)。在移除材料以形成开口期间，开口深度的公差由硅通孔将接触的材料的厚度决定。为了产生更薄的半导体器件结构，减小金属互连结构的每个金属层的厚度是有利的，这可以减小层间电介质层的厚度，并且由于沉积的材料更少，因此减少了制作时间和成本。结果，金属互连的第一金属层可以薄至800埃。通过形成终止于金属焊盘而不是直接终止于金属互连结构的硅通孔的开口，缓解了所引起的蚀刻应力，工艺的制造公差得以放宽。在一个实施例中，金属焊盘510具有1000埃至20000埃的厚度。这使得开口512的形成相对于为直接接触金属互连结构的常规硅通孔形成开口更简单。金属焊盘510可以更厚或更薄，而不脱离本发明的范围。在一个实施例中，金属焊盘510的宽度大于开口512的宽度。通常，金属焊盘的宽度由期望TSV的宽度和它将接触的金属互连结构的宽度决定。金属焊盘510可以相对于开口512更宽或更窄，而不脱离本发明的范围。
图6示出了半导体器件600的一系列截面图，其说明方法400的框412的示例以及框410、420、430、440、450、460、470、480和490的示例。使用框410，在半导体衬底602的第一衬底表面606中蚀刻出凹部616。半导体衬底具有与第一衬底表面相反的第二衬底表面608。半导体衬底602在第一衬底表面606上涂覆有第一层间电介质层607，该第一层间电介质层607由与在框450中形成的层间电介质层605相同的材料形成，如下文所描述。半导体衬底602可以是半制作衬底，例如具有已经形成在其中的集成电路的一个或多个电路部件，其中集成电路包括至少一个晶体管和/或存储器。
使用方法400的框420，沉积凹部绝缘层603，例如氧化物材料，其涂覆形成凹部616的半导体衬底表面615。凹部绝缘层603保形地衬在凹部616的内表面上。使用方法400的框430，将金属材料沉积到凹部616中，以形成金属层618，金属层618通过凹部绝缘层603与半导体衬底602电绝缘。使用方法400的框440，蚀刻金属层618以形成金属焊盘610，该金属焊盘610具有与第一衬底表面606在公差(例如+/-10纳米)范围内共面的顶表面611。在一个实施例中，通过使用金属焊盘610的掩膜来蚀刻金属层618。蚀刻工艺从半导体衬底的表面和凹部的侧壁移除金属层，在凹部绝缘层603与金属焊盘610之间留下间隙620。使用方法400的框450，电介质材料(例如氧化物材料)沉积在第一层间电介质层607、金属焊盘610上，并进入凹部616中，填充间隙620，以形成覆盖第一衬底表面606和金属焊盘610的顶表面611的层间电介质层605。使用方法400的框460，形成一组导电接触件624，其延伸穿过层间电介质层605并接触金属焊盘610。使用方法400的框470，在半导体衬底602中形成从第二衬底表面608延伸到金属焊盘610的开口612。框470还包括从凹部绝缘层603移除材料。半导体器件600、半导体衬底602、第一衬底表面606、第二衬底表面608、金属焊盘610、开口612和导电接触件624分别是图1的半导体器件100、半导体衬底102、第一衬底表面106、第二衬底表面108、金属焊盘110、开口112和导电接触件124的示例，并且图1的元件的描述适用于图6的相应元件。
在某些实施例中，方法400包括图4中流程图的一个或多个附加框。在方法400的框432中，框430的金属层由铝、铝铜合金、钨或其组合中的一种形成。在框423的示例中，金属焊盘110、210、310、510或610中的任何一种可以由铝、铝铜合金、钨或其组合形成。
在某些实施例中，方法400包括图4中流程图的一个或多个附加框。在方法400的框452中，在框450中形成的层间电介质层和在框420中形成的凹部绝缘层由相同的材料形成。在框452的示例中，凹部绝缘层503/603和层间电介质层505/605由相同的材料形成。
图7说明了芯片级封装701的截面侧视图，芯片级封装701包括第一半导体器件700和第二半导体器件，第二半导体器件具有联结在一起形成的集成电路，其中集成电路可以包括至少一个晶体管和/或存储器(未示出)。图7说明了框452的一个示例，即，凹部绝缘层703和层间电介质层704由相同的材料例如氧化物材料形成。两者之间的边界用虚线示出，因为两者可以一起被认为是层间电介质层704。第一半导体器件700、半导体衬底702、层间电介质层704、第一金属互连结构722和低κ(层间)电介质层720分别是图1的半导体器件100、半导体衬底102、层间电介质层104、金属互连结构122和低κ电介质层120的示例，并且图1的元件的描述适用于图7的相应元件。芯片级封装701、第二半导体器件740和具有嵌入其中的第二金属互连结构的第二层间电介质744(在下文中描述)分别是图3的芯片级封装301、第二半导体器件340和第二低κ电介质层344的示例，并且图3的元件的描述适用于图7的相应元件。
在某些实施例中，方法400包括图4中流程图的一个或多个附加框。在方法400的框480中，通过在形成开口的半导体衬底的表面上沉积绝缘衬垫层以及在绝缘衬垫层上沉积导电层来形成硅通孔。导电层沉积在金属焊盘上，以将金属互连结构522电连接到硅通孔。在框480的示例中，绝缘衬垫层117和导电层114已经沉积在形成开口112的半导体衬底102的表面113上，形成硅通孔126。
图5说明了框480的一个示例。使用框480，通过在形成开口512的半导体衬底的表面上沉积绝缘衬垫层517并在绝缘衬垫层517上沉积导电层514来形成硅通孔526。在实施例中，绝缘衬垫层517沉积到开口512中，保形地衬在开口512的侧壁表面上。可以形成另一蚀刻来移除绝缘衬垫层517的一部分，以重新暴露金属焊盘510的下表面513。导电层514在开口512中沉积到绝缘衬垫层517上，并电连接到金属焊盘510。导电层514通过绝缘衬垫层517与半导体衬底502隔离。
图5示出了由框480产生的硅通孔的一个示例。使用框480通过在形成开口512的半导体衬底502的表面上沉积绝缘层和在绝缘层上沉积导电层514来形成硅通孔526。
在某些实施例中，方法400包括图4中流程图的一个或多个附加框。在方法400的框490中，在层间电介质中形成金属互连结构。金属互连结构电连接到导电接触件。在框490的示例中，金属互连结构122嵌入在低κ电介质层120中，并且电连接到金属焊盘110。在实施例中，在形成硅通孔的框480之前进行框490的加工。
图5说明了框490的一个示例。使用框490，金属互连结构522嵌入在低κ电介质层520中，并电连接到导电接触件524。
在某些实施例中，方法400包括图4中流程图的一个或多个附加框。在方法400的框492中，将层间电介质结合到集成电路的第二层间电介质，形成芯片级封装。在框492的示例中，低κ电介质层320结合到第二半导体器件340的第二低κ电介质层344，以形成芯片级封装301。
图7说明了框492的一个示例。使用框492，第一半导体器件700的低κ(层间)电介质层720例如通过氧化物联结或混合联结工艺而联结到第二半导体器件740的第二层间电介质744，这形成芯片级封装701。第一半导体器件700的第一金属互连结构722可以电连接到第二半导体器件740的金属互连结构，例如通过联结界面处的金属联结焊盘(未示出)以电连接第一半导体器件700和第二半导体器件740。
由于方法400可以用在先前描述的半导体器件100、200、300中，所以上面关于图1-3讨论的半导体器件100、200、300的相应部件的描述适用于方法400的具有相似名称的那些元件。此外，方法400不限于图4所示的顺序，除非本领域普通技术人员另有规定或理解。
图8是说明用于稳定半导体器件结构中硅通孔连接的方法800的流程图。方法800可以是用于形成半导体器件100、200、300、500、600或700中任一种以及第二半导体器件340或740的制作方法的一部分。方法800包括框810和820。在实施例中，方法800还至少包括框812。
在方法800的框810中，金属互连结构电连接到埋潜在半导体衬底中的金属焊盘。金属焊盘通过绝缘层与半导体衬底电隔离。金属互连结构设置在半导体衬底的第一衬底表面上。在框810的示例中，金属互连结构122、222和522分别电连接到分别埋潜在半导体衬底102、202和502中的金属焊盘110、210和510。金属焊盘110、210和510分别与半导体衬底102、202和502电隔离。金属互连结构122、222和522分别设置在半导体衬底102、202和502的相应第一衬底表面106、206和506上。
在方法800的框820中，在半导体衬底中形成硅通孔，硅通孔从半导体衬底的第二衬底表面落在金属焊盘上。硅通孔电连接到金属焊盘。第二衬底表面与第一衬底表面相反。在框820的示例中，硅通孔126和526分别形成在半导体衬底102和502中，并且分别从第二衬底表面108和508接触相应的金属焊盘110和510。第二衬底表面108和508分别与第一衬底表面106和506相反。
在某些实施例中，方法800的框810包括附加框812。在框812中，金属互连结构通过一个或多个导电接触件电连接到金属焊盘。在框812的示例中，该组导电接触件124/224/324/524分别将金属焊盘110/210/310/510电连接到金属互连结构122/222/322/522。
因为方法800可以与先前描述的半导体器件和集成电路结合使用，所以上面关于图1-3和5-7讨论的半导体器件和集成电路的相应部件的描述适用于方法800的具有相似名称的那些元件。此外，方法800不限于图8所示的顺序，除非本领域普通技术人员另外规定或理解。
在不脱离本发明的范围的情况下，可以对上述方法和系统进行改变。因此，应当注意，在以上描述中包含或在附图中示出的内容应当被解释为说明性的，而不是限制性的。以下权利要求旨在覆盖这里描述的所有一般和特定特征，以及本方法和系统的范围的所有陈述，从语言的角度来说，这些陈述可能被认为落在它们之间。
特征组合
在不脱离本发明的范围的情况下，可以以各种方式组合上述特征以及下文要求保护的特征。以下列举的示例说明了一些可能的、非限制性的组合：
(A1)在第一方面，一种具有掩埋金属焊盘的半导体器件，包括半导体衬底，该半导体衬底具有第一衬底表面和与其相反的第二衬底表面；设置在第一衬底表面上的第一层间电介质层；设置在第一层间电介质层上的第二层间电介质层；嵌入在第二层间电介质层内的金属互连结构；以及至少部分掩埋在半导体衬底中、电连接到金属互连结构并与半导体衬底电隔离的金属焊盘；其中半导体衬底形成从第二衬底表面延伸到金属焊盘的开口。
(A2)在A1的实施例中，半导体器件还包括在形成开口的半导体衬底的表面上的绝缘衬垫层和在绝缘衬垫层上并接触金属焊盘的导电层，从而形成落在金属焊盘上的硅通孔。
(A3)在A1或A2中任一项的实施例中，金属焊盘通过嵌入在第一层间电介质层中的一个或多个导电接触件电连接到金属互连结构。
(A4)在A1至A3中任一项的实施例中，金属焊盘的顶表面与第一衬底表面在公差范围内例如在十纳米内共面。
(A5)在A1至A4中任一项的实施例中，金属焊盘的宽度小于金属互连结构的宽度。
(A6)在A1至A5中任一项的实施例中，金属焊盘由铝、铝铜合金、钨及其组合中的至少一种形成。
(A7)在A1至A6中任一项的实施例中，还包括形成在半导体衬底上的像素阵列。
(A8)在A1至A7中任一项的实施例中，半导体器件还包括包围金属焊盘并将金属焊盘与半导体衬底隔离的绝缘层。
(A9)在A1至A8中任一项的实施例中，其中第二层间电介质层包括低κ电介质材料，并且第一层间电介质层包括氧化物材料。
(A10)在A1至A9中任一项的实施例中，芯片级封装包括如A1至A9中任一项的半导体器件，以及电连接并联结到半导体器件的第二半导体器件。
(A11)在A10的实施例中，半导体器件是专用集成电路(ASIC)器件，并且第二半导体器件是图像传感器。
(B1)在第二方面，一种用于制造具有掩埋金属焊盘的半导体器件的方法包括：蚀刻凹部，凹部延伸到半导体衬底的第一衬底表面中，该半导体衬底具有与第一衬底表面相反的第二衬底表面；沉积凹部绝缘层，凹部绝缘层覆盖形成凹部的半导体衬底表面；在凹部中沉积金属层，凹部绝缘层将金属层与半导体衬底电隔离；蚀刻金属层以在凹部内形成金属焊盘；沉积电介质材料以形成第一层间电介质层，第一层间电介质层覆盖第一衬底表面和金属焊盘的顶表面；形成至少一个导电接触件，导电接触件延伸穿过第一层间电介质层并接触金属焊盘；以及在半导体衬底中形成从第二衬底表面延伸到金属焊盘的开口。
(B2)在B1的实施例中，蚀刻金属层的步骤还包括蚀刻金属层以形成金属焊盘，该金属焊盘的顶表面与第一衬底表面在公差范围内共面。
(B3)在B1或B2的实施例中，还包括通过在形成开口的半导体衬底的表面上沉积绝缘衬垫层并在绝缘衬垫层上沉积导电层来形成硅通孔，导电层接触金属焊盘。
(B4)在B1至B3中任一项的实施例中，沉积电介质材料的步骤还包括由相同材料形成的第一层间电介质层和凹部绝缘层。
(B5)在B1至B4中任一项的实施例中，该方法还包括形成金属互连结构，该金属互连结构通过至少一个导电接触件电连接到金属焊盘，并嵌入设置在第一衬底表面上方的第二层间电介质层中。
(B6)在B1至B5中任一项的实施例中，形成至少一个导电接触件的步骤还包括形成多个等间隔的导电接触件，这些导电接触件延伸穿过第一层间电介质层并接触金属焊盘。
(B7)在B1至B6中任一项的实施例中，沉积金属层的步骤还包括沉积铝、铝铜合金、钨及其组合中的至少一种。
(C1)在第三方面，一种用于稳定半导体结构中硅通孔连接的方法包括：将金属互连结构电耦合到金属焊盘，该金属焊盘埋潜在半导体衬底中并且与半导体衬底电隔离，该金属互连结构设置在半导体衬底的第一衬底表面上；以及在半导体衬底中形成硅通孔，该硅通孔从半导体衬底的第二衬底表面接触金属焊盘并电连接到金属焊盘，第二衬底表面与第一衬底表面相反。
(C2)在C1的实施例中，将金属互连结构电耦合到金属焊盘的步骤包括通过在金属互连结构与金属焊盘之间形成的一个或多个导电接触件将金属互连结构电耦合到金属焊盘。
除非本领域普通技术人员另有规定或理解，否则上述第一、第二和第三方面的任何特征都可以与所描述方面的其他特征互换。

Claims (20)

1.一种具有掩埋金属焊盘的半导体器件，包括：
半导体衬底，其具有第一衬底表面和与所述第一衬底表面相反的第二衬底表面；
设置在所述第一衬底表面上的第一层间电介质层；
设置在所述第一层间电介质层上的第二层间电介质层；
嵌入在所述第二层间电介质层内的金属互连结构；和
金属焊盘，其至少部分掩埋在所述半导体衬底中，电连接到所述金属互连结构，并且与所述半导体衬底电隔离；
其中所述半导体衬底形成从所述第二衬底表面延伸到所述金属焊盘的开口。
2.根据权利要求1所述的半导体器件，还包括在形成所述开口的所述半导体衬底的表面上的绝缘衬垫层和在所述绝缘衬垫层上并接触所述金属焊盘的导电层，从而形成落在所述金属焊盘上的硅通孔。
3.根据权利要求1所述的半导体器件，其中所述金属焊盘通过嵌入在所述第一层间电介质层中的一个或多个导电接触件电连接到所述金属互连结构。
4.根据权利要求1所述的半导体器件，其中所述金属焊盘的顶表面与所述第一衬底表面在公差范围内共面。
5.根据权利要求1所述的半导体器件，其中所述金属焊盘的宽度小于所述金属互连结构的宽度。
6.根据权利要求1所述的半导体器件，其中所述金属焊盘由铝、铝铜合金、钨及其组合中的至少一种形成。
7.根据权利要求1所述的半导体器件，还包括形成在所述半导体衬底上的像素阵列。
8.根据权利要求1所述的半导体器件，还包括包围所述金属焊盘并将所述金属焊盘与所述半导体衬底隔离的绝缘层。
9.根据权利要求1所述的半导体器件，其中所述第二层间电介质层包括低κ电介质材料，并且所述第一层间电介质层包括氧化物材料。
10.一种芯片级封装，包括：
如权利要求1所述的半导体器件；以及
第二半导体器件，其电连接并联结到所述半导体器件。
11.根据权利要求10所述的芯片级封装，其中所述半导体器件是专用集成电路(ASIC)器件，并且所述第二半导体器件是图像传感器。
12.一种用于制造具有掩埋金属焊盘的半导体器件的方法，包括：
蚀刻延伸到半导体衬底的第一衬底表面中的凹部，所述半导体衬底具有与所述第一衬底表面相反的第二衬底表面；
沉积凹部绝缘层，所述凹部绝缘层涂覆形成所述凹部的半导体衬底表面；
在所述凹部中沉积金属层，所述凹部绝缘层将所述金属层与所述半导体衬底电隔离；
蚀刻所述金属层以在所述凹部内形成金属焊盘；
沉积电介质材料以形成第一层间电介质层，所述第一层间电介质层覆盖所述第一衬底表面和所述金属焊盘的顶表面；
形成至少一个导电接触件，所述至少一个导电接触件延伸穿过所述第一层间电介质层并接触所述金属焊盘；以及
在所述半导体衬底中形成从所述第二衬底表面延伸到所述金属焊盘的开口。
13.根据权利要求12所述的方法，其中蚀刻所述金属层的步骤还包括蚀刻所述金属层以形成所述金属焊盘，所述金属焊盘的顶表面与所述第一衬底表面在公差范围内共面。
14.根据权利要求12所述的方法，还包括通过在形成所述开口的所述半导体衬底的表面上沉积绝缘衬垫层并在所述绝缘衬垫层上沉积导电层来形成硅通孔，所述导电层接触所述金属焊盘。
15.根据权利要求12所述的方法，其中沉积电介质材料的步骤还包括由相同材料形成的所述第一层间电介质层和所述凹部绝缘层。
16.根据权利要求12所述的方法，还包括形成金属互连结构，所述金属互连结构通过所述至少一个导电接触件电连接到所述金属焊盘，并嵌入到设置在所述第一衬底表面上方的第二层间电介质层中。
17.根据权利要求12所述的方法，其中形成至少一个导电接触件的步骤还包括形成多个等间隔的导电接触件，所述多个等间隔的导电接触件延伸穿过所述第一层间电介质层并接触所述金属焊盘。
18.根据权利要求12所述的方法，其中沉积所述金属层的步骤还包括沉积铝、铝铜合金、钨及其组合中的至少一种。
19.一种用于稳定半导体结构中硅通孔连接的方法，包括：
将金属互连结构电耦合到金属焊盘，所述金属焊盘埋潜在半导体衬底中并且与所述半导体衬底电隔离，所述金属互连结构设置在所述半导体衬底的第一衬底表面上；以及
在所述半导体衬底中形成硅通孔，所述硅通孔从所述半导体衬底的第二衬底表面接触所述金属焊盘并电连接到所述金属焊盘，所述第二衬底表面与所述第一衬底表面相反。
20.根据权利要求19所述的方法，其中将所述金属互连结构电耦合到所述金属焊盘的步骤包括通过在所述金属互连结构与所述金属焊盘之间形成的一个或多个导电接触件将所述金属互连结构电耦合到所述金属焊盘。
CN202111289533.2A 2020-11-24 2021-11-02 具有掩埋金属焊盘的半导体器件及其制造方法 Pending CN114551338A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/103,633 2020-11-24
US17/103,633 US11404378B2 (en) 2020-11-24 2020-11-24 Semiconductor device with buried metal pad, and methods for manufacture

Publications (1)

Publication Number Publication Date
CN114551338A true CN114551338A (zh) 2022-05-27

Family

ID=81657325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111289533.2A Pending CN114551338A (zh) 2020-11-24 2021-11-02 具有掩埋金属焊盘的半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US11404378B2 (zh)
CN (1) CN114551338A (zh)
TW (1) TW202221877A (zh)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1323060A (zh) * 2000-05-09 2001-11-21 国际商业机器公司 半导体器件的包封金属结构及包括该结构的电容器
CN101814477A (zh) * 2009-02-24 2010-08-25 台湾积体电路制造股份有限公司 利用钝化后互连结构形成的硅通孔
CN101840934A (zh) * 2009-03-17 2010-09-22 万国半导体有限公司 底部漏极ldmos功率mosfet的结构及制备方法
CN102074564A (zh) * 2009-11-25 2011-05-25 台湾积体电路制造股份有限公司 用于cmos图像传感器的结合处理
CN103137561A (zh) * 2011-12-01 2013-06-05 南亚科技股份有限公司 埋入式字线及其制作方法
CN103378034A (zh) * 2012-04-11 2013-10-30 联发科技股份有限公司 具有硅通孔内连线的半导体封装
US20130285244A1 (en) * 2012-04-27 2013-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Through Silicon Via with Embedded Barrier Pad
CN103426847A (zh) * 2012-05-22 2013-12-04 三星电子株式会社 具有通孔焊盘嵌件的硅通孔(tsv )半导体器件
US20140284690A1 (en) * 2013-03-22 2014-09-25 Kabushiki Kaisha Toshiba Semiconductor device
US20150262914A1 (en) * 2013-02-18 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor device
CN104969341A (zh) * 2012-12-20 2015-10-07 伊文萨思公司 表面改进的tsv结构及其方法
CN105789228A (zh) * 2015-01-09 2016-07-20 台湾积体电路制造股份有限公司 半导体结构及其制造方法
US20170040374A1 (en) * 2015-08-05 2017-02-09 Samsung Electronics Co., Ltd. Semiconductor devices having a pad structure
US20180068928A1 (en) * 2016-09-02 2018-03-08 Toshiba Memory Corporation Semiconductor device
CN109786411A (zh) * 2017-11-14 2019-05-21 三星电子株式会社 图像传感器
CN110310918A (zh) * 2018-03-27 2019-10-08 豪威科技股份有限公司 用于形成封装的光电传感器阵列的方法和光电传感器集成电路
CN110931368A (zh) * 2019-11-28 2020-03-27 徐州顺意半导体科技有限公司 一种半导体封装结构及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284041A1 (en) * 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
US9269664B2 (en) * 2012-04-10 2016-02-23 Mediatek Inc. Semiconductor package with through silicon via interconnect and method for fabricating the same
KR102094473B1 (ko) * 2013-10-15 2020-03-27 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1323060A (zh) * 2000-05-09 2001-11-21 国际商业机器公司 半导体器件的包封金属结构及包括该结构的电容器
CN101814477A (zh) * 2009-02-24 2010-08-25 台湾积体电路制造股份有限公司 利用钝化后互连结构形成的硅通孔
CN101840934A (zh) * 2009-03-17 2010-09-22 万国半导体有限公司 底部漏极ldmos功率mosfet的结构及制备方法
CN102074564A (zh) * 2009-11-25 2011-05-25 台湾积体电路制造股份有限公司 用于cmos图像传感器的结合处理
CN103137561A (zh) * 2011-12-01 2013-06-05 南亚科技股份有限公司 埋入式字线及其制作方法
CN103378034A (zh) * 2012-04-11 2013-10-30 联发科技股份有限公司 具有硅通孔内连线的半导体封装
US20130285244A1 (en) * 2012-04-27 2013-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Through Silicon Via with Embedded Barrier Pad
CN103426847A (zh) * 2012-05-22 2013-12-04 三星电子株式会社 具有通孔焊盘嵌件的硅通孔(tsv )半导体器件
CN104969341A (zh) * 2012-12-20 2015-10-07 伊文萨思公司 表面改进的tsv结构及其方法
US20150262914A1 (en) * 2013-02-18 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor device
US20140284690A1 (en) * 2013-03-22 2014-09-25 Kabushiki Kaisha Toshiba Semiconductor device
CN105789228A (zh) * 2015-01-09 2016-07-20 台湾积体电路制造股份有限公司 半导体结构及其制造方法
US20170040374A1 (en) * 2015-08-05 2017-02-09 Samsung Electronics Co., Ltd. Semiconductor devices having a pad structure
US20180068928A1 (en) * 2016-09-02 2018-03-08 Toshiba Memory Corporation Semiconductor device
CN109786411A (zh) * 2017-11-14 2019-05-21 三星电子株式会社 图像传感器
CN110310918A (zh) * 2018-03-27 2019-10-08 豪威科技股份有限公司 用于形成封装的光电传感器阵列的方法和光电传感器集成电路
CN110931368A (zh) * 2019-11-28 2020-03-27 徐州顺意半导体科技有限公司 一种半导体封装结构及其制备方法

Also Published As

Publication number Publication date
US11404378B2 (en) 2022-08-02
US20220165670A1 (en) 2022-05-26
TW202221877A (zh) 2022-06-01

Similar Documents

Publication Publication Date Title
US11574819B2 (en) Semiconductor device and method for manufacturing the same
US11923338B2 (en) Stacked integrated circuits with redistribution lines
US9502334B2 (en) Method of making a semiconductor device package with dummy gate
US8273657B2 (en) Method for manufacturing a semiconductor apparatus having a through-hole interconnection
US9159602B2 (en) Apparatus and methods for constructing semiconductor chip packages with silicon space transformer carriers
US7663213B2 (en) Wafer level chip size packaged chip device with a double-layer lead structure and method of fabricating the same
US10930619B2 (en) Multi-wafer bonding structure and bonding method
KR20170021070A (ko) Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법
US9437578B2 (en) Stacked IC control through the use of homogenous region
KR20210122049A (ko) 반도체 디바이스 및 방법
US8603917B2 (en) Method of processing a wafer
US11404378B2 (en) Semiconductor device with buried metal pad, and methods for manufacture
US20140367849A1 (en) Interposer and method of manufacturing the same
CN112530899A (zh) 半导体器件及其制造方法
TWI841024B (zh) 半導體結構
US20240038695A1 (en) Via formed in a wafer using a front-side and a back-side process
TW202407949A (zh) 半導體結構
CN118053770A (zh) 半导体结构及其形成方法、以及封装结构
CN116264237A (zh) 具有复合中介结构的光学半导体元件
CN116469898A (zh) 具有串接导通孔的光学半导体元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination