CN114551323A - 半导体器件及形成方法 - Google Patents

半导体器件及形成方法 Download PDF

Info

Publication number
CN114551323A
CN114551323A CN202210178621.3A CN202210178621A CN114551323A CN 114551323 A CN114551323 A CN 114551323A CN 202210178621 A CN202210178621 A CN 202210178621A CN 114551323 A CN114551323 A CN 114551323A
Authority
CN
China
Prior art keywords
layer
forming
semiconductor substrate
semiconductor device
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210178621.3A
Other languages
English (en)
Other versions
CN114551323B (zh
Inventor
魏峰
相奇
徐伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Xinyueneng Semiconductor Co ltd
Original Assignee
Guangdong Xinyueneng Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Xinyueneng Semiconductor Co ltd filed Critical Guangdong Xinyueneng Semiconductor Co ltd
Priority to CN202210178621.3A priority Critical patent/CN114551323B/zh
Publication of CN114551323A publication Critical patent/CN114551323A/zh
Application granted granted Critical
Publication of CN114551323B publication Critical patent/CN114551323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种半导体器件及形成方法，形成方法包括：提供半导体衬底，所述半导体衬底的厚度为第一厚度，所述半导体衬底具有相对的第一表面和第二表面；在所述半导体衬底的第一表面形成支撑层，所述支撑层的熔点大于第一温度阈值；在所述半导体衬底的第二表面形成器件层，所述第一温度阈值大于等于所述器件层形成过程中的工艺温度；去除所述支撑层。通过在所述半导体衬底的第一表面形成支撑层，该支撑层起到承受应力的作用，可以使得衬底比较薄，降低了材料成本及晶圆加工成本的同时，提高了晶圆的抗物理冲击能力，降低了碎片风险；另外，所述支撑层的熔点大于第一温度阈值，可以防止该支撑层在后续形成器件层时发生融化失去支撑作用。

Description

半导体器件及形成方法
技术领域
本申请涉及半导体技术领域，具体涉及一种半导体器件及形成方法。
背景技术
半导体器件在制备衬底材料时为了避免在晶圆加工过程中出现碎片，通常将衬底材料制备的较厚，一般衬底材料的厚度要大于300μm，从而大大提高衬底材料的抗物理冲击性能，避免碎片。
然而，较厚的衬底材料会带来材料的损耗，导致材料成本及晶圆加工成本较高。
发明内容
鉴于此，本申请提供一种半导体器件及形成方法，以解决现有的半导体器件由于衬底材料较厚带来的材料损耗，导致材料成本及晶圆加工成本较高的问题。
本申请提供的一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底的厚度为第一厚度，所述半导体衬底具有相对的第一表面和第二表面；在所述半导体衬底的第一表面形成支撑层，所述支撑层的熔点大于第一温度阈值；在所述半导体衬底的第二表面形成器件层，所述第一温度阈值大于等于所述器件层形成过程中的工艺温度；去除所述支撑层。
本申请的半导体器件的形成方法，通过提供厚度为第一厚度的半导体衬底，该半导体衬底的厚度较薄，为了避免衬底碎片，在所述半导体衬底的第一表面形成支撑层，该支撑层起到承受应力的作用，可以提高晶圆的抗物理冲击能力，降低碎片风险，所述支撑层的熔点大于第一温度阈值，可以防止该支撑层在后续形成器件层时发生融化失去支撑作用；去除支撑层后得到半导体器件，该半导体器件由于衬底比较薄，降低了材料成本及晶圆加工成本；通过去除所述支撑层可以得到包含衬底和器件层的半导体器件。
可选的，还包括：在所述半导体衬底的第一表面上形成缓冲层后，再在所述缓冲层表面形成所述支撑层；所述缓冲层的硬度小于所述支撑层，且所述缓冲层的厚度为第二厚度；所述支撑层具有第三厚度，所述第三厚度大于所述第二厚度。通过在所述半导体衬底的第一表面形成缓冲层；在所述缓冲层的表面形成支撑层，在硬度较硬的衬底和支撑层之间增加硬度较弱的缓冲层，可以释放支撑层的硬力，防止衬底和支撑层裂开。
可选的，所述第一厚度的范围是110μm～200μm。通过提供厚度为110μm～200μm的半导体衬底，由于该半导体衬底的厚度较薄，可以降低衬底的材料，降低了材料成本及晶圆加工成本。
可选的，所述第一温度阈值的范围是1800℃～2200℃。
可选的，所述支撑层的材料包括氮化硅和氮化铝中至少一种。
可选的，所述缓冲层的材料包括氮氧化硅、碳氧化硅、二氧化硅、氧化铝和多晶硅中的至少一种。
可选的，所述第二厚度的范围是0.5μm-1μm。由于缓冲层的厚度为0.5μm-1μm，即缓冲层的厚度较薄，可以减小衬底和整个支撑层的厚度，方便后续工艺。
可选的，通过湿法刻蚀、干法刻蚀和化学机械研磨中的至少一种工艺去除所述支撑层。
可选的，还包括在半导体衬底的第二表面形成外延层，所述器件层形成于所述外延层表面。
可选的，在所述半导体衬底的第二表面形成外延层后，再在所述半导体衬底的第一表面形成支撑层；或者，先在所述半导体衬底的第一表面形成支撑层之后，再在所述第二表面形成所述外延层。
可选的，还包括：在去除所述支撑层之前，在所述器件层的表面形成保护层。通过形成保护层，在后续去除支撑层时可以保护器件层，防止半导体器件的损坏。
可选的，还包括：在去除所述支撑层之后，在所述半导体衬底的第一表面形成金属层。
本申请还提供一种半导体器件，所述半导体器件采用上述所述的形成方法所形成。
可选的，所述器件层包括晶体管器件和保护层；所述保护层覆盖所述晶体管器件。
本申请的半导体器件及形成方法，通过在半导体衬底的第一表面形成支撑层，该支撑层起到承受应力的作用，在半导体器件的形成过程中，可以使得半导体衬底在比较薄的情况下也不易破碎，从而可以直接采用厚度较低的半导体衬底，与现有技术相比降低了材料成本及晶圆加工成本，同时还可以提高在半导体器件的形成过程中，半导体器件的抗物理冲击能力，降低了碎片风险；另外，所述支撑层的熔点大于第一温度阈值，可以防止该支撑层在后续形成器件层时发生融化而失去支撑作用。
进一步的，还可以在半导体衬底的第一表面上先形成缓冲层，而后在缓冲层表面形成支撑层，缓冲层的硬度小于支撑层硬度，通过在硬度较硬的半导体衬底和支撑层之间增加硬度较弱的缓冲层，可以防止两个较硬的材料直接接触情况下，应力无法较快的传递和吸收而使得支撑层发生破裂，释放支撑层的硬力。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例的半导体器件的形成方法的流程示意图；
图2至图6为本申请一实施例的半导体器件的形成过程的结构示意图；
图7至图10为本申请一实施例的半导体器件的形成过程的结构示意图；
图11为本申请一实施例的半导体器件的结构示意图。
具体实施方式
下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
请参考图1，为本申请一实施例的半导体器件的形成方法的流程示意图。
本实施例的半导体器件的形成方法，包括以下步骤：
步骤S101、提供半导体衬底，半导体衬底的厚度为第一厚度，半导体衬底具有相对的第一表面和第二表面。
步骤S102、在半导体衬底的第一表面形成支撑层，支撑层的熔点大于第一温度阈值。
步骤S103、在半导体衬底的第二表面形成器件层，第一温度阈值大于等于器件层形成过程中的工艺温度。
步骤S104、去除支撑层。
本实施例的半导体器件的形成方法，通过在半导体衬底的第一表面形成支撑层，该支撑层起到承受应力的作用，可以使得半导体衬底比较薄，降低了材料成本及晶圆加工成本的同时，提高了晶圆的抗物理冲击能力，降低了碎片风险；另外，所述支撑层的熔点大于第一温度阈值，可以防止该支撑层在后续器件层形成过程中发生融化失去支撑作用。
请参考图2至图6，为本申请一实施例的半导体器件的形成过程的结构示意图。
请参考图2，提供半导体衬底100，半导体衬底100的厚度为第一厚度，半导体衬底100具有相对的第一表面和第二表面。
该实施例中，所述半导体衬底100为SiC(碳化硅)衬底。具体的，将SiC单晶晶棒直接切割成较薄的衬底材料，并经过磨抛等表面处理后得到所述半导体衬底100。在其他实施例中，所述半导体衬底100的材料还可以为单晶Si(硅)、单晶Ge(锗)、单晶GeSi(锗硅)、GaN(氮化镓)等半导体材料。
本实施例中半导体衬底100的厚度为第一厚度，所述第一厚度远小于常规的半导体制成工艺中采用的半导体衬底厚度，可以降低成本。在一些实施例中，第一厚度的范围是110μm～200μm。相比于常规的半导体衬底的厚度要大于350μm，本申请的半导体衬底100的厚度较薄，因此，相同长度的晶棒可以切割出更多的半导体衬底片，从而可以提高效率、降低成本。
请参考图3，在半导体衬底100的第二表面形成外延层200。
半导体器件还包括外延层200，本实施例中，所述半导体衬底100为SiC衬底，所述外延层200也为SiC外延层。具体的，将SiC单晶晶棒直接切割成较薄的衬底材料，并经过磨抛等表面处理后得到半导体衬底100，再在半导体衬底100上形成外延层200。
在其他实施例中，所述外延层200材料可以为外延半导体层，例如Si外延层、Ge外延层、GeSi外延层、GaN外延层等。优选的，所述半导体衬底100和所述外延层200为同质材料，以提高所述外延层200的质量，减少所述外延层200内的缺陷，提高后续形成的半导体器件的质量。
请参考图4，在半导体衬底100的第一表面形成支撑层301，支撑层301的熔点大于第一温度阈值。
本实施例中，通过在半导体衬底100的表面形成支撑层301，可以提高半导体衬底100的应力承受能力，防止半导体衬底100在晶圆加工过程中出现碎片。由于半导体衬底100的厚度较薄，在后续工艺中容易破碎，所以在半导体衬底100的表面形成一层支撑层，以提高半导体衬底100应力承受能力，形成支撑层后再进行后续的器件制造，避免了薄片衬底(150μm<厚度<200μm)或超薄片衬底(厚度<150μmm)在晶圆加工过程中出现更多的碎片。
在一些实施例中，第一温度阈值大于等于后续器件层形成过程中的工艺温度，可以防止支撑层301在晶圆加工过程中应力减弱，影响其应力承受能力。该实施例中，第一温度阈值的范围是1800℃～2200℃。
除了对于熔点的要求以外，优先选择硬度较大的材料作为支撑层301。通过使用硬度较大的材料作为支撑层301，提高了其应力承受能力，可以承受较大的应力，避免了半导体衬底100在受到突然应力时发生破裂。
由于半导体器件在在后续工艺中需要使用多个设备进行器件制造，所以对于整个器件的厚度有一定的要求，这就要求支撑层301的厚度不可以过大，且应力承受能力较强，以避免对后续工艺造成影响。在一些实施例中，所述支撑层301的材料包括氮化硅和氮化铝中至少一种。
在其他可选的实施例中，也可以先形成支撑层301后再形成外延层200，以方便工艺流程。本实施例的半导体器件的形成方法，通过在半导体衬底100的表面形成支撑层301后再形成外延层200和其他器件，可以防止晶圆加工过程中发生碎片，同时降低材料成本。
请参考图5，在外延层200上形成器件层400，所述第一温度阈值大于等于器件层400形成过程中的工艺温度。
本实施例中，器件层400包括介质层以及形成于所述介质层内的半导体元件，半导体元件可以包括晶体二极管、双极型晶体管和场效应晶体管等半导体件中的至少一种。以器件层400内形成有MOSFET(金属-氧化物半导体场效应晶体管)为例，外延层200内，根据待形成器件要求，还可以形成有掺杂区域，例如N型或P型掺杂阱。所述掺杂区可以通过离子注入方式形成，也可以在形成外延层200的外延沉积工艺中，通过原位掺杂工艺形成。该实施例中，所述外延层200表面处形成有一定深度的掺杂阱，以及形成于所述掺杂阱内的源极掺杂区，所述源极掺杂区作为晶体管的源极(图中未示出)。后续再形成栅介质层可以采用热氧化工艺，选择性的形成栅介质层。该实施例中，所述外延层200的材料为SiC，所述栅介质层的材料为SiO2。在其他实施例中，所述栅介质层还可以采用其他介电材料，例如高K介电材料，包括氧化铪、氧化镧或氧化铝等。可以采用沉积工艺，所述沉积工艺可以根据栅介质层的材料进行合理选择，例如物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、原子层沉积工艺(ALD)等。栅极材料为导电材料，可以为半导体导电材料，例如多晶硅、掺杂多晶硅等；还可以为金属材料，例如钨、铜、铝、金或银等。在栅极材料上形成介质层，比如先在栅极材料上形成PETEOS(四乙氧基硅烷二氧化硅)，再在PETEOS上形成BPSG(硼磷硅玻璃)。由于形成栅介质层时工艺温度较高，为了防止支撑层301发生溶解，失去支撑作用，要求支撑层301的熔点要大于第一温度阈值；所述第一温度阈值大于等于器件层400形成过程中的最高工艺温度。
在可选的一种实施方式中，在去除所述支撑层301之前，在所述器件层400的表面形成保护层。该保护层为防酸、防腐的介质材料，可以在后期去除支撑层301时保护器件层，防止对器件层400造成损坏。
请参考图6，去除支撑层以得到半导体器件。
具体的，通过湿法刻蚀、干法刻蚀和化学机械研磨中的至少一种工艺去除支撑层。
在去除所述支撑层的过程中，通过选择合适的腐蚀溶液，或者干法工艺气体和参数，使得刻蚀过程中，尽可能减少对半导体衬底100的损伤，避免影响最终形成的半导体器件的性能。
请参考图7至图10，为本申请一实施例的半导体器件的形成过程的结构示意图。
本实施例的半导体器件还包括缓冲层。
请参考图7，在半导体衬底100的第一表面上形成缓冲层302后，再在所述缓冲层302表面形成所述支撑层301；所述缓冲层302的硬度小于所述支撑层301，且所述缓冲层302的厚度为第二厚度，所述支撑层301具有第三厚度，所述第三厚度大于所述第二厚度。
缓冲层302和支撑层301共同构成支撑部件300。
由于半导体衬底100的材料硬度较硬，比如SiC，支撑层301也是一种硬度较硬的材料，比如为SiN，为了防止两个较硬的材料直接接触情况下，应力无法较快的传递和吸收而使得支撑层301发生破裂，在半导体衬底100和支撑层301之间加入硬度偏弱的缓冲层302，可以释放支撑层301的应力，避免支撑层301发生破裂。所述缓冲层302的硬度小于所述半导体衬底100和所述支撑层301。在一些实施例中，所述缓冲层302的材料包括氮氧化硅、碳氧化硅、二氧化硅、氧化铝和多晶硅等。
缓冲层302的厚度较小，通过控制缓冲层302的厚度较小，支撑层301的厚度较大，可以保证应力承受范围的同时，减少整个半导体基板的厚度，方便后续工艺操作。在一些实施例中，所述第二厚度的范围是0.5μm-1μm。
在可选的一种实施方式中，半导体器件还包括保护层，在去除所述支撑层和缓冲层之前，在所述器件层的表面形成保护层。该保护层为防酸、防腐的介质材料，可以在后期去除支撑层和缓冲层时保护器件层，防止对器件层造成损坏。该保护层包括第一金属层。
请参考图8，在所述器件层400的表面形成第一金属层500。
第一金属层500用于与外部金属层电连接，可以根据需要进行设计，在此不作限定。第一金属层500的材料包括钛、氮化钛和铝。通过第一金属层500可以在后期去除支撑层和缓冲层时保护器件层，防止对器件层造成损坏。
请参考图9，去除支撑层和缓冲层以得到半导体器件。具体的，通过湿法刻蚀、干法刻蚀和化学机械研磨中的至少一种工艺去除支撑层301和缓冲层302。在去除所述支撑层301和缓冲层302的过程中，通过选择合适的腐蚀溶液，或者干法工艺气体和参数，使得刻蚀过程中，尽可能减少对半导体衬底100的损伤，避免影响最终形成的半导体器件的性能。
请参考图10，在去除支撑层和缓冲层之后，在半导体衬底100的第一表面形成第二金属层600。
本实施例中，通过在正面工艺全部完成后，通过湿法刻蚀、干法刻蚀和化学机械研磨中的至少一种工艺将背面沉积的缓冲层和支撑层全部去除后，然后再继续进行背面的金属化工艺。相比于现有技术中的对半导体衬底的背面进行减薄，然后再背面沉积金属层，本实施例的半导体器件的形成方法无需进行背面衬底减薄，半导体衬底100的厚度较薄，可以直接满足需求，省去了背面衬底减薄工艺，简化了工艺流程。同时半导体衬底100的厚度降低，可以节省大量的衬底材料损耗，降低了材料成本及晶圆加工成本。
本申请还提供一种半导体器件，该半导体器件由上述的半导体器件的形成方法形成。
本实施例的半导体器件中的器件层包括介质层以及形成于所述介质层内的半导体元件，半导体元件包括晶体二极管、双极型晶体管和场效应晶体管等半导体件中的至少一种。
本实施例的半导体器件，通过上述半导体器件的形成方法在半导体衬底的第一表面形成支撑层，该支撑层起到承受应力的作用，可以使得半导体衬底比较薄，在正面工艺制作完成后再去除该支撑层，可以降低半导体衬底材料成本及晶圆加工成本，降低了碎片风险。
请参考图11，本申请一实施例的半导体器件的结构示意图。
本实施例的半导体器件，自下而上依次包括背部金属121、SiC(碳化硅)衬底122、SiC外延层123。SiC外延层123内左右两侧设有第一P+区124和第二P+区125，第一P+区124和第二P+区125均为P型重掺杂区，与第一P+区124紧邻处有第一P阱126，与第二P+区125紧邻处有第二P阱127，第一P阱126和第二P阱127均为P型轻掺杂；第一P阱126上方左侧部注有第一N+区128，第二P阱127上方右侧部注有第二N+区129，第一N+区128与第一P+区124紧邻，第二N+区129与第二P+区125紧邻，第一N+区128和第二N+区129均为N型重掺杂区，第一P+区124、第二P+区125、第一N+区128和第二N+区129均作为源极掺杂区，所述源极掺杂区作为晶体管的源极(图中未示出)；第一P阱126和第二P阱127之间注有N－区130，N－区130为N型轻掺杂区，用于降低晶体管的导通电阻；N－区130上方有栅极氧化层131，第一P+区124的上方有第一连接金属132，第二P+区125的上方有第二连接金属133，第一连接金属132和第二连接金属133均为镍金属(Ni)，栅极氧化层131的上方有栅极134，栅极134的上方覆盖有硅酸四乙酯(PETOS)介质层135，硅酸四乙酯(PETOS)介质层135上覆盖有硼磷硅玻璃(BPSG)介质层136。本实施例的半导体器件，还包括顶层金属137，顶层金属137覆盖硼磷硅玻璃(BPSG)介质层136，顶层金属137分别通过第一连接金属132和第二连接金属133与第一P+区124和第二P+区125连接，第一连接金属132和第二连接金属133的作用是增强顶层金属137与第一P+区124和第二P+区125连接的紧密性。
本实施例的半导体器件，通过半导体器件的形成方法在SiC衬底122的第一表面形成上述支撑层，该支撑层起到承受应力的作用，可以使得SiC衬底122比较薄，在正面工艺制作完成后再去除该支撑层，可以降低SiC衬底122材料成本及晶圆加工成本，降低了碎片风险。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (12)

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底的厚度为第一厚度，所述半导体衬底具有相对的第一表面和第二表面；
在所述半导体衬底的第一表面形成支撑层，所述支撑层的熔点大于第一温度阈值；
在所述半导体衬底的第二表面形成器件层，所述第一温度阈值大于等于所述器件层形成过程中的工艺温度；
去除所述支撑层。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在所述半导体衬底的第一表面上形成缓冲层后，再在所述缓冲层表面形成所述支撑层；所述缓冲层的硬度小于所述支撑层，且所述缓冲层的厚度为第二厚度；所述支撑层具有第三厚度，所述第三厚度大于所述第二厚度。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述第一厚度的范围是110μm～200μm。
4.如权利要求3所述的半导体器件的形成方法，其特征在于，所述第一温度阈值的范围是1800℃～2200℃。
5.如权利要求4所述的半导体器件的形成方法，其特征在于，所述支撑层的材料包括氮化硅和氮化铝中至少一种。
6.如权利要求2所述的半导体器件的形成方法，其特征在于，所述缓冲层的材料包括氮氧化硅、碳氧化硅、二氧化硅、氧化铝和多晶硅中的至少一种。
7.如权利要求2所述的半导体器件的形成方法，其特征在于，所述第二厚度的范围是0.5μm-1μm。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，
通过湿法刻蚀、干法刻蚀和化学机械研磨中的至少一种工艺去除所述支撑层。
9.如权利要求5所述的半导体器件的形成方法，其特征在于，还包括：在半导体衬底的第二表面形成外延层，所述器件层形成于所述外延层表面。
10.如权利要求9所述的半导体器件的形成方法，其特征在于，在所述半导体衬底的第二表面形成外延层后，再在所述半导体衬底的第一表面形成支撑层；或者，先在所述半导体衬底的第一表面形成支撑层之后，再在所述第二表面形成所述外延层。
11.如权利要求8所述的半导体器件的形成方法，其特征在于，还包括：在去除所述支撑层之前，在所述器件层的表面形成保护层。
12.一种半导体器件，其特征在于，所述半导体器件采用如权利要求1至11中任一项所述的形成方法所形成。
CN202210178621.3A 2022-02-25 2022-02-25 半导体器件及形成方法 Active CN114551323B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210178621.3A CN114551323B (zh) 2022-02-25 2022-02-25 半导体器件及形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210178621.3A CN114551323B (zh) 2022-02-25 2022-02-25 半导体器件及形成方法

Publications (2)

Publication Number Publication Date
CN114551323A true CN114551323A (zh) 2022-05-27
CN114551323B CN114551323B (zh) 2023-06-16

Family

ID=81680143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210178621.3A Active CN114551323B (zh) 2022-02-25 2022-02-25 半导体器件及形成方法

Country Status (1)

Country Link
CN (1) CN114551323B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124482A (ja) * 2009-12-14 2011-06-23 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法
CN102479683A (zh) * 2010-11-30 2012-05-30 台湾积体电路制造股份有限公司 通过高热膨胀系数(cte)层降低晶圆变形
CN102479674A (zh) * 2010-11-22 2012-05-30 比亚迪股份有限公司 一种晶圆制造方法
JP2013026247A (ja) * 2011-07-15 2013-02-04 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CN102983074A (zh) * 2012-11-30 2013-03-20 上海新傲科技股份有限公司 减薄器件层的方法以及衬底的制备方法
CN103400797A (zh) * 2013-08-15 2013-11-20 上海新傲科技股份有限公司 带有空腔的半导体衬底的制备方法
CN103579103A (zh) * 2013-11-22 2014-02-12 上海新傲科技股份有限公司 三维叠层封装方法以及影像传感器的制作方法
WO2015027947A1 (zh) * 2013-08-30 2015-03-05 无锡华润上华半导体有限公司 绝缘栅双极型晶体管及其制备方法
US20150357290A1 (en) * 2014-06-09 2015-12-10 Globalwafers Co., Ltd. Laminar structure of semiconductor and manufacturing method thereof
CN108493334A (zh) * 2018-03-15 2018-09-04 中国科学院上海微系统与信息技术研究所 一种薄膜异质结构的制备方法
WO2021212864A1 (zh) * 2020-04-23 2021-10-28 无锡华润上华科技有限公司 碳化硅器件及其制备方法
WO2022011641A1 (zh) * 2020-07-16 2022-01-20 华为技术有限公司 制备GaN器件的方法以及GaN器件
US20220059386A1 (en) * 2019-02-25 2022-02-24 Mitsubishi Electric Corporation Method of manufacturing semiconductor element

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124482A (ja) * 2009-12-14 2011-06-23 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法
CN102479674A (zh) * 2010-11-22 2012-05-30 比亚迪股份有限公司 一种晶圆制造方法
CN102479683A (zh) * 2010-11-30 2012-05-30 台湾积体电路制造股份有限公司 通过高热膨胀系数(cte)层降低晶圆变形
JP2013026247A (ja) * 2011-07-15 2013-02-04 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CN102983074A (zh) * 2012-11-30 2013-03-20 上海新傲科技股份有限公司 减薄器件层的方法以及衬底的制备方法
CN103400797A (zh) * 2013-08-15 2013-11-20 上海新傲科技股份有限公司 带有空腔的半导体衬底的制备方法
WO2015027947A1 (zh) * 2013-08-30 2015-03-05 无锡华润上华半导体有限公司 绝缘栅双极型晶体管及其制备方法
CN103579103A (zh) * 2013-11-22 2014-02-12 上海新傲科技股份有限公司 三维叠层封装方法以及影像传感器的制作方法
US20150357290A1 (en) * 2014-06-09 2015-12-10 Globalwafers Co., Ltd. Laminar structure of semiconductor and manufacturing method thereof
CN108493334A (zh) * 2018-03-15 2018-09-04 中国科学院上海微系统与信息技术研究所 一种薄膜异质结构的制备方法
US20220059386A1 (en) * 2019-02-25 2022-02-24 Mitsubishi Electric Corporation Method of manufacturing semiconductor element
WO2021212864A1 (zh) * 2020-04-23 2021-10-28 无锡华润上华科技有限公司 碳化硅器件及其制备方法
WO2022011641A1 (zh) * 2020-07-16 2022-01-20 华为技术有限公司 制备GaN器件的方法以及GaN器件

Also Published As

Publication number Publication date
CN114551323B (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
US20230307455A1 (en) Replacement metal gates to enhance transistor strain
TWI390630B (zh) 半導體元件的製造方法
JP5452062B2 (ja) 炭化珪素半導体装置の製造方法
US8664054B2 (en) Method for forming semiconductor structure
US10461169B2 (en) Semiconductor device structure and method for forming the same
US20060252264A1 (en) Semiconductor device and manufacturing method thereof
US20200161442A1 (en) Systems and methods for in-situ doped semiconductor gate electrodes for wide bandgap semiconductor power devices
US9917187B2 (en) Semiconductor device and manufacturing method
KR100871920B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US20220262924A1 (en) Semiconductor device with reduced trap defect and method of forming the same
US9941152B2 (en) Mechanism for forming metal gate structure
US20190305131A1 (en) LOW PARASITIC CAPACITANCE AND RESISTANCE finFET DEVICE
JPH09502053A (ja) バイポーラトランジスタ・プロセス
US10644128B1 (en) Semiconductor devices with reduced channel resistance and methods for fabricating the same
CN114551323B (zh) 半导体器件及形成方法
US12040237B2 (en) Semiconductor device structure with spacer
US20130302952A1 (en) Method for manufacturing a semiconductor device
US20230411492A1 (en) Structure and formation method of semiconductor device with gate stack
TWI849861B (zh) 堆疊裝置結構之隔離柱結構
US11757018B2 (en) Formation method of semiconductor device with gate all around structure
US20230025396A1 (en) Formation method of semiconductor device with dielectric isolation structure
US20240088241A1 (en) Contact jumper for non-self aligned contact devices
US20200211964A1 (en) Semiconductor structure and method for fabricating the same
JP2024073177A (ja) 半導体装置とその製造方法
CN118658780A (zh) 一种半导体器件的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant