CN114550768A - 存储器系统、控制存储器装置的刷新的方法、存储器装置 - Google Patents

存储器系统、控制存储器装置的刷新的方法、存储器装置 Download PDF

Info

Publication number
CN114550768A
CN114550768A CN202111368418.4A CN202111368418A CN114550768A CN 114550768 A CN114550768 A CN 114550768A CN 202111368418 A CN202111368418 A CN 202111368418A CN 114550768 A CN114550768 A CN 114550768A
Authority
CN
China
Prior art keywords
hammer
refresh
temperature level
memory
execution count
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111368418.4A
Other languages
English (en)
Inventor
崔娟圭
金度均
李圣镇
黄斗熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114550768A publication Critical patent/CN114550768A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

提供一种存储器系统、控制存储器装置的刷新的方法和存储器装置。存储器系统包括存储器控制器和存储器装置。存储器控制器以平均刷新间隔周期性地生成刷新命令。存储器装置在刷新周期时间期间执行正常刷新操作和锤刷新操作。存储器装置包括：存储器单元阵列，其包括连接至所述多条字线的存储器单元；温度传感器，其被配置为通过测量所述存储器单元阵列的操作温度提供温度信息；以及刷新控制器，其被配置为控制所述正常刷新操作和所述锤刷新操作。刷新控制器改变所述刷新周期时间期间执行的锤刷新操作的单位锤执行数相对于所述刷新周期时间期间执行的正常刷新操作的单位正常执行数的锤率。

Description

存储器系统、控制存储器装置的刷新的方法、存储器装置
相关申请的交叉引用
于2020年11月19日在韩国知识产权局提交的标题为“执行锤刷新操作的存储器系统和控制存储器装置的刷新的方法”的韩国专利申请No.10-2020-0155414以引用方式全文并入本文中。
技术领域
示例实施例整体涉及一种半导体集成电路，更具体地说，涉及一种执行锤刷新操作的存储器系统和控制存储器装置的刷新的方法。
背景技术
用于存储数据的半导体存储器装置可被分为易失性存储器装置和非易失性存储器装置。诸如动态随机存取存储器(DRAM)装置的易失性存储器装置通过为存储器单元中的电容器充电或放电来存储数据，并且当断电时丢失存储的数据。诸如闪速存储器装置的非易失性存储器装置即使当断电时也保持存储的数据。易失性存储器装置广泛用作各种设备的主存储器，而非易失性存储器装置广泛用于在例如计算机、移动装置等的各种电子装置中存储程序代码和/或数据。
在易失性存储器装置中，存储在存储器单元中的单元电荷会由于漏电流而丢失。另外，当字线在激活状态和预充电状态之间频繁转换时(例如，当字线被密集地或频繁地访问时)，连接到与被频繁地访问的字线相邻的字线的存储器单元可能受到影响并丢失存储的电荷，从而可能导致数据丢失。存储在存储器单元中的电荷可以在由于电荷泄漏而导致数据丢失之前通过再充电来保持。这种单元电荷的再充电被称为刷新操作，并且可以在单元电荷大量丢失之前重复执行刷新操作。
发明内容
实施例涉及一种存储器系统，该存储器系统包括：存储器控制器，其被配置为以平均刷新间隔周期性地生成刷新命令；以及存储器装置，其被配置为在从接收到每个刷新命令时的时间点开始的刷新周期时间期间执行正常刷新操作和锤刷新操作，在刷新周期时间期间抑制其它命令的生成，通过在刷新时段期间顺序地逐个选择多条字线来执行正常刷新操作，通过选择与比其它字线被更加频繁地访问的锤字线物理相邻的被干扰字线来执行锤刷新操作。存储器装置可包括：存储器单元阵列，其包括连接至多条字线的存储器单元；温度传感器，其被配置为通过测量存储器单元阵列的操作温度来提供温度信息；以及刷新控制器，其被配置为控制正常刷新操作和锤刷新操作，并且被配置为改变刷新周期时间期间执行的锤刷新操作的单位锤执行数相对于刷新周期时间期间执行的正常刷新操作的单位正常执行数的锤率。
实施例还涉及一种控制存储器装置的刷新的方法，包括：通过测量存储器装置中包括的存储器单元阵列的操作温度来提供温度信息；以平均刷新间隔周期性地从存储器控制器接收刷新命令；在刷新时段期间通过顺序地逐个选择多条字线执行正常刷新操作；通过选择与比其它字线被更加频繁地访问的锤字线物理相邻的被干扰字线来执行锤刷新操作；以及基于温度信息，改变刷新周期时间期间执行的锤刷新操作的单位锤执行数相对于刷新周期时间期间执行的正常刷新操作的单位正常执行数的锤率。
实施例还涉及一种存储器装置，存储器装置包括：存储器单元阵列，其包括连接至多条字线的存储器单元；温度传感器，其被配置为通过测量存储器单元阵列的操作温度来提供温度信息；以及刷新控制器，其被配置为控制正常刷新操作和锤刷新操作，通过在刷新时段期间顺序地逐个选择多条字线来执行正常刷新操作，通过选择与比其它字线被更加频繁地访问的锤字线物理相邻的被干扰字线来执行锤刷新操作，并且刷新控制器被配置为，基于温度信息，改变刷新周期时间期间执行的锤刷新操作的单位锤执行数相对于刷新周期时间期间执行的正常刷新操作的单位正常执行数的锤率。
附图说明
通过参照附图详细描述示例实施例，特征对于本领域技术人员将变得清楚，其中：
图1是示出根据示例实施例的控制存储器装置的刷新的方法的流程图。
图2是示出根据示例实施例的存储器装置的刷新条件的示例的图。
图3是示出根据示例实施例的设置存储器装置的温度水平的示例的图。
图4是示出根据示例实施例的存储器装置的寄存器信息的示例的图。
图5是示出根据示例实施例的存储器装置的固定锤控制模式的示例的时序图。
图6和图7是示出根据示例实施例的存储器装置的可变锤控制模式的示例的图。
图8是示出根据示例实施例的存储器系统的框图。
图9是示出根据示例实施例的存储器装置的框图。
图10是示出图9的存储器装置中包括的刷新控制器的示例实施例的框图。
图11是示出根据示例实施例的控制存储器装置的刷新的方法的流程图。
图12至图15是示出根据示例实施例的存储器装置的可变锤控制模式的示例的时序图。
图16是示出图9的存储器装置中包括的锤地址管理器的示例实施例的框图。
图17和图18是示出图16的锤地址管理器中包括的访问贮存器的示例实施例的图。
图19是示出用于描述由于字线耦合造成的数据丢失的存储器单元阵列的一部分的图。
图20是示出根据示例实施例的存储器装置的框图。
图21和图22是用于描述根据示例实施例的存储器装置的锤刷新操作的图。
图23和图24是示出根据示例实施例的堆叠的存储器装置的图。
图25是示出根据示例实施例的移动系统的框图。
具体实施方式
图1是示出根据示例实施例的控制存储器装置的刷新的方法的流程图。
参照图1，可通过测量存储器装置中包括的存储器单元阵列的操作温度来提供温度信息(S100)。可利用设置在存储器单元阵列附近的芯片上传感器或者其它类型的传感器来测量操作温度。
可以以平均刷新间隔周期性地从存储器控制器接收刷新命令(S200)。存储器装置可以根据预定刷新条件接收刷新命令，并且基于接收刷新命令的时序执行刷新操作。下面将参照图2描述诸如刷新时段、平均刷新间隔、刷新周期时间等的刷新条件。
在存储器装置中，在刷新时段期间，可通过按次序逐个选择多条字线来执行正常刷新操作(S300)，并且可通过选择与比其它字线被更加频繁地访问的锤字线(hammerwordline)物理相邻的被干扰字线(victim wordline)来执行锤刷新操作(S400)。下面，将参照图9和图10来描述正常刷新操作和锤刷新操作。
基于温度信息，锤率可变化(S500)。锤率表示在刷新周期时间期间执行的锤刷新操作的单位锤执行数相对于在刷新周期时间期间执行的正常刷新操作的单位正常执行数的比率。可在从通过存储器装置接收每个刷新命令的时间点开始的刷新周期时间期间执行正常刷新操作和锤刷新操作，在刷新周期时间期间可抑制其它命令。
诸如动态随机存取存储器(DRAM)的易失性存储器装置可以由于存储数据的存储器单元的电荷泄漏而周期性地执行刷新操作。由于DRAM的制造工艺的缩减，存储器单元的存储电容可减小，因此刷新时段可缩短。当DRAM的存储器容量增大时，刷新时段可进一步缩短，这是因为整个刷新时间增加了。
为了补偿相邻的存储器单元由于特定行或锤地址的密集访问而劣化，可采用目标行刷新(TRR)方案，并且可使用存储器内刷新方案来减小存储器控制器的负担。在本示例实施例中，在TRR方案中，存储器控制器完全负责锤刷新操作，而在存储器内刷新方案中，存储器装置完全负责锤刷新操作。随着存储器装置发展为具有更大存储器容量和更低功耗，锤刷新操作可有助于针对锤事件或锤攻击防止数据丢失。
通过基于温度信息改变表示单位锤执行数相对于单位正常执行数的比率的锤率，根据示例实施例的存储器系统和控制存储器装置的刷新的方法可以有效地防止由于锤攻击的数据丢失和提高存储器装置和存储器系统的操作可靠性。
图2是示出根据示例实施例的存储器装置的刷新条件的示例的图。
图2示出了根据低功耗双数据速率4(LPDDR4)标准每沟道具有各种密度的单沟道同步动态随机存取存储器(SDRAM)的刷新条件。作为示例，图2示出了用于对应于低于或等于85℃的操作温度TCASE的温度水平的刷新条件。
刷新时段或者刷新窗口tREFW表示刷新各存储器单元或各字线的时间。换句话说，因为以字线为单位执行刷新操作，所以刷新窗口tREFW表示刷新所有字线的时间。
这里，刷新周期时间tRFC可以被统称作所有存储体的刷新周期时间(所有存储体刷新tRFCab)和每存储体的刷新周期时间(每存储体刷新tRFCpb)。参照图2，针对所有存储体刷新和每存储体刷新，刷新条件可不同。
例如，就8Gb DDR4 DRAM而言，当刷新窗口tREFW中的刷新命令数为8192时，刷新窗口tREFW为32ms(毫秒)，从存储器控制器传递的两个相邻的刷新命令之间的平均刷新间隔tREFI为约3.904μs(微秒)，刷新周期时间tRFCab为约280ns(纳秒)。因此，存储器控制器以平均3.904μs的时段发出刷新命令，并且存储器装置在对应于刷新周期时间tRFCab的280ns内执行刷新操作。在本示例实施例中，在刷新周期时间tRFC中，其它命令的发出和对存储器装置的访问被抑制。因此，用于刷新周期时间tRFC的时间影响存储器系统的性能。
图3是示出根据示例实施例的存储器装置的设置温度水平的实施例的图。图3示出了用于描述示例实施例的示例，但是温度水平的设置不限于图3所示的。
参照图3，可通过将存储器单元阵列(或者包括存储器单元阵列的存储器装置)的操作温度To划分为多个温度范围来设置温度水平。例如，可将65℃至85℃之间的温度范围设为高温水平TLH，可将45℃至65℃之间的温度范围设为中等温度水平TLM，并且可将低于45℃的温度范围设为低温水平TLL。例如，可以认为存储器装置在高于85℃的温度范围不会正常工作。
因为存储在存储器单元中的电荷的泄漏随着操作温度To降低而减少，所以随着操作温度To降低，刷新窗口tREFW可增加并且平均刷新间隔tREFI可增加。例如，参照图2描述的刷新窗口tREFW在高温水平TLH可为16ms，在中等温度水平TLM可为32ms，在低温水平TLL可为64ms。因此，平均刷新间隔tREFI在高温水平TLH可为3.9μs，在中等温度水平TLM可为7.8μs，在低温水平TLL可为15.6μs。
温度水平可由温度代码TCODE的值表示。例如，在图3中，温度代码的值‘110’可表示高温水平TLH，温度代码的值‘101’可表示中等温度水平TLM，温度代码的值‘100’可表示低温水平TLL。存储器装置中的温度传感器可以将模拟温度信息转换为数字温度代码TCODE，并且将温度代码TCODE提供至存储器控制器和/或刷新控制器。
下文中，对应于相对较高的温度范围的温度水平可被称作第一温度水平，对应于相对较低的温度范围的温度水平可被称作第二温度水平。例如，高温水平THL可为第一温度水平，中等温度水平TLM和/或低温水平TLL可为第二温度水平。作为另一示例，中等温度水平THM可为第一温度水平，低温水平TLL可为第二温度水平。
图4是示出根据示例实施例的存储器装置的寄存器信息的示例实施例的图。
例如，模式寄存器集MRS中的模式寄存器(图9中的412)可具有设置配置MRSET。操作数值OP7至OP0可包括模式信息MD、锤率信息HMRT、标志信息F和最大活动计数信息MAC。模式信息MD和锤率信息可被统称为锤控制信息HCINF。
模式信息MD可表示存储器系统的操作模式是固定锤控制模式FHCM还是可变锤控制模式VHCM。在示例实施例中，模式信息MD的值‘0’表示固定锤控制模式FHCM，模式信息MD的值‘1’表示可变锤控制模式VHCM。下面，将参照图5至图7描述固定锤控制模式FHCM和可变锤控制模式VHCM。
锤率信息HMRT可包括锤率，其表示在刷新周期时间tRFC期间执行的锤刷新操作的单位锤执行数相对于在刷新周期时间tRFC期间执行的正常刷新操作的单位正常执行数的比率。存储器控制器可以基于存储器单元阵列的操作温度To和/或存储在存储器单元阵列中的数据的重要程度确定锤率信息HMRT。在示例实施例中，较大值的锤率信息HMRT可表示在每个刷新周期时间tRFC期间要执行较大数量的锤刷新操作。
标志信息F可表示最大活动计数信息MAC的有效性。最大活动计数信息MAC可表示在刷新与锤字线物理相邻的被干扰字线(或被干扰行)之前在刷新窗口tREFW中允许的锤字线(或者锤行)的活动操作的最大数。
存储器控制器可以基于从存储器装置提供的温度信息或者温度代码TCODE产生锤控制信息HCINF，并且利用模式寄存器集(MRS)写命令传递锤控制信息HCINF。在可变锤控制模式VHCM下，存储器装置可以将锤控制信息HCINF存储在模式寄存器中，并且存储器装置中的刷新控制器可以基于存储在模式寄存器中的锤控制信息HCINF改变锤率。
下文中，参照图5至图7描述固定锤控制模式FHCM和可变锤控制模式VHCM。如上所述，存储器控制器可以通过命令信号CMD产生刷新命令REF，并且在从当接收到各刷新命令REF时的时间点开始的刷新周期时间tRFC期间，存储器装置可以执行包括正常刷新操作NRO和锤刷新操作HRO的刷新操作RFO。在示例实施例中，在刷新周期时间tRFC期间抑制其它命令的发出。
为了便于描述，基于图3的示例温度水平描述图5至图7的示例实施例。结合图5至图7所示的正常刷新操作NRO和锤刷新操作HRO的数量以及时间tREFIH(用于TLH的平均刷新间隔)、tREFIM(用于TLM的平均刷新间隔)、tREFIL(用于TLL的平均刷新间隔)和tRFC(刷新周期时间)的所述值描述示例实施例。
图5是示出根据示例实施例的存储器装置的固定锤控制模式FHCM的示例实施例的时序图。
参照图5，在固定锤控制模式FHCM中，存储器控制器可以改变平均刷新间隔，使得平均刷新间隔tREFIM(对应于中等温度水平TLM)比平均刷新间隔tREFIH(对应于高温水平TLH)更长，并且平均刷新间隔tREFIL(对应于低温水平TLL)比平均刷新间隔tREFIM(对应于中等温度水平TLM)更长。
在图2所示的示例实施例中，刷新窗口tREFW在高温水平TLH可为16ms，在中等温度水平TLM可为32ms，并且在低温水平TLL可为64ms。平均刷新间隔tREFI在高温水平TLH(tREFIH)可为3.9μs，在中等温度水平TLM(tREFIM)可为7.8μs，并且在低温水平TLL(tREFIL)可为17.6μs。因此，高温水平TLH、中等温度水平TLM和低温水平TLL的各自的刷新窗口tREFW中包括的刷新命令REF的数量可为8192，并且无论温度水平如何都彼此相等。
这样，存储器控制器可以增大与较低温度范围的第二温度水平对应的平均刷新间隔，以比与较高温度范围的第一温度水平对应的平均刷新间隔更长。
在固定锤控制模式FHCM中，无论操作温度如何，存储器装置中的刷新控制器都可以保持在刷新周期时间tRFC期间执行的正常刷新操作NRO的单位正常执行数(NN)，并且保持在刷新周期时间tRFC期间执行的锤刷新操作HRO的单位锤执行数(NH)。
例如，在图5所示的固定锤控制模式FHCM中，在刷新周期时间tRFC期间，无论是高温水平TLH、中等温度水平TLM还是低温水平TLL，执行的正常刷新操作NRO的单位正常执行数NN可固定为四，锤刷新操作HRO的单位锤执行数NH可固定为一。
图6和图7是示出根据示例实施例的存储器装置的可变锤控制模式VHCM的示例实施例的图。
参照图6和图7，在可变锤控制模式VHCM中，无论操作温度如何，存储器控制器都可以保持平均刷新间隔tREFI。换句话说，对应于高温水平TLH的平均刷新间隔tREFIH、对应于中等温度水平TLM的平均刷新间隔tREFIM以及对应于低温水平TLL的平均刷新间隔tREFIL可彼此相等。
例如，参照图2描述的刷新窗口tREFW在高温水平TLH可为16ms，在中等温度水平TLM可为32ms，在低温水平TLL可为64ms。相反，无论是高温水平TLH、中等温度水平TLM还是低温水平TLL，平均刷新间隔tREFIH、tREFIM和tREFIL都可设为等于3.9μs。在这种情况下，包括在各自的刷新窗口tREFW中的刷新命令的数量对于高温水平TLH可为8192，对于中等温度水平TLM可为2×8192，并且对于低温水平TLL可为4×8192。
这样，在可变锤控制模式VHCM下，无论是对应于较高温度范围的第一温度水平还是对应于较低温度范围的第二温度水平，存储器控制器都可以保持平均刷新间隔tREFI。
与图5的固定锤控制模式FHCM比较，当温度水平对应于较低温度范围时，图6的示例实施例中的在可变锤控制模式VHCM中操作的存储器控制器可以在刷新窗口tREFW中传递更多的刷新命令REF。利用数量增加的刷新命令REF，(单位锤执行数NH相对于单位正常执行数NN的)锤率NH/NN可在可变锤控制模式VHCM下变化。
在一些示例实施例中，在可变锤控制模式VHCM中，刷新控制器可以改变单位正常执行数NN，使得与第二温度水平对应的单位正常执行数NN小于与第一温度水平对应的单位正常执行数NN，并且无论是第一温度水平还是第二温度水平都保持单位锤执行数NH。例如，参照图6，当温度水平对应于较低温度范围时，刷新控制器可以减少单位正常执行数NN，使得单位正常执行数NN针对高温水平TLH为四，针对中等温度水平TLM为二，并且针对低温水平TLL为一。相反，无论是高温水平TLH、中等温度水平TLM还是低温水平TLL，单位锤执行数NH都可保持为一。
在一些示例实施例中，在可变锤控制模式VHCM中，刷新控制器可以改变单位正常执行数NN，使得对应于第二温度水平的单位正常执行数NN小于对应于第一温度水平的单位正常执行数NN，并且改变单位锤执行数NH，使得对应于第二温度水平的单位锤执行数NH大于对应于第一温度水平的单位锤执行数NH。
例如，参照图7，当温度水平对应于较低温度范围时，刷新控制器可以减少单位正常执行数NN，使得单位正常执行数NN针对高温水平TLH为四，针对中等温度水平TLM为二，针对低温水平TLL为一，而当温度水平对应于较低温度范围时，单位锤执行数NH可增大，使得单位正常执行数NN针对高温水平TLH为一，针对中等温度水平TLM为三，针对低温水平TLL为四。
这样，刷新控制器可以在可变锤控制模式VHCM下改变锤率NH/NN，使得对应于第二温度水平(即，较低温度范围)的锤率NH/NN高于对应于第一温度水平(即，较高温度范围)的锤率NH/NN。因此，通过根据操作温度采用可变锤率NH/NN，可有效地防止存储在存储器单元中的数据由于锤攻击(也就是说，对存储器单元或字线的频繁访问)导致的数据丢失。因此，可提高存储器装置和存储器系统的操作可靠性。
在一些示例实施例中，在可变锤控制模式VHCM下，刷新控制器可以基于从温度传感器提供的温度信息改变锤率NH/NN。
在一些示例实施例中，刷新控制器可以基于从存储器控制器提供的锤控制信息HCINF改变锤率NH/NN。存储器控制器可以利用模式寄存器集(MRS)写命令基于从存储器装置提供的温度信息传递锤控制信息HCINF，并且存储器装置可以将锤控制信息HCINF存储在存储模式寄存器集(见图9中的412)中包括的模式寄存器中。如参照图4的描述，锤控制信息HCINF可包括模式信息MD和锤率信息HMRT。
图8是示出根据示例实施例的存储器系统的框图。
参照图8，存储器系统10可包括存储器控制器200和存储器装置400。存储器控制器200和存储器装置400可包括用于互相通信的各个接口。接口可通过用于传递命令CMD、地址ADDR、时钟信号CLK等的控制总线21以及用于传递数据DATA的数据总线22连接。根据用于存储器装置的一些标准，地址ADDR可被包括在命令CMD中。存储器控制器200可以产生命令CMD，以控制存储器装置400，并且可以在存储器控制器200的控制下将数据写入存储器装置400或从中读出。
存储器装置400可包括刷新控制器RFCON 100、锤地址管理器HMMAG 300和温度传感器TSEN 700。锤地址管理器300可以针对存储器装置400的多个存储器存储体综合地管理访问地址，并且可以提供访问地址中的用于锤刷新操作的锤地址，其中锤地址是被密集访问的地址。刷新控制器100可以基于锤地址产生锤刷新地址信号，其中锤刷新地址信号表示与锤地址对应的行(或锤字线)物理相邻的行(或牺牲字线)。
温度传感器700可以通过测量存储器装置400中包括的存储器单元阵列的操作温度提供温度信息。温度传感器700可以将模拟温度信息转换为数字温度代码TCODE，并且将温度代码TCODE提供至存储器控制器200和/或刷新控制器100。存储器控制器200可以基于温度代码TCODE产生锤控制信息HCINF，并且可以将锤控制信息HCINF提供至存储器装置400。
图9是示出根据示例实施例的存储器装置的框图。
参照图9，存储器装置400可包括控制逻辑410、地址寄存器420、存储体控制逻辑430、行选择电路460(或者行解码器)、列解码器470、存储器单元阵列480、读出放大器单元485、输入/输出(I/O)门控电路490、数据输入/输出(I/O)缓冲器495、刷新控制器100、锤地址管理器300、温度传感器TSEN 700和代码生成器CGEN 800。如本文所用，“单元”可称作“电路”。
存储器单元阵列480可包括多个存储体阵列480a至480h。行选择电路460可包括分别耦接至存储体阵列480a至480h的多个存储体行选择电路460a至460h。列解码器470可包括分别耦接至存储体阵列480a至480h的多个存储体列解码器470a至470h。读出放大器单元485可包括分别耦接至存储体阵列480a至480h的多个存储体读出放大器485a至485h。
地址寄存器420可以从存储器控制器200接收包括存储体地址BANK_ADDR、行地址ROW_ADDR和列地址COL_ADDR的地址ADDR。地址寄存器420可以将接收到的存储体地址BANK_ADDR提供至存储体控制逻辑430，可以将接收到的行地址ROW_ADDR提供至行选择电路460，并且可以将接收到的列地址COL_ADDR提供至列解码器470。
存储体控制逻辑430可以响应于存储体地址BANK_ADDR产生存储体控制信号。对应于存储体地址BANK_ADDR的存储体行选择电路460a至460h之一可响应于存储体控制信号被激活，对应于存储体地址BANK_ADDR的存储体列解码器470a至470h之一可响应于存储体控制信号被激活。
来自地址寄存器420的行地址ROW_ADDR可应用于存储体行选择电路460a至460h。存储体行选择电路460a至460h中的激活的一个可以解码行地址ROW_ADDR，并且可以激活对应于行地址ROW_ADDR的字线。例如，激活的存储体行选择电路460可以将字线驱动电压施加至对应于行地址ROW_ADDR的字线。
列解码器470可包括列地址锁存器。列地址锁存器可以从地址寄存器420接收列地址COL_ADDR，并且可以临时存储接收到的列地址COL_ADDR。在一些示例实施例中，在突发模式中，列地址锁存器可以产生从接收到的列地址COL_ADDR增加的列地址。列地址锁存器可以将临时存储的或者生成的列地址施加至存储体列解码器470a至470h。
存储体列解码器470a至470h中的激活的一个可以解码列地址COL_ADDR，并且可以控制I/O门控电路490，以输出对应于列地址COL_ADDR的数据。
I/O门控电路490可包括用于门控输入/输出数据的电路系统。I/O门控电路490还可以包括用于存储从存储体阵列480a至480h输出的数据的读数据锁存器和用于将数据写入存储体阵列480a至480h的写驱动器。
待从存储体阵列480a至480h中的一个存储体阵列读出的数据可被耦接至该数据将从中读出的该存储体阵列的一个存储体读出放大器485a至485h感测，并且可被存储在读数据锁存器中。存储在读数据锁存器中的数据可经数据I/O缓冲器495提供至存储器控制器200。待写入存储体阵列480a至480h中的一个存储体阵列的数据DQ可从存储器控制器200被提供至数据I/O缓冲器495。写驱动器可以将数据DQ写入存储体阵列480a至480h中的一个存储体阵列中。
控制逻辑410可以控制存储器装置400的操作。例如，控制逻辑410可以产生用于存储器装置400的控制信号，以执行写操作、读操作或者刷新操作。控制逻辑410可以基于从图8中的存储器控制器200传递的命令CMD产生诸如有源信号IACT、预充电信号IPRE、刷新信号IREF、读信号IRD、写信号IWR等的内部命令信号。控制逻辑410可包括解码从存储器控制器200接收到的命令CMD的命令解码器411和设置存储器装置400的操作模式的模式寄存器集412。
虽然图9示出了控制逻辑410和地址寄存器420彼此分离，但是控制逻辑410和地址寄存器420可实施为单个集成电路。另外，虽然图9示出了命令CMD和地址ADDR设为分离的信号，但是命令CMD和地址ADDR可设为(例如如LPDDR5标准指定)的复合信号。
锤地址管理器300可以基于存储体地址BANK_ADDR和行地址ROW_ADDR针对所述多个存储体阵列480a至480h综合地管理访问地址，并且可以提供访问地址中的用于锤刷新操作的锤地址HADD，其中锤地址HADD是被密集访问的地址。刷新控制器100可以基于锤地址HADD产生锤刷新地址信号，其中锤刷新地址信号代表与锤地址HADD对应的行(例如，锤字线)物理相邻的行(例如，被干扰字线)。
温度传感器700可以通过测量存储器单元阵列480的操作温度产生温度信息TINF。代码生成器800可以通过转换温度信息TINF产生温度代码TCODE。温度传感器700可为邻近于存储器单元阵列480集成的芯片上传感器或其它类型的温度传感器。温度信息TINF可为模拟信号，并且代码生成器800可包括用于将模拟信号转换为数字数据的模数转换器。在一些示例实施例中，代码生成器800可被包括在图8中的温度传感器700或者存储器控制器200中。
参照图8和图9，在一些示例实施例中，温度代码TCODE可被存储在模式寄存器集412中的一个模式寄存器中，并且可以通过MRS读命令通过数据总线22提供至存储器控制器200。在一些示例实施例中，温度代码TCODE可通过与控制总线21和数据总线22不同的信号线被提供至存储器控制器200。
如上所述，存储器控制器200可以基于温度代码TCODE产生包括模式信息MD和锤率信息HMRT的锤控制信息HCINF。存储器控制器200可以通过MRS写命令通过数据总线22将锤控制信息HCINF传递至存储器装置400。存储器装置400中的控制逻辑410可以将锤控制信息HCINF存储在模式寄存器集412的一个模式寄存器中。控制逻辑410可以将锤控制信息HCINF(也就是说，模式信息MD和锤率信息HMRT)提供至刷新控制器100。刷新控制器100可以基于锤控制信息HCINF在可变锤控制模式VHCM中改变锤率NH/NN，如上所述。
图10是示出图9的存储器装置400中包括的刷新控制器100的示例实施例的框图。
参照图10，刷新控制器100可包括时序控制器110、刷新计数器120、地址生成器130和锤率调整器170。
锤率调整器170可以基于温度信息TINF和/或锤控制信息HCINF确定单位锤执行数NH相对于单位正常执行数NN的锤率NH/NN。锤率调整器170可以将与确定的锤率NH/NN对应的单位正常执行数NN和单位锤执行数NH提供至时序控制器110。下面将参照图11描述锤率调整器170的示例实施例。锤率调整器170可以接收温度代码TCODE而非温度信息TINF。
时序控制器110可以基于刷新信号IREF(表示接收刷新命令REF的时序)、单位正常执行数NN和单位锤执行数NH产生计数器刷新信号CREF(表示正常刷新操作的时序)和锤刷新信号HREF(表示锤刷新操作的时序)。如下面将参照图12至图15描述的，时序控制器110可以选择性地激活计数器刷新信号CREF或者锤刷新信号HREF。
参照图10，在一些示例实施例中，时序控制器110可被包括在刷新控制器100中。在其它示例实施例中，可以从刷新控制器100省略时序控制器110，并且可从存储器装置400中的其它控制逻辑提供计数器刷新信号CREF和锤刷新信号HREF。
刷新计数器120可以响应于计数器刷新信号CREF产生计数器刷新地址信号CRFADD。计数器刷新地址信号CRFADD可以表示按次序改变地址。例如，每当激活计数器刷新信号CREF时，刷新计数器120可以增大计数器刷新地址信号CRFADD的值。可通过增大计数器刷新地址信号CRFADD的值针对刷新操作按次序选择存储器装置400的存储器单元阵列480中的字线。
地址生成器130可以存储从锤地址管理器300提供的锤地址HADD，并且可以与锤刷新信号HREF同步地产生锤刷新地址信号HRFADD。锤刷新地址信号HRFADD可以表示与锤地址HADD对应的行物理相邻的行的地址。地址生成器130可包括锤地址贮存器140和映射器150。
锤地址贮存器140可以存储从锤地址管理器300提供的锤地址HADD。映射器150可以基于从锤地址贮存器140提供的锤地址HADD产生锤刷新地址信号HRFADD。在一些示例实施例中，可省略锤地址贮存器140，并且映射器150可以直接从锤地址管理器300接收锤地址HADD。如下面将参照图19描述的，锤刷新地址信号HRFADD可表示存储器装置400中的与锤地址HADD对应的存储器装置400中的行物理相邻的行的地址。
图11是示出根据示例实施例的控制存储器装置的刷新的方法的流程图。
参照图10和图11，刷新控制器100可以基于模式信息确定当前操作模式(MD)是固定锤控制模式FHCM还是可变锤控制模式VHCM(S10)。
当当前操作模式是固定锤控制模式FHCM时，锤率调整器170可以将固定的单位正常执行数NN和单位锤执行数NH提供至时序控制器110(S20)。如参照图5的描述，在固定锤控制模式FHCM中的每个刷新周期时间tRFC期间，存储器装置可以执行对应于固定的单位正常执行数NN的正常刷新操作NRO和对应于固定的单位锤执行数NH的锤刷新操作HRO(S80)。
当当前操作模式(MD)是可变锤控制模式VHCM时，锤率调整器170可以接收温度信息TINF和锤率信息HMRT(S30)，并且确定单位正常执行数NN、目标锤执行数TNH和可用锤执行数ANH(S40)。目标锤执行数TNH可表示在刷新周期时间tRFC期间待执行的锤刷新操作HRO的数量。可用锤执行数ANH可表示在刷新周期时间tRFC期间可执行的锤刷新操作HRO的数量。
可基于锤控制信息HCINF中包括的锤率信息HMRT确定目标锤执行数TNH。
存储器控制器200可以基于存储器单元阵列480的操作温度和/或存储在存储器单元阵列480中的数据的重要程度确定锤率信息HMRT。例如，较大值的锤率信息HMRT可表示在每个刷新周期时间tRFC期间待执行的锤刷新操作HRO的较大数量。可用锤执行数ANH可以对应于每个刷新周期时间tRFC期间的单位正常执行数NN和可执行的刷新操作的总数之间的差。
锤率调整器170可以将目标锤执行数TNH与可用锤执行数ANH进行比较(S50)。当目标锤执行数TNH大于可用锤执行数ANH时(S50：是)，锤率调整器170可以将可用锤执行数ANH确定为单位锤执行数NH(S60)，并且当目标锤执行数TNH等于或小于可用锤执行数ANH时(S50：NO)，其可以将目标锤执行数TNH确定为单位锤执行数NH(S70)。如参照图6和图7的描述，在可变锤控制模式VHCM下，存储器装置可以在每个刷新周期时间tRFC期间执行正常刷新操作NRO(对应于单位正常执行数NN)和锤刷新操作HRO(对应于单位锤执行数NH)(S80)。
图12至图15是示出根据示例实施例的存储器装置的可变锤控制模式的示例实施例的时序图。为了便于示出，图12至图15示出了与两个相邻的刷新命令REF之间的一个平均刷新间隔tREFI对应的操作。
参照图10至图15，时序控制器110可以响应于表示接收刷新命令REF的时序的刷新信号IREF产生刷新时钟信号RFCLK。刷新时钟信号RFCLK可以切换刷新周期时间tRFC中可执行的刷新操作的次数。针对高温水平TLH、中等温度水平TLM和低温水平TLL中的每一个，时序控制器110可以与刷新时钟信号RFCLK同步地产生计数器刷新信号CREF(表示正常刷新操作NRO的时序)和锤刷新信号HREF(表示锤刷新操作HRO的时序)。计数器刷新信号CREF的切换数可以对应于单位正常执行数NN。锤刷新信号HREF的切换数可以对应于单位锤执行数NN。
图12和图13的操作对应于如以上参照图6的描述的可变锤控制模式VHCM下的操作，并且图14和图15的操作对应于如以上参照图7的描述的可变锤控制模式VHCM中的操作。下文中，可省略与图6和图7重复的描述。
参照图12，在一些示例实施例中，时序控制器110可以改变表示两个相邻的刷新操作之间的时间间隔的操作间隔，使得操作间隔tRFOIM(对应于中等温度水平TLM)比操作间隔tRFOIH(对应于高温水平TLH)更长，并且操作间隔tRFOIL(对应于低温水平TLL)比操作间隔tRFOIM(对应于中等温度水平TLM)更长。因此，刷新控制器100中的时序控制器110可以改变操作间隔，使得对应于第二温度水平(即，较低温度范围)的操作间隔比对应于第一温度水平(即，较高温度范围)的操作间隔更长。
参照图12，刷新周期时间tRFCH(对应于高温水平TLH)、刷新周期时间tRFCM(对应于中等温度水平TLM)和刷新周期时间tRFCL(对应于低温水平TLL)可彼此相等。因此，在可变锤控制模式VHCM中，无论温度水平如何，时序控制器110都可以保持刷新周期时间。
参照图12，在一些示例实施例中，时序控制器110可以保持操作间隔，使得操作间隔tRFOIH(对应于高温水平TLH)、操作间隔tRFOIM(对应于中等温度水平TLM)和操作间隔tRFOIL(对应于低温水平TLL)彼此相等。因此，在可变锤控制模式VHCM中，无论温度水平如何，时序控制器110都可以保持操作间隔。
参照图13，刷新周期时间tRFCM(对应于中等温度水平TLM)可比刷新周期时间tRFCH(对应于高温水平TLH)更短，并且刷新周期时间tRFCL(对应于低温水平TLL)可比刷新周期时间tRFCM(对应于中等温度水平TLM)更短。因此，时序控制器110可以减少用于较低温度范围的温度水平的刷新周期时间。换句话说，在可变锤控制模式VHCM下，时序控制器110可以改变刷新周期时间，使得对应于第二温度水平(即，较低温度范围)的刷新周期时间tRFC比对应于第一温度水平(即，较高温度范围)的刷新周期时间tRFC更短。针对刷新操作的时间损失可通过根据温度水平减少刷新周期时间tRFC来减少，并且存储器装置和存储器系统的性能可提高。
参照图14，在一些示例实施例中，可执行正常刷新操作NRO(对应于单位正常执行数NN)，然后可在正常刷新操作NRO之后执行锤刷新操作HRO(对应于单位锤执行数NH)。
参照图15，在一些其它示例实施例中，正常刷新操作NRO和锤刷新操作HRO的次序可改变。
下文中，参照图16至图18描述图9的锤地址管理器300的示例实施例。
图16是示出图9的存储器装置400中包括的锤地址管理器300的示例实施例的框图，并且图17和图18是示出图16的锤地址管理器300中包括的访问贮存器320的示例实施例的图。
参照图16，锤地址管理器300可包括访问贮存器320和贮存控制器340。
访问贮存器320可以存储关于被密集地或频繁地访问的锤地址HADD的信息。参照图17，在一些示例实施例中，访问贮存器320a可包括多个存储单元SU1至SUk。各个存储单元SUi(i＝1至k)可包括：存储体寄存器BREGi，以存储各个访问地址的存储体地址；行寄存器RREGi，以存储各个访问地址的行地址；和计数寄存器CREGi，以存储各个访问计数值。
贮存控制器340可以基于从存储器控制器200传递至存储器装置400的访问地址信号BANK_ADDR和ROW_ADDR控制访问贮存器320。访问地址可包括存储体地址信号BANK_ADDR和行地址信号ROW_ADDR。贮存控制器340可以基于访问计数值在存储的访问地址中确定和提供锤地址HADD。可根据存储器系统不同地确定贮存控制器340使用的锤地址HADD的管理方案。
参照图18，在一些示例实施例中，访问贮存器320b可包括多个存储块SBK_A 321、SBK_B 322、SBK_C 323和SBK_D 324，并且存储块321至324中的每一个可包括多个存储单元SU1至SUk。图18示出了对应于四个存储器存储体A、B、C和D的访问贮存器320b的非限制性示例，但是存储块的数量可根据存储器装置的配置而改变。例如，如果存储器装置具有单个存储体的结构，则访问贮存器320b可仅包括一个存储块321。存储块321至324可具有基本相同的配置，因此，将仅描述存储块321。
存储单元SU1至SUk可以各自包括分别存储被访问的行地址的地址寄存器AREG1至AREGk以及分别存储与行地址对应的访问计数值的计数寄存器CREG1至CREGk。
图16中的贮存控制器340可以基于从刷新控制器100传递至存储器装置的访问地址信号控制访问贮存器320。访问地址信号可包括存储体地址BADD和行地址XADD。如果存储器装置具有单个存储器存储体，则可省略存储体地址BADD。贮存控制器340可以基于访问计数值确定并且提供存储的访问地址中的锤地址HADD。
图19是示出用于描述由于字线耦合造成的数据丢失的存储器单元阵列的一部分的图。
图19示出了存储器单元阵列中的五条字线WLs-2、WLs-1、WLs、WLs+1和WLs+2，三条位线BLp-1、BLp和BLp+1，以及耦接至字线WLs-2、WLs-1、WLs、WLs+1和WLs+2以及位线BLp-1、BLp和BLp+1的存储器单元MC。五条字线WLs-2、WLs-1、WLs、WLs+1和WLs+2在行向(例如，X方向)上延伸并且沿着列向(例如，Y方向)按次序排列。三条位线BLp-1、BLp和BLp+1在列向上延伸并且沿着行向按次序排列。
在示例实施例中，中间字线WLs可以对应于被密集访问的锤地址HADD。应该理解，被密集访问的字线或锤字线是指具有相对较高的激活数和/或具有相对较高的激活频率(例如，大于预定阈值或大于其它访问地址)的字线。每当锤字线(例如，中间字线WLs)被访问时，锤字线WLs被启用和预充电，并且锤字线WLs的电压电平增大和减小。字线耦合可以使得相邻的字线WLs-2、WLs-1、WLs+1和WLs+2的电压电平随着锤字线WLs的电压电平变化而波动。因此，耦接至相邻的字线WLs-2、WLs-1、WLs+1和WLs+2的存储器单元MC的单元电可能受影响。随着锤字线WLs被更频繁地访问，连接至相邻的字线WLs-2、WLs-1、WLs+1和WLs+2的存储器单元MC的单元电荷可能更快地丢失。
图10中的地址生成器130可以提供表示与锤地址HADD的行(例如，中间字线WLs)物理相邻的行(例如，字线WLs-1、WLs+1、WLs-2和WLs+2)的地址HRFADDa、HRFADDb、HRFADDc和HRFADDd的锤刷新地址信号HRFADD。可基于(例如，响应于)锤刷新地址信号HRFADD执行用于相邻的字线WLs-1、WLs+1、WLs-2和WLs+2的锤刷新操作，以减少或可能防止存储在存储器单元MC中的数据的丢失。可针对紧邻着锤字线WLs的两条字线WLs-1和WLs+1或者针对包括次相邻的字线WLs-2和WLs+2的四条字线WLs-2、WLs-1、WLs+1和WLs+2执行锤刷新操作。
图20是示出根据示例实施例的存储器装置的框图。图20用于描述针对多个存储器存储体综合地管理访问地址的示例实施例，并且图20中省略了图9中的一些元件。
参照图20，存储器装置501具有存储器单元阵列包括多个存储器存储体531、532、533和534(BNK1至BNK4)的多存储体的结构。根据示例实施例的刷新控制器101可包括时序控制器111、刷新计数器121和包括多个子地址生成器131、132、133和134的地址生成器。
时序控制器111可以基于刷新信号IREF产生选择性地激活的计数器刷新信号CREF和锤刷新信号HREF。刷新计数器121可以响应于计数器刷新信号CREF产生计数器刷新地址信号CRFADD，使得计数器刷新地址信号CRFADD表示按次序改变地址。子地址生成器131、132、133和134可以接收从锤地址管理器300提供的锤地址HADD，并且分别生成对应于存储器存储体531、532、533和534的锤刷新地址信号HRFADD1、HRFADD2、HRFADD3和HRFADD4。可以将计数器刷新信号CREF、锤刷新信号HREF和计数器刷新地址信号CRFADD共同提供至存储器存储体531、532、533和534，例如，提供至对应的行选择电路541、542、543和544。在一些示例实施例中，如下面将参照图21描述地，提供至存储器存储体531、532、533和534的锤刷新地址信号HRFADD1、HRFADD2、HRFADD3和HRFADD4可相同。在一些其它示例实施例中，如下面将参照图22描述地，可独立地确定提供至存储器存储体531、532、533和534的锤刷新地址信号HRFADD1、HRFADD2、HRFADD3和HRFADD4。
图21和图22是用于描述根据示例实施例的存储器装置的锤刷新操作的图。
参照图20和图21，可以在锤刷新信号HREF的激活时间点th将表示刷新地址Rap的锤刷新地址信号HRFADD共同提供至存储器存储体531、532、533和534。因此，可在所有存储器存储体531、532、533和534中同时刷新具有与锤刷新地址信号HRFADD对应的地址的行中包括的存储器单元。
参照图20和图22，可以在锤刷新信号HREF的激活时间点th将分别表示刷新地址RAa、Rab、Rac和Rad的锤刷新地址信号HRFADD1、HRFADD2、HRFADD3和HRFADD4分别提供至存储器存储体531、532、533和534。因此，可在与各自的锤刷新地址信号HRFADD1、HRFADD2、HRFADD3和HRFADD4对应的各个存储器存储体531、532、533和534中，同时刷新具有不同刷新地址RAa、Rab、Rac和Rad的行中包括的存储器单元。
图23和图24是示出根据示例实施例的堆叠的存储器装置的图。
参照图23，半导体存储器装置900可包括第一半导体集成电路层LA1(910)至第k半导体集成电路层LAk(920)，其中假设最下面的第一半导体集成电路层LA1为接口或控制芯片，并且假设其它半导体集成电路层LA2至Lak为包括核心存储器芯片的从芯片。从芯片可以形成上述多个存储器存储体。
第一半导体集成电路层LA1至第k半导体集成电路层LAk可以通过衬底穿通过孔TSV(例如，硅穿通过孔)在各个层之间发送和接收信号。作为接口或控制芯片的最下面的第一半导体集成电路层LA1可以通过形成在外部表面上的导电结构与外部存储器控制器通信。
第一半导体集成电路层LA1 910至第k半导体集成电路层LAk 920中的每一个可包括存储器区921和用于驱动存储器区921的外围电路922。例如，外围电路922可包括用于驱动存储器的字线的行驱动器、用于驱动存储器的位线的列驱动器、用于控制数据的输入-输出的数据输入-输出电路、用于从外部源接收命令和缓冲命令的命令缓冲器以及用于从外部源接收地址和缓冲地址的地址缓冲器。
第一半导体集成电路层LA1 910还可以包括控制电路。控制电路可以基于来自存储器控制器的命令和地址信号控制对存储器区921的访问，并且可以产生用于访问存储器区921的控制信号。
与从层对应的半导体集成电路层LA2至LAk中的每一个可包括上述刷新控制电路。刷新控制电路可以选择性地执行如上所述的固定锤控制模式FHCM或者可变锤控制模式VHCM。
图24示出了示例高带宽存储器(HBM)组织。参照图24，HBM 1100可具有多个DRAM半导体裸片1120、1130、1140和1150的堆叠件。堆叠结构的HBM可通过多个独立接口(即，沟道)优化。各个DRAM堆叠件可以根据HBM标准支持多达8个沟道。图24示出了包含4个DRAM半导体裸片1120、1130、1140和1150的示例堆叠件，并且各个DRAM半导体裸片支持两个沟道CHANNEL0和CHANNEL1。
各个沟道提供了对DRAM存储体的独立集合的访问。来自一个沟道的请求可以不访问附接于不同沟道的数据。沟道独立地计时，不需要同步。
HBM 1100还可以包括堆叠结构的底部的接口裸片1110或者逻辑裸片，以提供信号路由和其它功能。用于DRAM半导体裸片1120、1130、1140和1150的一些功能可在接口裸片1110中实施。
DRAM半导体裸片1120、1130、1140和1150中的每一个可包括上述刷新控制电路。刷新控制电路可以选择性地执行如上所述的固定锤控制模式FHCM或者可变锤控制模式VHCM。
图25是示出根据示例实施例的移动系统的框图。
参照图25，移动系统1200可包括应用处理器(AP)1210、连接单元1220、易失性存储器装置(VM)1230、非易失性存储器装置(NVM)1240、用户接口1250和电源1260。在一些实施例中，移动系统1200可为例如移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、音乐播放器、便携式游戏台、导航系统或其它类型的电子装置。
应用处理器1210可以执行应用，例如，网络浏览器、游戏应用、视屏播放器等。连接单元1220可以执行与外部装置的有线或无线通信。易失性存储器装置1230可以存储通过应用处理器1210处理的数据，或者可以作为工作存储器操作。非易失性存储器装置1240可以存储用于启动移动系统1200的启动图像。用户接口1250可包括至少一个输入装置(诸如键区、触摸屏等)以及至少一个输出装置(诸如扬声器、显示装置等)。电源1260可以将电源电压供应至移动系统1200。
如上所述，根据示例实施例的存储器装置可包括刷新控制器RFCON 100和锤地址管理器HMMAG 300。锤地址管理器300可以针对所述多个存储器存储体综合地管理访问地址，并且提供访问地址中的用于锤刷新操作的锤地址，其中锤地址是被密集访问的地址。刷新控制器100可以基于锤地址产生锤刷新地址信号，其中锤刷新地址信号代表与锤地址对应的行物理相邻的行。根据示例实施例，刷新控制电路可以选择性地执行如上所述的固定锤控制模式FHCM或者可变锤控制模式VHCM。
在一些示例实施例中，锤地址管理器300可被包括在应用处理器1210的存储器控制器中，并且刷新控制器100可被包括在易失性存储器装置1230中。
如上所述，根据示例实施例的存储器系统和控制存储器装置的刷新的方法可以有效地防止由于锤攻击造成的数据丢失，并且可以通过基于温度信息改变锤率(表示单位锤执行数相对于单位正常执行数的比率)提高存储器装置和存储器系统的操作可靠性。
本文所述的实施例可应用于采用刷新操作的任何存储器装置和包括存储器装置的系统。例如，实施例可应用于诸如存储卡、固态硬盘(SSD)、嵌入式多媒体卡(eMMC)、移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、摄像机、个人电脑(PC)、服务器电脑、工作站、笔记本电脑、数字TV、机顶盒、便携式游戏机、导航系统、可穿戴装置、物联网(IoT)装置、万物网(IoE)装置、电子书、虚拟现实(VR)装置、增强现实(AR)装置、服务器系统、汽车装置等的系统。。
如上所述，示例实施例可以提供能够有效地执行锤刷新操作的存储器装置和存储器系统。示例实施例可以提供控制能够有效地执行锤刷新操作的存储器装置的刷新的方法。
根据示例实施例的存储器系统和控制存储器装置的刷新的方法可以有效地防止由于锤攻击造成的数据丢失，并且通过基于温度信息改变锤率(表示单位锤执行数相对于单位正常执行数的比率)来增强存储器装置和存储器系统的操作可靠性。
本文已经公开了示例实施例，尽管使用了特定术语，但仅在一般和描述性意义上使用和解释它们，而不是为了限制。在一些情况下，除非另有明确指示，否则随着本申请的提交，对于本领域普通技术人员显而易见的是，结合特定实施例描述的特征、特性和/或元件可单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离所附权利要求所述的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种存储器系统，包括：
存储器控制器，其被配置为以平均刷新间隔周期性地生成刷新命令；以及
存储器装置，其被配置为在从接收到每个刷新命令时的时间点开始的刷新周期时间期间执行正常刷新操作和锤刷新操作，在所述刷新周期时间期间抑制其它命令的生成，通过在刷新时段期间顺序地逐个选择多条字线来执行所述正常刷新操作，通过选择与比其它字线被更加频繁地访问的锤字线物理相邻的被干扰字线来执行所述锤刷新操作，其中，所述存储器装置包括：
存储器单元阵列，其包括连接至所述多条字线的存储器单元；
温度传感器，其被配置为通过测量所述存储器单元阵列的操作温度来提供温度信息；以及
刷新控制器，其被配置为控制所述正常刷新操作和所述锤刷新操作，并且被配置为改变所述刷新周期时间期间执行的锤刷新操作的单位锤执行数相对于所述刷新周期时间期间执行的正常刷新操作的单位正常执行数的锤率。
2.根据权利要求1所述的存储器系统，其中：
所述存储器控制器被配置为设置第一温度水平和第二温度水平，所述存储器单元阵列的操作温度在所述第一温度水平中比在所述第二温度水平中更高，并且
所述存储器控制器被配置为在可变锤控制模式下不管所述第一温度水平和所述第二温度水平如何都保持所述平均刷新间隔。
3.根据权利要求2所述的存储器系统，其中，所述刷新控制器被配置为在所述可变锤控制模式下基于从所述温度传感器提供的温度信息改变所述锤率。
4.根据权利要求2所述的存储器系统，其中：
所述存储器控制器被配置为基于从所述存储器装置提供的温度信息利用模式寄存器集写命令来传递锤控制信息，
所述存储器装置被配置为将所述锤控制信息存储在模式寄存器中，并且
所述刷新控制器被配置为基于存储在所述模式寄存器中的锤控制信息在所述可变锤控制模式下改变所述锤率。
5.根据权利要求2所述的存储器系统，其中，所述刷新控制器被配置为在所述可变锤控制模式下改变所述锤率使得与所述第二温度水平对应的锤率高于与所述第一温度水平对应的锤率。
6.根据权利要求2所述的存储器系统，其中：
所述刷新控制器被配置为在所述可变锤控制模式下改变所述单位正常执行数，使得与所述第二温度水平对应的单位正常执行数小于与所述第一温度水平对应的单位正常执行数，并且
所述刷新控制器被配置为在所述可变锤控制模式下无论所述第一温度水平和所述第二温度水平如何都保持所述单位锤执行数。
7.根据权利要求6所述的存储器系统，其中，所述刷新控制器被配置为改变表示两个相邻的刷新操作之间的时间间隔的操作间隔，使得与所述第二温度水平对应的操作间隔比与所述第一温度水平对应的操作间隔更长。
8.根据权利要求7所述的存储器系统，其中，所述存储器控制器被配置为在所述可变锤控制模式下无论所述第一温度水平和所述第二温度水平如何都保持所述刷新周期时间。
9.根据权利要求6所述的存储器系统，其中，所述刷新控制器被配置为在所述可变锤控制模式下无论所述第一温度水平和所述第二温度水平如何都保持操作间隔，所述操作间隔表示两个相邻的刷新操作之间的时间间隔。
10.根据权利要求9所述的存储器系统，其中，所述存储器控制器被配置为在所述可变锤控制模式下改变所述刷新周期时间，使得与所述第二温度水平对应的刷新周期时间比与所述第一温度水平对应的刷新周期时间更短。
11.根据权利要求2所述的存储器系统，其中：
所述刷新控制器被配置为在所述可变锤控制模式下改变所述单位正常执行数，使得与所述第二温度水平对应的单位正常执行数小于与所述第一温度水平对应的单位正常执行数，并且
所述刷新控制器被配置为在所述可变锤控制模式下改变所述单位锤执行数，使得与所述第二温度水平对应的单位锤执行数大于与所述第一温度水平对应的单位锤执行数。
12.根据权利要求2所述的存储器系统，其中，所述刷新控制器被配置为将在所述刷新周期时间期间待执行的锤刷新操作的目标锤执行数与在所述刷新周期时间期间可执行的锤刷新操作的可用锤执行数进行比较，当所述目标锤执行数大于所述可用锤执行数时将所述可用锤执行数确定为所述单位锤执行数，而当所述目标锤执行数小于所述可用锤执行数时将所述目标锤执行数确定为所述单位锤执行数。
13.根据权利要求2所述的存储器系统，其中，所述存储器控制器被配置为在固定锤控制模式下改变所述平均刷新间隔，使得与所述第二温度水平对应的平均刷新间隔比与所述第一温度水平对应的平均刷新间隔更长。
14.根据权利要求13所述的存储器系统，其中，所述刷新控制器被配置为在所述固定锤控制模式下无论所述第一温度水平和所述第二温度水平如何都保持所述单位正常执行数和所述单位锤执行数。
15.根据权利要求13所述的存储器系统，其中：
所述存储器控制器被配置为利用模式寄存器集写命令传递表示所述可变锤控制模式或者所述固定锤控制模式的锤控制信息，
所述存储器装置被配置为将所述锤控制信息存储在模式寄存器中，并且
所述刷新控制器被配置为基于存储在所述模式寄存器中的所述锤控制信息在所述可变锤控制模式下改变所述锤率。
16.一种控制存储器装置的刷新的方法，所述方法包括：
通过测量所述存储器装置中包括的存储器单元阵列的操作温度来提供温度信息；
以平均刷新间隔周期性地从存储器控制器接收刷新命令；
在刷新时段期间通过顺序地逐个选择多条字线来执行正常刷新操作；
通过选择与比其它字线被更加频繁地访问的锤字线物理相邻的被干扰字线来执行锤刷新操作；以及
基于所述温度信息，改变刷新周期时间期间执行的锤刷新操作的单位锤执行数相对于所述刷新周期时间期间执行的正常刷新操作的单位正常执行数的锤率。
17.根据权利要求16所述的方法，还包括：
在可变锤控制模式下，无论第一温度水平和第二温度水平如何都保持所述平均刷新间隔，其中所述存储器单元阵列的操作温度在所述第一温度水平中比在所述第二温度水平中更高；以及
在固定锤控制模式下，改变所述平均刷新间隔，使得与所述第二温度水平对应的平均刷新间隔比与所述第一温度水平对应的平均刷新间隔更短。
18.根据权利要求17所述的方法，其中，改变所述锤率的步骤包括：
在所述可变锤控制模式下，改变所述锤率，使得与所述第二温度水平对应的锤率高于与所述第一温度水平对应的锤率。
19.根据权利要求17所述的方法，其中，改变所述锤率的步骤包括：
在所述固定锤控制模式下，无论所述第一温度水平和所述第二温度水平如何都保持所述单位正常执行数和所述单位锤执行数。
20.一种存储器装置，包括：
存储器单元阵列，其包括连接至多条字线的存储器单元；
温度传感器，其被配置为通过测量所述存储器单元阵列的操作温度来提供温度信息；以及
刷新控制器，其被配置为控制正常刷新操作和锤刷新操作，通过在刷新时段期间顺序地逐个选择所述多条字线来执行所述正常刷新操作，通过选择与比其它字线被更加频繁地访问的锤字线物理相邻的被干扰字线来执行所述锤刷新操作，并且所述刷新控制器被配置为，基于所述温度信息，改变刷新周期时间期间执行的锤刷新操作的单位锤执行数相对于所述刷新周期时间期间执行的正常刷新操作的单位正常执行数的锤率。
CN202111368418.4A 2020-11-19 2021-11-18 存储器系统、控制存储器装置的刷新的方法、存储器装置 Pending CN114550768A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0155414 2020-11-19
KR1020200155414A KR20220068532A (ko) 2020-11-19 2020-11-19 해머 리프레쉬 동작을 수행하는 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법

Publications (1)

Publication Number Publication Date
CN114550768A true CN114550768A (zh) 2022-05-27

Family

ID=81586798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111368418.4A Pending CN114550768A (zh) 2020-11-19 2021-11-18 存储器系统、控制存储器装置的刷新的方法、存储器装置

Country Status (3)

Country Link
US (1) US11508429B2 (zh)
KR (1) KR20220068532A (zh)
CN (1) CN114550768A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491430A (zh) * 2018-05-14 2019-11-22 三星电子株式会社 存储器装置、刷新控制电路和操作存储器装置的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11922031B1 (en) * 2022-09-23 2024-03-05 Micron Technology, Inc. Apparatus with directed refresh management mechanism
US20240160732A1 (en) * 2022-11-10 2024-05-16 Samsung Electronics Co., Ltd. Memory device, operating method of memory device, and memory system
CN117393016B (zh) * 2023-12-11 2024-03-08 浙江力积存储科技有限公司 三维存储器架构及其刷新方法和存储器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9286964B2 (en) 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
KR102285772B1 (ko) 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
KR102399475B1 (ko) * 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
US9741421B1 (en) 2016-04-05 2017-08-22 Micron Technology, Inc. Refresh circuitry
KR20180081989A (ko) 2017-01-09 2018-07-18 삼성전자주식회사 메모리 장치 및 그것의 리프레시 방법
KR20190123875A (ko) * 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
KR102410924B1 (ko) * 2018-05-14 2022-06-20 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법
US10504577B1 (en) 2018-11-05 2019-12-10 Micron Technology, Inc. Apparatus with a row hit rate/refresh management mechanism
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
US10770127B2 (en) * 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US10790005B1 (en) * 2019-04-26 2020-09-29 Micron Technology, Inc. Techniques for reducing row hammer refresh

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491430A (zh) * 2018-05-14 2019-11-22 三星电子株式会社 存储器装置、刷新控制电路和操作存储器装置的方法

Also Published As

Publication number Publication date
US20220157373A1 (en) 2022-05-19
KR20220068532A (ko) 2022-05-26
US11508429B2 (en) 2022-11-22

Similar Documents

Publication Publication Date Title
US10600470B2 (en) Memory device and memory system performing a hammer refresh operation and associated operations
US10811077B2 (en) Refresh control circuit, memory device including the same and method of operating the same for hammer refresh operation
US9892779B2 (en) Memory device performing hammer refresh operation and memory system including the same
US11508429B2 (en) Memory system performing hammer refresh operation and method of controlling refresh of memory device
US9466351B2 (en) Semiconductor memory device and method for refreshing memory cells
US9257169B2 (en) Memory device, memory system, and operating methods thereof
KR20170045795A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
US9036439B2 (en) Semiconductor memory device having improved refresh characteristics
US20180358060A1 (en) Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices
US10331378B2 (en) Methods of operating mixed device type memory modules, and processors and systems configured for operating the same
US12020738B2 (en) Memory device and operating method thereof
US6859407B1 (en) Memory with auto refresh to designated banks
US20110007592A1 (en) Semiconductor storage device and refresh control method thereof
US7345940B2 (en) Method and circuit configuration for refreshing data in a semiconductor memory
US11955159B2 (en) Semiconductor memory device and memory system including the same
US7782693B2 (en) Semiconductor memory device and operation control method thereof
US10325643B2 (en) Method of refreshing memory device and memory system based on storage capacity
CN115881185A (zh) 存储器装置、存储器系统和存储器装置的操作方法
US11475936B2 (en) Memory and memory system
US11901025B2 (en) Semiconductor memory device and method of operating semiconductor memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination