CN114512106B - 栅极驱动电路和显示面板 - Google Patents

Abstract

本申请公开了一种栅极驱动电路和显示面板，栅极驱动电路包括多个级联的栅极驱动单元，每一级栅极驱动单元均包括：输入模块和输出模块；所述输入模块连接第一节点，并接入栅极开启电压信号，用于在第一控制信号的控制下上拉所述第一节点的电位；所述输出模块连接所述第一节点，并接入时钟信号，用于在第一节点的控制下利用所述时钟信号输出扫描信号，其中，至少一级栅极驱动单元还包括上拉模块；所述上拉模块连接对应所述栅极驱动单元的所述第一节点，用于在第一控制信号的控制下上拉所述第一节点的电位。本申请通过上述方案以解决栅极驱动电路工作不良的问题。

Description

栅极驱动电路和显示面板

技术领域

本申请涉及显示技术领域，尤其涉及一种栅极驱动电路和显示面板。

背景技术

液晶显示器具有机身薄、省电、无辐射等众多优点，液晶显示器一把包括背光模组和显示面板等部件，显示面板的工作原理是在阵列基板和彩膜基板之间灌入液晶分子，并对液晶分子驱加像素电压来控制液晶分子进行偏转，以将背光模组的光线折射出来产生不同的画面。

其显示面板一般采用栅极驱动电路逐行扫描的方式来将像素电压分配至对应的像素电极上，其栅极驱动电路中包括一种GOA技术(Gate Driver on Array)，GOA技术是指将栅极驱动电路直接做在阵列基板上，使得显示面板的边框更窄。但是使用GOA技术形成的栅极驱动电路，在低温条件下使用，其栅极驱动电路往往会存在Q点电位充电不足，进而会出现栅极驱动电路工作不良的问题。

发明内容

本申请的目的是提供一种栅极驱动电路和显示面板，以解决栅极驱动电路工作不良的问题。

本申请公开了一种栅极驱动电路，所述栅极驱动电路包括多个级联的栅极驱动单元，每一级栅极驱动单元均包括：输入模块和输出模块；所述输入模块连接第一节点，并接入栅极开启电压信号，用于在第一控制信号的控制下上拉所述第一节点的电位；所述输出模块连接所述第一节点，并接入时钟信号，用于在第一节点的控制下利用所述时钟信号输出扫描信号；其中，至少一级栅极驱动单元还包括上拉模块；所述上拉模块连接对应所述栅极驱动单元的所述第一节点，用于在第一控制信号的控制下上拉所述第一节点的电位。

可选的，所述上拉模块仅设置在第一级栅极驱动单元中。

可选的，所述上拉模块包括：第一主动开关、第二主动开关和第三主动开关；所述第一主动开关的输入端和控制端分别接入第一低频方波信号，输出端连接所述第三主动开关的输入端，所述第二主动开关的输入端和控制端分别接入第二低频方波信号，输出端连接所述第三主动开关的输入端，所述第三主动开关的控制端接入所述第一控制信号，输出端连接所述第一节点；所述第一低频方波信号与第二低频方波信号相位相反。

可选的，所述上拉模块包括：第一主动开关、第二主动开关和第三主动开关；所述第一主动开关的输入端接入第一低频方波信号，输出端连接所述第三主动开关的输入端，所述第二主动开关的输入端接入第二低频方波信号，输出端连接所述第三主动开关的输入端，所述第一主动开关的控制端、所述第二主动开关的控制端和所述第三主动开关的控制端分别连接所述第一控制信号，输出端连接所述第一节点；所述第一低频方波信号与第二低频方波信号相位相反。

可选的，所述上拉模块包括：第一主动开关，所述第一主动开关的输入端接入栅极开启电压信号，所述第一主动开关的控制端接入所述第一控制信号，所述第一主动开关的输出端连接所述第一节点。

可选的，所述第一低频方波信号和第二低频方波信号的高电位为25-35V，周期为4s。

可选的，所述栅极驱动电路包括N级级联的栅极驱动单元，所述第一级至第三级的栅极驱动单元的第一控制信号为帧扫描起始信号，第四级至第N级栅极驱动单元的第一控制信号分别为级传信号。

可选的，每一级栅极驱动单元还包括：维持模块和下拉模块，所述维持模块连接所述第一节点，并接入第一低频方波信号、第二低频方波信号和栅极关断电压，用于维持所述第一节点的电压；所述下拉模块连接所述第一节点，并接入所述栅极关断电压，用于在第二控制信号的控制下，将所述第一节点的电位下拉至栅极关断电压的电位。

可选的，多个所述上拉模块分别设置在每一级栅极驱动单元中。

本申请还公开了一种显示面板，包括上述的栅极驱动电路。

本申请中，至少对应一个栅极驱动单元对应设置有上拉模块，上拉模块与输入模块共同来提升第一节点的电位，使得第一节点的电位更快到达目标电位；且上拉模块与输入模块都由第一控制信号控制，即在第一控制信号为高电平时，上拉模块与输入模块同时为第一节点提升电位，而第一控制信号的高电平结束时，上拉模块与输入模块都不再为第一节点提升电位。本申请通过上拉模块来改善第一节点的电位在低温情况下无法到达指定电位的问题，从而解决低温情况下，栅极驱动电路工作不良的问题。

附图说明

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本申请第一实施例的栅极驱动电路的示意图；

图2是本申请第一实施例的第一节点的电位变化图；

图3是本申请第二实施例的栅极驱动电路的第一级栅极驱动单元的示意图；

图4是本申请第二实施例的栅极驱动电路的时序示意图；

图5是本申请第二实施例的第二种上拉模块的示意图；

图6是本申请第二实施例的第三种上拉模块的示意图；

图7是本申请第三实施例的栅极驱动电路的示意图；

图8是本申请第四实施例的显示面板的示意图。

其中，1、显示面板；10、栅极驱动电路；100、栅极驱动单元；101、第一级栅极驱动单元；102、第N级栅极驱动单元；110、输入模块；120、输出模块；130、上拉模块；140、维持模块；150、下拉模块。

具体实施方式

需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。

在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

下面参考附图和可选的实施例对本申请作详细说明。

实施例一：

图1是本申请第一实施例的栅极驱动电路的示意图，如图1所示，栅极驱动电路10包括：多个级联的栅极驱动单元100，每一级栅极驱动单元100均包括：输入模块110和输出模块120；所述输入模块110连接第一节点Q，并接入栅极开启电压信号，用于在第一控制信号的控制下上拉所述第一节点Q的电位；所述输出模块120连接所述第一节点Q，并接入时钟信号CLK，用于在第一节点Q的控制下利用所述时钟信号CLK输出扫描信号。

其中，至少一级栅极驱动单元100还包括上拉模块130；所述上拉模块130连接对应所述栅极驱动单元100的所述第一节点Q，用于在第一控制信号的控制下上拉所述第一节点Q的电位。

本申请中，至少对应一个栅极驱动单元100对应设置有上拉模块130，上拉模块130与输入模块110共同来提升第一节点Q的电位，使得第一节点Q的电位更快到达目标电位；且上拉模块130与输入模块110都由第一控制信号控制，即在第一控制信号为高电平时，上拉模块130与输入模块110同时为第一节点Q提升电位，而第一控制信号的高电平结束时，上拉模块130与输入模块110都不再为第一节点Q提升电位。本申请通过上拉模块130来改善第一节点Q的电位在低温情况下无法到达指定电位的问题，从而解决低温情况下，栅极驱动电路10工作不良的问题。具体细节如下：

图2是本申请第一实施例的第一节点的电位变化图，其中，分别展示了未加上拉模块130和加入上拉模块130的两种栅极驱动单元100的第一节点Q的电位变化图。以未加上拉模块130的栅极驱动单元100来说，在第一控制信号开启后的，会在T2时间后，时钟信号CLK开启高电平，因此，在该T2时间段内，第一节点Q的电位在第一控制信号的控制下由输入模块110提升至第一台阶Q’1，在时钟信号CLK高电平到来之后，第一节点Q的电位由第一台阶提升至第二台阶Q’2。由于T2的时间相对来说很短，一般以一行扫描线在一帧内打开时间为1H情况下，T2一般会小于等于2H，因此，T2的时间相当短，特别在低温情况下，在T2时间内，其第一节点Q的很难提升至第一台阶，因此在T2时间段内，第一节点Q的电位还不能到达指定的第一台阶处，从而造成低温启动不良等问题。如图2所示，其中加入上拉模块130的栅极驱动单元100的第一节点Q的电位变化图，在T2阶段，由于加入了上拉模块130来共同给第一节点Q提升电位，使得该第一节点Q的电位在T2时间段能够提升至第一台阶Q1的指定电位。

本申请中的上拉模块130其主要目的是为了提升第一节点Q在第一台阶的电位，当然，由于第一控制信号在第一节点Q的第二台阶Q2仍然处于高电平，因而，其上拉模块130在第一节点Q的第二台阶也能为第一节点Q进行提升电位。如图2所示，其加入上拉模块130后的，第一节点Q在第一台阶和第二台阶的电位均高于未加入上拉模块130的栅极驱动单元100的第一节点Q在第一台阶和第二台阶的电位。

需要说明的是，本申请所陈述的栅极驱动电路10是采用GOA技术直接形成在阵列基板的玻璃衬底上的，而对于栅极驱动芯片是绑定在阵列基板上的显示面板而言，若该栅极驱动芯片中的栅极驱动电路10采用与本申请相对的电路设计，则也属于本申请的保护范围。

实施例二：

图3是本申请第二实施例的栅极驱动电路的第一级栅极驱动单元101的示意图，栅极驱动电路10包括多个级联的栅极驱动单元100，第一级栅极驱动单元101均包括：输入模块110和输出模块120；所述输入模块110连接第一节点Q，并接入栅极开启电压信号，用于在第一控制信号的控制下上拉所述第一节点Q的电位；所述输出模块120连接所述第一节点Q，并接入时钟信号CLK，用于在第一节点Q的控制下利用所述时钟信号CLK输出扫描信号。

其中，所述上拉模块130仅设置在第一级栅极驱动单元101中，所述上拉模块130连接对应所述第一级栅极驱动单元101的所述第一节点Q，用于在第一控制信号的控制下上拉所述第一节点Q的电位。

具体地，所述上拉模块130包括：第一主动开关TFT1、第二主动开关TFT2和第三主动开关TFT3；如图3中TFT1、TFT2、TFT3简写为T1、T2、T3；所述第一主动开关TFT1的输入端和控制端分别接入第一低频方波信号LC1，输出端连接所述第三主动开关TFT3的输入端，所述第二主动开关TFT2的输入端和控制端分别接入第二低频方波信号LC2，输出端连接所述第三主动开关TFT3的输入端，所述第三主动开关TFT3的控制端接入所述第一控制信号，输出端连接所述第一节点Q。

具体地，所述输入模块110包括第四主动开关TFT4，所述第四主动开关TFT4的输入端接入栅极开启电压，所述第四主动开关TFT4的控制端接入第一控制信号，所述第四主动开关TFT4的输出端连接所述第一节点Q。所述输出模块120包括第五主动开关TFT5，所述第五主动开关TFT5的输入端接入时钟信号CLK，所述第五主动开关TFT5的控制端连接所述第一节点Q，所述第五主动开关TFT5的输出端的输出信号即为一行扫描线上的扫描信号。

具体地，第一级栅极驱动单元101还包括：维持模块140和下拉模块150，所述维持模块140连接所述第一节点Q，并接入第一低频方波信号LC1、第二低频方波信号LC2和栅极关断电压，用于维持所述第一节点Q的电压；所述下拉模块150连接所述第一节点Q，并接入栅极关断电压，用于在第二控制信号的控制下，将所述第一节点Q的电位下拉至栅极关断电压的电位。

维持模块140中包括两组相同的电路，第一组电路接入第一低频方波信号LC1，第二组电路接入第二低频方波信号LC2，该两组电路相同设计，均接入低电位VCL，第一组电路中分别包括节点a_1、qb_1；第二组电路中分别包括节点a_2、qb_2；用LC1和LC2就是为了让维持模块140交替工作和休息，即在LC1为高电平时，第一组电路工作，在LC2为高电平时，第二组电路工作。通过该设计可延长维持模块的寿命和信赖性。以LC1与VCL之间的电路来进行说明，即第一组电路包括主动开关(T12、T11、T10、T9、T7、T6)，其中，T11与T10之间、T9和T6之间构成反相器，T11的控制端和输入端连接LC1；T11的输出端连接T10，T10的输出端连接VCL，控制端连接第一节点Q，T6、T7、T12的一端连接第一节点Q，另一端连接VCL，其T12的控制端也连接第一节点Q，T7的控制端连接T9与T6之间；本电路中，通过qb和第一节点Q的电位相互协作去拉低对方的电位，进而形成图2所示的第一节点Q的电位。其中在第一节点Q的电位为高电平时，qb和a点的电位为低电平，在在第一节点Q的电位为低电平时，qb和a点的电位为高电平。下拉模块150包括两个TFT，即两个T8，其下拉模块150的作用主要是将第一节点Q的电位拉低至低电平。

需要说明的是，栅极开启电压即为VGH电压，栅极关断电压即为VGL电压，而第一低频方波信号LC1、第二低频方波信号LC2分别为维持模块140提供高电平，第一低频方波信号LC1和第二低频方波信号LC2的相位相反，其高电位在25-35V之间，其低电位在-3至-9V之间；本实施例中以高电位为30V、低电位为-6V的第一低频方波信号LC1、第二低频方波信号LC2，该第一低频方波信号LC1和第二低频方波信号LC2的周期为4秒，即高电平时间为2秒，低电平时间为2秒。用第一低频方波信号LC1、第二低频方波信号LC2是为了让维持模块140交替工作和休息的，由此延长寿命和信赖性。其也可以选择设置一高电平信号来替换该第一低频方波信号LC1和第二低频方波信号LC2。

本实施例中，其上拉模块130仅设置在第一级栅极驱动单元101中，而且设置该上拉模块130之后，也不需要改变电路设计，只在栅极驱动电路10的第一级栅极驱动单元101的基础上增加一个上拉模块130，该上拉模块130包含三个主动开关，不占用栅极驱动电路10的布局空间，因此不会影响窄边框设计要求；且上拉模块130的输入端由第一低频方波信号LC1和第二低频方波信号LC2提供电位信号，由该第一低频方波信号LC1和第二低频方波信号LC2来提升第一节点Q在第一台阶的电位，该上拉模块130使用的是第一低频方波信号LC1、第二低频方波信号LC2，不需要额外的提供一组信号，不增加信号数量，主要目的是栅极驱动电路10启动时增强帧扫描起始信号STV打开输入模块110的第一节点Q的电位，使时钟信号CLK输出到扫描线的能力变强，从而起到增强低温启动的作用。

一般而言，第一级栅极驱动单元101中的第一控制信号为帧扫描起始信号STV(Start Vertical)，而本实施例中的第一级栅极驱动单元101中，第三主动开关TFT3的控制端接入该帧扫描起始信号，通过该帧扫描起始信号的控制，使得输入模块110和上拉模块130为第一节点Q提升电位。

第N级栅极驱动单元102包括：输入模块110、输出模块120、维持模块140和下拉模块150，其中，第二级栅极驱动单元100至第N级栅极驱动单元102的电路一致，与第一级栅极驱动单元101的区别仅在于第一栅极驱动单元100还包括上拉模块130，其中n为大于3的自然数。

需要说明的是，本申请所提供的栅极驱动电路10，所述栅极驱动电路10包括N级级联的栅极驱动单元100，所述第一级至第三级的栅极驱动单元100的第一控制信号为帧扫描起始信号，第四级至第N级栅极驱动单元102的第一控制信号分别为级传信号，该级传信号一般由上一级栅极驱动单元100的输出信号提供。例如第四级栅极驱动单元100的第一控制信号由第一栅极驱动单元100的输出信号提供，第四级栅极驱动单元100的第二控制信号由第八级栅极驱动单元100的输出信号提供，该第二控制信号为复位信号，一般由下一级，或下几级栅极驱动单元100提供，本实施例由G_n+4为Gn行提供复位信号。

图4是本申请第二实施例的栅极驱动电路的时序示意图，其分别列举了栅极启动信号VGH、栅极关断信号VGL、复位信号RST、帧扫描起始信号STV、时钟信号CLK1-CLKN、第一低频方波信号LC1和第二低频方波信号LC2，其中T0为一行扫描线在一帧内的打开时间，即T0＝1H＝7.4μs，T1＝5μs；T2＝2H；CLK1-CLKN依次移位1H，即T2、T7、……T15相邻两个之间的差值为1H，对应逐行扫描；以1s内显示面板显示60帧，则T19＝120帧(frame)，对应为2s，图4时序示意图中的具体数据见下表一：

表一：时序表

T0	Data width	H＝7.4μs
			T1	Data output to CLK3 falling	5μs
T2	STV rising to CLK1 rising	2H
			T3	STV falling to CLK1 rising	3H
T4	STV width	5H
			T5	CLK high width	4.5H
T6	CLK low width	5.5H
			T7	STV rising to CLK2 rising	3H
T8	STV rising to CLK3 rismg	4H
			T9	STV rising to CLK4 rising	5H
T10	STV rising to CLK5 rising	6H
			T11	STV rising to CLK6 rising	7H
T12	STV rising to CLK7 rising	8H
			T13	STV rising to CLK8 rising	9H
T14	STV rising to CLK9 rising	10H
			T15	STV rising to CLK10 rising	11H
T16	GRST falling to LC1/LC2 transition point	5H＜T16＜51.5H
			T17	GRST width	5H
T18	CLK10 falling to GRST rising	3H
			T19	LC1/LC2 change width(high 50％＝low 50％)	120frame
T20	LC1/LC2 transition point to STV rising	56.5H-T16
			N	CLK number of 1frame	218

在栅极驱动电路10的启动过程中，其第一级栅极驱动单元101最先启动，一般而言该栅极驱动电路10是能在低温至-20°的情况下启动的。但是由于成本限制，会对输出面内是数据信号在帧扫描起始信号打开后的储存时间有一定要求，当数据信号的储存时间较小时，还会进一步压缩STV与CLK1之间的T2。因此，对于第一级栅极驱动单元101来说，第一节点Q的电位是受该T2时间的影响的，当第一节点Q在T2时间段内无法上升至指定电位，将无法输出，导致无法启动栅极驱动电路10。因此在对第一级栅极驱动电路10增加上拉模块130后，有利于提升第一节点Q的电位，避免在低温下启动不良的问题发生。

图5是本申请第二实施例的第二种上拉模块的示意图，其中，栅极驱动电路10包括多个级联的栅极驱动单元100，每一级栅极驱动单元100均包括：输入模块110和输出模块120；所述输入模块110连接第一节点Q，并接入栅极开启电压信号，用于在第一控制信号的控制下上拉所述第一节点Q的电位；所述输出模块120连接所述第一节点Q，并接入时钟信号CLK，用于在第一节点Q的控制下利用所述时钟信号CLK输出扫描信号。其中，所述上拉模块130仅设置在第一级栅极驱动单元101中，所述上拉模块130连接对应所述第一级栅极驱动单元101的所述第一节点Q，用于在第一控制信号的控制下上拉所述第一节点Q的电位。

本变形实施例中，所述上拉模块130包括：第一主动开关TFT1、第二主动开关TFT2和第三主动开关TFT3；所述第一主动开关TFT1的输入端接入第一低频方波信号LC1，输出端连接所述第三主动开关TFT3的输入端，所述第二主动开关TFT2的输入端接入第二低频方波信号LC2，输出端连接所述第三主动开关TFT3的输入端，所述第一主动开关TFT1的控制端、所述第二主动开关TFT2的控制端和所述第三主动开关TFT3的控制端分别连接所述第一控制信号，输出端连接所述第一节点Q。其与上述实施例主要区别在于第一主动开关TFT1、第二主动开关TFT2的控制端分别有第一控制信号控制，其它结构都保持一致，在此不再赘述；对应的在第一控制信号为高电平时，将第一低频方波信号LC1和第二低频方波信号LC2同时输入至第一节点Q，而第一低频方波信号LC1和第二低频方波信号LC2的相位相反，合并之后直接形成一恒流源，直接为第一节点Q提供电位。

图6是本申请第二实施例的第三种上拉模块的示意图，所述上拉模块130包括：第一主动开关TFT1，所述第一主动开关TFT1的输入端接入栅极开启电压信号，所述第一主动开关TFT1的控制端接入所述第一控制信号，所述第一主动开关TFT1的输出端连接所述第一节点Q。本实施例中，其上拉模块130仅设置有一个主动开关，本上拉模块130利用的是VGH信号的电压，在第一控制信号的控制下，可将VGH信号由第一主动开关TFT1输出至第一节点Q，用于提升第一节点Q的电位，其未新增信号，而且仅增加一个主动开关，更有利于实现窄边框显示面板。

实施例三：

图7是本申请第三实施例的栅极驱动电路的示意图，栅极驱动电路10包括多个级联的栅极驱动单元100，每一级栅极驱动单元100均包括：输入模块110和输出模块120；所述输入模块110连接第一节点Q，并接入栅极开启电压信号，用于在第一控制信号的控制下上拉所述第一节点Q的电位；所述输出模块120连接所述第一节点Q，并接入时钟信号CLK，用于在第一节点Q的控制下利用所述时钟信号CLK输出扫描信号。

多个所述上拉模块130分别设置在每一级栅极驱动单元100中，所述上拉模块130连接对应所述第一级栅极驱动单元101的所述第一节点Q，用于在第一控制信号的控制下上拉所述第一节点Q的电位。本实施例中，对应每一级栅极驱动单元100中都对应设置上拉模块130，来保证每一级栅极驱动单元100的第一节点Q的电位，在第一台阶都能到达指定电位。一定程度上增强了栅极驱动电路10的整体驱动能力。

实施例四：

图8是本申请第四实施例的显示面板的示意图，显示面板1包括上述任意一实施例中说明的栅极驱动电路10。上述任意一实施例中的栅极驱动电路10可以广泛用于各种显示面板中，如TN(Twisted Nematic，扭曲向列型)显示面板、IPS(In-Plane Switching，平面转换型)显示面板、VA(Vertical Alignment，垂直配向型)显示面板、MVA(Multi-DomainVertical Alignment，多象限垂直配向型)显示面板，具体对应不同的栅极驱动电路可根据实际情况进行选择。

需要说明的是,本申请的发明构思可以形成非常多的实施例，但是申请文件的篇幅有限，无法一一列出，因而，在不相冲突的前提下,以上描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例，各实施例或技术特征组合之后，将会增强原有的技术效果。

以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (8)

1.一种栅极驱动电路，其特征在于，包括：多个级联的栅极驱动单元，每一级栅极驱动单元均包括：输入模块和输出模块；

所述输入模块连接第一节点，并接入栅极开启电压信号，用于在第一控制信号的控制下上拉所述第一节点的电位；

所述输出模块连接所述第一节点，并接入时钟信号，用于在第一节点的控制下利用所述时钟信号输出扫描信号；

其中，至少一级栅极驱动单元还包括上拉模块；所述上拉模块连接对应所述栅极驱动单元的所述第一节点，用于在第一控制信号的控制下上拉所述第一节点的电位；

所述上拉模块仅设置在第一级栅极驱动单元中，所述上拉模块用于提升所述第一节点在第一阶段的电位，所述第一控制信号为帧扫描起始信号，所述第一阶段为帧扫描起始信号的上升沿至第一个时钟信号的上升沿的时间段。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述上拉模块包括：第一主动开关、第二主动开关和第三主动开关；所述第一主动开关的输入端和控制端分别接入第一低频方波信号，输出端连接所述第三主动开关的输入端，所述第二主动开关的输入端和控制端分别接入第二低频方波信号，输出端连接所述第三主动开关的输入端，所述第三主动开关的控制端接入所述第一控制信号，输出端连接所述第一节点；所述第一低频方波信号与第二低频方波信号相位相反。

3.根据权利要求1所述的栅极驱动电路，其特征在于，所述上拉模块包括：第一主动开关、第二主动开关和第三主动开关；

所述第一主动开关的输入端接入第一低频方波信号，输出端连接所述第三主动开关的输入端，所述第二主动开关的输入端接入第二低频方波信号，输出端连接所述第三主动开关的输入端，所述第一主动开关的控制端、所述第二主动开关的控制端和所述第三主动开关的控制端分别连接所述第一控制信号，输出端连接所述第一节点；

所述第一低频方波信号与第二低频方波信号相位相反。

4.根据权利要求1所述的栅极驱动电路，其特征在于，所述上拉模块包括：第一主动开关，所述第一主动开关的输入端接入栅极开启电压信号，所述第一主动开关的控制端接入所述第一控制信号，所述第一主动开关的输出端连接所述第一节点。

5.根据权利要求2或3所述的栅极驱动电路，其特征在于，所述第一低频方波信号和第二低频方波信号的高电位为25-35V，周期为4s。

6.根据权利要求4所述的栅极驱动电路，其特征在于，所述栅极驱动电路包括N级级联的栅极驱动单元，所述第一级至第三级的栅极驱动单元的第一控制信号为帧扫描起始信号，第四级至第N级栅极驱动单元的第一控制信号分别为级传信号。

7.根据权利要求1所述的栅极驱动电路，其特征在于，每一级栅极驱动单元还包括：维持模块和下拉模块，

所述维持模块连接所述第一节点，并接入第一低频方波信号、第二低频方波信号和栅极关断电压，用于维持所述第一节点的电压；

所述下拉模块连接所述第一节点，并接入所述栅极关断电压，用于在第二控制信号的控制下，将所述第一节点的电位下拉至栅极关断电压的电位。

8.一种显示面板，其特征在于，包括如权利要求1-7任意一项所述的栅极驱动电路。

Images