CN114503263A - 三维nand存储器设备及其形成方法 - Google Patents

Abstract

根据本公开内容的一个方面，提供了一种半导体设备。该半导体设备包括位于衬底上方的一个或多个底部选择栅极(BSG)层、位于一个或多个BSG层上方的多个字线层、以及位于衬底上的多个绝缘层。多个绝缘层设置在衬底、一个或多个BSG层和多个字线层的表面上。该半导体设备包括从衬底延伸并穿过一个或多个BSG层的第一电介质结构、以及从第一电介质结构延伸并穿过多个字线层的第二电介质结构。

Description

三维NAND存储器设备及其形成方法

背景技术

随着集成电路中设备的关键尺寸缩小到常见存储单元技术的极限，设计人员一直在寻找用于堆叠多个存储单元平面以实现更大的存储容量并实现更低的每比特成本的技术。3D NAND存储器设备是堆叠多个存储单元平面以实现更大存储容量并实现更低每比特成本的示例性设备。3D NAND存储器设备可以包括在衬底上方的交替绝缘层和字线层的叠层，其中该叠层中的一个或多个最下面的字线层可以用作底部选择栅极(bottom selectgate，BSG)层。多个虚设沟道结构可以从衬底延伸并穿过绝缘层和字线层以支撑该叠层。此外，可以形成多个BSG切割结构以将BSG层分隔为子BSG层。

发明内容

本公开内容描述了总体上与3D NAND存储器设备的虚设沟道结构相关的实施例，虚设沟道结构包括位于BSG层中的底部部分和从底部部分延伸的顶部部分。虚设沟道结构的底部部分包括停止层以改进虚设沟道结构的形成工艺窗口。

根据本公开内容的一个方面，提供了一种半导体设备。所述半导体设备可以包括位于衬底上方的一个或多个底部选择栅极(BSG)层、位于所述一个或多个BSG层上方的多个字线层、以及位于所述衬底上的多个绝缘层。所述多个绝缘层可以设置在所述衬底、所述一个或多个BSG层和所述多个字线层的表面上。所述半导体设备可以包括从所述衬底延伸并穿过所述一个或多个BSG层的第一电介质结构、以及从所述第一电介质结构延伸并穿过所述多个字线层的第二电介质结构。

在一些实施例中，所述第一电介质结构还可以包括：在所述第一电介质结构的侧壁和底部上方形成的间隔物、以及位于所述间隔物中并与所述间隔物接触的填充物。

在所述半导体设备中，所述第一电介质结构的所述填充物的顶表面的临界尺寸(CD)可以大于所述第二电介质结构的底表面的CD。所述第一电介质结构的底表面的CD可以大于所述第二电介质结构的所述底表面的所述CD。

在一些实施例中，所述填充物可以包括多晶硅和电介质材料中的一种。所述填充物可以被配置为蚀刻停止层，以防止所述第二电介质结构延伸穿过所述第一电介质结构。因此，所述第二电介质结构可以从所述填充物延伸，并且所述第二电介质结构的底部部分还可以与所述间隔物接触。

在一些实施例中，沿着平行于所述衬底的方向获得的第一电介质结构的截面可以包括圆形形状和椭圆形形状中的一种。沿着平行于所述衬底的所述方向获得的所述第二电介质结构的截面也可以包括圆形形状和椭圆形形状中的一种。

所述半导体设备可以包括延伸穿过所述一个或多个BSG层和所述多个字线层并进一步延伸到所述衬底中的第一缝隙结构。所述第一缝隙结构可以进一步沿着平行于所述衬底的水平方向延伸。所述半导体设备可以包括延伸穿过所述一个或多个BSG层和所述多个字线层并进一步延伸到所述衬底中的第二缝隙结构。所述第二缝隙结构可以在水平方向上沿着与所述第一缝隙结构相同的线被放置。所述半导体设备还可以包括延伸穿过所述一个或多个BSG层并进一步延伸到所述衬底中的分隔结构，其中所述分隔结构可以进一步位于所述第一缝隙结构和所述第二缝隙结构之间并且在所述水平方向上延伸。

在一些实施例中，所述分隔结构可以包括电介质层，其中，基于沉积工艺将所述电介质层与所述第一电介质结构的所述间隔物一起形成。

在一些实施例中，所述第一电介质结构可以进一步被放置为与所述分隔结构相邻并接触。

在一些实施例中，所述分隔结构还可以包括：沿着所述分隔结构的侧壁和底部形成的电介质层；以及位于所述电介质层中并与所述电介质层接触的多晶硅层。

在一些实施例中，可以基于第一沉积工艺，形成所述分隔结构的所述电介质层和所述第一电介质结构的所述间隔物，并可以基于第二沉积工艺，形成所述分隔结构的所述多晶硅层和所述第一电介质结构的所述填充物。

所述半导体设备可以包括虚设沟道结构，所述虚设沟道结构包括所述第一电介质结构和所述第二电介质结构。所述半导体设备还可以包括三维NAND闪存设备。

根据本公开内容的另一个方面，提供了一种制造半导体设备的方法。在所述方法中，可以在衬底上方形成一个或多个BSG层，并可以在所述衬底和所述一个或多个牺牲BSG层的表面上形成多个第一绝缘层。可以通过第一蚀刻工艺形成延伸穿过所述一个或多个牺牲BSG层和所述多个第一绝缘层并进一步延伸到所述衬底中的第一开口。所述第一开口可以包括延伸到所述衬底中的侧壁和底部。随后可以在所述第一开口中形成第一电介质结构。可以将多个牺牲字线层和多个第二绝缘层形成为交替堆叠在所述一个或多个牺牲BSG层上方。可以形成从所述第一电介质结构延伸并穿过所述多个牺牲字线层和所述多个第二绝缘层的第二电介质结构。

为了在所述第一开口中形成所述第一电介质结构，可以通过第一沉积工艺共形地沉积电介质材料以沿着所述第一开口的所述侧壁并在所述第一开口的所述底部上方形成间隔物。可以通过第二沉积工艺，在所述第一开口中的所述间隔物上方沉积多晶硅以形成填充物。

在一些实施例中，所述第一电介质结构的所述填充物的顶表面的临界尺寸(CD)可以大于所述第二电介质结构的底表面的CD，并且所述第一电介质结构的底表面的CD可以大于所述第二电介质结构的所述底表面的所述CD。

为了形成所述第二电介质结构，可以形成延伸穿过所述多个牺牲字线层和所述多个第二绝缘层并进一步延伸到所述填充物中的第二开口。可以去除所述填充物以形成第三开口，其中所述第三开口可以包括与所述间隔物接触的底部部分以及与所述多个牺牲字线层和所述多个第二绝缘层接触的顶部部分。可以填充所述第三开口以在所述第三开口的所述顶部部分中形成所述第二电介质结构。

在所述方法中，可以通过所述第一蚀刻工艺来形成沟槽开口。可以将所述沟槽开口形成为延伸穿过所述一个或多个牺牲BSG层并进一步在平行于所述衬底的水平方向上延伸。所述沟槽开口可以包括延伸到所述衬底中的侧壁和底部。可以通过所述第一沉积工艺共形地沉积所述电介质材料，以沿着所述沟槽开口的所述侧壁并在所述沟槽开口的所述底部上方形成电介质层。可以通过所述第二沉积工艺在所述沟槽开口中的所述电介质层上方沉积所述多晶硅，以形成分隔结构。

为了形成所述第二电介质结构，可以执行第二蚀刻工艺以形成第二开口。所述第二开口可以延伸穿过所述多个牺牲字线层和所述多个第二绝缘层以暴露所述填充物。所述第二蚀刻工艺可以进一步去除所述填充物的一部分。可以利用电介质材料来填充所述第二开口以形成所述第二电介质结构，从而使得所述第二电介质结构从所述填充物延伸，并且所述第二电介质结构的底部部分与所述间隔物接触。

在一些实施例中，所述填充物可以被配置为蚀刻停止层，以防止所述第二蚀刻工艺延伸穿过所述第一电介质结构。

在所述方法中，可以通过所述第一蚀刻工艺形成沟槽开口。所述沟槽开口可以延伸穿过所述一个或多个牺牲BSG层和所述多个第一绝缘层并延伸到所述衬底中。可以通过所述第一沉积工艺利用所述电介质材料填充所述沟槽开口，以形成分隔结构。

在所述方法中，可以形成延伸穿过所述一个或多个牺牲BSG层和所述牺牲字线层并延伸到所述衬底中的第一缝隙结构。所述第一缝隙结构可以进一步沿着水平方向延伸。可以形成延伸穿过所述一个或多个牺牲BSG层和所述牺牲字线层并延伸到所述衬底中的第二缝隙结构，，其中所述第二缝隙结构可以在水平方向上沿着与所述第一缝隙结构相同的线被放置。因此，所述分隔结构可以延伸穿过所述一个或多个牺牲BSG层和所述多个第一绝缘层。所述分隔结构可以位于所述第一缝隙结构和所述第二缝隙结构之间，并进一步在水平方向上延伸。

在一些实施例中，可以用导电材料替换所述一个或多个牺牲BSG层和所述多个牺牲字线层，以形成一个或多个BSG层和多个字线层。

根据本公开内容的又一个方面，提供了一种存储器系统设备。所述存储器系统设备可以包括与存储器设备耦合的控制电路。所述存储器设备可以包括：位于衬底上方的一个或多个底部选择栅极(BSG)层、以及位于所述一个或多个BSG层上方的多个字线层。所述存储器设备可以包括多个绝缘层，所述多个绝缘层位于所述衬底上方，并设置在所述衬底、所述一个或多个BSG层和所述多个字线层的表面上。所述存储器设备可以包括从所述衬底延伸并穿过所述一个或多个BSG层的第一电介质结构、以及从所述第一电介质结构延伸并穿过所述多个字线层的第二电介质结构。

附图说明

当结合附图阅读时，通过以下详细描述可以理解本公开内容的各方面。需要注意的是，根据行业标准惯例，各种特征并未按比例绘制。事实上，为了讨论清楚起见，可以增加或减少各种特征的尺寸。

图1是根据本公开内容的示例性实施例的相关示例中的3D NAND存储器设备的俯视图。

图2A是根据本公开内容的示例性实施例的第一3D NAND存储器设备的俯视图。

图2B是根据本公开内容的示例性实施例的第二3D NAND存储器设备的俯视图。

图3是根据本公开内容的示例性实施例的第一3D NAND存储器设备的截面图。

图4是根据本公开内容的示例性实施例的第二3D NAND存储器设备的截面图。

图5-11是根据本公开内容的示例性实施例的在制造第一3D NAND存储器设备的各个中间步骤的截面图。

图12-22是根据本公开内容的示例性实施例的在制造第二3D NAND存储器设备的各个中间步骤的截面图和俯视图。

图23是根据本公开内容的示例性实施例的用于制造3D NAND存储器设备的过程的流程图。

图24是根据本公开内容的示例性实施例的存储器系统设备的框图。

具体实施方式

下面公开内容提供了许多不同的实施例或示例，以便于实施所提供客体的不同特征。下面描述部件和装置的具体示例以简化本公开内容。当然，这些仅仅是示例而不是要进行限制。例如，在下面的描述中，在第二特征上方或上形成第一特征可以包括第一特征和第二特征直接接触的实施例，并且还可以包括在第一特征和第二特征之间形成其它特征，使得第一特征和第二特征不直接接触的实施例。此外，本公开内容可以在各种示例中重复附图标记和/或字母。这种重复只是为了简单和清楚的目的，并且这种重复本身并不规定所讨论的各种实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“下方”、“之下”、“下面”、“上方”、“上面”等等之类的空间相对术语来描述如图所示的一个元件或特征与其他一个或多个元件或特征的关系。除了附图中所示出的取向之外，空间相对术语欲要涵盖使用或操作中的设备的不同取向。装置可以以其它方式来进行取向(旋转90度或者在其它方向上)，并且同样可以相应地解释本文所使用的空间相对描述词。

在相关的3D NAND存储器设备中，可以在衬底上方形成交替的绝缘层和字线层的叠层，其中所述叠层中的一个或多个最低字线层可以用作底部选择栅极(BSG)层。此外，可以形成多个BSG切割结构以将BSG层分隔为子BSG层。叠层可以包括阵列区域和阶梯区域。多个沟道结构可以从衬底延伸并穿过阵列区域中的绝缘层和字线层以形成多个存储单元串。多个虚设沟道结构可以从衬底延伸并穿过阶梯区域中的绝缘层和字线层。虚设沟道结构可以进一步延伸到衬底中，并在去除牺牲层以形成字线层时，用作支撑部件来支撑阶梯区域和/或阵列区域。

为了形成虚设沟道结构，可以执行蚀刻工艺以形成虚设沟道开口，所述虚设沟道开口延伸穿过阶梯区域中的绝缘层和字线层并进一步延伸到衬底中。然而，随着3D NAND存储器设备向更高的存储密度转变并将越来越多的字线层并入到3D NAND存储器设备中，可能会在虚设沟道开口的底部发生蚀刻不足(under etch)。另外，虚设沟道开口进入衬底中的凹槽深度(或开槽(gouging))可能不均匀。此外，虚设沟道结构的底部部分可能由于较小的底部临界尺寸(CD)而变形。

在本公开内容中，虚设沟道结构可以由多个部分形成。多个不同部分可以包括位于BSG层中的底部部分和从底部部分延伸的顶部部分。在一个实施例中，虚设沟道结构的底部部分可以与BSG切割结构一起形成。例如，虚设沟道结构的底部部分和BST切割结构的形成可以共享光刻工艺、蚀刻工艺、沉积工艺等等或它们的组合，以节省工艺时间和成本。在另一个实施例中，可以使用不同的工艺来制造虚设沟道结构的底部部分和BSG切割结构。与相关示例中的虚设沟道结构的CD相比，底部部分可以具有更大的CD。较大的CD可以防止蚀刻不足，并改进虚设沟道结构的底部轮廓，这又可以进而提高虚设沟道结构的支撑强度，并提高开槽的均匀性。底部部分还可以包括停止层(例如，多晶硅层)以改进虚设沟道结构的形成工艺窗口。

图1示出了相关示例中的3D NAND存储器设备(或设备)100的俯视图。设备100可以包括位于衬底上方的一个或多个BSG层、位于所述一个或多个BSG层上方的多个字线层、以及交替设置在所述一个或多个BSG层和所述多个字线层之间的多个绝缘层。例如，可以在图1中提供多个绝缘层中的最上面的绝缘层106。设备100可以包括从衬底延伸并进一步穿过所述一个或多个BSG层、所述多个字线层和所述多个绝缘层的多个虚设沟道结构104。设备100还可以包括多个缝隙结构(例如，108a-108c)，它们可以从衬底延伸并进一步穿过所述一个或多个BSG层、所述多个字线层和所述多个绝缘层。这些缝隙结构可以进一步沿着平行于衬底的水平方向(例如，X方向)延伸。可以(例如，在区域102a-102b中)形成从衬底延伸并进一步穿过一个或多个BSG层的多个BSG切割结构，以将所述一个或多个BSG层划分成多个子BSG层。这些子BSG层中的每一个可以通过耦合到子BSG层的字线触点(没有示出)来接收相应的工作电压。

在一些实施例中，使用后栅极制造技术来形成设备100。形成缝隙结构以帮助去除牺牲字线层，并形成真正的栅极(或字线层)。在一些实施例中，缝隙结构可以由导电材料制成并且位于阵列公共源极(array common source，ACS)区域(没有示出)上，以用作触点，其中在衬底中形成ACS区域以用作公共源极。在一些实施例中，缝隙结构可以由电介质材料制成以用作分隔结构。

仍然参考图1，(例如，区域102a-102b中的)所述多个BSG切割结构中的每一个切割结构可以布置在所述多个缝隙结构的两个相应缝隙结构之间。例如，BSG切割结构102a可以位于缝隙结构108a和108b之间。在一些实施例中，缝隙结构的端部部分可以进一步延伸到BSG切割结构中以形成重叠区域。例如，缝隙结构108a的端部部分和缝隙结构108b的端部部分可以延伸到BSG切割结构102a中以分别形成重叠区域110和112。在设备100中，为了形成虚设沟道结构104，可以形成延伸穿过一个或多个BSG层、绝缘层和字线层并进一步延伸到衬底中的多个虚设沟道开口。随着3D NAND存储器设备向更高的存储密度转变并且将越来越多的字线层并入到设备100中，可能在虚设沟道开口的底部发生蚀刻不足。另外，虚设沟道开口进入衬底中的凹槽深度(或开槽)可能不均匀。此外，虚设沟道结构的底部部分可能由于较小的底部CD而变形。

图2A是根据本公开内容的实施例的3D NAND存储器设备(或设备)200A的俯视图。如图2A中所示，设备200A可以具有与设备100相似的配置。例如，设备200A可以具有延伸穿过一个或多个BSG层、多个字线层和多个绝缘层(例如，绝缘层206)的多个缝隙结构(例如，208a-208c)。所述多个缝隙结构可以进一步沿着平行于衬底的方向(例如，X方向)延伸。设备200A可以包括位于缝隙结构之间的多个BSG切割结构(例如，在区域202a-202b中)。设备200A还可以包括从衬底延伸并进一步穿过所述一个或多个BSG层、所述多个字线层和所述多个绝缘层的多个虚设沟道结构204。然而，与图1中的虚设沟道结构104相比，图2A中的每个虚设沟道结构204可以包括多个部分，例如底部部分204a和顶部部分204b。在其它实施例中，可以提供其它部分。可以将底部部分204a和BSG切割结构一起形成。底部部分204a可以从衬底延伸并穿过所述一个或多个BSG层。顶部部分204b可以从底部部分204a延伸并进一步穿过多个字线层。

图2B是根据本公开内容的实施例的3D NAND存储器设备(或设备)200B的俯视图。如图2B中所示，设备200B可以包括多个虚设沟道结构(例如，214和216)、多个缝隙结构(例如，212a和212b)、多个BSG切割结构(例如，210)、多个字线层和多个绝缘层(例如，218)。与图2A中的设备200A相比，图2B中的虚设沟道结构的底部部分可以具有比图2A中的虚设沟道结构204的底部部分更大的尺寸(例如，宽度或CD)。例如，虚设沟道结构214的底部部分可以包括第一部分214a’和第二部分214a”，其中，第一部分214a’与BSG切割结构210接触，并且虚设沟道结构214的顶部部分214b可以从第二部分214a”延伸。

图3是根据本公开内容的实施例的3D NAND存储器设备(或设备)300的截面图。如图3中所示，设备300可以包括位于衬底302上方的一个或多个BSG层306a-306b、位于所述一个或多个BSG层306a-306b上方的多个字线层308、以及位于衬底302上方的多个绝缘层304。所述多个绝缘层304可以交替地设置在所述一个或多个BSG层306a-306b和所述多个字线层308之间。设备300可以包括虚设沟道结构314。虚设沟道结构314可以包括：从衬底302延伸并穿过所述一个或多个BSG层306a-306b的第一电介质结构(或底部部分)316、以及从第一电介质结构316延伸并穿过所述多个字线层308的第二电介质结构(或顶部部分)318。

在一些实施例中，第一电介质结构316还可以包括在第一电介质结构316的侧壁316a和底部316b上方共形地形成的间隔物310、以及位于间隔物310中并且被间隔物310包围(或接触)的填充物320。

在一些实施例中，填充物320可以包括多晶硅和电介质材料中的一种。在图3的实施例中，填充物320可以是多晶硅层。因此，第二电介质结构318可以从多晶硅层320延伸，并且第二电介质结构318的底部部分可以进一步被间隔物310包围(或接触)。

在一些实施例中，如图2A和图2B中所示，沿着平行于衬底302的方向(例如，Y方向)获得的第一电介质结构316的截面可以包括圆形形状和椭圆形形状中的一种。沿着平行于衬底的方向所获得的第二电介质结构318的截面也可以包括圆形形状和椭圆形形状中的一种。

设备300可以包括从衬底302延伸并穿过一个或多个BSG层306a-306b的分隔结构(或BSG切割结构)312。如图2A和图2B中所示，分隔结构312还可以位于第一缝隙结构和第二缝隙结构(例如，208a和208b)之间并且在水平方向(例如，X方向)上延伸。

在设备300中，第一电介质结构316的填充物320的顶表面的CD D1可以大于第二电介质结构318的与填充物320接触的底表面的CD D2。此外，第一电介质结构316的底表面的CD D3可以大于第二电介质结构318的底表面的CD D2。如上面所提及的，虚设沟道结构的较大的底部CD(例如，D3)可以防止或减少蚀刻不足，并改进虚设沟道结构的底部轮廓，这这又可以进而提高虚设沟道结构的支撑强度，并提高开槽的均匀性。

应当注意的是，图3只是一个示例。根据电路设计，设备300可以包括任意数量的BSG层、任意数量的BSG切割结构、任意数量的虚设沟道结构和任意数量的字线层。此外，图3提供了包括两个部分(例如，第一电介质结构316和第二电介质结构318)的示例性虚设沟道结构(例如，314)。然而，该虚设沟道结构可以包括多于两个部分，这些部分可以堆叠在衬底上方并且延伸穿过BSG层(例如，306)、字线层(例如，308)和绝缘层(例如，304)。

在一些实施例中，衬底302可以是半导体衬底，例如Si衬底。衬底302的材料还可以包括其它半导体，例如锗(Ge)、碳化硅(SiC)、硅锗(SiGe)或金刚石。举例来说，在一些实施例中，衬底302的材料还可以包括磷化硅(SiP)、碳化硅磷(SiPC)、绝缘体上硅(silicon-on-insulator，SOI)结构、SOI上SiGe结构、SOI上Ge结构、III-VI材料、或者任何上述材料的组合。此外，衬底302的材料可以可选地包括外延层(epi层)，可以发生应变以增强性能，和/或具有其它适当的增强特征。

绝缘层304可以由SiO2制成。BSG层306a-306b和字线层308可以由W、多晶硅或其它导电材料制成。间隔物310和第二电介质结构318的材料可以包括SiO、SiN、SiC、SiCN或其它适当的电介质材料。在一些实施例中，BSG层306a-306b和字线层308可以首先由电介质材料(例如，SiN)形成，并且用作牺牲BSG层和牺牲字线层。可以用诸如W之类的导电材料来替换牺牲BSG层和牺牲字线层，以形成BSG层306a-306b和字线层308。

图4示出了根据本公开内容的实施例的3D NAND存储器设备(或设备)400的截面图。设备400可以具有在衬底402上方形成的一个或多个BSG层406a-406b、在一个或多个BSG层406a-406b上方形成的多个字线层408、以及交替地位于一个或多个BSG层406a-406b和多个字线层408之间的多个绝缘层404。设备400可以包括从衬底402延伸并穿过一个或多个BSG层406a-406b的分隔结构(或BSG切割结构)412。分隔结构412还可以包括沿着分隔结构412的侧壁和底部形成的电介质层(或间隔物)410、以及位于电介质层410中并被电介质层410包围的多晶硅层422。设备400可以包括虚设沟道结构414，虚设沟道结构414包括底部部分416和顶部部分418。底部部分416可以从衬底402延伸并进一步穿过一个或多个BSG层406a-406b。顶部部分418可以从底部部分416延伸并进一步穿过位于间隔物410上方的字线层408和绝缘层404。

虚设沟道结构414的底部部分416可以包括沿着底部部分416的侧壁和底部形成的间隔物410、以及位于间隔物(或电介质层)410中并被间隔物(或电介质层)410包围的填充物420。在一些实施例中，间隔物410和填充物420可以由相同的材料制成。在一些实施例中，间隔物410和填充物420可以由不同的材料制成。例如，间隔物410和填充物420的材料可以包括SiO、SiC、SiN、SiCN、SiCON等。在一些实施例中，填充物420可以包括多晶硅。在示例性实施例中，绝缘层404、间隔物410和填充物420可以由相同的材料(例如，SiO)制成。

图5-11是根据本公开内容的示例性实施例的在制造3D NAND存储器设备(或设备)300的各个中间步骤的截面图。在图5中，可以在衬底302上方形成一个或多个BSG层306a-306b，并且可以在一个或多个BSG层306a-306b的顶表面和底表面上形成多个绝缘层304，使得可以通过绝缘层304将一个或多个BSG层206a-206b彼此间隔开。此外，可以通过光刻工艺在一个或多个BSG层306a-306b和绝缘层304上形成掩模层322。掩模层322可以包括能够暴露最上面的绝缘层的一个或多个部分的第一图案324和第二图案326。为了形成一个或多个BSG层306a-306b和绝缘层304，可以应用任何适当的沉积工艺，例如化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapor deposition，PVD)、原子层沉积(atomic layer deposition，ALD)、热氧化、电子束蒸发、溅射、扩散或它们的任何组合。光刻工艺(例如，光刻或电子束光刻)还可以包括光刻胶涂层(例如，旋涂)、软烘烤、掩模对准、曝光、曝光后烘烤、光刻胶显影、冲洗、干燥(例如，旋转干燥和/或硬烘烤)、其它适当的光刻技术和/或它们的组合。

在图6中，可以应用诸如等离子体干法蚀刻工艺或湿法蚀刻工艺之类的蚀刻工艺，以将第一图案324和第二图案326转移到一个或多个BSG层306a-306b和绝缘层304中。因此，可以分别基于第一图案324和第二图案326来形成沟槽开口328和第一开口330。沟槽开口328和第一开口330可以延伸穿过一个或多个BSG层306a-306b和绝缘层304，并进一步延伸到衬底302中。

在图7中，可以沿着第一开口330的侧壁并且在第一开口330的底部上方形成间隔物310。间隔物310可以进一步完全填充沟槽开口328以形成分隔结构(或BSG切割结构)312。此外，可以沿着间隔物310的侧壁和底部形成蚀刻停止层332。也可以将蚀刻停止层332设置在间隔物310上。蚀刻停止层332的材料可以包括多晶硅或电介质材料，多晶硅或电介质材料具有的蚀刻速率比间隔物310或绝缘层304的蚀刻速率小。例如，蚀刻停止层332所具有的蚀刻速率可以比间隔物310或绝缘层304的蚀刻速率小5-10倍。蚀刻停止层332可以防止蚀刻工艺在随后的制造过程中穿透间隔物310并延伸到衬底302中。

在图8中，可以应用诸如回蚀工艺或化学机械平坦化(chemical mechanicalplanarization，CMP)工艺之类的表面平坦化来去除间隔物310上方的任何过量的蚀刻停止层332。保留在第一开口330中的蚀刻停止层332可以是被间隔物310包围的填充物334。

在图9中，可以在间隔物310上方交替地形成多个字线层308和多个绝缘层304。在一些实施例中，字线层308可以由诸如SiN之类的电介质材料制成，并且用作牺牲字线层。然后，可以在后续步骤中用导电材料替换牺牲字线层，以形成字线层。在一些实施例中，字线层308可以由导电材料(例如，多晶硅或钨)制成。

在图10中，可以通过光刻工艺形成掩模层(没有示出)，并且随后可以应用蚀刻工艺以基于掩模层来形成第二开口336。第二开口336可以延伸穿过位于间隔物310上方的字线层308和绝缘层304。蚀刻工艺进一步去除填充物334的一部分以形成填充物320。因此，第二开口336的底部部分可以进一步被间隙物310包围。当通过蚀刻工艺形成第二开口336时，可以相应地形成虚设沟道结构(例如，314)的底部部分(或第一电介质结构)316。虚设沟道结构的底部部分316可以包括延伸穿过一个或多个BSG层306a-306b并进一步延伸到衬底302中的间隔物310、以及被间隔物310包围的填充物320。应当注意的是，当蚀刻工艺蚀刻穿过字线层308和绝缘层304以形成第二开口336时，填充物334可以用作蚀刻停止层。通过引入填充物(或蚀刻停止层)334，可以防止第二开口336贯穿填充物334和间隔物310而延伸到衬底302中。

在图11中，可以沉积电介质材料以填充第二开口336。可以通过CMP工艺来进一步去除最上面的绝缘层304上方的任何过量的电介质材料。保留在第二开口336中的电介质材料可以成为虚设沟道结构314的顶部部分(或第二电介质结构)318。当形成虚设沟道结构314的顶部部分318时，可以相应地形成设备300。设备300可以具有与图3中的设备300相似的特征。例如，图11中的设备300可以包括延伸穿过一个或多个BSG层306-306b、字线层308和绝缘层304的虚设沟道结构314。虚设沟道结构314可以包括位于一个或多个BSG层306a-306b中的底部部分316、以及位于底部部分316上方的顶部部分318。

图12-22是根据本公开内容的示例性实施例的在制造第二3D NAND存储器设备(或设备)400的各个中间步骤的截面图和俯视图。在图12中，可以在衬底402上方形成一个或多个BSG层406a-406b，并且可以在一个或多个BSG层406a-406b的顶表面和底表面上形成多个绝缘层404，使得一个或多个BSG层406a-406b可以彼此间隔开。此外，可以通过光刻工艺在一个或多个BSG层406a-406b和绝缘层404上方形成掩模层424。掩模层424可以包括第一图案426和第二图案428，第一图案426和第二图案428可以暴露最上面的绝缘层404的一部分。

图13是基于掩模层424在一个或多个BSG层和绝缘层中形成沟槽开口和第一开口的截面图。图14是基于掩模层424的在一个或多个BSG层和绝缘层中的沟槽开口和第一开口的俯视图。图13是从与沿着图14中的线A-A’的垂直平面相同的平面获得的。如图13中所示，可以应用蚀刻工艺来将第一图案426和第二图案428转移到一个或多个BSG层406a-406b和绝缘层404中。因此，可以分别基于第一图案426和第二图案428来形成沟槽开口430和第一开口432。沟槽开口430和第一开口432可以延伸穿过一个或多个BSG层406a-406b和绝缘层404，并进一步延伸到衬底402中。在图14中，可以形成多个沟槽开口430和多个第一开口432。例如，沟槽开口430可以具有矩形轮廓，并且第一开口432可以具有圆形形状或椭圆形形状。

在图15中，可以沿着沟槽开口430和第一开口432的侧壁且在沟槽开口430和第一开口432的底部形成间隔物410。此外，可以在间隔物410上方形成蚀刻停止层434。也可以将蚀刻停止层434设置在间隔物410上。蚀刻停止层434的材料可以包括多晶硅或者电介质材料，其中，多晶硅或者电介质材料具有的蚀刻速率与间隔物410或绝缘层404的蚀刻速率不同。

在图16中，可以应用诸如回蚀工艺或CMP工艺之类的表面平坦化来去除间隔物410上方的任何过量的蚀刻停止层434。保留在第一开口432中的蚀刻停止层434可以是被间隔物410包围的填充物436。另外，保留在沟槽开口430中的蚀刻停止层434可以是位于间隔物410中并被间隔物410包围的多晶硅层422。因此，可以形成分隔结构(或BSG切割结构)412。BSG切割结构412可以包括沿着分隔结构412的侧壁和底部形成的间隔物(或电介质层)410、以及位于电介质层410中并被电介质层410包围的多晶硅层422。

在图17中，可以在间隔物410上方交替地形成多个字线层408和多个绝缘层404。在一些实施例中，字线层408可以由诸如SiN之类的电介质材料制成，并且用作牺牲字线层。然后，可以在后续步骤中用导电材料替换牺牲字线层以形成字线层。

图18是在字线层408和绝缘层404中形成第二开口的截面图。图19是第二开口的俯视图。

图18是从与沿着图19中的线B-B’的垂直平面相同的平面获得的。如图18中所示，可以应用蚀刻工艺来形成第二开口438。第二开口438可以延伸穿过字线层408和绝缘层404，并进一步延伸到填充物436中。在图19中，可以形成多个第二开口438。多个第二开口438可以例如具有圆形形状或椭圆形形状。

在图20中，可以通过诸如湿法蚀刻工艺或等离子体干法蚀刻工艺之类的蚀刻工艺来去除填充物436。例如，当填充物436由多晶硅制成时，可以应用四甲基氢氧化铵(Tetramethylammonium Hydroxide，TMAH)来去除填充物436。该蚀刻工艺可以是选择性去除工艺，使得可以去除填充物436而仍然保留间隔物410。当去除填充物436时，可以形成第三开口440。第三开口440可以包括底部部分440a和顶部部分440b。底部部分可以延伸穿过一个或多个BSG层406a-406b，并进一步延伸到衬底402中，并被间隔物410包围。顶部部分440b可以从底部部分440a延伸并穿过位于间隔物410上方的字线层408和绝缘层404。

图21是通过利用电介质材料填充第三开口440来形成虚设沟道结构的截面图。图22是虚设沟道结构的俯视图。图21是从与沿着图21中的线C-C’的垂直平面相同的平面获得的。如图21中所示，可以应用诸如SiO之类的电介质材料来填充第三开口440。因此，可以形成虚设沟道结构414。位于第三开口440的底部部分440a中的电介质材料可以成为填充物420。填充物420和间隔物410可以形成虚设沟道结构414的底部部分416。在一些实施例中，间隔物410和填充物420可以由相同的材料制成。在一些实施例中，间隔物410和填充物420可以由不同的材料制成。位于第三开口440的顶部部分440b中的电介质材料可以成为虚设沟道结构414的顶部部分418。当形成虚设沟道结构414时，可以相应地形成设备400，该设备400可以具有类似于图4中的设备400的特征。在图22中，当利用电介质材料填充第三开口440时，可以形成多个虚设沟道结构414。虚设沟道结构414可以具有圆形形状或椭圆形形状。

图23是用于制造3D NAND存储器设备的示例性过程2300的流程图。过程2300从S2301开始，并且然后进行到S2310。在S2310，可以在衬底上方形成一个或多个BSG层和多个第一绝缘层。可以在衬底和一个或多个牺牲BSG层的表面上形成多个第一绝缘层。在一些实施例中，可以如参考图5或图12所说明的那样来执行S2310。

在S2320，可以通过第一蚀刻工艺形成延伸穿过一个或多个牺牲BSG层和多个第一绝缘层并进一步延伸到衬底中的第一开口。第一开口可以包括延伸到衬底中的侧壁和底部。在一些实施例中，可以如参考图6或图13-14所说明的那样来执行S2320。

然后，过程2300进行到S2330，即，随后可以在第一开口中形成第一电介质结构。为了在第一开口中形成第一电介质结构，可以通过第一沉积工艺共形地沉积电介质材料，以沿着第一开口的侧壁并在第一开口的底部上方形成间隔物。可以通过第二沉积工艺进一步在第一开口中的间隔物上方沉积多晶硅以形成填充物。在一些实施例中，可以如参考图7-8或图15-16所说明的那样来执行S2330。

在S2340，可以形成交替地堆叠在一个或多个牺牲BSG层上方的多个牺牲字线层和多个第二绝缘层。在一些实施例中，可以如参考图9或图17所说明的那样来执行S2340。

在S2350，可以形成从第一电介质结构延伸，并穿过多个牺牲字线层和多个第二绝缘层的第二电介质结构。在一些实施例中，可以如参考图10-11或图18-22所说明的那样来执行S2350。

在一些实施例中，第一电介质结构的填充物的顶表面的临界尺寸(CD)可以大于第二电介质结构的底表面的CD，并且第一电介质结构的底表面的CD可以大于第二电介质结构的底表面的CD。

在过程2300中，如图18-21中所示，为了形成第二电介质结构，可以将第二开口形成为延伸穿过多个牺牲字线层和多个第二绝缘层并进一步延伸到填充物中。可以去除填充物以形成第三开口，其中第三开口可以包括与间隔物接触的底部部分以及与多个牺牲字线层和多个第二绝缘层接触的顶部部分。可以填充第三开口以在第三开口的顶部部分中形成第二电介质结构。

在过程2300中，如图13-16中所示，可以通过第一蚀刻工艺来形成沟槽开口。可以将沟槽开口形成为延伸穿过一个或多个牺牲BSG层并且进一步在平行于衬底的水平方向上延伸。该沟槽开口可以包括延伸到衬底中的侧壁和底部。可以通过第一沉积工艺共形地沉积电介质材料，以沿着沟槽开口的侧壁并在沟槽开口的底部上方形成电介质层。可以通过第二沉积工艺将多晶硅沉积在沟槽开口中的电介质层上方，以形成分隔结构。

在一些实施例中，为了形成第二电介质结构，如图10和图11中所示，可以执行第二蚀刻工艺以形成第二开口。第二开口可以延伸穿过多个牺牲字线层和多个第二绝缘层以暴露填充物。第二蚀刻工艺可以进一步去除填充物的一部分。可以利用电介质材料填充第二开口以形成第二电介质结构，使得第二电介质结构从填充物延伸，并且第二电介质结构的底部部分与间隔物接触。

在一些实施例中，填充物可以被配置为蚀刻停止层，以防止第二蚀刻工艺延伸穿过第一电介质结构。

在过程2300中，如图6和图7中所示，可以通过第一蚀刻工艺来形成沟槽开口。该沟槽开口可以延伸穿过一个或多个牺牲BSG层和多个第一绝缘层并延伸到衬底中。可以通过第一沉积工艺利用电介质材料填充沟槽开口以形成分隔结构。

在过程2300中，如图2A和图2B中所示，可以将第一缝隙结构形成为延伸穿过一个或多个牺牲BSG层和牺牲字线层并延伸到衬底中。第一缝隙结构可以进一步沿着水平方向延伸。可以将第二缝隙结构形成为延伸穿过一个或多个牺牲BSG层和牺牲字线层并延伸到衬底中，其中第二缝隙结构可以在水平方向上沿着与第一缝隙结构相同的线被放置。因此，分隔结构可以延伸穿过一个或多个牺牲BSG层和多个第一绝缘层。分隔结构可以位于第一缝隙结构与第二缝隙结构之间，并进一步在水平方向上延伸。

在一些实施例中，可以用导电材料来替换一个或多个牺牲BSG层和多个牺牲字线层，以形成一个或多个BSG层和多个字线层。

应当注意，可以在过程2300之前、期间和之后提供其它步骤，并且对于过程2300的其它实施例而言，可以替换、消除或以不同顺序执行所描述的一些步骤。在后续的工艺步骤中，可以在3D NAND存储器设备(例如，300)上方形成各种其它的互连结构(例如，具有导线和/或通孔的金属化层)。这种互连结构将3D NAND存储器设备与其它触点结构和/或有源设备进行电连接以形成功能电路。也可以形成诸如钝化层、输入/输出结构等等之类的其它设备特征。

图24示出了根据本公开内容一些示例的存储器系统设备1900的框图。存储器系统设备1900包括一个或多个半导体存储器设备，例如，如半导体存储器设备1911-1914所示，该一个或多个半导体存储器设备可以分别与图3中的设备300或图4中所示的设备400进行类似地配置。在一些示例中，存储器系统设备1900是固态驱动器(solid state drive，SSD)或存储器模块。

存储器系统设备1900可以包括其它适当的部件。例如，存储器系统设备1900包括如图24中所示耦合在一起的接口(或主接口电路)1901和主控制器(或主控制电路)1902。存储器系统设备1900可以包括将主控制器1902与半导体存储器设备1911-1914进行耦合的总线1920。此外，主控制器1902分别与半导体存储器设备1911-1914连接，例如，如相应的控制线1921-1924所示。

接口1901被适当地机械地和电学地配置为连接在存储器系统设备1900和主机设备之间，并且可以用于在存储器系统设备1900和主机设备之间传输数据。

主控制器1902被配置为将各个半导体存储器设备1911-1914连接到接口1901以进行数据传输。例如，主控制器1902被配置为分别向半导体存储器设备1911-1914提供启用/禁用信号，以激活一个或多个半导体存储器设备1911-1914来进行数据传输。

主控制器1902负责完成存储器系统设备1900内的各种指令。例如，主控制器1902可以执行坏块管理、错误检查和纠正、垃圾收集等等。在一些实施例中，使用处理器芯片来实施主控制器1902。在一些示例中，使用多个主控制单元(master control unit，MCU)来实施主控制器1902。

本文所描述的各种实施例提供了优于相关示例的若干优点。在本公开内容中，可以将虚设沟道结构形成为包括位于BSG层中的底部部分和从底部部分延伸的顶部部分。在一个实施例中，虚设沟道结构的底部部分可以与BSG切割结构一起形成，以共享一个或多个制造工艺，从而节省工艺时间和成本。在另一个实施例中，可以使用不同的工艺来制造虚设沟道结构的底部部分和BSG切割结构。与相关示例中的虚设沟道结构的CD相比，底部部分可以具有较大的CD。较大的CD可以防止蚀刻不足，并且改进虚设沟道结构的底部轮廓，这又可以进而提高虚设沟道结构的支撑强度，并提高开槽的均匀性。底部部分还可以包括停止层(例如，多晶硅层)，以改进虚设沟道结构的形成工艺窗口。

前面概述了若干实施例的特征，以便本领域技术人员可以更好地理解本公开内容的各方面。本领域技术人员应当理解，他们可以容易地使用本公开内容作为设计或修改其它工艺和结构的基础，以便实现与本文介绍的实施例相同的目的和/或获得与本文介绍的实施例相同的优点。本领域技术人员也应当意识到：这样的等同构造并没有脱离本公开内容的精神和保护范围，并且在不脱离本公开内容的精神和保护范围的情况下，他们可以对本文进行各种改变、替换和变更。

Claims (23)

1.一种半导体设备，包括：

位于衬底上方的一个或多个底部选择栅极(BSG)层；

位于所述一个或多个BSG层上方的多个字线层；

位于所述衬底上方并设置在所述衬底、所述一个或多个BSG层和所述多个字线层的表面上的多个绝缘层；

从所述衬底延伸并穿过所述一个或多个BSG层的第一电介质结构；以及

从所述第一电介质结构延伸并穿过所述多个字线层的第二电介质结构。

2.根据权利要求1所述的半导体设备，其中，所述第一电介质结构还包括：

在所述第一电介质结构的侧壁和底部上方共形形成的间隔物；以及

位于所述间隔物中并与所述间隔物接触的填充物。

3.根据权利要求2所述的半导体设备，其中：

所述第一电介质结构的所述填充物的顶表面的临界尺寸(CD)大于所述第二电介质结构的底表面的CD，并且

所述第一电介质结构的底表面的CD大于所述第二电介质结构的所述底表面的CD。

4.根据权利要求2或3所述的半导体设备，其中，所述填充物包括多晶硅和电介质材料中的一种，所述填充物被配置为蚀刻停止层以防止所述第二电介质结构延伸穿过所述第一电介质结构。

5.根据权利要求2-4中的任何一项所述的半导体设备，其中，所述第二电介质结构从所述填充物延伸，并且所述第二电介质结构的底部部分与所述间隔物接触。

6.根据权利要求2-5中的任何一项所述的半导体设备，还包括：

延伸穿过所述一个或多个BSG层和所述多个字线层并进一步延伸到所述衬底中的第一缝隙结构，所述第一缝隙结构进一步沿着平行于所述衬底的水平方向延伸；

延伸穿过所述一个或多个BSG层和所述多个字线层并进一步延伸到所述衬底中的第二缝隙结构，所述第二缝隙结构在所述水平方向上沿着与所述第一缝隙结构相同的线被放置；以及

延伸穿过所述一个或多个BSG层并进一步延伸到所述衬底中的分隔结构，所述分隔结构进一步位于所述第一缝隙结构和所述第二缝隙结构之间并且在所述水平方向上延伸。

7.根据权利要求6所述的半导体设备，其中，所述分隔结构包括电介质层，基于沉积工艺将所述电介质层与所述第一电介质结构的所述间隔物一起形成。

8.根据权利要求6或7所述的半导体设备，其中，所述第一电介质结构进一步被放置为与所述分隔结构相邻并与所述分隔结构接触。

9.根据权利要求6所述的半导体设备，其中，所述分隔结构还包括：

沿着所述分隔结构的侧壁和底部共形形成的电介质层；以及

位于所述电介质层中并与所述电介质层接触的多晶硅层。

10.根据权利要求9所述的半导体设备，其中：

基于第一沉积工艺，形成所述分隔结构的所述电介质层和所述第一电介质结构的所述间隔物，并且

基于第二沉积工艺，形成所述分隔结构的所述多晶硅层和所述第一电介质结构的所述填充物。

11.根据权利要求1-10中的任何一项所述的半导体设备，还包括：

虚设沟道结构，所述虚设沟道结构包括所述第一电介质结构和所述第二电介质结构。

12.根据权利要求1-11中的任何一项所述的半导体设备，其中，所述半导体设备包括三维NAND闪存设备。

13.一种制造半导体设备的方法，包括：

在衬底上方形成一个或多个牺牲底部选择栅极(BSG)层和多个第一绝缘层，所述多个第一绝缘层形成在所述衬底和所述一个或多个牺牲BSG层的表面上；

通过第一蚀刻工艺形成第一开口，所述第一开口延伸穿过所述一个或多个牺牲BSG层和所述多个第一绝缘层并延伸到所述衬底中，所述第一开口包括延伸到所述衬底中的侧壁和底部；

在所述第一开口中形成第一电介质结构；

形成多个牺牲字线层和多个第二绝缘层，所述多个牺牲字线层和所述多个第二绝缘层交替堆叠在所述一个或多个牺牲BSG层上方；以及

形成第二电介质结构，所述第二电介质结构从所述第一电介质结构延伸并穿过所述多个牺牲字线层和所述多个第二绝缘层。

14.根据权利要求13所述的方法，其中，形成所述第一电介质结构还包括：

通过第一沉积工艺共形地沉积电介质材料以沿着所述第一开口的所述侧壁并在所述第一开口的所述底部上方形成间隔物；以及

通过第二沉积工艺在所述第一开口中的所述间隔物上方沉积多晶硅以形成填充物。

15.根据权利要求14所述的方法，其中：

所述第一电介质结构的所述填充物的顶表面的临界尺寸(CD)大于所述第二电介质结构的底表面的CD，并且

所述第一电介质结构的底表面的CD大于所述第二电介质结构的所述底表面的CD。

16.根据权利要求14或15所述的方法，其中，形成所述第二电介质结构还包括：

形成延伸穿过所述多个牺牲字线层和所述多个第二绝缘层的第二开口，所述第二开口进一步延伸到所述填充物中；

去除所述填充物以形成第三开口，所述第三开口包括与所述间隔物接触的底部部分以及与所述多个牺牲字线层和所述多个第二绝缘层接触的顶部部分；以及

填充所述第三开口以在所述第三开口的所述顶部部分中形成所述第二电介质结构。

17.根据权利要求14-16中的任何一项所述的方法，还包括：

通过所述第一蚀刻工艺在所述一个或多个牺牲BSG层中形成沟槽开口，所述沟槽开口延伸穿过所述一个或多个牺牲BSG层并进一步在平行于所述衬底的水平方向上延伸，所述沟槽开口包括延伸到所述衬底中的侧壁和底部；

通过所述第一沉积工艺共形地沉积所述电介质材料，以沿着所述沟槽开口的所述侧壁并在所述沟槽开口的所述底部上方形成电介质层；以及

通过所述第二沉积工艺在所述沟槽开口中的所述电介质层上方沉积所述多晶硅，以形成分隔结构。

18.根据权利要求14-17中的任何一项所述的方法，其中，形成所述第二电介质结构还包括：

执行第二蚀刻工艺以形成延伸穿过所述多个牺牲字线层和所述多个第二绝缘层的第二开口，从而暴露所述填充物，所述第二蚀刻工艺进一步去除了所述填充物的一部分；以及

利用电介质材料来填充所述第二开口以形成所述第二电介质结构，使得所述第二电介质结构从所述填充物延伸，并且所述第二电介质结构的底部部分与所述间隔物接触。

19.根据权利要求18所述的方法，其中，所述填充物被配置为蚀刻停止层，以防止所述第二蚀刻工艺延伸穿过所述第一电介质结构。

20.根据权利要求13-16和18-19中的任何一项所述的方法，还包括：

通过所述第一蚀刻工艺形成沟槽开口，所述沟槽开口延伸穿过所述一个或多个牺牲BSG层和所述多个第一绝缘层并延伸到所述衬底中；以及

通过所述第一沉积工艺利用所述电介质材料填充所述沟槽开口以形成分隔结构。

21.根据权利要求17或20所述的方法，还包括：

形成延伸穿过所述一个或多个牺牲BSG层和所述牺牲字线层并延伸到所述衬底中的第一缝隙结构，所述第一缝隙结构进一步沿着所述水平方向延伸；以及

形成延伸穿过所述一个或多个牺牲BSG层和所述牺牲字线层并延伸到所述衬底中的第二缝隙结构，所述第二缝隙结构在所述水平方向上沿着与所述第一缝隙结构相同的线被放置，其中

所述分隔结构延伸穿过所述一个或多个牺牲BSG层和所述多个第一绝缘层，所述分隔结构位于所述第一缝隙结构和所述第二缝隙结构之间，并且所述分隔结构进一步在所述水平方向上延伸。

22.根据权利要求13-21中的任何一项所述的方法，还包括：

用导电材料替换所述一个或多个牺牲BSG层和所述多个牺牲字线层，以形成一个或多个BSG层和多个字线层。

23.一种存储器系统设备，包括：

与存储器设备耦合的控制电路；以及

所述存储器设备，包括：

位于衬底上方的一个或多个底部选择栅极(BSG)层；

位于所述一个或多个BSG层上方的多个字线层；

位于所述衬底上方并设置在所述衬底、所述一个或多个BSG层和所述多个字线层的表面上的多个绝缘层；

从所述衬底延伸并穿过所述一个或多个BSG层的第一电介质结构；以及

从所述第一电介质结构延伸并穿过所述多个字线层的第二电介质结构。

Images