CN114499496A - 电平转换电路及终端 - Google Patents

Abstract

一种电平转换电路及终端，电平转换电路包括依次串联的第一PMOS管、第三PMOS管、第一NMOS管和第三NMOS管；依次串联的第二PMOS管、第四PMOS管、第二NMOS管和第四NMOS管；依次串联的第五PMOS管、第七PMOS管、第五NMOS管和第七NMOS管；依次串联的第六PMOS管、第八PMOS管、第六NMOS管和第八NMOS管；第三PMOS管的漏极和第四PMOS管的漏极相耦接，作为电平转换电路的第一输出端；第七PMOS管的漏极和第八PMOS管的漏极相耦接，作为电平转换电路的第二输出端。本发明技术方案能够使用同一电路结构实现升压转换和降压转换。

Description

电平转换电路及终端

技术领域

本发明涉及集成电路技术领域，尤其涉及一种电平转换电路及终端。

背景技术

电压电平转换电路(levelshiftcircuit)是用来把输入电压转换成不同的输出电压。

但是，现有技术对输入信号升压(高电平转换)和降压(低电平转换)需要使用不同的电路结构。对于具有升压和降压需求的终端，需要同时设置高电平转换电路和低电平转换电路，导致电路面积大，电平转换复杂。

发明内容

本发明解决的技术问题是如何使用同一电路结构实现升压转换和降压转换。

为解决上述技术问题，本发明实施例提供一种电平转换电路，电平转换电路包括：依次串联的第一PMOS管、第三PMOS管、第一NMOS管和第三NMOS管，所述第一PMOS管的源极接入正电源电压，所述第一PMOS管的栅极接入输入信号，所述第三PMOS管的栅极接入第一电压，所述第一NMOS管的栅极接入第二电压，所述第三NMOS管的源极接入负电源电压，所述第三NMOS管的栅极接入所述输入信号；依次串联的第二PMOS管、第四PMOS管、第二NMOS管和第四NMOS管，所述第二PMOS管的源极接入所述正电源电压，所述第二PMOS管的栅极接入所述输入信号，所述第四NMOS管的源极接入所述负电源电压，所述第四NMOS管的栅极接入所述输入信号；依次串联的第五PMOS管、第七PMOS管、第五NMOS管和第七NMOS管，所述第五PMOS管的源极接入所述正电源电压，所述第五PMOS管的栅极接入所述输入信号的反相电压，所述第七PMOS管的栅极耦接所述第四PMOS管的漏极，所述第七PMOS管的漏极耦接所述第四PMOS管的栅极，所述第五NMOS管的栅极耦接所述第四PMOS管的漏极，所述第五NMOS管的漏极耦接所述第四NMOS管的栅极，所述第七NMOS管的源极接入所述负电源电压，所述第七NMOS管的栅极接入所述输入信号的反相电压；依次串联的第六PMOS管、第八PMOS管、第六NMOS管和第八NMOS管，所述第六PMOS管的源极接入所述正电源电压，所述第六PMOS管的栅极接入所述输入信号的反相电压，所述第八PMOS管的栅极接入所述第一电压，所述第六NMOS管的栅极接入所述第二电压，所述第八NMOS管的源极接入所述负电源电压，所述第八NMOS管的栅极接入所述输入信号的反相电压；其中，所述第三PMOS管的漏极和所述第四PMOS管的漏极相耦接，作为所述电平转换电路的第一输出端；所述第七PMOS管的漏极和所述第八PMOS管的漏极相耦接，作为所述电平转换电路的第二输出端。

可选的，所述电平转换电路用于升压，所述第一电压为所述正电源电压，所述第二电压为所述输入信号的高电平。

可选的，所述正电源电压大于所述输入信号的高电平。

可选的，所述电平转换电路用于降压，所述第一电压为所述输入信号的低电平，所述第二电压为所述负电源电压。

可选的，所述负电源电压小于所述输入信号的低电平。

可选的，所述电平转换电路还包括：反相器，其一端接入所述输入信号，其另一端耦接所述第五PMOS管、所述第六PMOS管、所述第七NMOS管和所述第八NMOS管的栅极。

为解决上述技术问题，本发明实施例还公开了一种基于所述电平转换电路的配置方法，所述配置方法包括：配置所述第一电压为所述正电源电压，所述正电源电压大于所述输入信号的高电平；配置所述第二电压为所述输入信号的高电平。

为解决上述技术问题，本发明实施例还公开了一种基于所述电平转换电路的配置方法，所述配置方法包括：配置所述第一电压为所述输入信号的低电平；配置所述第二电压为所述负电源电压，所述负电源电压小于所述输入信号的低电平。

本发明实施例还公开了一种终端，所述终端包括所述电平转换电路。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明技术方案中，通过各个MOS管的相互耦接关系，使得通过各个MOS管的栅极所接入的电压控制MOS管的导通和关断实现对输入信号的升压或降压，也即使用同一电路结构实现升压转换和降压转换，减小电路面积，实现电平转换的便捷性。

进一步地，所述电平转换电路用于升压，所述第一电压为所述正电源电压，所述第二电压为所述输入信号的高电平；所述电平转换电路用于降压，所述第一电压为所述输入信号的低电平，所述第二电压为所述负电源电压。由于本发明技术方案的电平转换电路既能够实现升压转换又能够实现降压转换，因此通过为第一电压和第二电压设置不同的电平，以满足不同的电平转换需求。

附图说明

图1是本发明实施例一种电平转换电路的结构示意图；

图2是本发明实施例在升压场景下的电平转换电路的结构示意图；

图3是本发明实施例在降压场景下的电平转换电路的结构示意图。

具体实施方式

如背景技术中所述，现有技术对输入信号升压(高电平转换)和降压(低电平转换)需要使用不同的电路结构。对于具有升压和降压需求的终端，需要同时设置高电平转换电路和低电平转换电路，导致电路面积大，电平转换复杂。

本发明技术方案中，通过各个MOS管的相互耦接关系，使得通过各个MOS管的栅极所接入的电压控制MOS管的导通和关断实现对输入信号的升压或降压，也即使用同一电路结构实现升压转换和降压转换，减小电路面积，实现电平转换的便捷性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1是本发明实施例一种电平转换电路的结构示意图。

如图1所示，电平转换电路包括PMOS管P1—P8，以及NMOS管N1—N8。

其中，第一PMOS管P1、第三PMOS管P3、第一NMOS管N1和第三NMOS管N3依次串联，也即第一PMOS管P1的漏极耦接第三PMOS管P3的源极，第三PMOS管P3的漏极耦接第一NMOS管N1的漏极，第一NMOS管N1的源极耦接第三NMOS管N3的漏极。

具体地，所述第一PMOS管P1的源极接入正电源电压VOH，所述第一PMOS管P1的栅极接入输入信号IN，所述第三PMOS管P3的栅极接入第一电压，所述第一NMOS管N1的栅极接入第二电压，所述第三NMOS管N3的源极接入负电源电压VOL，所述第三NMOS管N3的栅极接入所述输入信号IN。

第二PMOS管P2、第四PMOS管P4、第二NMOS管N2和第四NMOS管N4依次串联，也即第二PMOS管P2的漏极耦接第四PMOS管P4的源极，第四PMOS管P4的漏极耦接第二NMOS管N2的漏极，第二NMOS管N2的源极耦接第四NMOS管N4的漏极。

具体地，所述第二PMOS管P2的源极接入所述正电源电压VOH，所述第二PMOS管P2的栅极接入所述输入信号IN，所述第四NMOS管N4的源极接入所述负电源电压VOL，所述第四NMOS管N4的栅极接入所述输入信号IN。

第五PMOS管P5、第七PMOS管P7、第五NMOS管N5和第七NMOS管N7依次串联，也即第五PMOS管P5的漏极耦接第七PMOS管P7的源极，第七PMOS管P7的漏极耦接第五NMOS管N5的漏极，第五NMOS管N5的源极耦接第七NMOS管N7的漏极。

具体地，所述第五PMOS管P5的源极接入所述正电源电压VOH，所述第五PMOS管P5的栅极接入所述输入信号IN的反相电压INB，所述第七PMOS管P7的栅极耦接所述第四PMOS管P4的漏极，所述第七PMOS管P7的漏极耦接所述第四PMOS管P4的栅极，所述第五NMOS管N5的栅极耦接所述第四PMOS管P4的漏极，所述第五NMOS管N5的漏极耦接所述第四NMOS管N4的栅极，所述第七NMOS管N7的源极接入所述负电源电压VOL，所述第七NMOS管N7的栅极接入所述输入信号IN的反相电压INB。

第六PMOS管P6、第八PMOS管P8、第六NMOS管N6和第八NMOS管N8依次串联，也即第六PMOS管P6漏极耦接第八PMOS管P8的源极，第八PMOS管P8的漏极耦接第六NMOS管N6的漏极，第六NMOS管N6的源极耦接第八NMOS管N8的漏极。

具体地，所述第六PMOS管P6的源极接入所述正电源电压VOH，所述第六PMOS管P6的栅极接入所述输入信号IN的反相电压INB，所述第八PMOS管P8的栅极接入所述第一电压，所述第六NMOS管N6的栅极接入所述第二电压，所述第八NMOS管N8的源极接入所述负电源电压VOL，所述第八NMOS管N8的栅极接入所述输入信号IN的反相电压INB；

其中，所述第三PMOS管P3的漏极和所述第四PMOS管P4的漏极相耦接，作为所述电平转换电路的第一输出端OUT；所述第七PMOS管P7的漏极和所述第八PMOS管P8的漏极相耦接，作为所述电平转换电路的第二输出端OUTB。

本实施例中，电平转换电路用于升压转换时，能够将工作于VIH～VIL电压域的输入信号转换为工作于VOH～VIL电压域的输出信号，其中，VIH表示输入信号高电平，VIL表示输入信号低电平，VOH表示正电源电压。

电平转换电路用于降压转换时，能够将工作于VIH～VIL电压域的输入信号转换为工作于VIH～VOL电压域的输出信号，其中，VOL表示负电源电压。

本发明实施例中，通过各个MOS管的相互耦接关系，使得通过各个MOS管的栅极所接入的电压控制MOS管的导通和关断实现对输入信号的升压或降压，也即使用同一电路结构实现升压转换和降压转换，减小电路面积，实现电平转换的便捷性。

在本发明一个非限制性的实施例中，所述电平转换电路用于升压，所述第一电压为所述正电源电压，所述第二电压为所述输入信号的高电平。

进一步而言，所述正电源电压大于所述输入信号的高电平。

具体请参照图2，所述电平转换电路用于将0～1.8V的输入信号转换为0～6V的输出信号。

本实施例中，输入信号IN为1.8V，输入信号的反相电压INB为0V；第三PMOS管P3的栅极以及第八PMOS管P8的栅极接入的第一电压VP为6V，第一NMOS管N1的栅极和第六NMOS管N6的栅极接入的第二电压VN为1.8V。

具体实施中，第一PMOS管P1、第二PMOS管P2、第三PMOS管P3以及第四PMOS管P4在各自栅极电压的控制下关断，第一NMOS管N1、第二NMOS管N2、第三NMOS管N3以及第四NMOS管N4在各自栅极电压的控制下导通，由此第一输出端输出的输出电压OUT为0V。

相应地，第五PMOS管P5、第六PMOS管P6、第七PMOS管P7在各自栅极电压的控制下导通，第五NMOS管N5、第六NMOS管N6、第七NMOS管N7以及第八NMOS管N8在各自栅极电压的控制下关断，第二输出端输出的输出电压OUTB为6V。

在本发明另一个非限制性的实施例中，所述电平转换电路用于降压，所述第一电压为所述输入信号的低电平，所述第二电压为所述负电源电压。

进一步而言，所述负电源电压小于所述输入信号的低电平。

具体请参照图3，所述电平转换电路用于将0～1.8V的输入信号转换为1.8～-4.2V的输出信号。

本实施例中，输入信号IN为1.8V，输入信号的反相电压INB为0V；第三PMOS管P3的栅极以及第八PMOS管P8的栅极接入的第一电压VP为0V，第一NMOS管N1的栅极和第六NMOS管N6的栅极接入的第二电压VN为-4.2V。

具体实施中，第一PMOS管P1、第二PMOS管P2以及第四PMOS管P4在各自栅极电压的控制下关断，第二NMOS管N2、第三NMOS管N3以及第四NMOS管N4在各自栅极电压的控制下导通，由此第一输出端输出的输出电压OUT为-4.2V。

相应地，第五PMOS管P5、第六PMOS管P6、第七PMOS管P7以及第八PMOS管P8在各自栅极电压的控制下导通，第五NMOS管N5、第六NMOS管N6、第七NMOS管N7以及第八NMOS管N8在各自栅极电压的控制下关断，第二输出端输出的输出电压OUTB为1.8V。

本领域技术人员应当理解的是，还可以根据实际的电平转换需求将输入信号、正电源电压、负电源电压、第一电压和第二电压设置为其他任意可实施的电压值，本发明实施例对此不作限制。

本发明一个非限制性的实施例中，所述电平转换电路可以包括反相器(图未示)，其一端接入所述输入信号，其另一端耦接所述第五PMOS管、所述第六PMOS管、所述第七NMOS管和所述第八NMOS管的栅极。

本发明一个非限制性的实施例中，本发明实施例还公开了一种电平转换电路的配置方法，所述配置方法可以包括以下步骤：

配置所述第一电压为所述正电源电压，所述正电源电压大于所述输入信号的高电平；配置所述第二电压为所述输入信号的高电平。

本发明实施例的配置方法可以用于升压场景。按照配置好的第一电压和第二电压实现对输入信号的升压操作。

本发明一个非限制性的实施例中，本发明实施例还公开了一种电平转换电路的配置方法，所述配置方法可以包括以下步骤：

配置所述第一电压为所述输入信号的低电平；配置所述第二电压为所述负电源电压，所述负电源电压小于所述输入信号的低电平。

本发明实施例的配置方法可以用于降压场景。按照配置好的第一电压和第二电压实现对输入信号的降压操作。

由上，本发明实施例能够通过为第一电压、第二电压、正电源电压以及负电源电压配置不同的电压值，可以实现对输入信号的升压或者降压，也即能够根据输出电平要求选择不同的配置，实现电平转换电路的复用，无需在终端中配置两套电平转换电路。

本发明实施例还公开了一种终端，所述终端可以包括图1、图2或图3所示的电平转换电路。所述终端包括但不限于手机、计算机、平板电脑等终端设备。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种电平转换电路，其特征在于，包括：

依次串联的第一PMOS管、第三PMOS管、第一NMOS管和第三NMOS管，所述第一PMOS管的源极接入正电源电压，所述第一PMOS管的栅极接入输入信号，所述第三PMOS管的栅极接入第一电压，所述第一NMOS管的栅极接入第二电压，所述第三NMOS管的源极接入负电源电压，所述第三NMOS管的栅极接入所述输入信号；

依次串联的第二PMOS管、第四PMOS管、第二NMOS管和第四NMOS管，所述第二PMOS管的源极接入所述正电源电压，所述第二PMOS管的栅极接入所述输入信号，所述第四NMOS管的源极接入所述负电源电压，所述第四NMOS管的栅极接入所述输入信号；

依次串联的第五PMOS管、第七PMOS管、第五NMOS管和第七NMOS管，所述第五PMOS管的源极接入所述正电源电压，所述第五PMOS管的栅极接入所述输入信号的反相电压，所述第七PMOS管的栅极耦接所述第四PMOS管的漏极，所述第七PMOS管的漏极耦接所述第四PMOS管的栅极，所述第五NMOS管的栅极耦接所述第四PMOS管的漏极，所述第五NMOS管的漏极耦接所述第四NMOS管的栅极，所述第七NMOS管的源极接入所述负电源电压，所述第七NMOS管的栅极接入所述输入信号的反相电压；

依次串联的第六PMOS管、第八PMOS管、第六NMOS管和第八NMOS管，所述第六PMOS管的源极接入所述正电源电压，所述第六PMOS管的栅极接入所述输入信号的反相电压，所述第八PMOS管的栅极接入所述第一电压，所述第六NMOS管的栅极接入所述第二电压，所述第八NMOS管的源极接入所述负电源电压，所述第八NMOS管的栅极接入所述输入信号的反相电压；

其中，所述第三PMOS管的漏极和所述第四PMOS管的漏极相耦接，作为所述电平转换电路的第一输出端；所述第七PMOS管的漏极和所述第八PMOS管的漏极相耦接，作为所述电平转换电路的第二输出端。

2.根据权利要求1所述的电平转换电路，其特征在于，所述电平转换电路用于升压，所述第一电压为所述正电源电压，所述第二电压为所述输入信号的高电平。

3.根据权利要求2所述的电平转换电路，其特征在于，所述正电源电压大于所述输入信号的高电平。

4.根据权利要求1所述的电平转换电路，其特征在于，所述电平转换电路用于降压，所述第一电压为所述输入信号的低电平，所述第二电压为所述负电源电压。

5.根据权利要求4所述的电平转换电路，其特征在于，所述负电源电压小于所述输入信号的低电平。

6.根据权利要求1所述的电平转换电路，其特征在于，还包括：

反相器，其一端接入所述输入信号，其另一端耦接所述第五PMOS管、所述第六PMOS管、所述第七NMOS管和所述第八NMOS管的栅极。

7.一种基于权利要求1至6中任一项所述的电平转换电路的配置方法，其特征在于，包括：

配置所述第一电压为所述正电源电压，所述正电源电压大于所述输入信号的高电平；

配置所述第二电压为所述输入信号的高电平。

8.一种基于权利要求1至6中任一项所述的电平转换电路的配置方法，其特征在于，包括：

配置所述第一电压为所述输入信号的低电平；

配置所述第二电压为所述负电源电压，所述负电源电压小于所述输入信号的低电平。

9.一种终端，其特征在于，包括权利要求1至6中任一项所述的电平转换电路。

Images