CN114487790A - 老化监测电路、模组、方法及芯片 - Google Patents
老化监测电路、模组、方法及芯片 Download PDFInfo
- Publication number
- CN114487790A CN114487790A CN202210352585.8A CN202210352585A CN114487790A CN 114487790 A CN114487790 A CN 114487790A CN 202210352585 A CN202210352585 A CN 202210352585A CN 114487790 A CN114487790 A CN 114487790A
- Authority
- CN
- China
- Prior art keywords
- transistor
- circuit
- enable
- mapping
- aging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明实施例提供了一种老化监测电路、模组、方法及芯片,其中,所述老化监测电路包括使能模块和监测模块,所述使能模块用于根据被测电路的工作状态使能所述监测模块,所述监测模块用于映射被测电路的老化程度,并在被测电路老化至预设程度时,输出标识信号。可以看出,通过使能模块根据被测电路的工作状态使能所述监测模块,从而使得监测模块随着被测电路的工作状态使能,并利用监测模块映射被测电路的老化程度,在被测电路老化至预设程度时,输出标识信号,从而监测被测电路的老化程度,并在被测电路老化至预设程度时进行标识,指示被测电路已老化至预设程度。
Description
技术领域
本发明实施例涉及集成电路技术领域,具体涉及一种老化监测电路、模组、方法及芯片。
背景技术
随着集成电路工艺尺寸的降低,可靠性问题日益突出。老化程度作为电路可靠性的重要指标之一,用于表征电路随着使用时间的增加,可靠性的衰减程度。老化对电路的影响主要体现为晶体管的阈值电压的变化,漏电流的变化,跨导的变化等。
如何监测电路的老化程度,是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此,本发明实施例提供一种老化监测电路、模组、方法及芯片,以监测电路的老化程度。
为实现上述目的,本发明实施例提供如下技术方案:
本发明实施例一种老化监测电路,包括:
所述使能模块用于根据被测电路的工作状态使能所述监测模块;
所述监测模块用于映射被测电路的老化程度,并在被测电路老化至预设程度时,输出标识信号。
可选的,所述监测模块包括映射晶体管和参照晶体管;其中,所述映射晶体管用于随被测电路同步工作,以映射被测电路中的晶体管的老化程度;所述参照晶体管用于为所述映射晶体管提供阈值参数,以在所述映射晶体管老化至阈值参数时,使所述监测模块输出标识信号。
可选的,所述映射晶体管和所述参照晶体管处于竞争通路,其中,在所述映射晶体管导通时,所述参照晶体管关闭;在所述参照晶体管导通时,所述映射晶体管关闭,且所述监测模块从第一节点输出标识信号,其中,所述第一节点为所述竞争通路的交接点。
可选的,所述映射晶体管的尺寸与所述被测电路中的晶体管的尺寸为预设比例;所述预设比例下,所述映射晶体管的老化程度大于或等于所述被测电路中的晶体管的老化程度。
可选的,所述监测模块包括第一反相器和第二反相器,所述第一反相器和所述第二反相器交叉耦合;其中,所述第一反相器和第二反相器中,一反相器中的一晶体管作为参照晶体管,另一反相器中的一晶体管作为映射晶体管,所述参照晶体管和所述映射晶体管的导电类型相同,且所述参照晶体管的尺寸小于所述映射晶体管。
可选的,所述第一反相器包括漏极相连的第一PMOS管和第一NMOS管,所述第二反相器包括漏极相连的第二PMOS管和第二NMOS管,所述第一PMOS管的尺寸大于所述第二PMOS管,所述第一NMOS管的尺寸小于所述第二NMOS管,其中,所述第一PMOS管作为映射晶体管时,所述第二PMOS管作为参照晶体管;所述第一NMOS管作为参照晶体管时,所述第二NMOS管作为映射晶体管。
可选的,所述第一PMOS管的源极连接至电源,所述第一NMOS管的源极连接至地电平,所述第一PMOS管和第一NMOS管的栅极连接至第一节点,第一PMOS管和第一NMOS管的漏极连接至第二节点;
所述第二PMOS管的源极连接至电源,所述第二NMOS管的源极连接至地电平,所述第二PMOS管和第二NMOS管的栅极连接至第二节点,第二PMOS管和第二NMOS管的漏极连接至第一节点;
其中,所述第一节点和所述第二节点分别连接所述使能模块。
可选的,所述使能模块包括映射使能单元和参照使能单元;其中,所述映射使能单元用于基于被测信号使能所述映射晶体管,所述参照使能单元用于基于被测信号使能所述参照晶体管,所述被测信号用于指示所述被测电路所处的状态。
可选的,所述使能模块还包括使能选择单元,所述使能选择单元用于基于被测信号和被测电路中的晶体管类型,指示所述映射使能单元和所述参照使能单元使能NMOS管或PMOS管;
所述映射使能单元包括第一映射使能晶体管和第二映射使能晶体管,所述第一映射使能晶体管用于使能NMOS管,所述第二映射使能晶体管用于使能PMOS管;所述参照使能单元包括第一参照使能晶体管和第二参照使能晶体管,所述第一参照使能晶体管用于使能NMOS管,所述第二参照使能晶体管用于使能PMOS管。
可选的,所述第一映射使能晶体管为PMOS管,所述第二映射使能晶体管为NMOS管,所述第一参照使能晶体管为PMOS管,所述第二参照使能晶体管为NMOS管;
其中,所述第一映射使能晶体管的源极和所述第一参照使能晶体管的源极连接至电源,所述第一映射使能晶体管的栅极和所述第一参照使能晶体管的栅极连接至使能选择单元;所述第二映射使能晶体管的源极和所述第二参照使能晶体管的源极连接至地电平,所述第二映射使能晶体管的栅极和所述第二参照使能晶体管的栅极连接至使能选择单元;
所述第一映射使能晶体管的漏极与所述第二参照使能晶体管的漏极相连,并连接至第二节点;所述第一参照使能晶体管的漏极与所述第二映射使能晶体管的漏极相连,并连接至第一节点。
可选的,所述使能选择单元包括使能选择器和第三反相器;
其中,所述使能选择器的第一输入端用于输入被测信号,第二输入端用于输入使能选择信号,所述使能选择信号用于控制所述使能选择器输出第一使能信号或第二使能信号;
所述使能选择器的第一输出端连接至所述第三反相器的输入端,用于输出所述第一使能信号至第三反相器;所述第三反相器的输出端连接至第一映射使能晶体管的栅极和第一参照使能晶体管的栅极,用于输出使能控制信号至第一映射使能晶体管和第一参照使能晶体管;
所述使能选择器的第二输出端连接至第二映射使能晶体管的栅极和第二参照使能晶体管的栅极,用于输出所述第二使能信号至第二映射使能晶体管和第二参照使能晶体管。
可选的,还包括:隔离模块,所述隔离模块连接在所述监测模块和电源,以及所述监测模块与地电平之间,用于将所述监测模块与电源和地电平隔离。
可选的,所述隔离模块包括第一隔离晶体管和第二隔离晶体管,所述第一隔离晶体管的源极连接至电源,漏极连接至所述监测模块,所述第二隔离晶体管的源极连接至地电平,漏极连接至所述监测模块。
可选的,所述第一隔离晶体管和所述第二隔离晶体管的导电类型不同;
所述隔离模块还包括第四反相器,所述第四反相器与所述第一隔离晶体管的栅极相连。
可选的,所述被测信号在所述被测电路处于开启状态时,周期性的输出高脉冲,其中,输出高脉冲的周期远大于所述高脉冲的宽度;所述被测信号在所述被测电路处于关闭状态时,输出低电平。
可选的,所述标识信号作为用于触发老化修复流程的修复信号,所述老化监测电路还包括:修复信号输出模块,用于将所述修复信号转换为修复使能信号。
可选的,所述修复信号输出模块包括第五反相器,所述第五反相器的输入端连接至所述第一节点。
可选的,所述电源连接至所述被测电路,或者,所述电源仅连接所述老化监测电路。
本发明实施例还提供一种老化监测方法,应用于本发明实施例提供的老化监测电路,所述方法包括:
根据被测电路的工作状态使能所述监测模块,映射被测电路的老化程度;
在被测电路老化至预设程度时,输出标识信号。
本发明实施例还提供一种芯片,所述芯片包括本发明实施例提供的老化监测电路。
可选的,所述芯片还包括本发明实施例所述的被测电路。
可选的,所述老化监测电路输出的标识信号作为用于触发老化修复流程的修复信号,所述芯片还包括:修复电路,用于基于标识信号的触发,修复所述被测电路。
本发明实施例还提供一种老化监测模组,其特征在于,所述老化监测模组包括多个本发明实施例提供的老化监测电路,且至少两个所述老化监测电路的精度不同。
可选的,不同精度的老化监测电路阵列排布。
本发明实施例还提供一种芯片,其特征在于,所述芯片包括本发明实施例还提供的老化监测模组。
本发明实施例提供了一种老化监测电路、模组、方法及芯片,其中,所述老化监测电路包括使能模块和监测模块,所述使能模块用于根据被测电路的工作状态使能所述监测模块,所述监测模块用于映射被测电路的老化程度,并在被测电路老化至预设程度时,输出标识信号。
可以看出,通过使能模块根据被测电路的工作状态使能所述监测模块,从而使得监测模块随着被测电路的工作状态使能,并利用监测模块映射被测电路的老化程度,并在被测电路老化至预设程度时,输出标识信号,从而监测被测电路的老化程度,并在被测电路老化至预设程度时进行标识,指示被测电路已老化至预设程度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的老化监测电路的一种可选框图;
图2为本发明实施例提供的监测模块的一种可选框图;
图3为本发明实施例提供的老化监测电路的另一种可选框图;
图4为本发明实施例提供的老化监测电路的一种可选电路结构图;
图5为本发明实施例提供的被测信号的波形示意图;
图6为本发明实施例提供的老化监测方法的一种可选流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
基于背景技术所述,老化程度作为电路可靠性的重要指标之一,用于表征电路随着使用时间的增加,可靠性的衰减程度。然而,如何监测电路的老化程度,是本领域技术人员亟待解决的技术问题。
发明人认为,可以设置独立的老化监测电路来监测被测电路。其中,基于被测电路在工作中的老化程度不易进行直接的监测,发明人进一步在老化监测电路中设置相应的模块映射被测电路的老化程度,进而基于所映射的被测电路的老化程度,输出相应的标识信号,以提示被测电路的老化程度。
有鉴于此,本发明实施例提供了一种老化监测电路、模组、方法及芯片,其中,所述老化监测包括使能模块和监测模块,所述使能模块用于根据被测电路的工作状态使能所述监测模块,所述监测模块用于映射被测电路的老化程度,并在被测电路老化至预设程度时,输出标识信号。
可以看出,通过使能模块根据被测电路的工作状态使能所述监测模块,从而使得监测模块随着被测电路的工作状态使能,并利用监测模块映射被测电路的老化程度,并在被测电路老化至预设程度时,输出标识信号,从而监测被测电路的老化程度,并在被测电路老化至预设程度时进行标识,指示被测电路已老化至预设程度。
可选的,图1示出了本发明实施例提供的老化监测电路的一种可选框图,如图1所示,所述老化监测电路可以包括使能模块200和监测模块210:
其中,所述使能模块200用于根据被测电路的工作状态使能所述监测模块;所述监测模块210用于映射被测电路的老化程度,并在被测电路老化至预设程度时,输出标识信号。
其中,使能模块200根据被测电路的工作状态使能所述监测模块210,从而使得监测模块210随着被测电路的工作状态使能,从而映射被测电路的老化程度,并在被测电路老化至预设程度时,输出标识信号,从而监测被测电路的老化程度,并在被测电路老化至预设程度时进行标识,指示被测电路已老化至预设程度。
在一个可选的示例中,参考图2示出了本发明实施例提供的监测模块的一种可选框图,所述监测模块210可以包括映射晶体管211和参照晶体管212;其中,所述映射晶体管211用于随被测电路同步工作,以映射被测电路中的晶体管的老化程度;所述参照晶体管212用于为所述映射晶体管提供阈值参数(该阈值参数对应于被测电路老化至预设程度时的参数),以在所述映射晶体管老化至阈值参数时,使所述监测模块输出标识信号,以提示被测电路已老化至预设程度。
其中,为使所述映射晶体管211准确的映射被测电路中的晶体管的老化程度,可以使得所述映射晶体管211的尺寸与所述被测电路中的晶体管的尺寸为预设比例;而在所述预设比例下,所述映射晶体管的老化程度大于或等于所述被测电路中的晶体管的老化程度。具体的,所述映射晶体管211的尺寸可以与所述被测电路中的晶体管的尺寸相同,或者,映射晶体管211的尺寸按照预设的比例,小于所述被测电路中的晶体管的尺寸,从而使得所述映射晶体管211的老化程度大于或等于所述被测电路中的晶体管的老化程度。
在一个可选的示例中,可以基于被测电路的晶体管在不同工作时段的性能退化量进行映射晶体管的设置,其中,映射晶体管在不同工作时段的性能退化量需等于或大于被测电路的晶体管在不同工作时段的性能退化量。例如,可以对被测电路的晶体管和预设尺寸的映射晶体管施加相应的应力条件,确定两者退化量的相对关系,进而可以基于该对应关系,调整映射晶体管的尺寸,从而使得映射晶体管符合设计要求。在一个具体的例子中,可以设置多个具有不同候选尺寸的映射晶体管,并进行相应的测试仿真,从而选择符合要求的最优尺寸,从而精确映射被测电路的老化程度。
在本发明的其他示例中,映射晶体管除了从尺寸上与被测电路中的晶体管相匹配之外,还可以在其他参数上与被测电路中的晶体管相匹配,从而映射被测电路中的晶体管的老化程度,例如,从阈值电压、漏电流、跨导等方面进行匹配,从而使得映射晶体管直观的映射被测电路中的晶体管的阈值电压、漏电流、跨导等,实现对被测电路的老化程度的监测。
继续参考图2,所述参照晶体管212可以通过与映射晶体管211在通路中竞争,为所述映射晶体管211提供阈值参数,即,在映射晶体管211的参数超出阈值参数所限定的范围时,则产生信号的变化,从而触发监测模块输出相应的标识信号。
具体的,所述映射晶体管211和所述参照晶体管212可以处于竞争通路,其中,在所述映射晶体管211导通时,所述参照晶体管212关闭,在所述参照晶体管212导通时,所述映射晶体管211关闭,从而产生相应的信号变化,并使监测模块从第一节点输出标识信号,其中,所述第一节点为所述竞争通路的交接点。
在一个可选的示例中,参考图3示出的老化监测电路的另一种可选框图,所述老化监测电路还可以进一步包括隔离模块220,所述隔离模块220连接在所述监测模块210和电源,以及所述监测模块210与地电平之间,用于将所述监测模块210与被测电路相隔离,从而可以避免监测模块210受到被测电路的信号干扰,其中,使能模块200与监测模块210相连。
其中,需要说明的是,所述老化监测电路连接的电源,可以同时连接至被测电路,也可以仅连接所述老化监测电路。可以理解的是,仅连接所述老化监测电路,可以使得老化监测电路的独立性更高,且在被测电路上电之前即可为老化监测电路供电,从而更加准确的监测被测电路的工作状态。而同时连接至被测电路则更适应于集中提供电源的集成电路的布局设计,从而更加简单易行。
可以看出,本发明实施例提供的老化监测电路,可以映射被测电路的老化程度,并在被测电路老化至预设程度时,输出标识信号,从而监测被测电路的老化程度,并在被测电路老化至预设程度时进行标识,指示被测电路已老化至预设程度。
在一个可选的示例中,参考图4示出的老化监测电路的一种可选电路结构图,所述监测模块可以包括第一反相器(由图中P1和N1构成)和第二反相器(由图中P2和N2构成),所述第一反相器和所述第二反相器交叉耦合;其中,所述第一反相器和第二反相器中,一反相器中的一晶体管作为参照晶体管,另一反相器中的一晶体管作为映射晶体管,所述参照晶体管和所述映射晶体管的导电类型相同,且所述参照晶体管的尺寸小于所述映射晶体管。
其中,可以理解的是,反相器(包括第一反相器和第二反相器)中通常包括导电类型不同的两种晶体管,即PMOS管和NMOS管,在本发明实施例中,所述参照晶体管和映射晶体管可以为PMOS管,也可以为NMOS管。
在一个示例中,可以不限定反相器中作为参照晶体管和映射晶体管的晶体管的导电类型,而是基于需要监测的被测电路的晶体管的导电类型进行相应的选择,在需要监测的被测电路的晶体管为NMOS管时,以两反相器(包括第一反相器和第二反相器)中的NMOS管作为参照晶体管和映射晶体管,在需要监测的被测电路的晶体管为PMOS管时,以两反相器中的PMOS管作为参照晶体管和映射晶体管。
具体的,在所述监测模块中,第一反相器可以包括漏极相连的第一PMOS管P1和第一NMOS管N1,所述第二反相器包括漏极相连的第二PMOS管P2和第二NMOS管N2,所述第一PMOS管P1的尺寸大于所述第二PMOS管P2,所述第一NMOS管N1的尺寸小于所述第二NMOS管N2,其中,所述第一PMOS管作为映射晶体管时,所述第二PMOS管P2作为参照晶体管,所述第一NMOS管N1作为参照晶体管时,所述第二NMOS管N2作为映射晶体管。
在可选示例中,所述第一PMOS管P1的源极连接至电源,所述第一NMOS管N1的源极连接至地电平,所述第一PMOS管P1和第一NMOS管N1的栅极连接至第一节点k1,第一PMOS管P1和第一NMOS管N1的漏极连接至第二节点k2;
所述第二PMOS管P2的源极连接至电源,所述第二NMOS管N2的源极连接至地电平,所述第二PMOS管P2和第二NMOS管N2的栅极连接至第二节点k2,第二PMOS管P2和第二NMOS管N2的漏极连接至第一节点k1;
其中,所述第一节点k1和所述第二节点k2分别连接所述使能模块。
需要说明的是,在设置有隔离模块时,所述第一PMOS管P1和所述第二PMOS管P2经隔离模块连接至电源,所述第一NMOS管N1和所述第二NMOS管N2经隔离模块连接至地电平。
其中,继续参考图4,所述隔离模块可以包括第一隔离晶体管ISOP和第二隔离晶体管ISON,所述第一隔离晶体管ISOP的源极连接至电源VDD,漏极连接至所述监测模块,所述第二隔离晶体管ISON的源极连接至地电平(图4中示为倒三角),漏极连接至所述监测模块。
基于不同导电类型的晶体管适应于不同的导电状况,所述第一隔离晶体管和所述第二隔离晶体管的导电类型可以不同,从而可以基于实际状况进行相应的设置;具体的,以图4为例,所述第一隔离晶体管ISOP可以为PMOS管,所述第二隔离晶体管ISON可以为NMOS管,相应的,为同时控制第一隔离晶体管ISOP和第二隔离晶体管ISON,本发明实施例还可以进一步设置所述隔离模块包括第四反相器INV4,所述第四反相器INV4与所述第一隔离晶体管ISOP的栅极相连,从而可以基于一个控制信号ISO,控制第一隔离晶体管ISOP和第二隔离晶体管ISON同步工作。
相应的,在本发明实施例中,所述使能模块包括映射使能单元(参考图4中P3和N4构成的结构)和参照使能单元(参考图4中P4和N3构成的结构);其中,所述映射使能单元用于基于被测信号使能所述映射晶体管,所述参照使能单元用于基于被测信号使能所述参照晶体管,所述被测信号用于指示所述被测电路所处的状态,从而在被测电路处于开启状态时,使能模块可以使能所述映射晶体管和参照晶体管。
在一个可选的示例中,参考图5示出的被测信号的波形示意图,所述被测信号在所述被测电路处于开启状态(即输出高脉冲)时,周期性的输出高脉冲,其中,输出一高脉冲的周期T远大于所述高脉冲的宽度Tx;可以理解的是,所述输出一高脉冲的周期T远大于所述高脉冲的宽度Tx,指的是输出一高脉冲的周期T至少大于所述高脉冲的宽度Tx的预设倍数,优选的,预设倍数可以为10倍、20倍、50倍或者100倍、200倍等。并且,所述被测信号在所述被测电路处于关闭状态时,输出低电平。需要说明的是,图5以监测模块监测被测电路的PMOS管为例进行了展示,相应的,监测模块监测被测电路的NMOS管时,也可以基于该种方式进行被测信号的设置。
在不限定反相器中作为参照晶体管和映射晶体管的晶体管的导电类型的示例中,可以基于使能模块进行参照晶体管和映射晶体管的选择,即在需要监测的被测电路的晶体管为NMOS管时,使能反相器中的NMOS管作为参照晶体管和映射晶体管,在需要监测的被测电路的晶体管为PMOS管时,使能反相器中的PMOS管作为参照晶体管和映射晶体管。
具体的,所述使能模块可以进一步包括使能选择单元,所述使能选择单元用于基于被测信号和被测电路中的晶体管类型,指示所述映射使能单元和所述参照使能单元使能NMOS管或PMOS管。
相应的,继续参考图4,所述映射使能单元包括第一映射使能晶体管P3和第二映射使能晶体管N4,所述第一映射使能晶体管用于使能NMOS管,所述第二映射使能晶体管用于使能PMOS管;所述参照使能单元包括第一参照使能晶体管P4和第二参照使能晶体管N3,所述第一参照使能晶体管P4用于使能NMOS管,所述第二参照使能晶体管N3用于使能PMOS管。
从而,在使能选择单元指示所述映射使能单元和所述参照使能单元使能NMOS管时,利用所述第一映射使能晶体管P3使能NMOS管作为映射晶体管,利用所述第一参照使能晶体管P4使能NMOS管作为参照晶体管,并进一步在使能选择单元指示所述映射使能单元和所述参照使能单元使能PMOS管时,利用所述第二映射使能晶体管N4使能PMOS管作为映射晶体管,利用所述第二参照使能晶体管N3使能PMOS管作为参照晶体管。
在一个具体的示例中,所述第一映射使能晶体管P3为PMOS管,所述第二映射使能晶体管N4为NMOS管,所述第一参照使能晶体管P4为PMOS管,所述第二参照使能晶体管N3为NMOS管;
其中,所述第一映射使能晶体管P3的源极和所述第一参照使能晶体管P4的源极连接至电源VDD,所述第一映射使能晶体管P3的栅极和所述第一参照使能晶体管P4的栅极连接至使能选择单元;所述第二映射使能晶体管N4的源极和所述第二参照使能晶体管N3的源极连接至地电平(图4中示为倒三角),所述第二映射使能晶体管N4的栅极和所述第二参照使能晶体管N3的栅极连接至使能选择单元;
所述第一映射使能晶体管P3的漏极与所述第二参照使能晶体管N3的漏极相连,并连接至第二节点k2;所述第一参照使能晶体管P4的漏极与所述第二映射使能晶体管N4的漏极相连,并连接至第一节点k1。
为使使能选择单元同时实现使能选择以及对不同导电类型的晶体管的控制,继续参考图4,所述使能选择单元可以进一步包括使能选择器SEL和第三反相器INV3;
其中,所述使能选择器SEL的第一输入端用于输入被测信号SIG,第二输入端用于输入使能选择信号CHEN,其中,所述使能选择信号CHEN用于控制所述使能选择器SEL输出第一使能信号或第二使能信号DCH;所述使能选择器SEL的第一输出端连接至所述第三反相器INV3的输入端,用于输出第一使能信号至第三反相器INV3;所述第三反相器INV3的输出端连接至第一映射使能晶体管的栅极和第一参照使能晶体管的栅极,用于输出使能控制信号DPCH至第一映射使能晶体管P3和第一参照使能晶体管P4;
所述使能选择器SEL的第二输出端连接至第二映射使能晶体管N4的栅极和第二参照使能晶体管N3的栅极,用于输出第二使能信号DCH至第二映射使能晶体管N4和第二参照使能晶体管N3。
基于使能选择信号,可以使能不同使能晶体管,从而基于不同的使能晶体管使能监测模块中不同导电类型的晶体管,进而实现对应导向类型的晶体管的监测。
发明人进一步认为,在集成电路中,若在发现被测电路老化至预设程度时,进行被测电路的老化修复,可以促使被测电路回复至正常状态。例如在晶体管老化产生BTI(BiasTemperature Instability,偏压温度不稳定性)效应时(例如PMOS在负栅压偏置作用下,电路工作在高电场和高温条件下,饱和漏极电流Idsat和跨导Gm不断减小,阈值电压绝对值不断增大,或者,NMOS在正栅压偏置作用下,电路工作在高电场和高温条件下,饱和漏极电流Idsat和跨导Gm不断减小,阈值电压绝对值不断增大),若设置修复电路及时对被测电路进行相应的修复(例如,将PMOS晶体管的栅源电压处于正偏置状态(Vgs=0)或者NMOS晶体管的栅极电压处于负偏置状态),可以及时的修复晶体管,从而避免被测电路的各项指标发生漂移,甚至失效。
具体的,在本发明实施例中,所述标识信号作为用于触发修复电路执行老化修复流程的修复信号,相应的,所述老化监测电路还可以包括:修复信号输出模块,用于将所述修复信号转换为修复使能信号。其中,继续参考图4,所述修复信号输出模块具体可以包括第五反相器INV5,所述第五反相器INV5的输入端连接至所述第一节点,并输出修复使能信号EN。
具体的,结合图4所示的老化监测电路,该电路的工作原理具体如下:
1、所述老化监测电路监测被测电路的NMOS管的老化程度
在监测模块中,可以优先选择具有较大尺寸的PMOS管作为第一PMOS管P1和第二PMOS管P2。同时,第一NMOS管N1作为参照晶体管,相应的工作参数即为阈值参数;第二NMOS管N2作为映射晶体管,相应的尺寸应当与被测电路中的晶体管相匹配。其中,第一NMOS管N1的尺寸可以小于第二NMOS管N2,且第一NMOS管N1的尺寸越接近第二NMOS管N2,相应的工作参数越接近,对应的老化监测精度就越高。
当电路开始工作时,输入隔离信号ISO=1,此时隔离模块的PMOS和NMOS都会正常工作,电路正常供电。同时,在被测信号表明被测电路处于工作状态时,可以输出一高脉冲,同时,使能选择信号需使能NMOS管,相应的,控制使能选择器选择输出第一使能信号,同时,第三反相器基于第一使能信号,输出使能控制信号DPCH使能第一映射使能晶体管P3和第一参照使能晶体管P4,使得第一节点k1和第二节点k2被预充电(Precharge)至1,之后,被测信号输出低电平,停止对第一节点k1和第二节点k2预充电。在第一节点k1和第二节点k2被预充电至1时,监测模块中的第一NMOS管N1和第二NMOS管N2均被打开,基于第一NMOS管N1的尺寸小于第二NMOS管N2,第二NMOS管N2的下拉能力更强,从而使得第一节点k1很快被下拉至0,从而使得第一NMOS管N1被关断,而第二节点k2则保持在1,使得第二NMOS管N2始终保持在工作状态。
相应的,第一节点k1输出的标识信号为0时,连接在第一节点k1的第五反相器INV5则输出修复使能信号EN为1,相应的,控制修复电路不启动,被测电路保持正常工作。
当被测电路持续工作时,第二NMOS管N2的栅极持续处于正偏状态,也就是说,第二NMOS管N2随着被测电路工作而工作,从而与被测电路中的晶体管具有同样工作时长,相应的老化程度也会与被测电路中的晶体管趋同或者比被测电路中的晶体管更高,从而能够映射被测电路中的晶体管的老化程度。
需要说明的是,在第二NMOS管N2的栅极持续处于正偏状态时,第一PMOS管P1则持续处于负偏状态,相应的,第一PMOS管P1同样处于工作状态,但考虑第一PMOS管P1具有较大尺寸,其受老化的影响可忽略。
结合图5示出的被测信号的波形周期,在被测信号输出一个高脉冲的周期T内,监测模块在高脉冲时期预充电,并在被测信号的低电平时期工作,而在被测电路处于关闭状态时,相应的被测信号输出低电平。另外需要说明的是,所述被测信号输出的高脉冲的宽度Tx应当尽可能的短,以能够实现对电路的预充电即可;而被测信号输出一个高脉冲的周期T应当尽可能的长,从而避免频繁的信号变化对第二NMOS管N2映射被测电路的老化进程产生影响。
其中,当被测电路持续工作时,第二NMOS管N2随着被测电路持续工作,并随着被测电路持续老化,相应的,其驱动能力会逐渐弱化。在第二NMOS管N2的驱动能力弱化至比第一NMOS管N1还差时,相应的下拉能力也会差于第一NMOS管N1,在被测信号输出一个高脉冲的周期内,监测模块预充电后,基于第二NMOS管N2的下拉能力已经差于第一NMOS管N1,进而使得第一NMOS管N1开启,将第二节点k2下拉至0,同时,第一节点k1则保持为1,进而输出的标识信号为1时,连接在第一节点k1的第五反相器INV5则输出修复使能信号EN为0,相应的,控制修复电路启动,触发修复电路对被测电路的老化修复流程。
其中,需要进一步说明的是,上述实施例中所述的下拉能力,可以基于晶体管的阈值电压体现,第二NMOS管N2的老化程度越高,相应的阈值电压的绝对值越高。在第二NMOS管N2的老化过程中,若其阈值电压的绝对值小于第一NMOS管N1的阈值电压的绝对值,则第二NMOS管N2的下拉能力更强,相应的,第二NMOS管N2在监测模块预充电后,可以及时的开启并将第一节点k1下拉至0。在第二NMOS管N2老化至阈值电压的绝对值大于第一NMOS管N1的阈值电压的绝对值时,则第一NMOS管N1的下拉能力更强,相应的,第一NMOS管N1在监测模块预充电后,可以及时的开启并将第二节点k2下拉至0。
2、所述老化监测电路监测被测电路的PMOS管的老化程度
在监测模块中,可以优先选择具有较大尺寸的NMOS管作为第一NMOS管N1和第二NMOS管。同时,第一PMOS管P1作为映射晶体管,相应的尺寸应当与被测电路中的晶体管相匹配;第二PMOS管P2作为参照晶体管,相应的工作参数即为阈值参数。其中,第一PMOS管P1的尺寸大于第二PMOS管P2,且第二PMOS管P2的尺寸越接近第一PMOS管P1,相应的工作参数越接近,对应的老化监测精度就越高。
当电路开始工作时,输入隔离信号ISO=1,此时隔离模块的PMOS和NMOS都会正常工作,电路正常供电。同时,在被测信号表明被测电路处于工作状态时,可以输出一高脉冲,同时,使能选择信号需使能PMOS管,相应的,控制使能选择器SEL选择输出第二使能信号DCH使能第二映射使能晶体管N4和第二参照使能晶体管N3,使得第一节点k1和第二节点k2被预放电(Discharge)至0,之后,被测信号输出低电平,停止对第一节点k1和第二节点k2预放电。在第一节点k1和第二节点k2被预放电至0时,监测模块中的第一PMOS管P1和第二PMOS管P2均被打开,基于第一PMOS管P1的尺寸大于第二PMOS管P2,第一PMOS管P1的上拉能力更强,从而使得第二节点k2很快被上拉至1,从而使得第二NMOS管N2被打开,将第一节点k1则下拉至0,进而使得第一PMOS管P1始终保持在工作状态。
相应的,第一节点k1输出的标识信号为0时,连接在第一节点k1的第五反相器INV5则输出修复使能信号1,相应的,控制修复电路不启动,被测电路保持正常工作。
当被测电路持续工作时,第一PMOS管P1的栅极持续处于正偏状态,也就是说,第一PMOS管P1随着被测电路工作而工作,从而与被测电路中的晶体管具有同样工作时长,相应的老化程度也会与被测电路中的晶体管趋同或者比被测电路中的晶体管更高,从而能够映射被测电路中的晶体管的老化程度。
需要说明的是,在第一PMOS管P1的栅极持续处于负偏状态时,第二NMOS管N2则持续处于正偏状态,相应的,第二NMOS管N2同样处于工作状态,但考虑第二NMOS管N2具有较大尺寸,其受老化的影响可忽略。
结合图5示出的被测信号的波形周期,在被测信号输出一个高脉冲的周期T内,监测模块在高脉冲时期预放电,并在被测信号的低电平时期工作,而在被测电路处于关闭状态时,相应的被测信号输出低电平。另外需要说明的是,所述被测信号输出的高脉冲的宽度Tx应当尽可能的短,以能够实现对电路的预放电即可;而被测信号输出一个高脉冲的周期T应当尽可能的长,从而避免频繁的信号变化对第一PMOS管P1映射被测电路的老化进程产生影响。
其中,当被测电路持续工作时,第一PMOS管P1随着被测电路持续工作,并随着被测电路持续老化,相应的,其驱动能力会逐渐弱化。在第一PMOS管P1的驱动能力弱化至比第二PMOS管P2还差时,相应的上拉能力也会差于第二PMOS管P2,在被测信号输出一个高脉冲的周期内,监测模块预放电后,基于第一PMOS管P1的上拉能力已经差于第二PMOS管P2,进而使得第二PMOS管P2开启,将第一节点k1上拉至1,同时,则第二节点k2保持为0,进而输出的标识信号为1时,连接在第一节点k1的第五反相器INV5则输出修复使能信号0,相应的,控制修复电路启动,触发修复电路对被测电路的老化修复流程。
其中,需要进一步说明的是,上述实施例中所述的上拉能力,可以基于晶体管的阈值电压体现,第一PMOS管P1的老化程度越高,相应的阈值电压越高。在第一PMOS管P1的老化过程中,若其阈值电压小于第二PMOS管P2的阈值电压,则第一PMOS管P1的上拉能力更强,相应的,第一PMOS管P1在监测模块预充电后,可以及时的开启并将第二节点k2上拉至1。在第一PMOS管P1老化至阈值电压的绝对值大于第二PMOS管P2的阈值电压的绝对值时,则第二PMOS管P2的上拉能力更强,相应的,第二PMOS管P2在监测模块预充电后,可以及时的开启并将第二节点k2上拉至1。
3、所述老化监测电路监测被测电路的NMOS管和PMOS管的老化程度
在进行被测电路的NMOS管和PMOS管的同时监测时,可以分别基于NMOS管的映射晶体管和参照晶体管与被测电路中的晶体管之间的尺寸限定规则,以及PMOS管的映射晶体管和参照晶体管与被测电路中的晶体管之间的尺寸限定规则进行设置,相应的工作原理可以参考上述原理说明,本发明在此不再赘述。
可选的,图6为本发明实施例提供的老化监测方法的一种可选流程,参照图6,该方法可以包括:
步骤S20、根据被测电路的工作状态使能所述监测模块,映射被测电路的老化程度;
步骤S21、在被测电路老化至预设程度时,输出标识信号。
作为一种可选实现,本发明实施例还进一步提供了一种芯片,所述芯片包括上述实施例提供的老化监测电路。
在一个可选的示例中,所述芯片还包括上述实施例中指出的被测电路。
在一个可选的示例中,老化监测电路输出的标识信号作为用于触发老化修复流程的修复信号,并且,所述芯片还包括:修复电路,用于基于标识信号的触发,修复所述被测电路所述芯片还包括上述实施例中指出的被测电路。
作为一种可选实现,本发明实施例还进一步提供了一种老化监测模组,所述老化监测模组包括:
多个上述实施例提供的老化监测电路,且至少两个所述老化监测电路的精度不同。
其中,通过设置不同精度的老化监测电路,可以基于不同的需求对被测电路进行设置,从而对同一被测电路进行多指标要求的老化追踪,并进行及时的修复。
在一个可选的示例中,不同精度的老化监测电路阵列排布,从而可以基于老化监测电路在阵列中的位置,确定其对应的精度,以便于设计/测试人员基于实际需求进行选择。从而可以针对不同的良率要求对老化跟踪阵列进行选择,其中,对应的选择流程可以通过选择机制执行选择,选中的模块按上述工作原理进行老化跟踪,从而实现针对同一电路进行多指标要求的有效老化追踪,并进行及时的修复。
作为一种可选实现,本发明实施例还进一步提供了一种芯片,所述芯片包括上述实施例提供的老化监测模组。
上文描述了本发明实施例提供的多个实施例方案,各实施例方案介绍的各可选方式可在不冲突的情况下相互结合、交叉引用,从而延伸出多种可能的实施例方案,这些均可认为是本发明实施例披露、公开的实施例方案。
虽然本发明实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (25)
1.一种老化监测电路,其特征在于,包括使能模块和监测模块,其中:
所述使能模块用于根据被测电路的工作状态使能所述监测模块;
所述监测模块用于映射所述被测电路的老化程度,并在所述被测电路老化至预设程度时,输出标识信号。
2.根据权利要求1所述的老化监测电路,其特征在于,所述监测模块包括映射晶体管和参照晶体管;其中,所述映射晶体管用于随所述被测电路同步工作,以映射所述被测电路中的晶体管的老化程度;所述参照晶体管用于为所述映射晶体管提供阈值参数,以在所述映射晶体管老化至阈值参数时,使所述监测模块输出标识信号。
3.根据权利要求2所述的老化监测电路,其特征在于,所述映射晶体管和所述参照晶体管处于竞争通路,其中,在所述映射晶体管导通时,所述参照晶体管关闭;在所述参照晶体管导通时,所述映射晶体管关闭,且所述监测模块从第一节点输出标识信号,其中,所述第一节点为所述竞争通路的交接点。
4.根据权利要求2或3所述的老化监测电路,其特征在于,所述映射晶体管的尺寸与所述被测电路中的晶体管的尺寸为预设比例;所述预设比例下,所述映射晶体管的老化程度大于或等于所述被测电路中的晶体管的老化程度。
5.根据权利要求3所述的老化监测电路,其特征在于,所述监测模块包括第一反相器和第二反相器,所述第一反相器和所述第二反相器交叉耦合;其中,所述第一反相器和所述第二反相器中,一反相器中的一晶体管作为参照晶体管,另一反相器中的一晶体管作为映射晶体管,所述参照晶体管和所述映射晶体管的导电类型相同,且所述参照晶体管的尺寸小于所述映射晶体管。
6.根据权利要求5所述的老化监测电路,其特征在于,所述第一反相器包括漏极相连的第一PMOS管和第一NMOS管,所述第二反相器包括漏极相连的第二PMOS管和第二NMOS管,所述第一PMOS管的尺寸大于所述第二PMOS管,所述第一NMOS管的尺寸小于所述第二NMOS管,其中,所述第一PMOS管作为映射晶体管时,所述第二PMOS管作为参照晶体管;所述第一NMOS管作为参照晶体管时,所述第二NMOS管作为映射晶体管。
7.根据权利要求6所述的老化监测电路,其特征在于,所述第一PMOS管的源极连接至电源,所述第一NMOS管的源极连接至地电平,所述第一PMOS管和所述第一NMOS管的栅极连接至所述第一节点,所述第一PMOS管和所述第一NMOS管的漏极连接至第二节点;
所述第二PMOS管的源极连接至电源,所述第二NMOS管的源极连接至地电平,所述第二PMOS管和所述第二NMOS管的栅极连接至所述第二节点,所述第二PMOS管和所述第二NMOS管的漏极连接至所述第一节点;
其中,所述第一节点和所述第二节点分别连接所述使能模块。
8.根据权利要求3所述的老化监测电路,其特征在于,所述使能模块包括映射使能单元和参照使能单元;其中,所述映射使能单元用于基于被测信号使能所述映射晶体管,所述参照使能单元用于基于被测信号使能所述参照晶体管,所述被测信号用于指示所述被测电路所处的状态。
9.根据权利要求8所述的老化监测电路,其特征在于,所述使能模块还包括使能选择单元,所述使能选择单元用于基于所述被测信号和所述被测电路中的晶体管类型,指示所述映射使能单元和所述参照使能单元使能NMOS管或PMOS管;
所述映射使能单元包括第一映射使能晶体管和第二映射使能晶体管,所述第一映射使能晶体管用于使能NMOS管,所述第二映射使能晶体管用于使能PMOS管;所述参照使能单元包括第一参照使能晶体管和第二参照使能晶体管,所述第一参照使能晶体管用于使能NMOS管,所述第二参照使能晶体管用于使能PMOS管。
10.根据权利要求9所述的老化监测电路,其特征在于,所述第一映射使能晶体管为PMOS管,所述第二映射使能晶体管为NMOS管,所述第一参照使能晶体管为PMOS管,所述第二参照使能晶体管为NMOS管;
其中,所述第一映射使能晶体管的源极和所述第一参照使能晶体管的源极连接至电源,所述第一映射使能晶体管的栅极和所述第一参照使能晶体管的栅极连接至所述使能选择单元;所述第二映射使能晶体管的源极和所述第二参照使能晶体管的源极连接至地电平,所述第二映射使能晶体管的栅极和所述第二参照使能晶体管的栅极连接至所述使能选择单元;
所述第一映射使能晶体管的漏极与所述第二参照使能晶体管的漏极相连,并连接至第二节点;所述第一参照使能晶体管的漏极与所述第二映射使能晶体管的漏极相连,并连接至所述第一节点。
11.根据权利要求9或10所述的老化监测电路,其特征在于,所述使能选择单元包括使能选择器和第三反相器;
其中,所述使能选择器的第一输入端用于输入被测信号,第二输入端用于输入使能选择信号,所述使能选择信号用于控制所述使能选择器输出第一使能信号或第二使能信号;
所述使能选择器的第一输出端连接至所述第三反相器的输入端,用于输出所述第一使能信号至所述第三反相器;所述第三反相器的输出端连接至所述第一映射使能晶体管的栅极和所述第一参照使能晶体管的栅极,用于输出使能控制信号至所述第一映射使能晶体管和所述第一参照使能晶体管;
所述使能选择器的第二输出端连接至所述第二映射使能晶体管的栅极和所述第二参照使能晶体管的栅极,用于输出所述第二使能信号至所述第二映射使能晶体管和所述第二参照使能晶体管。
12.根据权利要求1所述的老化监测电路,其特征在于,还包括:隔离模块,所述隔离模块连接在所述监测模块和电源,以及所述监测模块与地电平之间,用于将所述监测模块与电源和地电平隔离。
13.根据权利要求12所述的老化监测电路,其特征在于,所述隔离模块包括第一隔离晶体管和第二隔离晶体管,所述第一隔离晶体管的源极连接至电源,漏极连接至所述监测模块,所述第二隔离晶体管的源极连接至地电平,漏极连接至所述监测模块。
14.根据权利要求13所述的老化监测电路,其特征在于,所述第一隔离晶体管和所述第二隔离晶体管的导电类型不同;
所述隔离模块还包括第四反相器,所述第四反相器与所述第一隔离晶体管的栅极相连。
15.根据权利要求8所述的老化监测电路,其特征在于,所述被测信号在所述被测电路处于开启状态时,周期性的输出高脉冲,其中,输出高脉冲的周期远大于所述高脉冲的宽度;所述被测信号在所述被测电路处于关闭状态时,输出低电平。
16.根据权利要求3所述的老化监测电路,其特征在于,所述标识信号作为用于触发老化修复流程的修复信号,所述老化监测电路还包括:修复信号输出模块,用于将所述修复信号转换为修复使能信号。
17.根据权利要求16所述的老化监测电路,其特征在于,所述修复信号输出模块包括第五反相器,所述第五反相器的输入端连接至所述第一节点。
18.根据权利要求12所述的老化监测电路,其特征在于,所述电源连接至所述被测电路,或者,所述电源仅连接所述老化监测电路。
19.一种老化监测方法,其特征在于,应用于权利要求1-18任一项所述的老化监测电路,所述方法包括:
根据被测电路的工作状态使能所述监测模块,映射被测电路的老化程度;
在被测电路老化至预设程度时,输出标识信号。
20.一种芯片,其特征在于,所述芯片包括权利要求1-18任一项所述的老化监测电路。
21.根据权利要求20所述的芯片,其特征在于,所述芯片还包括:
权利要求1-18任一项中所述的被测电路。
22.根据权利要求20所述的芯片,其特征在于,所述老化监测电路输出的标识信号作为用于触发老化修复流程的修复信号,所述芯片还包括:
修复电路,用于基于标识信号的触发,修复所述被测电路。
23.一种老化监测模组,其特征在于,所述老化监测模组包括多个权利要求1-18任一项所述的老化监测电路,且至少两个所述老化监测电路的精度不同。
24.根据权利要求23所述的老化监测模组,其特征在于,不同精度的老化监测电路阵列排布。
25.一种芯片,其特征在于,所述芯片包括权利要求23或权利要求24所述的老化监测模组。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210352585.8A CN114487790B (zh) | 2022-04-06 | 2022-04-06 | 老化监测电路、模组、方法及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210352585.8A CN114487790B (zh) | 2022-04-06 | 2022-04-06 | 老化监测电路、模组、方法及芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114487790A true CN114487790A (zh) | 2022-05-13 |
CN114487790B CN114487790B (zh) | 2022-07-22 |
Family
ID=81489015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210352585.8A Active CN114487790B (zh) | 2022-04-06 | 2022-04-06 | 老化监测电路、模组、方法及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114487790B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5119337A (en) * | 1989-05-20 | 1992-06-02 | Kabushiki Kaisha Toshiba | Semiconductor memory device having burn-in test function |
CN1083971A (zh) * | 1992-07-31 | 1994-03-16 | 三星电子株式会社 | 半导体存贮器的老化使能电路及相应的老化测试方法 |
CN1116710A (zh) * | 1994-06-08 | 1996-02-14 | 三星电子株式会社 | 半导体存储器装置的晶片老化检测电路 |
US6040719A (en) * | 1998-03-17 | 2000-03-21 | Vanguard International Semiconductor Corporation | Input receiver for limiting current during reliability screening |
US20110130981A1 (en) * | 2009-11-30 | 2011-06-02 | Ignis Innovation Inc. | System and methods for aging compensation in amoled displays |
CN105021972A (zh) * | 2014-04-18 | 2015-11-04 | 创意电子股份有限公司 | 老化侦测电路及其方法 |
CN107450010A (zh) * | 2016-06-01 | 2017-12-08 | 台湾积体电路制造股份有限公司 | Ic退化管理电路、系统和方法 |
CN108320775A (zh) * | 2017-01-18 | 2018-07-24 | 中芯国际集成电路制造(上海)有限公司 | Sram单元及其检测方法、sram单元的检测系统和sram器件 |
CN112885391A (zh) * | 2021-02-19 | 2021-06-01 | 中国科学院微电子研究所 | 一种sram存储单元、sram存储器以及数据存储方法 |
CN114142846A (zh) * | 2021-12-01 | 2022-03-04 | 海光信息技术股份有限公司 | 一种老化追踪电路、电子器件及电子设备 |
-
2022
- 2022-04-06 CN CN202210352585.8A patent/CN114487790B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5119337A (en) * | 1989-05-20 | 1992-06-02 | Kabushiki Kaisha Toshiba | Semiconductor memory device having burn-in test function |
CN1083971A (zh) * | 1992-07-31 | 1994-03-16 | 三星电子株式会社 | 半导体存贮器的老化使能电路及相应的老化测试方法 |
CN1116710A (zh) * | 1994-06-08 | 1996-02-14 | 三星电子株式会社 | 半导体存储器装置的晶片老化检测电路 |
US6040719A (en) * | 1998-03-17 | 2000-03-21 | Vanguard International Semiconductor Corporation | Input receiver for limiting current during reliability screening |
US20110130981A1 (en) * | 2009-11-30 | 2011-06-02 | Ignis Innovation Inc. | System and methods for aging compensation in amoled displays |
CN105021972A (zh) * | 2014-04-18 | 2015-11-04 | 创意电子股份有限公司 | 老化侦测电路及其方法 |
CN107450010A (zh) * | 2016-06-01 | 2017-12-08 | 台湾积体电路制造股份有限公司 | Ic退化管理电路、系统和方法 |
CN108320775A (zh) * | 2017-01-18 | 2018-07-24 | 中芯国际集成电路制造(上海)有限公司 | Sram单元及其检测方法、sram单元的检测系统和sram器件 |
CN112885391A (zh) * | 2021-02-19 | 2021-06-01 | 中国科学院微电子研究所 | 一种sram存储单元、sram存储器以及数据存储方法 |
CN114142846A (zh) * | 2021-12-01 | 2022-03-04 | 海光信息技术股份有限公司 | 一种老化追踪电路、电子器件及电子设备 |
Non-Patent Citations (1)
Title |
---|
闫爱斌等: "考虑NBTI 效应的组合电路软错误率计算方法", 《计算机辅助设计与图形学学报》 * |
Also Published As
Publication number | Publication date |
---|---|
CN114487790B (zh) | 2022-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6005423A (en) | Low current power-on reset circuit | |
US8629693B2 (en) | Semiconductor integrated circuit with a chain of inverters | |
KR960002369A (ko) | 반도체 메모리장치의 웨이퍼 번-인 테스트 회로 | |
JP5186925B2 (ja) | 半導体装置及びその製造方法 | |
US9130553B2 (en) | Low/high voltage selector | |
CN114487790B (zh) | 老化监测电路、模组、方法及芯片 | |
KR20020050076A (ko) | 반도체 집적 회로 | |
JPH06194404A (ja) | 集積回路試験装置 | |
US8988117B2 (en) | Gate-stress test circuit without test pad | |
US9473016B2 (en) | Semiconductor device and power source control method | |
CN113093853B (zh) | 一种实现低电压启动过程中低输入输出压差的改进ldo电路 | |
CN111049513B (zh) | 一种带冷备份功能的轨到轨总线保持电路 | |
US6566919B2 (en) | Power on circuit for generating reset signal | |
JP7175555B2 (ja) | テスト回路及び半導体装置 | |
KR20070038676A (ko) | 반도체 메모리 장치의 펌프 제어회로 | |
JPH05152936A (ja) | 論理回路 | |
JP2003092453A (ja) | レーザー駆動回路 | |
KR0172331B1 (ko) | 반도체 메모리장치의 모드선택회로 | |
KR100480906B1 (ko) | 반도체 메모리 소자의 리페어 회로 | |
KR100379554B1 (ko) | 내부 전원 발생 장치 | |
CN113567840B (zh) | 电源动态响应的高精度检测方法及电路 | |
JP5196222B2 (ja) | ゲート耐圧試験装置及び方法 | |
KR20020067895A (ko) | 반도체 장치 | |
KR100266672B1 (ko) | 디램의 리페어 회로 | |
KR100243018B1 (ko) | 테스트 모드 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |