CN114481085A - 气相沉积掩模和使用气相沉积掩模制造装置的方法 - Google Patents
气相沉积掩模和使用气相沉积掩模制造装置的方法 Download PDFInfo
- Publication number
- CN114481085A CN114481085A CN202111246758.XA CN202111246758A CN114481085A CN 114481085 A CN114481085 A CN 114481085A CN 202111246758 A CN202111246758 A CN 202111246758A CN 114481085 A CN114481085 A CN 114481085A
- Authority
- CN
- China
- Prior art keywords
- vapor deposition
- deposition mask
- region
- mask
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007740 vapor deposition Methods 0.000 title claims abstract description 316
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 105
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 47
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 47
- 239000010703 silicon Substances 0.000 claims abstract description 47
- 239000000463 material Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 16
- 230000007246 mechanism Effects 0.000 claims description 3
- 230000001154 acute effect Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 127
- 230000004048 modification Effects 0.000 description 62
- 238000012986 modification Methods 0.000 description 62
- 239000011368 organic material Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229960000583 acetic acid Drugs 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012362 glacial acetic acid Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/042—Coating on selected surface areas, e.g. using masks using masks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
- C23C16/042—Coating on selected surface areas, e.g. using masks using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
- H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
气相沉积掩模和使用气相沉积掩模制造装置的方法。气相沉积掩模包括硅基板，其包括第一区域和第二区域，第一区域具有第一厚度并包括配置有多个通孔的部分，第二区域配置在第一区域的外周并具有大于第一厚度的第二厚度。硅基板具有构成位于第一区域与第二区域之间的台阶的内壁。在平面视图中，内壁的外缘具有曲线部，并且在截面视图中，内壁具有多个台阶。
Description
技术领域
本公开涉及使用半导体基板的气相沉积掩模和使用气相沉积掩模制造装置的方法等。
背景技术
已经提出多种制造有机发光二极管(OLED)的方法。具体地，所使用的方法是对基板上成膜的有机材料蚀刻以制备OLED的方法、使用喷墨法分配有机材料以单独施加有机材料的方法以及通过使用金属掩模进行气相沉积来单独施加有机材料的方法。在这些方法中，已经在许多情况下利用如下方法：使用金属掩模单独施加有机材料的方法。然而，在使用金属掩模的情况下，由于金属掩模随着金属掩模变薄而会在其自重下翘曲，所以难以利用翘曲的金属掩模以高的精度单独施加有机材料。
近年来，伴随显示器的高精细化的发展，进一步要求以精细的方式单独施加有机材料并以高的位置精度施加有机材料。因此，金属掩模需要制得较薄，并且需要提高加工通孔的精度。然而，在使用金属掩模的情况下，即使以预定的加工精度形成通孔，掩模在气相沉积时的翘曲也会变大，并且通孔的形状也会改变，使得气相沉积的位置精度降低。
日本特开2002-313564号公报讨论了使用重量轻且具有高拉伸强度的硅基板的气相沉积掩模(阴影掩模)。根据日本特开2002-313564号公报，形成有在硅基板的中心部处的厚度为数十微米的气相沉积掩模区域，使得在硅基板的外周留有框架。该掩模区域通过光刻和蚀刻形成。代替金属基板而使用硅基板能够减少翘曲，并且能够提供防止气相沉积位置的精度降低的气相沉积掩模。
硅基板以比金属基板高的加工精度加工而成、重量轻且抗拉强度高，但是尽管如此，硅基板具有脆弱且易破损的特点。因此，除非被加工成适当的形状，否则存在硅基板在输送或气相沉积时破损的风险。
图15A和图15B均示出了根据日本特开2002-313564号公报的由单晶硅形成的气相沉积掩模(阴影掩模)101。图15A是日本特开2002-313564号公报中描述的气相沉积掩模101的平面图，图15B是气相沉积掩模101的沿着图15A中的A-A'线的截面图。在气相沉积掩模101中，在中心部处的厚度为数几十微米的阴影掩模区域103的周围形成有比中心部厚的硅框架102。为了将位于硅框架102内侧的阴影掩模区域103加工成数十微米的厚度，通过使用硝酸、氢氟酸和冰醋酸的混合溶液或氢氧化钾水溶液进行蚀刻，或者使用超声波加工法，来执行减薄加工。图15A所示的硅框架102的内壁104的外缘在平面视图中呈四边形，并且在平面视图中呈在内壁104的四个角处具有角部C的结构。因此，存在如下风险：气相沉积掩模在处理气相沉积掩模，或者使保持基板保持气相沉积掩模并将气相沉积掩模固定到保持基板时，因角部上的应力集中而破损。
发明内容
鉴于这些情况，本公开旨在提供一种气相沉积掩模，其能够在处理气相沉积掩模，或者使保持基板(掩模保持件)保持气相沉积掩模并将气相沉积掩模固定到保持基板时，降低破损的风险，并且防止气相沉积位置的精度降低。本公开还旨在提供使用气相沉积掩模的气相沉积设备、利用气相沉积掩模制造装置的方法等。
根据本公开的方面，气相沉积掩模包括硅基板，其包括第一区域和第二区域，所述第一区域具有第一厚度并包括配置有多个通孔的部分，所述第二区域配置在所述第一区域的外周并具有大于所述第一厚度的第二厚度，其中，所述硅基板具有构成位于所述第一区域与所述第二区域之间的台阶的内壁，在平面视图中，所述内壁的外缘具有曲线部，并且在截面视图中，所述内壁具有多个台阶。
通过参照附图对以下示例性实施方式的说明，本发明的其它特征将变得明显。
附图说明
图1A是根据本公开的示例性实施方式的气相沉积掩模的平面图。图1B是根据本公开的示例性实施方式的气相沉积掩模的截面图。
图2A是根据第一示例性实施方式的气相沉积掩模的平面图。图2B是根据第一示例性实施方式的气相沉积掩模的截面图。
图3是示出根据第一示例性实施方式的第一变形例的气相沉积掩模的截面图。
图4是示出根据第一示例性实施方式的第二变形例的气相沉积掩模的截面图。
图5是示出根据第二示例性实施方式的气相沉积掩模的截面图。
图6是示出根据第二示例性实施方式的变形例的气相沉积掩模的平面图。
图7A是根据第三示例性实施方式的气相沉积掩模的平面图。图7B是根据第三示例性实施方式的气相沉积掩模的截面图。
图8A是根据第三示例性实施方式的变形例的气相沉积掩模的平面图。图8B是根据第三示例性实施方式的变形例的气相沉积掩模的截面图。
图9A是根据第四示例性实施方式的气相沉积掩模的平面图。图9B是根据第四示例性实施方式的气相沉积掩模的截面图。
图10A是根据第四示例性实施方式的第一变形例的气相沉积掩模的平面图。图10B是根据第四示例性实施方式的第一变形例的气相沉积掩模的截面图。
图11A是根据第四示例性实施方式的第二变形例的气相沉积掩模的平面图。图11B是根据第四示例性实施方式的第二变形例的气相沉积掩模的截面图。
图12A是根据第四示例性实施方式的第三变形例的气相沉积掩模的平面图。图12B是根据第四示例性实施方式的第三变形例的气相沉积掩模的截面图。
图13A是根据第四示例性实施方式的第四变形例的气相沉积掩模的平面图。图13B是根据第四示例性实施方式的第四变形例的气相沉积掩模的截面图。
图14A是根据第四示例性实施方式的第五变形例的气相沉积掩模的平面图。图14B是根据第四示例性实施方式的第五变形例的气相沉积掩模的截面图。
图15A是根据现有技术的气相沉积掩模的平面图。图15B是根据现有技术的气相沉积掩模的截面图。
具体实施方式
下面将参照附图描述实施本公开的示例性实施方式。
图1A是根据本公开的示例性实施方式的气相沉积掩模1的平面图。图1B是气相沉积掩模1的沿着图1A中的A-A'线的截面图。平面图还称作平面视图，截面图还称作截面视图。图1A是示出X-Y平面的图，图1B是示出X-Z平面的图。将X方向上的长度称作宽度，将Z方向上的长度称作高度。也就是，第一表面的高度大于第二表面的高度是指第一表面位于比第二表面在Z方向上靠近正向的位置。相反地，第一表面的高度小于第二表面的高度是指第一表面位于比第二表面在Z方向上靠近负向的位置。对于硅基板，可以将Z方向上的长度称作厚度。
在图1B中，假定气相沉积掩模1的气相沉积基板11侧是上表面，气相沉积材料源10侧是气相沉积掩模1的下表面。气相沉积材料从气相沉积掩模1的下表面侧飞出，穿过通孔5，然后在气相沉积基板11上成膜。形成有多个通孔5，并且假定形成有多个通孔5的区域是第一区域100。在第一区域100的周围，形成有基板厚度大于第一区域100中的基板厚度的第二区域200。内壁4被形成为包围第一区域100中的位于下表面侧的空间。内壁4还用作构成位于第一区域100与第二区域200之间的台阶的构件。
如图1A所示，第一区域100在平面视图中被内壁4的外缘包围，内壁4的外缘在平面视图中具有曲线部。例如，内壁4的外缘呈圆形。这里提及的“曲线部”是没有角部且处于连续弯曲的状态的部分。这里提及的“角部”是由从一个顶点延伸的两条边形成的形状。这种没有角部的构造能够防止应力集中的发生，并且进一步地能够提高机械强度。
在第一区域100的周围，形成有基板厚度大于第一区域100中的基板厚度的第二区域200。与内壁4的外缘类似，第二区域200的位于最外周的外缘在平面视图中也具有曲线部。例如，第二区域200中的最外周的外缘呈圆形。配置相对于第一区域100而言基板厚度大于第一区域100中的基板厚度的第二区域200能够提高气相沉积掩模1的机械强度。由于第二区域200中的最外周的外缘具有曲线部，所以本示例性实施方式能够防止应力集中的发生，并且进一步地能够提高机械强度。
利用该构造，通过在内壁4的外缘和最外周的外缘处均具有曲线部，即使是由半导体基板构成的气相沉积掩模，也能够在使保持基板保持气相沉积掩模并将气相沉积掩模固定到保持基板时，减少气相沉积掩模上的应力集中的发生，并且能够降低气相沉积掩模破损的风险。另外，本示例性实施方式使用由半导体基板构成的气相沉积掩模，由此能够防止气相沉积位置的精度降低。
虽然图1A和图1B均示出了在平面视图中内壁4的整个外缘具有曲线部，并且第二区域200的最外周的整个外缘具有曲线部的示例，但是对于为了呈现出本公开的有益效果而言，整个外缘具有曲线部并非是必须的。例如，仅要求气相沉积掩模1具有在与内壁4的整个长度的至少一半或最外周的外缘的整个长度的至少一半对应的范围中没有角部的构造。在许多情况下，半导体基板配置有指示晶轴方向的线性切口(定向平坦部(orientationflat)或缺口)。然而，在本说明书中，其不包括在位于最外周的外缘处的角部中。
图2A是根据第一示例性实施方式的气相沉积掩模1的平面图。图2B是气相沉积掩模1的沿着图2A中的A-A'线的截面图。
直径为200mm(具有±0.5mm的允许误差)的基板可以用于根据第一示例性实施方式的气相沉积掩模1。在这种情况下，可以使用基板厚度为100μm以上且750μm以下的单晶硅基板、绝缘体上硅(SOI)基板等。可选地，还可以使用直径为300mm(具有±0.2mm的允许误差)的基板。在这种情况下，可以使用基板厚度为100μm以上且800μm以下的单晶硅基板、SOI基板等。
考虑到机械强度，存在如下情况：在气相沉积掩模1在第二区域200中的部分保持厚的状态下构造气相沉积掩模1。在这种情况下，直径为200mm的硅基板在第二区域200中的厚度是200μm以上且750μm以下。直径为300mm的硅基板在第二区域200中的厚度是300μm以上且800μm以下。该厚度的值是第二区域200中的最大厚度的值，并且不包括将稍后描述的埋头孔部的厚度。
另一方面，第一区域100中的厚度大约是1μm至100μm。更具体地，厚度是5μm以上且50μm以下。因此，第一区域100中的硅基板的厚度与第二区域200中的硅基板的厚度之间的比为4至160。
气相沉积掩模1的制造方法如下。首先，通过光刻和蚀刻在第一区域100中的上表面形成用于形成通孔5的掩模图案。随后，通过反应离子蚀刻(RIE)或机械加工从第一区域100中的下表面将基板减薄至几十微米，然后通过RIE从上表面形成通孔5。在对第一区域100中的基板执行减薄加工时，同时形成包围第一区域100中的位于下表面侧的空间的内壁4。
内壁4的外缘在平面视图中具有曲线部，并且呈例如圆形。另外，第二区域200中的最外周的外缘在平面视图中也具有曲线部，并且也呈例如圆形。这种没有角部的构造能够防止应力集中的发生，并且进一步地能够提高机械强度。
通孔5可以通过RIE加工而成，因而能够以高的尺寸精度形成。通孔5的宽度是5mm至40mm，例如30mm。通孔5的形状不限于四边形，并且能够根据需要自由改变。如图2B所示，气相沉积掩模1的上表面6与内壁4之间的角度θ小于90°。也就是，角度θ是锐角。也就是，与上表面相反地，第一区域100中的下表面侧与内壁4之间的角度大于90°。利用该构造，第一区域100中的下表面侧与内壁4之间的角度是钝角。该构造能够在处理由半导体基板形成的气相沉积掩模，或者使保持基板保持气相沉积掩模并将气相沉积掩模固定到保持基板时，进一步减少厚度小的第一区域100上的应力集中的发生。另外，该构造能够降低气相沉积掩模破损的风险。
第一变形例
图3示出了与气相沉积掩模1的沿着图2A中的A-A'线的截面图的位置相同的位置处的截面图，但是内壁4的截面形状与图2B所示的不同。在图3中，内壁4的形状是由两个台阶构成的台阶形状，这两个台阶相对于第一区域100中的上表面具有不同的角度。假定气相沉积掩模1的位于下表面侧的内壁4a与气相沉积掩模1的上表面6之间的角度是θa。假定气相沉积掩模1的位于上表面侧的内壁4b与气相沉积掩模1的上表面6之间的角度是角度θb。在这种情况下，θa>θb的关系成立。因此，第一区域100中的下表面侧与气相沉积掩模1的位于上表面侧的内壁4b之间的角度是比第一区域100中的下表面侧与气相沉积掩模1的位于下表面侧的内壁4a之间的角度钝的角度。该构造能够在处理由半导体基板形成的气相沉积掩模，或者使保持基板保持气相沉积掩模并将气相沉积掩模固定到保持基板时，进一步减少厚度小的第一区域100上的应力集中的发生。另外，该构造能够降低气相沉积掩模破损的风险。
虽然图3示出了具有两个台阶构造的内壁4的情况，但是内壁4不限于该构造。采用具有数量增加的台阶的构造能够使靠近通孔5的台阶具有较钝的角度。这能够进一步降低气相沉积掩模破损的风险。
第二变形例
图4示出了与气相沉积掩模1的沿着图2A中的A-A'线的截面图的位置相同的位置处的截面图，但是第二区域200的截面形状与图2B所示的不同。
在图4中，形成有埋头孔部(countersink portion)7，其中第二区域200中的上表面的一部分从气相沉积掩模1的上表面6降低高度h。埋头孔部7是对用于将气相沉积掩模1固定到将稍后描述的掩模保持件的夹具加压所在的位置。埋头孔部7还是在使气相沉积基板11靠近气相沉积掩模1时防止用于输送气相沉积基板11的夹具与气相沉积掩模1接触所在的位置。
虽然图4示出了在两个位置配置埋头孔部7的示例，但是埋头孔部7可以配置在气相沉积掩模1的多个位置中。另外，距气相沉积掩模1的上表面6的高度h可以根据压靠埋头孔部7的夹具的形状而自由改变。此外，埋头孔部7可以贯穿气相沉积掩模1的一部分。
如图4所示，即使气相沉积掩模1的一部分因第二区域200中配置有埋头孔部7而较薄，气相沉积掩模1的内壁4和气相沉积掩模1的外周的外缘也均呈圆形。该构造能够防止在处理由半导体基板形成的气相沉积掩模或者使保持基板保持气相沉积掩模并将气相沉积掩模固定到保持基板时气相沉积掩模上的应力集中的发生，并且能够降低气相沉积掩模破损的风险。
在第二示例性实施方式中，将给出气相沉积设备以及使用气相沉积掩模制备装置的步骤(具体地，制备有机发光二极管(OLED)的步骤的部分)的描述。
在图5中，气相沉积设备500(气相沉积室)设置有放出升华的气相沉积材料的气相沉积材料源10以及保持气相沉积基板11的基板保持件520(保持机构)。另外，气相沉积设备500设置有保持气相沉积掩模1的掩模基座600(保持机构)以及使气相沉积基板11和气相沉积掩模1定位的固定板510。气相沉积掩模1配置在气相沉积基板11与气相沉积材料源10之间。在图5中，掩模基座600直接保持气相沉积掩模1，但是如稍后描述的，掩模保持件可以保持气相沉积掩模1，掩模基座600可以保持气相沉积掩模1和掩模保持件。
通过驱动基板保持件520和掩模基座600来调整气相沉积掩模1和气相沉积基板11的位置。也就是，执行对准步骤。
作为从气相沉积材料源10放出的气相沉积材料的发光材料穿过通孔5，并且发光材料的膜在气相沉积基板11的期望位置处形成为发光材料部12。作为发光材料，可以选择白色有机材料或者红色、绿色和蓝色(R、G和B)有机材料。在白色有机材料的情况下，可以例如通过在与30mm的通孔宽度对应的发光区域中使发光材料部12成膜，并且形成滤色器(未示出)和电极(未示出)等，来制备OLED。
在单独施加R、G和B有机材料的情况下，R、G和B有机材料需要以像素为单位在气相沉积基板11的期望位置处成膜，并且根据R、G和B中的各颜色改变气相沉积掩模1中的通孔5的位置关系。通孔5的宽度与像素的尺寸相对应地减小到数微米。
利用如本示例性实施方式所述的在内壁4和外周的外缘中均具有曲线部的气相沉积掩模制备OLED，能够防止气相沉积位置的精度降低，并且还能够降低气相沉积掩模破损的风险，由此能够提高OLED的制造良率。
变形例
第二示例性实施方式的变形例涉及以像素为单位在气相沉积基板11的期望位置处单独施加R、G和B有机材料的情况。给出使用与R、G和B中的每一者对应的气相沉积掩模单独施加有机材料的情况的具体示例的描述。
如图6所示，在气相沉积掩模1的第一区域100中的期望位置处配置有针对OLED的多个像素区域8，各像素区域8中形成有分别与R、G和B对应的多个微细通孔9。微细通孔9的通孔宽度是数微米，并且能够通过光刻和RIE以高的精度形成。
利用如本变形例所述的在内壁4和外周的外缘均具有曲线部的气相沉积掩模制备OLED，能够防止气相沉积位置的精度降低，并且还能够降低气相沉积掩模破损的风险，由此能够提高OLED的制造良率。
图7A是根据第三示例性实施方式的气相沉积掩模1的平面图，图7B是气相沉积掩模1的沿着图7A中的A-A'线的截面图。
在使用上述气相沉积掩模1的情况下，气相沉积掩模1在由掩模保持件保持且固定到掩模保持件的状态下，在多数情况下与气相沉积基板11定位。气相沉积掩模1和掩模保持件21配置在气相沉积材料源10与气相沉积基板11之间。在图7B中，假定气相沉积掩模1的气相沉积基板11侧是上表面，气相沉积材料源10侧是下表面，则掩模保持件21配置在气相沉积掩模1的下表面侧。掩模保持件21中形成有直径小于气相沉积掩模1的开口60。从气相沉积掩模1的下表面侧放出的气相沉积材料穿过掩模保持件21的开口60和气相沉积掩模1的通孔5，并且在气相沉积基板11上成膜。
如上述示例性实施方式所述，气相沉积掩模1具有形成有多个通孔5的第一区域100，内壁4被形成为包围第一区域100中的位于下表面侧的空间。
另外，掩模保持件21的上表面形成有用于保持和固定气相沉积掩模1的下落部22。下落部22具有与气相沉积掩模1的第二区域200的形状对应的凹部。由于气相沉积掩模1被配置成与掩模保持件21的下落部22配合，所以气相沉积掩模1能够容易地与掩模保持件21定位。为了使气相沉积掩模1和掩模保持件21彼此可靠地固定，气相沉积掩模1和掩模保持件21可以通过对下落部22涂布粘接剂(未示出)而彼此固定。
由于本示例性实施方式利用上述气相沉积掩模1，所以内壁4和外周的外缘均具有曲线部。因此，即使在将由半导体基板形成的气相沉积掩模1下落到掩模保持件21上，以使掩模保持件21保持气相沉积掩模1并使气相沉积掩模1固定到掩模保持件21的情况下，本示例性实施方式也能够减少气相沉积掩模上的应力集中的发生，并且能够降低气相沉积掩模破损的风险。另外，本示例性实施方式将硅基板用于气相沉积掩模，由此能够防止气相沉积位置的精度降低。
变形例
图8A是根据第三示例性实施方式的变形例的气相沉积掩模1的平面图，图8B是气相沉积掩模1的沿着图8A中的A-A'线的截面图。
虽然图8B中的构造与图7B中的构造大致相同，但是下落部22形成在上表面位于与气相沉积掩模1的上表面6的高度大致相等的高度处的掩模保持件21中。使下落部22的内缘与气相沉积掩模1的外缘接触，来将气相沉积掩模1固定到掩模保持件21。与图7B所示的构造相比，图8B所示的构造的优点在于，仅使气相沉积掩模1的外缘下降以配合下落部22的内缘，能够有利于定位和固定。
由于本变形例也利用上述气相沉积掩模1，所以内壁4和外周的外缘均具有曲线部。因此，即使在将气相沉积掩模1下落到掩模保持件21上以保持和固定气相沉积掩模1的情况下，本变形例也能够减少在气相沉积掩模上的应力集中的发生，并且能够降低气相沉积掩模破损的风险。另外，本变形例将硅基板用于气相沉积掩模，由此能够防止气相沉积位置的精度降低。
图9A是根据第四示例性实施方式的气相沉积掩模1的平面图。图9B是气相沉积掩模1的沿着图9A所示的A-A'线的截面图。
掩模保持件21的上表面侧配置有用于使气相沉积掩模1定位的两个定位销23以及用于将气相沉积掩模1固定到掩模保持件21的可动固定销24。通过两个定位销23将气相沉积掩模1定位在掩模保持件21上，然后滑动可动固定销24压靠气相沉积掩模1，然后利用螺钉(未示出)固定可动固定销24。这允许以高的定位精度将气相沉积掩模1可靠地固定到掩模保持件21。
由于本示例性实施方式也利用上述气相沉积掩模1，所以内壁4和外周的外缘均具有曲线部。因此，即使在使掩模保持件21保持由半导体基板形成的气相沉积掩模并使用定位销和可动固定销将气相沉积掩模固定到掩模保持件21的情况下，本示例性实施方式也能够减少气相沉积掩模上的应力集中的发生，并且能够降低气相沉积掩模破损的风险。另外，本示例性实施方式将硅基板用于气相沉积掩模，由此能够防止气相沉积位置的精度降低。
第一变形例
图10A是根据第四示例性实施方式的第一变形例的气相沉积掩模1的平面图。图10B是气相沉积掩模1的沿着图10A所示的A-A'线的截面图。
在本变形例中，将描述使用板簧25将气相沉积掩模1固定到掩模保持件21的方法。气相沉积掩模1中形成有埋头孔部7。将配置于掩模保持件21的板簧25装配到埋头孔部7，然后使用固定螺钉26使气相沉积掩模1和掩模保持件21彼此固定。
虽然在图10B中是通过将气相沉积掩模1下落到下落部22上来执行定位，但是可以使用如图9B所示的定位销23来执行定位。另外，可以通过在定位销23上配置板簧25和固定螺钉26来固定气相沉积掩模1。在本变形例中，示出了将板簧25配置在两个位置的示例，但是供气相沉积掩模1固定的位置的数量可以增加。由于可以存在供气相沉积掩模1固定到掩模保持件21的多个位置，所以本变形例能够将气相沉积掩模1较可靠地固定到掩模保持件21。
由于本变形例也利用上述气相沉积掩模1，所以内壁4和外周的外缘均具有曲线部。因此，即使在使掩模保持件保持由半导体基板形成的气相沉积掩模并使用板簧将气相沉积掩模固定到掩模保持件的情况下，本变形例也能够减少气相沉积掩模上的应力集中的发生，并且能够降低气相沉积掩模破损的风险。另外，本变形例将硅基板用于气相沉积掩模，由此能够防止气相沉积位置的精度降低。
第二变形例
图11A是根据第四示例性实施方式的第二变形例的气相沉积掩模1的平面图。图11B是气相沉积掩模1的沿着图11A所示的A-A'线的截面图。
在本变形例中，将描述使用固定板27将气相沉积掩模1固定到掩模保持件21的方法。使具有直径比气相沉积掩模1的内壁4大的通孔的固定板27从上方覆盖气相沉积掩模1和掩模保持件21，并且利用固定螺钉26固定到掩模保持件21。由于固定板27以覆盖气相沉积掩模1的第二区域200的大致整周的方式固定气相沉积掩模1，所以本变形例能够较可靠地固定气相沉积掩模1。
由于本变形例也利用上述气相沉积掩模1，所以内壁4和外周的外缘均具有曲线部。因此，在使掩模保持件保持由半导体基板形成的气相沉积掩模并使用固定板将气相沉积掩模固定到掩模保持件时，本变形例能够减少气相沉积掩模上的应力集中的发生，并且能够降低气相沉积掩模破损的风险。另外，本变形例将硅基板用于气相沉积掩模，由此能够防止气相沉积位置的精度降低。
第三变形例
图12A是根据第四示例性实施方式的第三变形例的气相沉积掩模1的平面图。图12B是气相沉积掩模1的沿着图12A所示的A-A'线的截面图。
在本变形例中，将描述使用固定销29将气相沉积掩模1固定到掩模保持件21的方法。气相沉积掩模1中形成有通孔28，外径与通孔28的内径几乎相同的固定销29压靠掩模保持件21中的通孔28，以固定气相沉积掩模1。由于固定销29插入通孔28并固定到形成在掩模保持件21中的孔，所以能够仅通过固定销29容易且同时地使气相沉积掩模1和掩模保持件21固定和定位。
由于本变形例也利用上述气相沉积掩模1，所以内壁4和外周的外缘均具有曲线部。因此，在使掩模保持件21保持由半导体基板形成的气相沉积掩模并使用固定销将气相沉积掩模固定到掩模保持件21时，本变形例能够减少气相沉积掩模上的应力集中的发生，并且能够降低气相沉积掩模破损的风险。另外，本变形例将硅基板用于气相沉积掩模，由此能够防止气相沉积位置的精度降低。
第四变形例
图13A是根据第四示例性实施方式的第四变形例的气相沉积掩模1的平面图。图13B是气相沉积掩模1的沿着图13A所示的A-A'线的截面图。
在本变形例中，将描述使用与图11A和图11B的构造相同的固定销29将气相沉积掩模1固定到掩模保持件21的方法。本变形例与图12A和图12B所示的构造的区别在于，与12B中的构造不同地，固定销29不配置在气相沉积掩模1的通孔28的内部，而是如图13B所示地，配置有形成在气相沉积掩模1的下表面侧且不贯穿的逃逸部(escape portion)30。另外，与图12A和图12B中的构造相同地，能够同时使气相沉积掩模1和掩模保持件21固定和定位。此外，由于与图12A和图12B中的构造不同地不形成通孔28，所以本变形例能够提高气相沉积掩模1的机械强度，并且能够降低破损的可能性。为了防止气相沉积掩模1在配置气相沉积掩模1时破损，优选地使用由例如橡胶形成的固定销29。
由于本变形例也利用上述气相沉积掩模1，所以内壁4和外周的外缘均具有曲线部。因此，在使掩模保持件21保持由半导体基板形成的气相沉积掩模并使用固定销将气相沉积掩模固定到掩模保持件21时，本变形例能够减少气相沉积掩模上的应力集中的发生，并且能够降低气相沉积掩模破损的风险。另外，本变形例将硅基板用于气相沉积掩模，由此能够防止气相沉积位置的精度降低。
第五变形例
图14A是根据第四示例性实施方式的第五变形例的气相沉积掩模1的平面图。图14B是气相沉积掩模1的沿着图14A所示的A-A'线的截面图。
在本变形例中，将描述将上述气相沉积掩模1固定到设置有凸部31的掩模保持件21的方法。气相沉积掩模1的外周形成有埋头孔部7，掩模保持件21形成有形状与埋头孔部7嵌合的凸部31，并且气相沉积掩模1被配置成使得掩模保持件21的凸部31与气相沉积掩模1的埋头孔部7嵌合。凸部31可以通过对掩模保持件21进行机械加工或将其它材料粘合到掩模保持件21来制备。
与图10A和图10B所示的埋头孔部7不同地，根据本变形例的气相沉积掩模1的埋头孔部7是通过去除气相沉积掩模1的一部分而获得的埋头孔部。也就是，埋头孔部7在平面视图中形成为凹部。由于气相沉积掩模1的埋头孔部7(凹部)和掩模保持件21的凸部31通过嵌合而彼此固定，所以能够容易地使气相沉积掩模1和掩模保持件21彼此定位和固定。
由于本变形例也利用上述气相沉积掩模1，所以内壁4和外周的外缘均具有曲线部。因此，在使掩模保持件保持由半导体基板形成的气相沉积掩模并通过嵌合将气相沉积掩模固定到掩模保持件上时，本变形例能够减少气相沉积掩模上的应力集中的发生，并且能够降低气相沉积掩模破损的风险。另外，本变形例将硅基板用于气相沉积掩模，由此能够防止气相沉积位置的精度降低。虽然已经描述了本公开的多个示例性实施方式，但是本公开不限于这些示例性实施方式。上述示例性实施方式能够适当地改变和组合。
虽然已经参照示例性实施方式描述了本发明，但是应当理解，本发明不限于所公开的示例性实施方式。所附权利要求书的范围应符合最宽泛的说明，以包含所有的这些变形例、等同结构和功能。
Claims (24)
1.一种气相沉积掩模，其包括：
硅基板，其包括第一区域和第二区域，所述第一区域具有第一厚度并包括配置有多个通孔的部分，所述第二区域配置在所述第一区域的外周并具有大于所述第一厚度的第二厚度，
其特征在于，所述硅基板具有构成位于所述第一区域与所述第二区域之间的台阶的内壁，
在平面视图中，所述内壁的外缘具有曲线部，并且
在截面视图中，所述内壁具有多个台阶。
2.根据权利要求1所述的气相沉积掩模，其中，所述内壁与所述第一区域中的所述硅基板的上表面之间的角度是锐角。
3.根据权利要求1所述的气相沉积掩模，其中，在所述平面视图中，所述内壁的外缘呈圆形。
4.根据权利要求1所述的气相沉积掩模，其中，在所述平面视图中，所述第二区域中的所述硅基板的外缘包括曲线部。
5.根据权利要求1所述的气相沉积掩模，其中，
所述多个台阶包括第一台阶和第二台阶，
所述第二台阶被配置成比所述第一台阶靠近所述第一区域，并且
构成所述第二台阶的第二内壁与所述第一区域中的所述硅基板的上表面之间的角度小于构成所述第一台阶的第一内壁与所述第一区域中的所述硅基板的上表面之间的角度。
6.根据权利要求1所述的气相沉积掩模，其中，所述第二区域中的所述硅基板的上表面的一部分比所述第一区域中的所述硅基板的上表面低。
7.根据权利要求1所述的气相沉积掩模，其中，所述第二区域中的所述硅基板的厚度是200μm以上且750μm以下。
8.根据权利要求1所述的气相沉积掩模，其中，所述第二区域中的所述硅基板的厚度是300μm以上且800μm以下。
9.一种气相沉积掩模，其包括：
硅基板，其包括第一区域和第二区域，所述第一区域具有第一厚度并包括配置有多个通孔的部分，所述第二区域配置在所述第一区域的外周并具有大于所述第一厚度的第二厚度，
其特征在于，所述硅基板具有构成位于所述第一区域与所述第二区域之间的台阶的内壁，
在平面视图中，所述内壁的外缘具有曲线部，并且
所述第二区域中的所述硅基板的上表面的一部分比所述第一区域中的所述硅基板的上表面低。
10.根据权利要求9所述的气相沉积掩模，其中，在所述平面视图中，所述内壁的外缘呈圆形。
11.根据权利要求9所述的气相沉积掩模，其中，在所述平面视图中，所述第二区域中的所述硅基板的外缘包括曲线部。
12.根据权利要求9所述的气相沉积掩模，其中，在所述截面视图中，所述内壁具有多个台阶。
13.根据权利要求12所述的气相沉积掩模，其中，
所述多个台阶包括第一台阶和第二台阶，
所述第二台阶被配置成比所述第一台阶靠近所述第一区域，并且
构成所述第二台阶的第二内壁与所述第一区域中的所述硅基板的上表面之间的角度小于构成所述第一台阶的第一内壁与所述第一区域中的所述硅基板的上表面之间的角度。
14.根据权利要求9所述的气相沉积掩模，其中，所述第二区域中的所述硅基板的厚度是200μm以上且750μm以下。
15.根据权利要求9所述的气相沉积掩模，其中，所述第二区域中的所述硅基板的厚度是300μm以上且800μm以下。
16.一种气相沉积设备，其特征在于，所述气相沉积设备包括：
根据权利要求1至15中任一项所述的气相沉积掩模；和
保持机构，其被构造成将所述气相沉积掩模保持在气相沉积材料与气相沉积基板之间。
17.一种制造装置的方法，其特征在于，所述方法包括：
将根据权利要求1至15中任一项所述的气相沉积掩模与气相沉积基板彼此对准；和
使用所述气相沉积掩模将气相沉积材料气相沉积到所述气相沉积基板。
18.根据权利要求17所述的制造装置的方法，其中，所述装置是有机发光二极管、即OLED。
19.一种装置，其特征在于，使用根据权利要求1至15中任一项所述的气相沉积掩模将气相沉积材料气相沉积到所述装置上。
20.根据权利要求19所述的装置，其中，所述装置是有机发光二极管、即OLED。
21.一种掩模保持件，其特征在于，所述掩模保持件被构造成保持根据权利要求1至15中任一项所述的气相沉积掩模。
22.根据权利要求21所述的掩模保持件，其中，所述掩模保持件还包括与所述第二区域的形状对应的凹部。
23.根据权利要求21所述的掩模保持件，其中，所述掩模保持件还包括销，用于将所述气相沉积掩模固定到所述掩模保持件。
24.根据权利要求21所述的掩模保持件，其中，在所述平面视图中，所述掩模保持件还包括凸部，
所述凸部被构造成在所述平面视图中与配置在所述气相沉积掩模的第二区域中的凹部嵌合。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020-180170 | 2020-10-28 | ||
| JP2020180170A JP2022071292A (ja) | 2020-10-28 | 2020-10-28 | 蒸着マスク、蒸着マスクを用いたデバイスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114481085A true CN114481085A (zh) | 2022-05-13 |
Family
ID=81257630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111246758.XA Pending CN114481085A (zh) | 2020-10-28 | 2021-10-26 | 气相沉积掩模和使用气相沉积掩模制造装置的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20220131116A1 (zh) |
| JP (1) | JP2022071292A (zh) |
| CN (1) | CN114481085A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1431851A (zh) * | 2001-09-20 | 2003-07-23 | 精工爱普生株式会社 | 掩模及其制造方法、场致发光装置及其制造方法以及电子机器 |
| CN1452010A (zh) * | 2002-04-17 | 2003-10-29 | 精工爱普生株式会社 | 掩模和电发光装置及其制造方法，以及电子仪器 |
| CN1678145A (zh) * | 2004-03-31 | 2005-10-05 | 精工爱普生株式会社 | 掩模及其制造方法、电光学装置的制造方法和电子设备 |
| JP2005294206A (ja) * | 2004-04-05 | 2005-10-20 | Seiko Epson Corp | マスクの製造方法、マスク、電気光学装置および電子機器 |
| CN1834282A (zh) * | 2005-01-20 | 2006-09-20 | 精工爱普生株式会社 | 成膜装置、成膜方法 |
| CN101996919A (zh) * | 2009-08-25 | 2011-03-30 | 佳能安内华股份有限公司 | 基板保持设备、掩模定位方法以及真空处理设备 |
| CN106119773A (zh) * | 2016-08-03 | 2016-11-16 | 京东方科技集团股份有限公司 | 掩膜板及其制造方法、蒸镀掩膜板组件及其制造方法 |
| US20170275749A1 (en) * | 2014-10-06 | 2017-09-28 | Japan Display Inc. | Vapor deposition mask and organic el display device |
| JP2019074546A (ja) * | 2017-10-12 | 2019-05-16 | 大日本印刷株式会社 | 荷電粒子線露光用マスク及びその製造方法 |
| CN110651374A (zh) * | 2017-05-31 | 2020-01-03 | Tgo科技株式会社 | 框架一体型掩模 |
| CN110724906A (zh) * | 2019-11-21 | 2020-01-24 | 云谷（固安）科技有限公司 | 掩膜板及其制作方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3433193B2 (ja) * | 2000-10-23 | 2003-08-04 | 松下電器産業株式会社 | 半導体チップおよびその製造方法 |
| JP2002220656A (ja) * | 2000-11-22 | 2002-08-09 | Sanyo Electric Co Ltd | 蒸着用マスクおよびその製造方法 |
| JP4092914B2 (ja) * | 2001-01-26 | 2008-05-28 | セイコーエプソン株式会社 | マスクの製造方法、有機エレクトロルミネッセンス装置の製造方法 |
| KR100480705B1 (ko) * | 2002-07-03 | 2005-04-06 | 엘지전자 주식회사 | 유기 ｅｌ 소자 제작용 새도우 마스크 및 그 제조 방법 |
| JP4222035B2 (ja) * | 2003-01-20 | 2009-02-12 | セイコーエプソン株式会社 | 成膜用精密マスク及びその製造方法、エレクトロルミネッセンス表示装置及びその製造方法、電子機器 |
| KR100903818B1 (ko) * | 2003-11-12 | 2009-06-25 | 에스케이씨 주식회사 | 유기발광소자용 새도우마스크 제조방법 |
| KR102280187B1 (ko) * | 2017-05-31 | 2021-07-22 | 주식회사 오럼머티리얼 | 프레임 일체형 마스크의 제조 방법 |
| WO2020036360A1 (ko) * | 2018-08-16 | 2020-02-20 | 주식회사 티지오테크 | 프레임 일체형 마스크의 제조 방법 및 프레임 |
-
2020
- 2020-10-28 JP JP2020180170A patent/JP2022071292A/ja active Pending
-
2021
- 2021-10-26 US US17/510,789 patent/US20220131116A1/en active Pending
- 2021-10-26 CN CN202111246758.XA patent/CN114481085A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1431851A (zh) * | 2001-09-20 | 2003-07-23 | 精工爱普生株式会社 | 掩模及其制造方法、场致发光装置及其制造方法以及电子机器 |
| CN1452010A (zh) * | 2002-04-17 | 2003-10-29 | 精工爱普生株式会社 | 掩模和电发光装置及其制造方法，以及电子仪器 |
| CN1678145A (zh) * | 2004-03-31 | 2005-10-05 | 精工爱普生株式会社 | 掩模及其制造方法、电光学装置的制造方法和电子设备 |
| JP2005294206A (ja) * | 2004-04-05 | 2005-10-20 | Seiko Epson Corp | マスクの製造方法、マスク、電気光学装置および電子機器 |
| CN1834282A (zh) * | 2005-01-20 | 2006-09-20 | 精工爱普生株式会社 | 成膜装置、成膜方法 |
| CN101996919A (zh) * | 2009-08-25 | 2011-03-30 | 佳能安内华股份有限公司 | 基板保持设备、掩模定位方法以及真空处理设备 |
| US20170275749A1 (en) * | 2014-10-06 | 2017-09-28 | Japan Display Inc. | Vapor deposition mask and organic el display device |
| CN106119773A (zh) * | 2016-08-03 | 2016-11-16 | 京东方科技集团股份有限公司 | 掩膜板及其制造方法、蒸镀掩膜板组件及其制造方法 |
| CN110651374A (zh) * | 2017-05-31 | 2020-01-03 | Tgo科技株式会社 | 框架一体型掩模 |
| JP2019074546A (ja) * | 2017-10-12 | 2019-05-16 | 大日本印刷株式会社 | 荷電粒子線露光用マスク及びその製造方法 |
| CN110724906A (zh) * | 2019-11-21 | 2020-01-24 | 云谷（固安）科技有限公司 | 掩膜板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220131116A1 (en) | 2022-04-28 |
| JP2022071292A (ja) | 2022-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100853146B1 (ko) | 통합마스크, 그 조립장치 및 조립방법과, 통합마스크를 사용하여 제조된 유기 el소자와, 통합마스크를 사용한 유기 el소자의 제조방법 및 제조장치 | |
| US7268406B2 (en) | Mask, mask chip, manufacturing method of mask, manufacturing method of mask chip, and electronic device | |
| KR20090127288A (ko) | 기판처리장치 및 기판처리방법 | |
| JP2002313914A (ja) | 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 | |
| CN109750257A (zh) | 掩膜板及其制造方法 | |
| TWI679716B (zh) | 可撓性電子裝置之製造方法 | |
| JP2003098977A (ja) | 素子の転写方法、素子の配列方法、及び画像表示装置の製造方法 | |
| US11152534B2 (en) | Transfer head and method of manufacturing micro LED display using same | |
| US11101455B2 (en) | Vapor deposition mask, production method therefor, and production method for organic EL display device | |
| US9982339B2 (en) | Film-forming mask, film-forming device, and film-forming method | |
| CN114481085A (zh) | 气相沉积掩模和使用气相沉积掩模制造装置的方法 | |
| US11479030B2 (en) | Apparatus for supporting debonding and debonding method using the same | |
| KR20190079043A (ko) | 정전척 | |
| CN112779503B (zh) | 成膜装置及成膜装置的控制方法 | |
| JP4848606B2 (ja) | 素子の位置決め方法、素子の取り出し方法、素子の転写方法、素子の配列方法及び画像表示装置の製造方法 | |
| KR100635512B1 (ko) | 얼라인 장치와 그 작동방법 | |
| US10304675B2 (en) | System for integrating preceding steps and subsequent steps | |
| US20220364217A1 (en) | Deposition mask and manufacturing method of organic electronic device | |
| JP2003060242A (ja) | 素子の実装方法、素子の配列方法及び画像表示装置の製造方法 | |
| CN215713328U (zh) | 掩膜支撑片、掩膜支撑片组件及精细金属掩膜组件 | |
| KR20170003133U (ko) | 정전 척을 적용한 얼라이너 및 얼라인 방법 | |
| KR102447388B1 (ko) | Oled용 마스크 프레임 및 제조 방법 | |
| CN112779504B (zh) | 成膜装置及成膜方法 | |
| WO2022249431A1 (ja) | 整列トレイ、整列装置、及び整列方法 | |
| KR20220021173A (ko) | 미소 소자 이송체 및 이를 포함하는 미소 소자 전사 시스템 및 미소 소자가 실장되는 전자 제품의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |