CN114450803A - 含有二维材料的集成组合件 - Google Patents

含有二维材料的集成组合件 Download PDF

Info

Publication number
CN114450803A
CN114450803A CN202080064284.4A CN202080064284A CN114450803A CN 114450803 A CN114450803 A CN 114450803A CN 202080064284 A CN202080064284 A CN 202080064284A CN 114450803 A CN114450803 A CN 114450803A
Authority
CN
China
Prior art keywords
region
transistor
dimensional material
dimensional
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080064284.4A
Other languages
English (en)
Inventor
K·M·考尔道
C·穆利
刘海涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114450803A publication Critical patent/CN114450803A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

一些实施例包含具有半导体材料的集成组合件，所述半导体材料具有与较少掺杂区相邻的较多掺杂区。二维材料位于所述较多掺杂区与所述较少掺杂区的一部分之间。一些实施例包含集成组合件，所述集成组合件含有半导体材料、所述半导体材料之上的含金属材料，和所述半导体材料的一部分与所述含金属材料之间的二维材料。一些实施例包含晶体管，所述晶体管具有第一源极/漏极区、第二源极/漏极区、所述第一源极/漏极区与所述第二源极/漏极区之间的沟道区，和所述沟道区与所述第一源极/漏极区之间的二维材料。

Description

含有二维材料的集成组合件
相关专利数据
本申请涉及2019年8月15日提交的标题为“含有二维材料的集成组合件(Integrated Assemblies Containing Two-Dimensional Materials)”的美国专利申请第16/542,078号，所述申请的全部内容以引用的方式并入本文中。
技术领域
含有二维材料的集成组合件。
背景技术
集成组合件可包含掺杂剂或其它材料，所述掺杂剂或其它材料可能有问题地扩散或以其它方式有问题地迁移。举例来说，多晶硅可具有不同晶粒尺寸，且这可使得掺杂剂能够扩散到多晶硅内的不同深度。高度集成的装置(例如，晶体管)的性能可受掺杂剂的扩散深度的影响。跨集成装置的布置的扩散的不同深度可有问题地引起集成装置的性能的非均匀性；这可引起操作困难，且甚至引起装置故障。作为另一实例，金属可从金属硅化物(或另一金属源)迁移且有问题地更改附近区的电特性。
需要开发可易于并入到集成组合件中以缓解或甚至防止掺杂剂和其它材料的有问题的迁移的结构。
附图说明
图1至11为实例集成组合件的区的图解横截面侧视图。
图12为实例存储器阵列的区的图解示意图。
具体实施方式
一些实施例包含集成组合件，所述集成组合件具有用于阻挡区中以阻止掺杂剂和其它材料的不当迁移的二维材料。参考图1至12描述实例实施例。
参考图1，集成组合件10包含具有在第二区16之上的第一区14的半导体材料12。第一区比第二区更多地掺杂。提供虚线15以图解说明第一区14与第二区16之间的大致阻挡。
半导体材料12可包括任何合适的组合物；且在一些实施例中可包括硅、锗、III/V半导体材料(例如，磷化镓)、半导体氧化物等中的一或多种、主要由其组成或由其组成；其中术语III/V半导体材料是指包括选自周期表的第III和第V族(其中第III和第V族为旧命名法，且现在称为第13和第15族)的元素的半导体材料。在一些应用中，半导体材料12可包括多晶硅、主要由多晶硅组成或由多晶硅组成。
半导体材料12的掺杂区14可包括任何合适的掺杂剂浓度；且在一些实施例中可为重掺杂的(即，掺杂到至少约1020个原子/cm3的浓度)。区14内的掺杂剂可为p型或n型；且在一些实施例中可包含硼、磷、砷等中的一或多种。
半导体材料12的区16可掺杂到小于或等于约1018个原子/cm3，或甚至小于或等于约1016个原子/cm3的浓度；且在一些实施例中可固有地掺杂(或换句话说，可有效地未掺杂)。
可在常规组合件中发生的问题为掺杂剂可从区14迁移到区16中。如果半导体材料12包括多晶材料(例如，多晶硅)，那么掺杂剂可沿着晶界迁移。在图1的所说明实施例中，设置阻挡区18以缓解或甚至防止不当的掺杂剂迁移。具体来说，在半导体材料12的较多掺杂区14与较少掺杂区16的一部分20之间设置阻挡区。
阻挡区18包括二维材料22。术语“二维材料”是指具有在每一层(离子、共价等)内具有比沿着层的边缘(例如，相邻层之间)更强的力的一或多个层的材料。沿着层的边缘(例如，相邻层之间)的力将通常主要为范德华(van der Waals)力。二维材料22可包括任何合适数目的层；且在一些实施例中可包括具有1到10个单独层的堆叠。
二维材料22可包括任何合适的组合物；且在一些实施例中可包括碳、硼、锗、硅、锡、磷、铋、钼、铂、钨和铪中的一或多种。在特定应用中，二维材料22可包括以下中的一或多种：石墨烯、石墨炔、硼烯、锗烯、硅烯、Si2BN、锡烯(stanine)、磷烯、铋烯、二硫化钼、二硒化钼、二硒化钨和二硫化铪。在一些实施例中，硫化钼可为有利的，因为其可非常薄(小于
Figure BDA0003544562900000021
)以使得电子能够隧穿硫化钼。此外，相对于多晶硅的带偏移较小，因此在硫化钼紧邻多晶硅的配置中隧穿阻挡可较小。在一些实施例中，可能有利的是在二维材料22内利用二硫化钼和/或二硒化钼，因而可容易地制造为集成组合件的部分。
二维材料22的优点在于，其可阻止掺杂剂迁移，同时仍使电子能够从中穿过。因此，即使阻挡区18处于适当位置以阻止掺杂剂从较多掺杂区14迁移到较少掺杂部分20，较少掺杂区16的部分20也保持与较多掺杂区14电耦合。
阻挡区18可包括单个二维材料22(如所示)或可包括两种或更多种不同二维材料的层压体。
可在半导体材料12内的任何合适位置中设置阻挡区18。在图1的实施例中，阻挡区18通过半导体材料12的插入区24从较多掺杂区14的边界15偏移。在其它实施例中，阻挡区18可直接抵靠半导体材料12的较多掺杂区14，如图2中所示。具体来说，图2展示集成组合件10a，其中阻挡区18沿着较多掺杂区14的底部直接抵靠界面15。阻挡区18可在掺杂剂活化(快速热处理、激光退火等)期间充当阻挡以约束所需结深度。
在一些实施例中，阻挡区18可包括可直接抵靠彼此或可通过半导体材料12的插入区彼此间隔开的两种或更多种二维材料22。举例来说，图3展示组合件10b，其中阻挡区18包括通过半导体材料12的插入区26彼此间隔开的一对二维材料22a和22b。二维材料22a和22b可为彼此相同的组合物，或可为相对于彼此不同的组合物。二维材料22a和22b可彼此具有相同厚度，或可相对于彼此具有不同厚度。在阻挡区18中利用两种二维材料的优点可为如果第一材料对进入阻挡区18的掺杂剂稍有泄漏，那么第二材料可辅助阻止迁移穿过阻挡区18。
在一些实施例中，图3的阻挡区18可视为包括第一部分且视为包括第二部分，所述第一部分包括第一二维材料22a，所述第二部分包括额外二维材料22b。第一部分可视为通过半导体材料12的插入区26与第二部分间隔开。
在一些实施例中，除阻止掺杂剂的迁移之外或作为阻止掺杂剂的迁移的替代方案，阻挡区18还可缓解或阻止含金属材料的迁移。举例来说，图4展示具有半导体材料12之上的金属硅化物28(或另一含金属材料)的组合件10c。在常规配置中，金属可有问题地从金属硅化物(和/或从另一含金属材料)迁移到半导体材料12中从而更改半导体材料的电性质和/或更改接近半导体材料的其它材料(未展示)的电性质。在所示实施例中，设置接近含金属材料28的阻挡区18。阻挡区18包括二维材料22，且可缓解或阻止从其穿过的金属迁移，同时使得能够跨二维材料(即，阻挡材料)保持电耦合。举例来说，在所示实施例中，阻挡区18位于半导体材料12的部分20与含金属材料28之间，且可阻止金属迁移到部分20中，同时实现部分20与含金属材料28之间的电耦合。
在一些实例实施例中，含金属材料28可包括金属硅化物、主要由金属硅化物组成或由金属硅化物组成。举例来说，含金属材料28可包括硅化钴、主要由硅化钴组成或由硅化钴组成。钴可为有问题地迁移的金属，且阻挡区18内的二维材料22可有利地阻止钴的不当迁移。
图4的配置展示通过半导体材料12的插入区30与含金属材料28间隔开的阻挡区18。在其它实施例中，阻挡区可直接抵靠含金属材料28，如图5中相对于实例集成组合件10d所示。
图1至5的阻挡区18可用于任何合适的集成组合件中。在一些实施例中，阻挡区可并入到集成晶体管中，如参考图6至11所描述。
参考图6，组合件10e包含晶体管32。晶体管32包含第一源极/漏极区34、第二源极/漏极区36，和第一源极/漏极区与第二源极/漏极区之间的沟道区38。提供虚线39和41以展示源极/漏极区34和36的大致边界。
源极/漏极区34和36可重掺杂有n型掺杂剂或p型掺杂剂(例如，磷、硼和砷中的一或多种)；且沟道区38可为较少重掺杂的，或可甚至为固有地掺杂的。需要阻止掺杂剂从重掺杂的源极/漏极区迁移到沟道区中。
区34、36和38在半导体材料12内。半导体材料12可包括上文参考图1所描述的组合物中的任一个；且在一些实施例中可包括多晶硅、主要由多晶硅组成或由多晶硅组成。
晶体管32包含形成与沟道区38相邻的导电栅极42的导电栅极材料40。栅极材料40可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。
导电栅极42通过栅极电介质材料44而与沟道区38间隔开。栅极电介质材料可包括任何合适的组合物；且在一些实施例中可包括二氧化硅，主要由二氧化硅组成或由二氧化硅组成。
晶体管32包含沟道区38与第一源极/漏极区34之间的阻挡区18。阻挡区18包括上文参考图1所描述的二维材料22。
所说明的晶体管可表示跨集成组合件延伸的众多晶体管。在一些实施例中，半导体材料12包括多晶硅。晶粒尺寸可在整个多晶硅中不同，这可引起掺杂剂沿着晶界扩散(或以其它方式迁移)。掺杂剂可从源极/漏极区34朝向沟道区38迁移，且迁移量可取决于多晶半导体材料12的各种区内的晶粒尺寸而不同。因此，可能难以跨集成组合件的晶体管控制迁移量。阻挡区18可在对应于阻挡区的水平的预定水平下停止掺杂剂的迁移，这可实现与常规配置相比更好地控制掺杂剂分布。
所说明晶体管32在集成组合件内，所述集成组合件包含位于源极/漏极区36之下且与这一源极/漏极区电耦合的数字线DL1。数字线包括导电材料48。材料48可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。
数字线DL1由绝缘材料50支撑。材料50可包括任何合适的组合物；且在一些实施例中可包括二氧化硅、主要由二氧化硅组成或由二氧化硅组成。
晶体管栅极42为字线WL1的部分。
字线WL1相对于图6的横截面延伸进出页面，而数字线DL1沿着图6的横截面延伸。因此，字线相对于数字线大体上正交地延伸(其中术语“大体上正交”意味着在制造和管理的合理容限内正交)。
栅极42可具有任何合适的配置。在图6的所说明实施例中，栅极沿着沟道区38的两侧。在其它实施例中，栅极可沿着沟道区的仅单侧、沿着沟道区的三个侧，或可完全围绕沟道区延伸(即，可为环绕栅极(gate-all-around)配置的部分)。此外，应理解，实施例可延伸到可得益于本文中所描述的阻挡区的任何装置几何形状，包含finFET配置等。
绝缘材料52围绕栅极42延伸。绝缘材料52可包括任何合适的组合物；且在一些实施例中可包括二氧化硅，主要由二氧化硅组成或由二氧化硅组成。在所说明的实施例中，栅极电介质材料44与绝缘材料52合并以指示栅极电介质材料44与绝缘材料52可包括彼此相同的组合物。在其它实施例中，栅极电介质材料44可包括与绝缘材料52不同的组合物。
导电材料54位于源极/漏极区34之上。导电材料54可包括任何合适的组合物；且在一些实施例中可包括含金属材料(例如，材料54的至少一部分可包括铜、铂、钛、钽等、主要由其组成或由其组成)和/或金属硅化物(例如，硅化钽、硅化钛、硅化钴等)。
存储元件56通过导电材料54与源极/漏极区34电耦合。存储元件56可为具有至少两个可检测状态的任何合适装置；且在一些实施例中可为例如电容器、电阻式存储器装置、导电桥连装置、相变存储器(PCM)装置、可编程金属化单元(PMC)等。
存储元件56和晶体管32可一起由存储器结构58包括。在一些实施例中，存储器结构58可为动态随机存取存储器(DRAM)单元，且存储元件56可为电容器。所说明的存储器结构58可表示存储器阵列的大量存储器结构。
在所说明实施例中，存储器结构58由基底60支撑。基底60可包括半导体材料；且可例如包括单晶硅、主要由单晶硅组成或由单晶硅组成。基底60可称为半导体衬底。术语“半导体衬底”意味着包括半导电材料的任何构造，所述半导电材料包含但不限于块状半导电材料，例如(单独或在包括其它材料的组合件中的)半导电晶片，和(单独或在包括其它材料的组合件中的)半导电材料层。术语“衬底”是指任何支撑结构，包含但不限于上文所描述的半导体衬底。在一些应用中，基底60可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。这种材料可包含例如耐火金属材料、扩散材料、绝缘体材料等中的一或多种。
在基底60与绝缘材料50之间提供间隙以指示可存在设置于基底60与绝缘材料50之间的其它材料、结构等。替代地，绝缘材料50可直接抵靠基底60的上部表面。
图6的实施例具有类似于图1的配置(即，第一源极/漏极区34通过半导体材料12的插入区与二维材料22间隔开)的在第一源极/漏极区34与二维材料22之间的插入区24。在其它实施例中，源极/漏极区34的底部可直接抵靠二维材料22，如图7的组合件10f中所示。
在一些实施例中，除设置在第一源极/漏极区与沟道区之间的阻挡区之外，或作为设置在第一源极/漏极区与沟道区之间的阻挡区的替代方案，还可在第二源极/漏极区36与沟道区38之间设置阻挡区18。举例来说，图8展示组合件10g，其中在源极/漏极区34与沟道区12之间设置第一阻挡区18a，且在源极/漏极区36与沟道区12之间设置第二阻挡区18b。
第一阻挡区18a包括第一二维材料22a，且第二阻挡区18b包括第二二维材料22b。材料22a和22b可彼此在组成上相同，或可相对于彼此在组成上不同。
在所说明实施例中，阻挡区18a和18b通过插入区24a和24b与源极/漏极区34和36间隔开。在其它实施例中，可省略插入区24a和24b中的一或两个，以使得阻挡区18a和18b中的一或两个直接抵靠相邻源极/漏极区。
在一些实施例中，可在沟道区38内设置额外阻挡区，如图9的组合件10h中所示。具体来说，除组合件10h包含沟道区38中的第三阻挡区18c以外，图9的组合件10h与图8的组合件10g相同。阻挡区18c包含二维材料22c。二维材料22c可与二维材料22a和22b中的一或两个相同，或可不同于二维材料22a和22b两者。沟道区38内的二维材料22c可用以在掺杂剂或其它材料可进入沟道区的情况下阻止所述掺杂剂或其它材料跨沟道区迁移。
在一些实施例中，额外阻挡区可设置为与含金属材料54相邻，如图10的组合件10i中所示。具体来说，除组合件10i包含与含金属材料54直接相邻的第四阻挡区18d以外，图10的组合件10i与图9的组合件10h相同。阻挡区18d包含二维材料22d。二维材料22d可与二维材料22a、22b和22c中的一或多个相同；或可不同于所有二维材料22a、22b和22c。二维材料22d可用以阻止金属(例如，钴)从含金属材料54迁移到半导体材料12中(且在所示实施例中，可用于阻止金属迁移到源极/漏极区34中)。
各种实施例可包含阻挡区18a到18d中的任一个，其单独或与阻挡区18a到18d中的任何其它阻挡区组合。
在一些实施例中，阻挡区18a到18d中的一或多个可包含两种或更多种二维材料。个别阻挡区内的二维材料可彼此直接抵靠，或可通过半导体材料12的插入区彼此间隔开。图11展示具有各自包括两种或更多种二维材料的阻挡区18a到18d的集成组合件10j。具体来说，阻挡区18a包括三种二维材料22a-1、22a-2和22a-3；阻挡区18b包括三种二维材料22b-1、22b-2和22b-3；阻挡区18c包括一对二维材料22c-1和22c-2；且阻挡区18d包括一对二维材料22d-1和22d-2。各种二维材料可包括任何合适的组合物；且可例如包括相对于图1的阻挡材料22所描述的组合物中的任一种。图11的二维材料中的两种或更多种可为彼此相同的组合物，和/或所述二维材料中的一或多种可为与所述二维材料中的一或多种其它二维材料不同的组合物。
存储器结构58可并入到存储器阵列中，例如DRAM阵列。图12示意性地说明实例DRAM阵列70的区。DRAM阵列70包括多个字线(WL1到WL4)和多个数字线(DL1到DL4)。字线可视为沿着存储器阵列的行延伸，且数字线可视为沿着存储器阵列的列延伸。
存储器结构58具有晶体管32。晶体管的栅极42与字线耦合。晶体管的源极/漏极区36与数字线耦合，且晶体管的源极/漏极区34与对应于电容器的存储元件56耦合。电容器中的每一个与参考电压72耦合。参考电压可为任何合适的参考电压，包含例如接地、VCC/2等。
存储器结构58中的每一个由字线中的一个与数字线中的一个的组合唯一地寻址。
上文所论述的组合件和结构可用于集成电路内(其中术语“集成电路”意味着由半导体衬底支撑的电子电路)；且可并入到电子系统中。这种电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和特殊应用模块中，且可包含多层、多芯片模块。电子系统可为广泛范围的系统中的任一个：例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明系统、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
除非另外指定，否则本文中所描述的各种材料、物质、组合物等可通过现在已知或待开发的任何合适的方法形成，所述方法包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。
术语“电介质”和“绝缘”可用以描述具有绝缘电性质的材料。所述术语在本公开中视为同义的。在一些情况下术语“电介质”和在其它情况下术语“绝缘”(或“电绝缘”)可用以在本公开内提供语言变化以简化以下权利要求书内的前提基础，而非用以指示任何显著化学或电学差异。
术语“电连接”和“电耦合”均可用于本公开。所述术语视为同义。在一些情况下一个术语和在其它情况下其它术语可用以在本公开内提供语言变化以简化以下权利要求书内的前提基础。
图式中的各种实施例的特定定向仅出于说明的目的，且在一些应用中，实施例可相对于所示定向旋转。本文所提供的描述和所附权利要求书涉及各种特征之间具有所描述关系的任何结构，不管结构是处于图式的特定定向还是相对于这种定向旋转。
除非另外规定，否则随附说明的横截面视图仅展示横截面平面内的特征而不展示横截面平面后的材料，以便简化图式。
当结构称为在另一结构“上”、与另一结构“相邻”或“抵靠”另一结构时，所述结构可直接在另一结构上或还可能存在插入结构。相比之下，当结构称为“直接在”另一结构“上”、“与”另一结构“直接相邻”或“直接抵靠”另一结构时，不存在插入结构。术语“直接在……之下”、“直接在……之上”等并不指示直接物理接触(除非以其它方式明确地陈述)，而是替代地指示直立对准。
结构(例如，层、材料等)可称为“竖直延伸”，以指示结构通常从底层基底(例如，衬底)朝上延伸。竖直延伸的结构可或可不相对于基底的上部表面大体上正交地延伸。
一些实施例包含具有半导体材料的集成组合件，所述半导体材料具有与较少掺杂区相邻的较多掺杂区。二维材料位于所述较多掺杂区与所述较少掺杂区的一部分之间。
一些实施例包含集成组合件，所述集成组合件含有半导体材料、所述半导体材料之上的含金属材料，和所述半导体材料的一部分与所述含金属材料之间的二维材料。
一些实施例包含晶体管，所述晶体管具有第一源极/漏极区、第二源极/漏极区、所述第一源极/漏极区与所述第二源极/漏极区之间的沟道区，和所述沟道区与所述第一源极/漏极区之间的二维材料。
根据规定，已关于结构和方法特征以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示和描述的具体特征，这是由于本文中所公开的构件包括实例实施例。因此，权利要求书具有如书面所说明的整个范围，且应根据等效物原则恰当地进行解释。

Claims (34)

1.一种集成组合件，其包括：
半导体材料，其具有与较少掺杂区相邻的较多掺杂区；以及
二维材料，其位于所述较多掺杂区与所述较少掺杂区的一部分之间。
2.根据权利要求1所述的集成组合件，其中所述半导体材料为多晶材料。
3.根据权利要求1所述的集成组合件，其中所述半导体材料包括多晶硅。
4.根据权利要求3所述的集成组合件，其中所述较多掺杂区包括硼、磷以及砷中的一或多种。
5.根据权利要求1所述的集成组合件，其中所述二维材料包括碳、硼、锗、硅、锡、磷、铋、钼、铂、钨以及铪中的一或多种。
6.根据权利要求1所述的集成组合件，其中所述二维材料包括以下中的一或多种：石墨烯、石墨炔、硼烯、锗烯、硅烯、Si2BN、锡烯、磷烯、铋烯、二硫化钼、二硒化钼、二硒化钨以及二硫化铪。
7.根据权利要求1所述的集成组合件，其中所述二维材料包括钼。
8.根据权利要求1所述的集成组合件，其中所述二维材料包括二硫化钼和/或二硒化钼。
9.一种集成组合件，其包括：
半导体材料；
含金属材料，其位于所述半导体材料之上；以及
二维材料，其位于所述半导体材料的一部分与所述含金属材料之间。
10.根据权利要求9所述的集成组合件，其中所述半导体材料为多晶材料。
11.根据权利要求9所述的集成组合件，其中所述含金属材料为金属硅化物。
12.根据权利要求11所述的集成组合件，其中所述金属硅化物为硅化钴。
13.根据权利要求9所述的集成组合件，其中所述二维材料包括碳、硼、锗、硅、锡、磷、铋、钼、铂、钨以及铪中的一或多种。
14.根据权利要求9所述的晶体管，其中所述二维材料包括钼。
15.根据权利要求9所述的晶体管，其中所述二维材料包括二硫化钼和/或二硒化钼。
16.一种晶体管，其包括：
第一源极/漏极区；
第二源极/漏极区；
沟道区，其位于所述第一源极/漏极区与所述第二源极/漏极区之间；以及
二维材料，其位于所述沟道区与所述第一源极/漏极区之间。
17.根据权利要求16所述的晶体管，其中所述二维材料包括堆叠，所述堆叠包括1到10个单独层。
18.根据权利要求16所述的晶体管，其中所述二维材料包括在约0.5nm到约5nm范围内的厚度。
19.根据权利要求16所述的晶体管，其中所述第一源极/漏极区直接抵靠所述二维材料。
20.根据权利要求16所述的晶体管，其中所述第一源极/漏极区与所述二维材料间隔开。
21.根据权利要求16所述的晶体管，其中所述二维材料为第一二维材料，且所述晶体管进一步包括所述第二源极/漏极区与所述沟道区之间的第二二维材料。
22.根据权利要求21所述的晶体管，其进一步包括所述沟道区中的第三二维材料。
23.根据权利要求16所述的晶体管，其中所述第一源极/漏极区、所述第二源极/漏极区以及所述沟道区在半导体材料内延伸。
24.根据权利要求23所述的晶体管，其中所述半导体材料为多晶材料。
25.根据权利要求23所述的晶体管，其中所述半导体材料包括多晶硅。
26.根据权利要求23所述的晶体管，其中所述二维材料为阻挡区的第一部分中的第一二维区；其中所述阻挡区进一步包括通过所述半导体材料的插入区与所述第一部分间隔开的第二部分；且其中所述第二部分包括额外二维区。
27.根据权利要求16所述的晶体管，其中所述二维材料包括碳、硼、锗、硅、锡、磷、铋、钼、铂、钨以及铪中的一或多种。
28.根据权利要求16所述的晶体管，其中所述二维材料包括钼。
29.根据权利要求16所述的晶体管，其中所述二维材料包括二硫化钼和/或二硒化钼。
30.根据权利要求16所述的晶体管，其中所述二维材料为第一二维材料，且所述晶体管进一步包括含金属材料，所述含金属材料与所述第一源极/漏极区相邻且通过第二二维材料与所述第一源极/漏极区间隔开。
31.根据权利要求30所述的晶体管，其中所述含金属材料为金属硅化物。
32.一种存储器结构，其包括根据权利要求16所述的晶体管，所述存储器结构包含与所述第一源极/漏极区以及所述第二源极/漏极区中的一个耦合的存储元件，且包含与所述第一源极/漏极区以及所述第二源极/漏极区中的另一个耦合的数字线。
33.根据权利要求32所述的存储器结构，其中所述存储元件为电容器。
34.一种存储器阵列，其包括根据权利要求32所述的存储器结构。
CN202080064284.4A 2019-08-15 2020-07-23 含有二维材料的集成组合件 Pending CN114450803A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/542,078 2019-08-15
US16/542,078 US11211487B2 (en) 2019-08-15 2019-08-15 Transistors, memory structures and memory arrays containing two-dimensional materials between a source/drain region and a channel region
PCT/US2020/043222 WO2021030026A1 (en) 2019-08-15 2020-07-23 Integrated assemblies containing two-dimensional materials

Publications (1)

Publication Number Publication Date
CN114450803A true CN114450803A (zh) 2022-05-06

Family

ID=74566757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080064284.4A Pending CN114450803A (zh) 2019-08-15 2020-07-23 含有二维材料的集成组合件

Country Status (4)

Country Link
US (2) US11211487B2 (zh)
KR (1) KR20220045018A (zh)
CN (1) CN114450803A (zh)
WO (1) WO2021030026A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11777036B2 (en) 2020-08-27 2023-10-03 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11889680B2 (en) 2020-08-28 2024-01-30 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11393920B2 (en) 2020-09-28 2022-07-19 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
KR20230037988A (ko) * 2021-09-10 2023-03-17 삼성전자주식회사 수직 채널 트랜지스터
JP2023553023A (ja) * 2021-10-22 2023-12-20 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US7893476B2 (en) * 2006-09-15 2011-02-22 Imec Tunnel effect transistors based on silicon nanowires
EP2267782A3 (en) 2009-06-24 2013-03-13 Imec Control of tunneling junction in a hetero tunnel field effect transistor
EP2993696B1 (en) 2014-09-02 2020-08-05 IMEC vzw Heterosection tunnel field-effect transistor (TFET)
KR102434699B1 (ko) * 2015-07-31 2022-08-22 삼성전자주식회사 확산방지층을 포함하는 다층구조체 및 이를 구비하는 소자
FR3063828A1 (fr) * 2017-03-10 2018-09-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Verrou memoire tfet sans rafraichissement
CN107845687B (zh) 2017-10-27 2021-10-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、电子设备
US10374009B1 (en) 2018-07-17 2019-08-06 Macronix International Co., Ltd. Te-free AsSeGe chalcogenides for selector devices and memory devices using same
CZ2018440A3 (cs) 2018-08-30 2020-04-15 Ĺ KODA AUTO a.s. Sestava chlazení výfukového svodu motoru pozemních vozidel

Also Published As

Publication number Publication date
WO2021030026A1 (en) 2021-02-18
US20220069124A1 (en) 2022-03-03
US20210050443A1 (en) 2021-02-18
US11211487B2 (en) 2021-12-28
KR20220045018A (ko) 2022-04-12
US11658242B2 (en) 2023-05-23

Similar Documents

Publication Publication Date Title
US11302703B2 (en) Apparatuses having memory cells with two transistors and one capacitor, and having body regions of the transistors coupled with reference voltages
US11658242B2 (en) Integrated assemblies containing diffusion alleviating two-dimensional materials
US9450024B2 (en) Field effect transistor constructions and memory arrays
TWI447899B (zh) 隔離結構和包含隔離結構的元件結構
US20030209739A1 (en) Vertical semiconductor device with tunnel insulator in current path controlled by gate electrode
US10504905B2 (en) Memory arrays
US20150069482A1 (en) DRAM Arrays, Semiconductor Constructions and DRAM Array Layouts
CN111699559A (zh) 晶体管及形成晶体管的方法
CN113016077B (zh) 具有具异质结构有源区的铁电晶体管的集成组合件
CN111223938B (zh) 晶体管
US8748961B2 (en) Buried bit line process and scheme
US20220246622A1 (en) Integrated Circuitry, Memory Circuitry, Method Used In Forming Integrated Circuitry, And Method Used In Forming Memory Circuitry
US11552198B2 (en) Transistors comprising at least one of GaP, GaN, and GaAs
CN113544856B (zh) 具有邻近导电掺杂第二半导体材料的多晶第一半导体材料的集成组合件
US8536620B2 (en) Integrated circuit including a hetero-interface and self adjusted diffusion method for manufacturing the same
US20240090193A1 (en) Semiconductor device having gate structure and method for manufacturing the same
CN111164755B (zh) 形成晶体管的方法及形成存储器单元阵列的方法
KR20240078139A (ko) 다층 게이트 절연층을 포함하는 반도체 소자 및 이를 포함하는 전자 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination