CN114430003A - 具有三维接触结构的发光二极管和显示屏及制法 - Google Patents

具有三维接触结构的发光二极管和显示屏及制法 Download PDF

Info

Publication number
CN114430003A
CN114430003A CN202111291231.9A CN202111291231A CN114430003A CN 114430003 A CN114430003 A CN 114430003A CN 202111291231 A CN202111291231 A CN 202111291231A CN 114430003 A CN114430003 A CN 114430003A
Authority
CN
China
Prior art keywords
layer
pattern
emitting diode
light emitting
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111291231.9A
Other languages
English (en)
Inventor
多米尼克·诺盖特
巴德希斯·本·巴基尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN114430003A publication Critical patent/CN114430003A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种发光二极管，其包括：下层，至少部分由掺杂半导体制成；上层，至少部分地由掺杂半导体制成，所述下层和上层具有相反类型的掺杂；发射结构，其在所述下层和上层之间延伸，并且当电流通过时适合发射光辐射；所述上层由上表面界定，所述光辐射的至少一部分通过所述上表面出射；所述下层由用于注入电荷的下表面界定；所述上层的上表面形成具有空心图案的非平面三维结构，所述表面由一种或多种导电材料制成的接触结构覆盖，所述接触结构紧靠所述表面延伸，符合该非平面表面；其特征在于，对于每个所述图案，等于所述图案在垂直于所述层的方向上的延伸除以所述图案在平行于所述层的平面上的横向尺寸的纵横比大于或等于2。

Description

具有三维接触结构的发光二极管和显示屏及制法
技术领域
本技术涉及发光二极管、包括发光二极管阵列的显示屏以及相关的制造方法。
背景技术
在过去几年中，发光二极管显示屏得到了发展和改进，尤其是基于microLED的显示屏(在下文中，“发光二极管”和首字母缩略词“LED”将被无差异地使用)。
在这样的屏幕中，每个像素包括例如三个或四个基本光源(以获得彩色显示)，每个光源都是发光二极管。这些不同的发光二极管彼此独立地被电气控制，以形成要显示的图像。注意，这样的彩色屏幕可能包括不同的屏幕，每个屏幕都是单色的，但颜色不同，这使得通过重新组合这些不同屏幕产生的光辐射来获得彩色图像成为可能。
图1显示了此类LED屏幕的发光二极管1”，作为横截面，从侧面观察。
LED 1”包括下层2”、上层3”，以及在两者之间的有源层4”，其被配置为在电流通过时发射光辐射。
下层2”是例如阳极层，至少部分由P型掺杂半导体制成，而上层3”是阴极层，至少部分由N型掺杂半导体制成。这两层2”和3”可以各自以几个子层的叠层形式(例如其中只有一些是掺杂的)，或者相反，以同一层的单件形式制成。有源层4”包括例如平面量子阱的叠层。
由于金属接触层5”，供应LED的电流被注入下层2”，金属接触层5”抵靠下层2”的下表面20”(平面的下表面)延伸。
LED产生的光辐射通过上层3”的上表面30”从该器件射出。该上表面可以覆盖有保护层6”，例如二氧化硅或氧化铝层。
在这样的屏幕中，两个相邻的LED通过沟槽彼此横向分离，该沟槽在LED的整个高度上垂直(或准垂直)延伸至层2”、3”、4”。该沟槽的侧面覆盖有电绝缘层7”，然后用金属8”填充该沟槽，该金属8”略微溢出到上表面30”以确保阴极层3”的电连接。因此，该金属结构形成垂直壁(用于将两个LED彼此光学分离)，其顶部有一部分形成边缘，该边缘横向延伸，悬空，覆盖上表面30”的一小部分，以形成接触垫9”。该接触垫9”仅覆盖上表面30”的一部分，以不妨碍所产生的光辐射的出射。
为了提高显示分辨率或生产越来越小的屏幕，目前寻求生产具有越来越小的横向尺寸(例如几微米(通常小于5微米))的LED，如上文所述。
但对于这种微米尺寸的LED，接触层5”和下层2”之间或接触垫9”和上层3”之间的电接触发生在特别小的表面积上，因此接触电阻具有很高的值。
这种高接触电阻局部导致LED发热，导致其性能下降。这种不利影响因接触区内的电流密度高而加剧(因为接触面减小)，这降低了金属-半导体结处的电接触质量，并可能降低部件的使用寿命。
该缺点在下表面20”和上表面30”与接触垫9”之间的接触处都有体现。
此外，在如图1所示的LED中，提取效率通常较低：由于所用半导体的光学指数较高，只有一小部分由有源层发射的光功率最终从LED射出。
可以通过蚀刻上表面30”来改善光提取以获得由介电材料制成的光子晶体。但是在这样的器件中，提取效率仍然是有限的，特别是对于微米尺寸的LED(实际上，小的提取光子晶体通常导致有限的提取效率)。
发明内容
为了解决上述问题中的至少一些问题，本技术提出了一种包括非平面三维接触结构的新型发光二极管。
本技术更具体地提出一种发光二极管，包括：
-下层，至少部分由掺杂半导体制成，
-上层，至少部分地由掺杂半导体制成，所述下层和上层具有相反类型的掺杂，
-发射结构，在所述下层和上层之间延伸，并且当电流通过时适合发射光辐射，
-所述上层由上表面界定，所述光辐射的至少一部分通过所述上表面出射，
-所述下层由用于注入电荷(电子或空穴)的下表面界定，
-所述上层的上表面形成具有空心图案的非平面三维结构，所述表面由一种或多种导电材料制成的接触结构覆盖，所述接触结构紧靠所述表面延伸，符合所述非平面表面，
-其中，对于每个所述图案，等于所述图案在垂直于所述层的方向上的延伸除以所述图案在平行于所述层的平面上的横向尺寸的纵横比大于或等于2，例如介于2和4之间，或2和3.5之间。
接触结构尤其可以填充空心图案。
该三维结构可以在不增加LED的横向尺寸(即不增加LED占据的表面)的情况下增加接触面的表面积。
举例来说，对于基板上LED所占据的同一表面，当下表面或上表面具有占空比为1/2的槽的轮廓，并且限定了宽度与深度相同的凹槽时，则接触表面面积是该表面为平面时的两倍大。
这种增加的接触表面降低了接触电阻并提高了接触结构和待供电层之间的电接触质量。此外，对于给定的工作电流，相对于平面接触结构的情况，电流密度减小与表面增加的比例相同。
可以规定，下表面和上表面都设置有如上文所述的三维接触结构。
除了降低接触电阻之外，这种在上表面制成的特殊接触结构还可以获得特别高的提取效率。
详细的数字模拟(FDTD类型，即通过时域的有限差分)显示，例如，在这样的配置中可以获得50％的提取效率，这甚至不需要深入优化接触结构的参数。
为了比较，通过蚀刻上层的上表面并用介电材料填充蚀刻区域以形成光子晶体(由介电材料制成的提取晶格)，在优化后，最多可获得约20％到25％的效率。
用由导电材料制成的这种结构，而不是用电介质材料制成的衍射结构，有可能获得更好的提取效率，这一事实乍看之下相当令人惊讶。实际上，作为导电材料，人们通常采用金属或金属合金，对产生的光辐射进行反射。因此，可以预期填充空心图案的导电材料会屏蔽一部分光辐射，并通过某种程度上起到屏幕的作用来防止其从LED的上层射出。此外，可以观察到，上述接触垫9”对提取效率有不利影响(实际上，相对于上表面没有任何障碍物的情况，它们导致提取效率降低几个百分点)。然而，相关三维接触结构使得获得特别高的提取效率成为可能。这种效应的一种可能解释是，相关导电材料填充了空心图案，实际上在上层的上部形成了小的导电内含物，这些内含物起到了微天线的作用，使得有可能从该层提取出相关光辐射。
此外，如下文所示的数字模拟结果所示，相关图案的纵横比大于2的事实有利于定向发射，特别是对于尺寸减小(例如小于3微米)的发光二极管。
此外，从电气的角度来看，上表面具有上述特定接触结构的事实使得相对于电流注入几何形状(如图1所示)降低接触电阻成为可能，此外，电流以相对均匀的方式注入LED的整个部分(而不是主要注入LED的侧面)，从而进一步提高其性能。
因此，接触结构既起到提取晶格的作用，又起到注入更大表面电荷的结构的作用，从而使得能够显著改善LED的性能。
该接触结构可包括：
-填充空心图案的第一导电材料，以及
-由第二导电材料制成的接触层，所述第二导电材料对于所述光辐射至少部分透明，所述接触层覆盖所述上表面并与所述第一导电材料接触。
该接触层允许产生的光辐射通过，同时仍然电连接由第一导电材料形成的内含物，从而使得能够将所有上表面连接到电源。
除了上文提到的特性之外，上文描述的发光二极管还可以具有以下一个或多个附加特性，这些附加特性可以单独获得，也可以根据任何技术上允许的组合获得：
-所述接触结构覆盖所述表面的主要部分，甚至全部；
-所述图案有规律地重复，形成间距p的周期晶格或准周期晶格；
-所述图案形成间距p的所述周期晶格，并且对于所述图案中的每一个，等于所述图案的所述横向尺寸除以所述晶格的间距p的比率介于20％到40％之间；
-所述发光二极管在平行于各层的平面内占据的总面积小于100平方微米，甚至小于10平方微米；
-上述第一导电材料对于所述光辐射至少部分反射；
-所述第一材料为金属或金属合金；
-所述第二材料为金属氧化物；
-对于所述光辐射，所述接触层的光功率吸收系数小于20％，甚至小于10％；
-所述上表面在平行于所述层的平面上投影时占据总前表面面积AT，所述空心图案在平行于所述层的平面上投影时占据凹陷表面面积AR，且等于所述凹陷表面面积AR除以所述总前表面面积AT的填充率小于50％，甚至小于30％；
-形成所述三维结构的所述上表面在前平面和凹陷后平面之间延伸，所述前平面和后平面平行于所述层，填充所述空心图案的所述第一导电材料形成一个或多个内含物，内含物延伸到所述前平面以外，进入接触层；
-由所述第一导电材料制成的填充所述空心图案的内含物彼此电连接；
-所述发光二极管包括在所述接触层上延伸的抗反射层；
-所述抗反射层由至少一种具有与所述接触层的光学指数不同的光学指数的介电材料形成，所述抗反射层被配置为相对于没有所述抗反射层的发光二极管而言，在所述接触层的上表面降低所述光辐射的功率反射系数；
-所述上表面和所述下表面均形成具有空心图案的非平面三维结构，其覆盖有如上文所述的接触结构；
-每种导电材料在室温下的导电率大于或等于105西门子/米；
-所述图案至少在一个方向(例如垂直于所述层或平行于所述层的方向)上具有大于0.1微米、甚至大于0.3微米或甚至大于0.5微米的尺寸(即，代表图案尺寸的延伸，例如高度、宽度或直径)；特别要注意的是，相关图案不符合不规则性，例如粗糙层上的不规则性；
-所述不同图案或至少大多数所述图案具有相同形状和/或相同尺寸；
-所述图案的总数大于或等于5，甚至等于9。
本技术还涉及一种显示屏，其包括如上文所述的发光二极管阵列。
本技术还涉及一种制造发光二极管的方法，包括以下步骤：
-制作叠层，包括：
-下层，至少部分由掺杂半导体制成，
-上层，至少部分地由掺杂半导体制成，所述下层和上层具有相反类型的掺杂，以及
-发射结构，在所述下层和上层之间延伸，并且当电流通过时适合发射光辐射，
-将由此制成的叠层转移到最终基板上，所述下层位于所述基板的一侧，
-所述方法还包括以下步骤：
-蚀刻所述上层的上表面，以形成具有空心图案的非平面三维结构，每个所述图案的纵横比等于所述图案在垂直于所述层的方向上的延伸除以所述图案在平行于所述层的平面上的横向尺寸，大于或等于2，并且
-在如此蚀刻的表面上，制作由一种或多种导电材料制成的接触结构，所述接触结构抵靠所述表面延伸，遵循该非平面表面。
当阅读以下描述并检查所附的附图时，将更好地理解本技术及其不同应用。
附图说明
这些图是出于信息目的而示出的，决不是限制性的。
图1以截面图和侧视图的形式示意性地示出了现有技术的发光二极管。
图2以截面图和侧视图的形式示意性地示出了根据第一实施方式的发光二极管。
图3示意性地示出了从上方看到的图2的发光二极管的一部分。
图4是根据第一实施方式的替代方案的发光二极管的从顶部看的局部透视图。
图5是图4的发光二极管的局部透视图。
图6示意性地示出了从上方看到的根据第一实施方式的另一替代方案的发光二极管。
图7示意性地示出了图2的发光二极管的远场光强轮廓，以及使用类似的发光二极管获得的光强轮廓，但没有上文提到的三维接触结构。
图8A是示出图2的发光二极管的输出面上存在的图案的填充部分对该发光二极管中产生的辐射的提取效率的影响的曲线图。
图8B以二维图的形式汇集了远场中的几个光强轮廓，例如图7中的那个，这些轮廓是针对该填充率的不同值获得的。
图8C以二维图形的形式汇集了远场中的几个光强轮廓，例如图7中的那个，这些轮廓是针对具有不同高度图案的三维接触结构获得的。
图8D还以二维图形的形式汇集了远场中的几个光强轮廓，例如图7中的那个，这些轮廓是针对具有不同纵横比的图案的三维接触结构获得的。
图9以截面图和侧视图的形式示意性地示出了根据第一实施方式的又一个替代方案的发光二极管。
图10以截面图和侧视图的形式示意性地示出了根据第二实施方式的发光二极管。
图11示出了从下方看到的图10的LED的下表面。
图12显示了从下方看到的LED的下表面，为图10的LED的替代方案。
图13示意性地示出了处于制造中间阶段的显示屏。
图14以流程图的形式示意性地示出了制造这种显示屏的方法的一些步骤。
图15示意性地显示了叠层，其横向延伸，并用作制造LED阵列的基础，例如图13的显示屏的LED阵列。
图16示出了在蚀刻叠层中的一层以对该层的表面进行纹理化的步骤之后的图15的叠层。
图17示意性地显示了在实现符合相关纹理化表面的三维电接触结构之后的该叠层。
图18示意性地示出了在将图17的叠层转移到最终基板上之后的相关叠层。
具体实施方式
如上所述，本技术涉及一种发光二极管1、100、1'，包括特定的三维接触结构10、5'，在LED的下层2'上，或上层3上，或同时在下层和上层上制成，以便为其供电(图2和10)。
在第一实施方式中，相关接触结构在LED的上层上制成。在图2和图9中示意性地示出了根据该第一实施方式的LED 1、100的两个替代方案。
图10中示意性地示出了第二实施方式，其中LED 1'的下层2'具有该接触结构5'。
尽管存在一些差异，但下文中呈现的第一实施方式的不同替代方案具有许多共同点。此外，从一个替代方案到另一个方案，相同或相应的元件通常用相同的附图标记标出，并且不必每次都进行描述。对于第二实施方式，附图标记通常带有撇号””，而在第一实施方式中它们没有撇号。
LED 1、100、1'的整体结构将在第一步中呈现。然后将更详细地描述装备LED的特定接触结构10、110、5'，先是第一实施方式，然后是第二实施方式。包括这种类型的LED 1'阵列的显示屏1000以及相关的制造方法将在下文中介绍。
无论实施方式如何，LED 1、100、1’包括：
-下层2、2'，至少部分由掺杂半导体制成，即有意掺杂，
-上层3、3'，至少部分地由掺杂半导体制成，所述下层和上层具有相反类型的掺杂，以及
-发射结构4、4'，在所述下层2、2'和上层3、3'之间延伸，并且当电流通过时适合发射光辐射。
这里，发射结构4、4'是有源层的形式，包括一个或多个平面量子阱的叠层。术语“平面量子阱”在此表示一种结构，包括：
-由第一半导体材料形成的薄的中心层(厚度约为十纳米到几十纳米)，以及
-围绕中心层的两个势垒层，由另一半导体材料形成，该半导体材料具有比第一材料的带隙更宽的带隙。
中心层很薄，因此形成了电子和/或空穴的势阱。
例如，对于蓝色发射，中心层可以由氮化铟镓InGaN制成，而势垒层由氮化镓GaN制成。对于红色发射，例如可以在磷化铟镓InGaP和磷化铝铟镓AlInGaP中实现中心层和势垒层。更一般地，当希望获得可见光域中的发射时，有源层可以由半导体III-V材料制成，即包括来自元素周期表第五列的元素(N、As、P)与来自元素周期表第三列的一个或多个元素(Ga、Al、In)相结合。
下层2、2'和上层3、3'可以是单件的。例如，当有源层由InGaN/GaN阱形成时，下层和上层可以各自以氮化镓GaN制成单件的层的形式进行，其中一层为N型掺杂，另一层为P型掺杂。
下层2、2'和上层3、3'层也可以各自由几块子层叠加形成。而且可以规定，这些子层中只有一些被掺杂。因此，当有源层例如由AlInGaP/InGaP阱形成时，可以规定：
-下层2、2'包括由P型掺杂砷化镓GaAs制成的下子层，以及由磷化铝铟镓AlInGaP制成的更厚的上子层，
-上层3、3'然后包括由AlInGaP制成的较厚的下子层和由N型掺杂的GaAs制成的较薄的上子层。
在任何情况下，上层3、3'在上部由一上表面30、30'界定。正是通过这个表面，产生的光辐射从LED 1、100、1'射出。换句话说，这种光辐射通过上表面30、30'，从LED 1、100、1'射出。
关于下层2、2'，它在下部由下表面20、20'界定，供应LED的电流通过它注入或流出。
层2和3或2'和3'与作为LED 1、100、1'支架的基板平行。
包括下层、发射结构和上层的叠层在横向上被侧面划定，该侧面垂直于层2、3、2'、3'延伸，并被例如由二氧化硅制成电绝缘层7覆盖(图2)。绝缘层7本身由金属层8覆盖，对产生的光辐射至少是部分反射的。该层在LED 1、100、1’周围形成一个或多个起反射器作用的竖直壁。当几个相邻的LED在同一基板上制造时，它也使得一个LED与另一个LED的光学隔离成为可能。
在这里描述的实施方式中，LED 1、100、1'具有微米级的横向尺寸，在平行于基板的平面上，LED的最大延伸小于10微米，甚至小于3微米。然后，层2和3或2'和3'的横向尺寸小于10微米，甚至小于3微米。实际上，这些横向尺寸可以例如等于1或2微米。术语“侧向尺寸”或“横向尺寸”表示在平行于基板的平面上考虑的层的尺寸，例如该层的宽度、长度或直径。
在平行于基板的平面中，LED 1、100、1'的总面积小于100平方微米，甚至小于10平方微米。换句话说，在相关基板上，LED占据的面积小于100平方微米，甚至小于10平方微米。然后，上表面和下表面在该平面上的投影总表面积，称为总前表面面积AT，小于100平方微米，甚至小于10平方微米。
值得注意的是，两个上表面和下表面中的至少一个形成具有空心图案13、23或突出图案130、130'的非平面三维结构(图3、图4和图10)。该表面由上文提到的接触结构10、110、5’覆盖。该接触结构10、5'由一种或多种导电材料制成，并通过填充空心图案13(图2和3)，或位于突出图案130、130'之间的空间131、131’(图2、3、5、6和10)，抵靠相关表面30；20’延伸。
该三维结构使得能够将所考虑的层(下层或上层)电连接在表面上，该表面具有比该层总前表面面积AT更大的表面积。因此，在不增加LED横向尺寸的情况下，增加了电接触的表面积(从而减少了同样多的接触电阻)。
实际上，两个上下表面中的至少一个被蚀刻以形成这些空心或突出的图案。而导电材料，或形成接触结构10、110、5'的导电材料之一，填充因此被蚀刻的区域。
相关的一种或多种导电材料，用于电连接所考虑的层(下层或上层)，以便向LED1、100、1'供电，在室温(20摄氏度)下，每种材料的导电率，例如，均大于105西门子/米。这些导电材料中的每一种都可以具有金属、半金属或可能的(高掺杂)半导体的能带结构。
在图2的情况下，图案是空心图案13，这里是圆柱形孔，分布在上表面30上，并且每个都填充有第一导电材料(图3中由阴影线表示的材料)。
图4和图5示出了第一实施方式的替代方案，其中图案是突出图案130，这里是圆柱形支柱。在这种情况下，这些支柱之间的空间131填充有第一导电材料(图4中由阴影线表示的材料)。
无论图案是空心的还是突出的，相关表面(即上表面或下表面)在前平面PF和凹陷后平面PR之间延伸(参见例如图2、5、10)。该表面的最突出部分位于前平面PF中(在示出第二实施方式的图10的情况下，前平面PF位于平面PR下方，因为图案130'向下突出)。这两个平面PF、PR平行于层2，3、2'，3'的平面。导电材料，例如上文提到的第一导电材料，填充(即占据)至少从前平面PF延伸到自身蚀刻表面的区域，即从前平面PF延伸到该表面凹陷部分的区域。在图案为突出图案的情况下(图4和图10)，该区域(带有附图标记131或131')被指定为“位于突出图案之间的空间”。
在这里描述的实施方式中，形成接触结构10、110、5'的导电材料占据：
-不仅是从前平面PF延伸到蚀刻表面30、20'的凹陷部分的区域，
-还包括位于相关前平面PF之外的区域，从而形成覆盖相关蚀刻表面的接触层11、31、51'。
该接触层11、31、51'与LED的其他层平行。
在图案为空心图案13的情况下，该接触层11、31可将填充这些空心图案13的导电材料的内含物12、32电连接(至外部电源)，以便能够在这些内含物导体处注入或提取电荷(图2和图9)。
当接触结构10、110在上表面30(第一实施方式)制成时，相关接触层11、31由第二导电材料形成，该材料对于产生的光辐射至少是部分透明的，以使该光辐射从LED 1、100中射出。
另一方面，当接触结构5'在下表面20’(第二实施方式)制成时，接触层51’确实可以是不透明的，或者对于LED产生的光辐射是反射的。在这种情况下，接触结构5’尤其可以是单件，相同的导电材料，例如金属或金属合金，然后填充空心图案，或位于突出图案之间的空间，并溢出，形成覆盖所有相关表面的接触层51'。
现在参考图2至图9更详细地描述第一实施方式，其中上表面30具有相关三维接触结构10、110。
第一实施方式：在LED的上层制作三维接触结构
如已经指出的，在本实施方式中，空心图案13、23或突出图案130之间的空间131由第一导电材料填充；覆盖所有上表面30的接触层11、110由第二导电材料制成，该第二导电材料对于产生的光辐射至少部分透明。接触层11、31抵靠上表面20的突出部分(前部)延伸，并且还与(填充凹陷区域的)第一导电材料接触。
对于LED产生的光辐射，接触层11、31，例如对于所有层可以具有小于20％甚至小于10％的功率吸收系数(该系数等于接触层中的吸收功率除以穿透接触层的功率)。对于相关光辐射，第二导电材料例如可以具有小于0.3/微米或甚至小于0.1/微米的吸收系数(功率)。
第二导电材料，例如为导电金属氧化物和透明材料，例如ITO(“铟锡氧化物”，更精确地包括氧化铟In2O3和氧化锡SnO2)、IZO(掺杂铟In的氧化锌ZnO)或AZO(掺杂铝的氧化锌ZnO)。这里，第二材料是ITO。
这里，与第二导电材料相反，第一导电材料对于相关光辐射是反射的。例如，其功率反射系数(对于平面界面)大于80％，或甚至大于90％。
由于由该第一材料形成的内含物起到天线的作用，使得能够提取由有源层发射的光辐射，因此第一材料有益地具有与金属的光学性质相当的光学性质(并且它可以是金属)。具体地，在所述光辐射的频域中，第一材料的相对介电常数εr的实部为负，并且具有高绝对值，例如大于3，甚至大于15。
这里，第一材料是金属(例如过渡金属)或金属合金。第一材料例如可以是金基、银基、钛基或铝基。
空心图案13、23或突出图案130可以像这里一样被有规律地重复以形成间距p的周期晶格或准周期晶格。术语“准周期晶格”指具有由离散峰值形成的衍射图形的晶格(对于周期晶格而言)，然而该晶格是非周期的(晶格具有某种规律性，但严格来说并不是周期性的)。
填充空心图案13的金属内含物12、32(或填充位于突出图案130之间的空间131的金属内含物120)因此形成金属晶格，该金属晶格随后对发射结构4产生的光辐射起提取晶格的作用。该晶格可以是一维或二维的。
使用这种周期性或准周期性布置不仅可以提高由发射结构4产生的光辐射的提取效率，而且还可以使提取的光束具有确定的形状，并且可能极化。因此，这种晶格可以使LED1、100发出的光束适应目标应用，具有很大的灵活性。
从光束轮廓的角度来看，数字模拟表明，相关金属晶格使得即使在上表面30减小了横向尺寸(例如大约一微米的尺寸)的情况下，也能够在远场中获得良好的指向性。
图7举例说明，对于图2的LED，在远场中获得的光强度I根据所考虑的传播方向与垂直于LED层2、3的轴Z之间形成的角度φ变化。在本图中，角度φ以度表示。在上表面30的宽度约等于所发射辐射的平均波长λ(真空中的平均波长)的1.6倍的情况下，通过数字模拟获得曲线I(φ)。尽管LED很小，但由于曲线I(φ)形成了一个峰值，其总宽度为最大值的一半，约为40度，因此获得了令人满意的指向性。此外，该数字模拟的结果表明，在该配置中，获得了约50％的提取效率(在形成LED 1的材料内部，在远场中辐射的总光功率与发射结构4最初发射的光功率之间的比率)。
为了便于比较，图7还显示了与图2相同但没有上文提到的三维接触结构(且在第3层中没有形成孔13)的LED在远场中获得的光强I’，作为角度φ的函数。这种情况更精确地对应于平面上表面，其由绝缘体覆盖，但其外围由接触垫覆盖，如图1所示(以便能够为LED供电)。每个接触垫延伸超过上表面总宽度的约15％，宽度在这里也等于平均波长λ的约1.6倍。可以观察到，在图1的LED 1”中实现的现有技术的电气连接类型在指向性方面明显不如此处提出的类型。事实上，曲线I’(φ)的总宽度为最大值的一半，约为90度(注意，轮廓I'在y方向上竖直扩展，以便与轮廓I进行视觉比较；但事实上，除了分布在更大的角宽度上，强度值I'明显低于轮廓I的强度值)。
在图2的情况下，上表面30呈现的图案是空心图案13，这里是填充有第一材料金属的圆柱形孔。但是，如前所述，这些图案也可以是突出图案130(图4)，并且可以针对该晶格考虑不同形状的图案和网格，具体取决于所发射光束所需的形状。
图中以示例的方式示出了四种不同类型的晶格，对应于LED 1、100的第一实施方式的四种替代方案。
第一替代方案如图2和图3所示。在这种情况下，如前所述，图案是填充有第一材料的圆柱形孔13。晶格是二维晶格(即，其中图案13在晶格平面的两个不同方向上周期性重复的晶格)。这里，这需要三角形晶格，其基本网格是一个等边三角形。
图4和图5示出了第二替代方案，其中，如前所述，图案是突出图案130，这里是圆柱形支柱。这里的晶格也是三角形晶格。
图6示出了第三替代方案，其中晶格具有方形网格并且其中周期性重复的图案是空心图案，这里是填充有第一材料金属的圆柱形孔23(对于第一替代方案)。
图9示出了类似于第一替代方案的第四替代方案，但其中填充空心图案13的金属内含物32延伸超出界定上层3的前平面PF。这些金属内含物32延伸到接触层31中，接触层31由第二材料(如上所述，其是导电和透明的)形成。对于第四替代方案，图案13是与第一个替代方案相同的空心图案，并以相同的方式分布(三角形晶格)。
根据所提取光束所需的特征，可以考虑其他类型的二维晶格，例如六边形(蜂窝晶格)，或对应于阿基米德(Archimedes)铺砌。并且，如上所述，晶格也可以是准周期晶格。后一种情况更特别适用于“MacroLED”，例如其横向尺寸大于10微米。
无论图案和网格的形状如何，都可以像这里一样通过金属晶格提供小于50％、甚至小于30％甚至小于20％的填充率τF。在实践中，该填充率，例如，可介于3％和20％之间。
填充率τF定义如下。在平行于层2、3的平面上的投影中，空心图案13、23或位于突出图案130之间的空间131占据称为凹陷表面面积AR的区域(这在某种程度上是由第一导电材料填充的区域的总前表面面积)。例如，在图3的情况下，晶格由N个圆柱形孔组成，每个圆柱形孔的直径D，凹陷表面面积AR为N×πR2/4。在任何情况下，填充率τF等于凹陷表面面积AR除以上表面30的总前表面面积AT：τF＝AR/AT。
为了进行比较，对于由介电材料制成的光子晶体(而不是由金属制成)，所使用的填充率通常接近50％(以便优化提取效率)。
因此，相对于由介电材料制成的光子晶体，填充率具有相对较低的值。对于这里使用的金属晶格，这种适度的填充率(通常为3-20％)使得提高提取效率成为可能。
替代用表面的填充率τF来表示，表面30上或多或少存在的图案13可以用(线性)填充率FF来表示，它等于：
-相关图案的横向尺寸，例如，当这些图案为圆柱形孔时，其直径D，
-除以晶格的间距p，
或FF＝D/p。
金属提取晶格(在此形成三维接触结构)的相当低的填充率，也对应于填充分数FF的降低值。更确切地说，填充率FF可以像这里一样，低于40％，例如介于20％和40％之间。
图8A显示了填充率FF(以％表示)对萃取效率ER(以任意单位u.a.)的影响。在该图中，萃取效率ER是通过数字模拟确定的，对于由铝制成的内含物(在这些模拟中已经考虑到了铝的非完全反射性质)，高度h是160纳米，而晶格的间距p是200纳米(直径D变化，以便改变填充分数FF)。从该示例中可以看出，当填充分数FF大于40％时，提取效率ER会下降。而当填充分数大于约三分之二时，产生的辐射实际上不再被提取，而是被限制在结构中，由于金属内含物12的不完全反射性质，它被吸收了。
图8B显示了在图2和图3的LED 1的情况下，图案的填充分数FF对远场指向性的影响。该图以二维图的形式汇集了远场中的几个光强轮廓，如图7中的那个，这些轮廓对应于不同的填充分数FF值。x轴对应于角度φ(对应于考虑的传播方向的角度)。它以度表示。y轴对应的是填充分数FF(以％表示)。对于平面内的一个给定点(φ，FF)，光强度用灰度表示。在该图中，常数FF处的切割给出了针对填充分数的该值获得的光强轮廓I(φ)。
该图显示，适度的填充分数值，通常小于40％，可以实现良好的发射指向性。事实上，在该图中，可以观察到在FF小于40％的情况下，发射是指向性的，而在FF大于40％的情况下，可以观察到发射轮廓的扩展(放大)。
图案13、23、130的竖直延伸h，即这些图案在垂直于层2、3的方向上的延伸，是对晶格的提取特性有明显影响的另一个参数，特别是关于在远场发射的辐射的指向性。对于空心图案13、23，竖直延伸h是图案的深度，而对于突出图案130，它是这些图案的高度。
图8C显示了在图2和图3的LED 1的情况下，图案的竖直延伸h对远场指向性的影响。
该图以二维图形的形式将远场中的多个光强轮廓组合在一起(如图7所示)，这些轮廓对应于竖直延伸h的不同值。x轴对应于角度φ，以度表示。y轴对应于空心图案13的竖直延伸h，以任意单位表示。对于平面内的一个给定点(φ，h)，光强度用灰度表示。在该图中，常数h处的切割给出了针对竖直延伸的该值获得的光强轮廓I(φ)。
从该图中可以看出，竖直延伸h对远场发射的辐射的指向性有着相当大的影响。例如，可以观察到ho～0.16的值比h1～0.12或h2～0.29的值的指向性更好。对于h＝ho(图案的纵横比RA为3的情况)，强度轮廓有一个强烈而狭窄的中心峰80(半最大值的总宽度约为30度)，对于某些类型的应用是有趣的。
在实践中，当图案的竖直延伸相当大时，例如约为晶格的间距p，这种提取晶格会导致一个相对指向性的发射。为了获得指向性发射，因此可以规定，例如，像这里，竖直延伸h大于或等于晶格间距p的一半，有利地介于晶格间距p的0.5倍到1倍之间，或晶格间距p的0.5倍到1.5倍之间。
这里，内含物12、32因此有狭窄的形状。它们形成相当薄的天线，深入到上层3的顶部，从该层提取产生的光辐射，否则，这些光辐射大部分会被限制在该层中。内含物12、32尤其具有大于或等于2的纵横比RA，例如介于2到4之间，甚至2到3.5之间。该纵横比RA等于这些内含物12、32中的每一个的竖直延伸，除以内含物12的横向尺寸(在与层平行的平面内)，例如除以其直径D，或除以其宽度。
图8D与图8C类似，但它是针对真实金属而得到的，有损耗，而图8C显示的是对应于完美金属(无损耗)的模拟结果。为获得该图而模拟的配置对应于200纳米的间距p和铝制成的内含物。为获得该图，对内含物12的高度h的几个值进行了模拟，以便使纵横比RA从1.2到4变化。在该示例中，确实可以看到，一个大于2的纵横比，例如在2到3.5之间(这里更对应于在0.5到0.9之间的h/p比率)，使得有可能获得指向性发射。
内含物12、32或内含物120相对较深和较窄的事实从电学的角度来看也是有趣的，因为这有助于增加上层3和接触结构10、110之间电接触的表面积。
如前所述，图9的LED 100与图1的LED 1相似，甚至相同，只是由第一导电材料形成的内含物32延伸超出限定上层3的前平面PF。这些内含物32超出前平面PF，从而在高度e上深入接触层31。这种接触结构110，其中由内含物32形成的基元天线超过了前平面PF，就提取效率而言，是有利的。
在该替代方案中，接触层31具有平面上表面(在与上层3相对的一侧)和下表面，该下表面不是完全平面的，因为它符合由超过前平面PF的内含物32的部分形成的突出浮雕。为便于比较，在图2的替代方案中，内含物12停在前平面PF的边缘，接触层11具有平面上表面和平面下表面。
影响提取效率的另一个参数是绝缘层7的厚度b，该厚度将层2和3与金属竖直壁8横向分离(图2)。事实上，这些壁起着反射器的作用，因此需要以这样的方式调整厚度b，使得由这些壁上的反射引起的干扰有助于提高提取效率，而不是降低它。因此，当光辐射穿过绝缘层7，在壁8上反射，然后再次穿过绝缘层7时，希望以获得给定的退相(dephase)(例如零退相)的方式调整厚度b。
为了进一步提高提取效率，LED 1可以包括沉积在接触层11上的抗反射层14。这里，抗反射层14为单件。或者，它可能需要由几个子层组成的叠层。该层是抗反射的，因为它被配置为通过对应于接触层11的上表面的界面减少回射到LED核心的光功率。抗反射层的厚度d，例如，等于接触层11中波长λo的四分之一，该波长是相关光辐射的平均波长。抗反射层的光学指数n14具有介于接触层11的光学指数no与在抗反射层上方延伸的介质(例如二氧化硅)的光学指数n1之间的中间值。抗反射层的材料，例如，被选择为具有接近乘积no×n1的平方根的光学指数n14。
从其整体形状来看，层2和层3的叠层通过深度蚀刻横向划界，从而在LED 1、100的接收结构上形成台面(mesa)(即一种岛形状)，接收结构本身由基底支撑。对于图中所示的示例，该台面具有矩形截面(这意味着台面的截面沿平行于基底的平面)。因此，上层3也具有矩形截面。
或者，相关台面可以具有不同的截面，例如三角形、六角形或圆形截面。
然而，将有利地选择具有与上述金属晶格相同对称性的截面(换句话说，具有与晶格本身相同的对称不变性的截面)。请注意，在图3所示的情况下，确实满足了该条件。事实上，与此替代案相对应的三角形晶格确实相对于X轴和Y轴对称，X轴和Y轴标记台面矩形截面的两个边缘。对于该三角形晶格，也可以使用三角形或六边形截面(因为晶格和上层的截面将具有相同的对称性)。后两种情况有利于所有晶格获得相同数量的沿晶格高度对称方向辐射的元素(对于三角形网格每60°)，因为三角形或六边形网格晶格完美地内接在六边形上表面上。
从电气角度来看，下层2通过其下表面20与导电电极5接触。该电极5通过互连堆栈(未示出)电连接到控制电路。关于上层3，如前所述，其与接触结构10、110电接触，起到馈电电极的作用。此外，当在同一基底上相邻地实施多个相邻LED时，接触层11、31扮演着这些不同LED共用的阳极或共有的阴极的角色(覆盖所有这些LED的接触层)。
第二实施方式：在下层的下表面上制作三维接触结构
在该第二实施方式中，接触结构5'在LED 1'的下表面20'的一侧形成单件层，与该表面接触并符合其三维浮雕，填充突出图案130'之间的空心图案或空间131'。在另一侧，接触结构5'由后表面52’划定，该后表面是平面的，或至少在该表面的大部分上是平面的。
图11示意性地显示了从下方看到的图10的LED 1'的下表面20'。对于该示例，图案为突出图案130’。这些图案对应于图11中的阴影线部分。例如，这些图案可以是立方体或金字塔形。它们通过形成具有方形网格的晶格有规律地分布在下表面20'上，这里是一个棋盘晶格，其中两个方格(square box)中的一个被突出图案130'占据。
当突出图案130'是立方体时，就接触面而言，其增益等于3。该增益等于：
-下层2'与接触结构5'接触的表面的总表面积，因此此处等于下表面20'(非平面)的表面积除以
-下表面20'的总前表面面积AT。
然而，没有强制规定突出图案的高度等于图案侧面的长度，因此增益限制为3。在一般情况下，平面PR中侧面l和高度h的平行六面体图案的表面增益等于(4l2+8hl)/4l2，当h>l时，其值大于3。在不丧失一般性的情况下，给出了h＝l的以下示例。
当突出图案130'为金字塔形(底部为正方形的规则金字塔，顶部的角度为90度)时，该增益等于1.2。
在该第二实施方式的替代方案中，LED 1'下表面呈现的图案230'以形成方形晶格的方式分布，但密度低于棋盘晶格(见图12；在该图中，图案230'再次对应于阴影线区域)。对于这种类型的铺砌(有时称为“城市街区”)，四个方格中只有一个方格被图案230’之一占据。在这种情况下，对于立方图案，接触面增益等于2。对于金字塔图案，它等于1.1。
或者，下表面呈现的图案可以是相互平行的凹槽。在这种情况下，对于具有方形轮廓且晶格间距等于一个凹槽宽度两倍的凹槽，相关增益等于2。对于顶部角度为90度且彼此相邻的V形轮廓槽，该增益等于1.4。
或者，可以在LED的下表面上执行其他类型的图案(空心或突出)和其他类型的晶格(一维或二维)。
在未示出的其他实施方式中，可以规定LED的下表面和上表面都是非平面的，具有空心或突出图案，并且都具有如上文所述的三维接触结构。在这种情况下，如上所述的第一实施方式，上表面具有接触结构，包括至少部分透明的接触层。
图13示意性地示出了在其制造的中间阶段包括LED阵列的显示屏1000，例如上文所述的LED阵列1'。
制造方法
图14示意性地示出了在制造显示屏1000的方法期间实施的一系列步骤。
该方法包括步骤S1，该步骤S1以平面量子阱叠层的形式制作一个叠层，该叠层包括下层2'，上层3'，以及两层之间的发射结构4'(图15)。在这个阶段，相关层尚未横向界定以定义不同的LED 1'。因此，它们是单件，并且每个实际上都在未来屏幕1000的整个表面上延伸。平面量子阱，例如，通过外延实现。该叠层是在作为该结构的临时支架的基底150上进行的。拟成为LED下层的层2'是在该叠层的顶部，即与基底150相对的一侧进行的(因为该叠层随后被翻转，以便被转移到其最终的基底上；见图17和18)。
然后，该方法包括蚀刻下层2'的步骤S2，使其具有上文提到的非平面的三维形状，具有空心或突出的图案(图16)。在这个阶段，下层2'的自由表面，称为下表面20'，实际上位于叠层的顶部，这使得它可以被蚀刻。所述的蚀刻是在所有的下层2'上进行的，尚未切割。因此，它是在同一时间对所有的LED 1'进行的。
然后，在步骤S3中，通过沉积覆盖表面20’的导电材料形成的层来制作接触结构5’，预先纹理化。
在接下来的步骤S4中，在接触结构5'上沉积胶合层170(图17)。该胶合层在此由胶合金属形成，例如钛Ti。
然后，该方法包括步骤S5，在最终基底1001(形成接收基底，用于在后者上转移的结构)上转移由此形成的叠层。这种转移是通过翻转基底150和它所支撑的叠层，然后在下层2'的一侧将其粘在LEDs的接收结构1002上来进行的。这种胶合特别是由于胶合层170而进行的。该胶合可以是，例如，分子胶合类型的，或者说，直接胶合。LED的接收结构1002本身可被另一胶合层1004覆盖，以促进该分子胶合(见图18)。接收结构在最终基底1001上执行(图18)。它尤其包括上文提到的互连堆栈，其使得能够彼此独立地控制不同的LED 1’。
在步骤S5之后，该方法包括移除用作临时支架的基底150的步骤S6。
然后，该方法包括深度蚀刻步骤S9，在该步骤中，通过在层2'、3'、4'和5'的叠层中蚀刻竖直沟槽1003来横向界定不同的LEDs(图13)。该蚀刻，例如，是RIE(反应离子蚀刻)类型的蚀刻。
然后，该方法包括执行用于隔离、保护和连接LED 1'的结构的步骤S10。步骤S10包括几个子步骤，其间，除其他外，电绝缘层沉积在沟槽1003的侧面上，在沟槽中形成可选的竖直金属壁，并且保护层沉积在LED的顶部。
为了在每个LED的上表面上创建也具有三维接触结构的LED阵列，将两个附加步骤S7和S8(未示出)添加到图14的方法中，在收回基底150的步骤S6之间和界定不同LED的步骤S9之前执行。在步骤S7期间，如上文所述的第一实施方式中，蚀刻叠层的上表面以使其具有非平面三维形状。然后，在步骤S8期间，由于该结构的复合性质，通常在几个子步骤中制作由两种不同导电材料形成的接触结构本身。
为了在每个LED的上表面(而不是下表面)上实现也具有三维接触结构的LED阵列，执行与图14的方法类似的方法，但在步骤S6和步骤S9之间，省略步骤S2和S3，同时添加步骤S7和S8。
如刚刚描述的方法所示，上文提出的LED 1、100、1’的类型适合于通过平面技术制造，使其有可能同时进行大量相邻的LED，这些LED只有在方法结束时，在步骤S9(切割步骤)期间才被彼此限定。
此外，仅在每个LED 1'的下表面20'配备有三维接触结构(例如结构5')的情况下，可以执行步骤S9，而无需针对蚀刻在下表面20'上的图案130'特别对准沟槽1003，这使得制造也变得更加便利。
另一方面，在每个LED 1、100的上表面30具有三维接触结构(例如结构10、110)的情况下，为了更好地控制由这些图案形成的提取晶格的光学特性，可以期望将步骤S9中使用的蚀刻掩模与蚀刻在该表面上的图案13、130、23对齐。

Claims (14)

1.一种发光二极管(1、100)，该发光二极管包括：
-下层(2)，至少部分由掺杂半导体制成，
-上层(3)，至少部分地由掺杂半导体制成，所述下层和上层具有相反类型的掺杂，
-发射结构(4)，其在所述下层(2)和上层(3)之间延伸，并且当电流通过时适合发射光辐射，
-所述上层(3)由上表面(30)界定，所述光辐射的至少一部分通过所述上表面出射，
-所述下层(2)由用于注入电荷的下表面(20)界定，
-所述上层的上表面(30)形成具有空心图案(13)的非平面三维结构，所述表面(30)由一种或多种导电材料制成的接触结构(10)覆盖，所述接触结构(10、110)紧靠所述表面(30)延伸，符合该非平面表面(30)，
-其特征在于，对于每个所述图案，等于所述图案在垂直于所述层(2、3)的方向(Z)上的延伸(h)除以所述图案在平行于所述层(2、3)的平面上的横向尺寸(D)的纵横比大于或等于2。
2.根据权利要求1所述的发光二极管(1、100)，其中，所述接触结构(10)填充所述空心图案(13、23)。
3.根据前述权利要求中任一项所述的发光二极管(1、100)，其中，规则重复的所述图案(13、23)形成间距p的周期晶格或准周期晶格。
4.根据前述权利要求所述的发光二极管(1、100)，所述图案(13、23)形成间距p的所述周期晶格，其中，对于所述图案中的每一个，等于所述图案的所述横向尺寸(D)除以所述晶格的间距p的比率介于20％到40％之间。
5.根据前述权利要求中任一项所述的发光二极管(1、100)，在平行于所述层(2、3)的平面内占据的总面积小于100平方微米，或甚至小于10平方微米。
6.根据前述权利要求中任一项所述的发光二极管(1、100)，其中，所述接触结构(10、110)包括：
-填充所述空心图案(13、23)的第一导电材料，以及
-由第二导电材料制成的接触层(11、31)，所述第二导电材料对于所述光辐射至少部分透明，所述接触层(11、31)覆盖所述上表面(30)并与所述第一导电材料接触。
7.根据权利要求6所述的发光二极管(1、100)，其中，所述第一导电材料对于所述光辐射是反射的。
8.根据权利要求6或7所述的发光二极管(100)，其中，形成所述三维结构的所述上表面(30)在前平面(PF)和凹陷后平面(PR)之间延伸，所述前平面和后平面平行于所述层(2、3)；并且其中，填充所述空心图案(13)的所述第一导电材料形成一个或多个内含物(32)，所述内含物延伸到所述前平面(PF)以外，进入所述接触层(31)。
9.根据前述权利要求中任一项所述的发光二极管(1、100)，其中：
-所述上表面(30)在平行于所述层(2、3)的平面上的投影中占据总前表面面积AT，
-所述空心图案(13、23)在平行于所述层的平面上的投影中占据凹陷表面面积AR，
-其中，等于所述凹陷表面面积AR除以所述总前表面面积AT的填充率小于30％。
10.根据前述权利要求中任一项所述的发光二极管(1)，包括在所述接触层(11)上方延伸的抗反射层(14)。
11.根据前述权利要求中任一项所述的发光二极管，其中，所述上表面和所述下表面各自形成具有空心图案的非平面三维结构，其被接触结构覆盖。
12.根据前述权利要求中任一项所述的发光二极管(1、100)，其中，所述图案(13、23)在至少一个方向上具有大于0.1微米的尺寸。
13.一种显示屏，包括根据前述权利要求中任一项所述的发光二极管的阵列。
14.一种制造发光二极管(1、100)的方法，包括以下步骤：
-(S1)制作叠层，包括：
o下层(2)，至少部分由掺杂半导体制成，
o上层(3)，至少部分地由掺杂半导体制成，所述下层和上层具有相反类型的掺杂，以及
o发射结构(4)，在所述下层和上层之间延伸，并且当电流通过时适合发射光辐射，
-(S5)将由此制成的叠层转移到最终基底上，所述下层(2)位于所述基底的一侧，
-所述方法还包括以下步骤：
o(S7)蚀刻所述上层(3)的上表面(30)，以形成具有空心图案(13、23)的非平面三维结构，每个所述图案的纵横比等于所述图案在垂直于所述层(2、3)的方向(Z)上的延伸(h)除以所述图案在平行于所述层(2、3)的平面上的横向尺寸(D)，所述纵横比大于或等于2，以及
o(S8、S3)在如此蚀刻的所述表面(30)上，制作由一种或多种导电材料制成的接触结构(10)，所述接触结构(10)抵靠所述表面(30)延伸，符合该表面。
CN202111291231.9A 2020-10-29 2021-10-28 具有三维接触结构的发光二极管和显示屏及制法 Pending CN114430003A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2011082A FR3115930B1 (fr) 2020-10-29 2020-10-29 Diode électroluminescente à structure de contact tridimensionnelle, écran d’affichage et procédé de fabrication associé
FR2011082 2020-10-29

Publications (1)

Publication Number Publication Date
CN114430003A true CN114430003A (zh) 2022-05-03

Family

ID=74668942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111291231.9A Pending CN114430003A (zh) 2020-10-29 2021-10-28 具有三维接触结构的发光二极管和显示屏及制法

Country Status (4)

Country Link
US (1) US20220140219A1 (zh)
EP (1) EP3993069A1 (zh)
CN (1) CN114430003A (zh)
FR (1) FR3115930B1 (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744071B2 (en) * 2002-01-28 2004-06-01 Nichia Corporation Nitride semiconductor element with a supporting substrate
TWI237402B (en) * 2004-03-24 2005-08-01 Epistar Corp High luminant device
US9508902B2 (en) * 2005-02-21 2016-11-29 Epistar Corporation Optoelectronic semiconductor device
KR101154744B1 (ko) * 2005-08-01 2012-06-08 엘지이노텍 주식회사 질화물 발광 소자 및 그 제조 방법
KR100945989B1 (ko) * 2007-02-09 2010-03-09 삼성전기주식회사 표면 플라즈몬 공명을 이용한 반도체 발광 소자
TWI343663B (en) * 2007-05-15 2011-06-11 Epistar Corp Light emitting diode device and manufacturing method therof
US8080480B2 (en) * 2007-09-28 2011-12-20 Samsung Led Co., Ltd. Method of forming fine patterns and manufacturing semiconductor light emitting device using the same
JP2010278112A (ja) * 2009-05-27 2010-12-09 Hitachi Cable Ltd 半導体発光素子
KR20110055110A (ko) * 2009-11-19 2011-05-25 엘지디스플레이 주식회사 반도체 발광소자 및 그 제조방법
KR101064020B1 (ko) * 2010-04-23 2011-09-08 엘지이노텍 주식회사 발광 소자 및 그 제조방법
DE102010032497A1 (de) * 2010-07-28 2012-02-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
KR20120034910A (ko) * 2010-10-04 2012-04-13 삼성엘이디 주식회사 반도체 발광소자 및 이의 제조방법
US9437783B2 (en) * 2012-05-08 2016-09-06 Cree, Inc. Light emitting diode (LED) contact structures and process for fabricating the same
US9209356B2 (en) * 2012-06-08 2015-12-08 Epistar Corporation Light-emitting element including a light-emitting stack with an uneven upper surface
KR102237137B1 (ko) * 2014-11-06 2021-04-07 엘지이노텍 주식회사 발광소자 및 이를 구비한 발광소자 패키지
TWI757331B (zh) * 2017-08-31 2022-03-11 晶元光電股份有限公司 半導體元件及其製造方法
US11183534B2 (en) * 2020-03-31 2021-11-23 Black Peak LLC Light emitting device with small footprint

Also Published As

Publication number Publication date
EP3993069A1 (fr) 2022-05-04
US20220140219A1 (en) 2022-05-05
FR3115930B1 (fr) 2024-03-22
FR3115930A1 (fr) 2022-05-06

Similar Documents

Publication Publication Date Title
JP4824293B2 (ja) フォトニック結晶発光デバイス
EP1624499B1 (en) Photonic crystal semiconductor light emitting device with multiple lattices
US7700962B2 (en) Inverted-pyramidal photonic crystal light emitting device
US7615398B2 (en) Pyramidal photonic crystal light emitting device
EP2220696B1 (en) Led with enhanced light extraction
JP7079106B2 (ja) 画像表示素子、及び画像表示素子の製造方法
US20230275190A1 (en) Solid-state radiation transducer devices having at least partially transparent buried-contact elements, and associated systems and methods
KR101645738B1 (ko) 반도체 발광 다이오드 및 반도체 발광 다이오드의 제조 방법
US9130100B2 (en) Light emitting diode with three-dimensional nano-structures
CN115699324A (zh) 单片led阵列及其前体
KR20090099537A (ko) 피라미드형 광 결정 발광 소자
KR101573095B1 (ko) 광전 소자 및 그 제조 방법
TWI429110B (zh) 具有自我複製式光子晶體之發光元件與其製造方法
CN114430003A (zh) 具有三维接触结构的发光二极管和显示屏及制法
CN102130249B (zh) 超亮度发光二极管及其制作方法
CN110112650B (zh) 一种高功率半导体芯片及其制备方法
US20240047622A1 (en) Resonant cavity micro-led array using embedded reflector
CN113809215A (zh) 发光器件及包含器件的像素与显示器和相关制法
CN118057629A (zh) 垂直型发光二极管及发光装置
CN117293243A (zh) 微发光元件及其制造方法、发光模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination