CN114429990A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114429990A
CN114429990A CN202011182519.8A CN202011182519A CN114429990A CN 114429990 A CN114429990 A CN 114429990A CN 202011182519 A CN202011182519 A CN 202011182519A CN 114429990 A CN114429990 A CN 114429990A
Authority
CN
China
Prior art keywords
forming
region
dielectric layer
sidewall
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011182519.8A
Other languages
English (en)
Inventor
郑二虎
李凤美
郑春生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202011182519.8A priority Critical patent/CN114429990A/zh
Publication of CN114429990A publication Critical patent/CN114429990A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

一种半导体结构及其形成方法，包括：提供基底；在所述基底上形成第一介质层、位于第一介质层内的若干栅极结构、以及位于栅极结构侧壁面的侧墙，并在所述栅极结构两侧的基底内形成源漏结构，所述第一介质层还位于所述源漏结构表面，所述侧墙包括第一区和位于第一区上的第二区；在形成所述侧墙之后，刻蚀所述第一介质层，在所述第一介质层内形成若干导电开口，所述导电开口暴露出所述源漏结构表面，并且，刻蚀所述第一介质层的工艺中，对所述第二区的侧墙的刻蚀速率小于对所述第一区的侧墙的刻蚀速率；在所述导电开口内形成导电结构。从而，提高了半导体结构的可靠性。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。
背景技术
随着集成电路制造技术的快速发展，促使集成电路中的半导体器件的尺寸不断地缩小，使整个集成电路的运作速度将因此而能有效地提升。随着元件的尺寸要求越来越小，相应的，所形成的与半导体器件连接的导电结构的尺寸越来越小。
然而，现有的半导体结构的可靠性仍然有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高所形成的半导体结构的可靠性。
为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：基底；位于所述基底上的若干栅极结构；位于所述栅极结构两侧的基底内的源漏结构；位于栅极结构侧壁面的侧墙，所述侧墙包括第一区和位于第一区上的第二区，且所述第一区和第二区的材料不同；位于所述基底上的第一介质层，所述第一介质层还位于所述侧墙侧壁面；位于所述第一介质层内且位于所述源漏结构表面的导电结构。
可选的，所述侧墙的材料为包括硅元素的介电材料，并且，所述第一区的材料中的硅元素含量比例小于第二区的材料中的硅元素含量比例。
可选的，所述第二区的侧墙的材料中硅元素含量比例为20％至50％。
可选的，所述侧墙的材料为包括碳元素的介电材料，并且，所述第一区的材料中的碳元素含量比例小于第二区的材料中的碳元素含量比例。
可选的，所述第二区的侧墙的材料中碳元素含量比例为5％至20％。
可选的，所述第一区的侧墙的材料包括低k介质材料。
可选的，所述第一区的侧墙的材料包括SiOC、SiOCN和SiOCH中的至少一种。
可选的，所述栅极结构顶面低于所述侧墙顶面；所述半导体结构还包括：位于所述栅极结构顶面的栅极保护结构。
可选的，所述栅极保护结构底面低于或齐平于所述第一区的侧墙顶面。
可选的，所述基底包括衬底、以及位于所述衬底上的若干鳍部结构，所述栅极结构横跨所述鳍部结构，且所述源漏结构位于所述栅极结构两侧的鳍部结构内。
相应的，本发明的技术方案还提供一种上述半导体结构的形成方法，包括：提供基底；在所述基底上形成第一介质层、位于第一介质层内的若干栅极结构、以及位于栅极结构侧壁面的侧墙，并在所述栅极结构两侧的基底内形成源漏结构，所述第一介质层还位于所述源漏结构表面，所述侧墙包括第一区和位于第一区上的第二区；在形成所述侧墙之后，刻蚀所述第一介质层，在所述第一介质层内形成若干导电开口，所述导电开口暴露出所述源漏结构表面，并且，刻蚀所述第一介质层的工艺中，对所述第二区的侧墙的刻蚀速率小于对所述第一区的侧墙的刻蚀速率；在所述导电开口内形成导电结构。
可选的，所述侧墙的材料为包括硅元素的介电材料，并且，所述第一区的材料中的硅元素含量比例小于第二区的材料中的硅元素含量比例。
可选的，所述第二区的侧墙的材料中硅元素含量比例为20％至50％。
可选的，所述侧墙的材料为包括碳元素的介电材料，并且，所述第一区的材料中的碳元素含量比例小于第二区的材料中的碳元素含量比例。
可选的，所述第二区的侧墙的材料中碳元素含量比例为5％至20％。
可选的，所述第一区的侧墙的材料包括低k介质材料。
可选的，所述第一区的侧墙的材料包括SiOC、SiOCN和SiOCH中的至少一种。
可选的，形成所述侧墙的方法包括：在形成所述第一介质层和栅极结构之前，在所述基底表面形成若干相互分立的伪栅结构；在所述伪栅结构的侧壁面形成初始侧墙；在形成所述第一介质层之后，回刻蚀所述伪栅结构，直至暴露出所述第二区的初始侧墙；以所述第一介质层和所述伪栅结构为掩膜，采用远程等离子体处理工艺对所述第二区的初始侧墙进行改性处理，形成所述侧墙。
可选的，所述初始侧墙的材料中包括氧原子，且所述远程等离子体处理工艺所采用的气体包括NH3和H2中的至少一种。
可选的，所述远程等离子体处理工艺的参数还包括：所述远程等离子体处理工艺的参数还包括：采用的气体还包括N2和NF3中的一种或全部；射频功率范围为500瓦至2000瓦；NH3的气体流量范围为500sccm至1500sccm。
可选的，所述等离子体包括电容耦合等离子体、电感耦合等离子体或是电子回旋共振等离子体。
可选的，形成若干所述栅极结构的方法包括：在形成所述侧墙之后，去除所述伪栅结构，在所述第一介质层内形成若干栅极开口；在所述栅极开口内填充栅极结构的材料，形成所述栅极结构。
可选的，还包括：在形成所述导电开口之前，回刻蚀所述栅极结构，在所述第一介质层内形成栅极保护结构开口；在所述保护结构开口内形成栅极保护结构，所述栅极保护结构还位于所述栅极结构顶面。
可选的，所述栅极保护结构底面低于或齐平于所述第一区的侧墙顶面。
可选的，形成所述导电开口的方法包括：在所述第一介质层上、侧墙上、以及栅极结构上形成导电开口掩膜层，所述导电开口掩膜层暴露出所述源漏结构上的第一介质层表面及部分侧墙顶面；以所述导电开口掩膜层为掩膜，刻蚀所述第一介质层，直至暴露出所述源漏结构表面。
可选的，还包括：在形成所述导电开口掩膜层之前，在所述第一介质层表面、所述栅极结构顶面、以及所述侧墙顶面形成第二介质层。
可选的，所述第一介质层的材料包括氧化硅，并且，刻蚀所述第一介质层的工艺参数包括：源功率的范围为500瓦至1500瓦；偏置功率的范围为1000瓦至3000瓦；压强范围为5毫托至80毫托；采用的气体包括含碳元素和氟元素的气体，并且，所述含碳元素和氟元素的气体中，氟原子和碳原子的比例范围为1至2。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明的技术方案提供的半导体结构的形成方法中，在所述基底上形成位于栅极结构侧壁面的侧墙，所述侧墙包括第一区和位于第一区上的第二区，并且，刻蚀所述第一介质层的工艺中，对所述第二区的侧墙的刻蚀速率小于对所述第一区的侧墙的刻蚀速率，因此，通过第二区的侧墙，能够增加侧墙顶部的材料对所述刻蚀工艺的阻挡能力，从而，减少了形成导电结构过程中，侧墙顶部的材料的损伤，减少了导电结构和栅极结构之间短路的风险，提高了半导体结构的可靠性。
进一步，由于所述侧墙的材料为包括硅元素的介电材料，并且，所述第一区的材料中的硅元素含量比例小于第二区的材料中的硅元素含量比例，因此，提高第二区的材料中的硅元素含量比例，提高了刻蚀第一介质层的刻蚀工艺对所述侧墙顶部的材料(第二区的材料)的刻蚀选择性，从而，实现了增加侧墙顶部的材料(第二区的材料)对所述刻蚀工艺的阻挡能力。
进一步，由于在形成所述栅极结构之前，对所述第二区的初始侧墙进行改性处理，形成侧墙，因此，减少了所述改性处理对所述栅极结构的材料的影响，提高了半导体器件的电学特性的稳定性。
进一步，由于所述初始侧墙的材料中包括氧原子，且所述远程等离子体处理工艺所采用的气体包括NH3和H2中的至少一种，因此，通过在远程等离子体处理工艺中，被解离出的氢离子，能够与第二区的初始侧墙中的氧原子反应，将第二区的初始侧墙的材料中的氧原子还原，以减少第二区的初始侧墙的材料中的氧原子，从而，通过减少第二区的初始侧墙的材料中的氧原子，实现了提高所形成的第二区的侧墙的材料中的硅元素含量比例，以增加侧墙顶部的材料(第二区的材料)对所述刻蚀工艺的阻挡能力。
进一步，由于所述远程等离子体处理工艺中，采用的气体还包括N2和NF3中的一种或全部，因此，解离出氟离子或氮离子后，通过氟离子或氮离子能够加快氢离子与氧原子的反应，以提高对氧原子的还原的效率。
进一步，由于所述栅极保护结构底面低于或齐平于所述第一区的侧墙顶面，即所述栅极结构顶面低于或齐平于所述第一区的侧墙顶面，因此，能够在提高侧墙顶部(第二区的材料)的阻挡能力的同时，降低对栅极结构侧壁面的初始侧墙的材料的影响，即，栅极结构侧壁面的侧墙(第一区的侧墙)保留了初始侧墙的材料特性(介电常数等)，从而，减少了所述改性处理对半导体器件的电学特性的影响。
附图说明
图1至图3是一种半导体结构的形成方法各步骤的结构示意图；
图4至图13是本发明一实施例的半导体结构的形成方法各步骤的剖面结构示意图。
具体实施方式
如背景技术所述，现有的半导体结构的可靠性仍然有待改善。
以下结合附图进行详细说明，半导体结构的可靠性仍然有待改善的原因。
图1至图3是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供基底100，所述基底100包括衬底(未图示)、以及位于衬底上相互分立的若干鳍部结构(未图示)；在所述基底100表面形成第一介质层(未图示)，所述第一介质层覆盖所述鳍部结构的部分侧壁面。
请继续参考图1，在所述第一介质层表面形成第二介质层110，所述第二介质层110内具有若干横跨所述鳍部结构的栅极开口(未图示)，所述栅极开口暴露出所述鳍部结构的表面和部分侧壁面；在所述栅极开口内形成栅极结构120、位于栅极结构120顶面的栅极保护结构130、以及位于栅极结构120侧壁面和栅极保护结构130侧壁面的侧墙140。
为了降低半导体器件的寄生电容，所述侧墙140的材料采用low-k材料。
请参考图2，在所述栅极保护结构130顶面、侧墙140顶面和第二介质层110表面形成第三介质层150；在所述第三介质层150表面形成导电开口掩膜层151，所述导电开口掩膜层151内具有若干导电掩膜开口152；以所述导电开口掩膜层151为掩膜，刻蚀所述第三介质层150和第二介质层110，直至暴露出所述基底100表面，形成导电开口111。
为了在形成小尺寸的互连开口111的同时降低工艺难度，一方面，通过使导电掩膜开口152的宽度D2大于导电开口111宽度D1，增加导电开口掩膜层151的工艺窗口大小，降低工艺难度。另一方面，在以导电开口掩膜层151为掩膜，刻蚀第三介质层150和第二介质层110的同时，暴露出侧墙140和栅极保护结构130边缘，从而，通过侧墙140和栅极保护结构130，在形成导电开口111的刻蚀过程中，实现导电开口111图形的自对准(self-alignedcontact，SAC)。
请参考图3，在所述互连开口111内形成互连结构160。
然而，由于侧墙140的材料采用low-k材料，low-k材料通常为多孔材料，在具有较低的介电常数的同时，还具有材料结构较为疏松的特点，同时，由于暴露了侧墙140和栅极保护结构130的边缘，因此，侧墙140的顶部容易被损耗，从而，形成互连开口111时，区域A(如图2和图3所示)处容易暴露出栅极结构120，导致互连结构160与栅极结构120之间短路，使半导体结构的可靠性较差。
为解决所述技术问题，本发明实施例提供了一种半导体结构的形成方法，由于在所述基底上形成位于栅极结构侧壁面的侧墙，所述侧墙包括第一区和位于第一区上的第二区，并且，在后续刻蚀所述第一介质层的工艺中，对所述第二区的侧墙的刻蚀速率小于对所述第一区的侧墙的刻蚀速率，因此，提高了半导体结构的可靠性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图13是本发明一实施例的半导体结构的形成方法各步骤的剖面结构示意图。
请参考图4，提供基底。
在本实施例中，所述基底包括衬底200、以及位于衬底200上相互分立的若干鳍部结构201。
所述衬底200的材料包括半导体材料。
在本实施例中，所述衬底200的材料为硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)等。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP等。
在其他实施例中，所述鳍部结构包括：沿垂直于衬底表面方向的排布的若干层鳍部牺牲层，以及位于相邻鳍部牺牲层之间的纳米片。
接着，在所述基底上形成第一介质层、位于第一介质层内的若干栅极结构、以及位于栅极结构侧壁面的侧墙，并在所述栅极结构两侧的基底内形成源漏结构，所述第一介质层还位于所述源漏结构表面，所述侧墙包括第一区和位于第一区上的第二区。形成所述第一介质层、栅极结构、侧墙和源漏结构的具体步骤请参考图5至图8。
请参考图5，在所述基底表面形成若干相互分立的伪栅结构210；在所述伪栅结构210的侧壁面形成初始侧墙220；在形成所述初始侧墙220后，在所述伪栅结构210两侧的基底内形成源漏结构202；在所述基底表面、所述源漏结构202表面、所述伪栅结构210顶面、以及所述初始侧墙220表面形成第一介质层230。
所述初始侧墙220用于在后续形成侧墙。
在本实施例中，所述伪栅结构210包括：位于所述基底表面的伪栅介质膜(未图示)、以及位于所述伪栅介质层表面的伪栅极(未图示)。
在其他实施例中，直接将所述伪栅结构作为栅极结构，即，所述栅极结构的材料包括多晶硅。
在本实施例中，所述伪栅介质膜的材料包括氧化硅，所述伪栅极的材料包括多晶硅。
在本实施例中，所述伪栅结构210的形成方法包括：在所述基底上形成覆盖所述鳍部结构201表面的伪栅材料膜(未图示)；图形化所述伪栅材料膜，直至暴露出基底表面，以在所述基底上形成若干相互分立的所述伪栅结构210，所述伪栅结构210横跨所述鳍部结构201，并且，所述伪栅结构210顶部表面高于所述鳍部结构201顶部表面。
所述伪栅材料膜的形成工艺包括：外延生长工艺或沉积工艺等，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
在本实施例中，所述初始侧墙220的形成方法包括：在所述基底表面和所述伪栅结构210表面沉积侧墙材料膜(未图示)；采用各向异性的刻蚀工艺，回刻蚀所述侧墙材料膜，直至去除所述基底表面和所述伪栅结构210顶面的侧墙材料膜，在所述伪栅结构210的侧壁上形成初始侧墙220，所述初始侧墙220包括第一区I、以及位于所述第一区I上的第二区II。
在本实施例中，所述初始侧墙220的材料中包括硅元素。
在本实施例中，所述初始侧墙220的材料中还包括碳元素。
具体而言，所述初始侧墙220的材料包括一种低k介质材料(k小于3.9)、或是多种低k介质材料的组合。所述低k介质材料包括SiOC、SiOCN和SiOCH等。
在其他实施例中，所述初始侧墙的材料中包括硅元素或碳元素。
在本实施例中，形成所述源漏结构202的方法包括：在形成所述初始侧墙220之后，在所述伪栅结构210两侧的鳍部结构201内形成源漏开口(未图示)；采用外延生长工艺在所述源漏开口内形成源漏结构202。其中，在形成所述源漏结构202的过程中，所述初始侧墙220用于定义源漏结构202的形成位置。
所述第一介质层230为形成栅极结构和第一保护结构提供支撑。
在本实施例中，所述第一介质层230的材料为氧化硅。
在本实施例中，形成所述第一介质层230的方法包括：在所述伪栅结构210和基底表面形成第一介质材料层(未图示)，所述第一介质材料层表面高于伪栅结构210顶面；平坦化所述第一介质材料层，直至暴露出所述伪栅结构210顶面。
所述第一介质材料层的形成工艺包括：旋涂工艺或沉积工艺等，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
平坦化所述第一介质材料层的工艺包括：回刻蚀工艺或是化学机械研磨工艺等。
在本实施例中，在形成所述第一介质材料层之前，在所述基底表面、源漏结构202表面、以及初始侧墙220的侧壁上形成刻蚀停止层231。因此，通过所述刻蚀停止层231能够在后续形成导电开口的刻蚀过程中，保护所述侧墙和源漏结构202，从而，减少了所述刻蚀过程对所述侧墙和源漏结构202表面造成的损伤，提高了半导体结构的性能。
在本实施例中，所述刻蚀停止层231的材料包括氮化硅。
在其他实施例中，所述刻蚀停止层的材料包括SiCN或SiOCN。
在本实施例中，在形成所述伪栅结构210之前，还在所述衬底200表面形成基底介质层(未图示)，所述基底介质层还位于鳍部结构201的部分侧壁面。所述基底介质层的作用在于：使相邻的鳍部结构201之间、以及半导体器件与基底之间电绝缘。
请参考图6，在形成所述第一介质层230之后，回刻蚀所述伪栅结构210，直至暴露出所述第二区II的初始侧墙220；以所述第一介质层230和所述伪栅结构210为掩膜，采用远程等离子体处理工艺对所述第二区II的初始侧墙220进行改性处理，形成侧墙221。
在本实施例中，所述侧墙221包括第一区I、以及位于第一区I上的第二区II。
需要说明的是，第一区I的侧墙221的材料为未经过所述改性处理的初始侧墙220的材料，第二区II的侧墙221的材料为经过所述改性处理的初始侧墙220的材料。
在本实施例中，所述侧墙221的材料为包括硅元素的介电材料，并且，所述第一区I的材料中的硅元素含量比例小于第二区II的材料中的硅元素含量比例。
由于所述侧墙221的材料为包括硅元素的介电材料，并且，所述第一区I的材料中的硅元素含量比例小于第二区II的材料中的硅元素含量比例，因此，通过在形成的侧墙221中，提高第二区II的材料中的硅元素含量比例，提高了后续刻蚀第一介质层230以形成导电开口的刻蚀工艺中，对所述侧墙221顶部的材料(第二区II的材料)的刻蚀选择性，即，降低了所述刻蚀工艺对所述第二区II的材料的刻蚀速率，从而，实现了增加侧墙221顶部的材料对所述刻蚀工艺的阻挡能力。
在本实施例中，所述侧墙221的材料为还包括碳元素的介电材料，并且，所述第一区I的材料中的碳元素含量比例小于第二区II的材料中的碳元素含量比例。
由于所述侧墙221的材料为还包括碳元素的介电材料，并且，所述第一区I的材料中的碳元素含量比例小于第二区II的材料中的碳元素含量比例，因此，通过在形成的侧墙221中，提高第二区II的材料中的碳元素含量比例，提高了后续刻蚀第一介质层230以形成导电开口的刻蚀工艺中，对所述侧墙221顶部的材料(第二区II的材料)的刻蚀选择性，即，降低了所述刻蚀工艺对所述第二区II的材料的刻蚀速率，从而，实现了增加侧墙221顶部的材料对所述刻蚀工艺的阻挡能力。
在其他实施例中，所述侧墙的材料为包括硅元素或碳元素的介电材料。并且，当侧墙的材料包括硅元素时，所述第一区的材料中的硅元素含量比例小于第二区的材料中的硅元素含量比例。当侧墙的材料包括碳元素时，所述第一区的材料中的碳元素含量比例小于第二区的材料中的碳元素含量比例。
具体而言，在本实施例中，所述第一区I的侧墙221的材料包括一种低k介质材料、或是多种低k介质材料的组合。所述低k介质材料包括SiOC、SiOCN和SiOCH等。
具体而言，所述第二区II的侧墙221的材料中硅元素含量比例为20％至50％。
一方面，所述第二区II的侧墙221的材料中硅元素含量比例过低，则不利于增加侧墙221顶部的材料对刻蚀第一介质层230的刻蚀工艺的阻挡能力，即，导致第二区II的侧墙221对刻蚀第一介质层230的刻蚀工艺的阻挡能力提升较小。另一方面，由于采用远程等离子体处理工艺进行所述改性处理，因此，需要通过升高采用的温度等方式，以使第二区II的侧墙221的材料中硅元素含量达到较高的比例。当所述第二区II的侧墙221的材料中硅元素含量比例过高时，所述远程等离子体处理工艺进行所述改性处理的过程中，温度较高，会对鳍部结构101的材料或是其他半导体器件的材料产生影响，导致半导体器件的电学性能等受到影响，造成半导体结构的性能变差。因此，选择合适的硅元素含量比例，即，所述第二区II的侧墙221的材料中硅元素含量比例为20％至50％时，一方面，确保了第二区II的材料对刻蚀第一介质层230的刻蚀工艺的阻挡能力，同时，减少了对半导体器件等的电学性能的影响，提高了半导体结构的性能。
具体而言，所述第二区II的侧墙221的材料中碳元素含量比例为5％至20％。
同样的，选择合适的碳元素含量比例，即，所述第二区II的侧墙221的材料中碳元素含量比例为5％至20％时，一方面，确保了第二区II的材料对刻蚀第一介质层230的刻蚀工艺的阻挡能力，同时，减少了对半导体器件等的电学性能的影响，提高了半导体结构的性能。
在本实施例中，所述远程等离子体处理工艺所采用的气体包括NH3和H2中的至少一种。
由于所述初始侧墙的材料中包括氧原子，且所述远程等离子体处理工艺所采用的气体包括NH3和H2
进一步，由于所述远程等离子体处理工艺中，采用的气体还包括N2和NF3中的一种或全部，因此，解离出氟离子或氮离子后，通过氟离子或氮离子能够加快氢离子与氧原子的反应，以提高对氧原子的还原的效率。
具体而言，由于所述初始侧墙220的材料中包括氧原子，且所述远程等离子体处理工艺所采用的气体包括NH3和H2中的至少一种，因此，通过在远程等离子体处理工艺中，被解离出的氢离子，能够与第二区II的初始侧墙220中的氧原子反应，将第二区II的初始侧墙220的材料中的氧原子还原，以减少第二区II的初始侧墙220的材料中的氧原子，从而，通过减少第二区II的初始侧墙220的材料中的氧原子，实现了提高所形成的第二区II的侧墙221的材料中的硅元素含量比例，以增加侧墙221顶部的材料(第二区II的材料)对所述刻蚀工艺的阻挡能力。
在本实施例中，所述远程等离子体处理工艺的参数还包括：采用的气体还包括N2和NF3中的一种或全部；射频功率范围为500瓦至2000瓦；NH3的气体流量范围为500sccm至1500sccm。
从而，通过在所述范围内对所述参数的调整，能够对第二区II的材料中的硅元素和碳元素含量进行调整，以调整所述硅元素含量比例增加的程度、以及碳元素含量比例增加的程度，使所述第二区II的材料中的硅元素含量比例范围为20％至50％、碳元素含量比例范围为5％至20％。
并且，由于所述远程等离子体处理工艺中，采用的气体还包括N2和NF3中的一种或全部，因此，解离出氟离子或氮离子后，通过氟离子或氮离子能够加快氢离子与氧原子的反应，以提高对氧原子的还原的效率。
在所述远程等离子体处理工艺中，所述等离子体包括电容耦合等离子体、电感耦合等离子体、或是电子回旋共振等离子体。
请参考图7，在形成所述侧墙221之后，去除所述伪栅结构210，在所述第一介质层230内形成若干栅极开口211。
所述栅极开口211为后续形成栅极结构提供空间。
具体而言，在本实施例中，在形成所述侧墙221之后，回刻蚀所述伪栅结构210，直至去除所述伪栅结构210。
在本实施例中，刻蚀所述伪栅结构210的工艺包括干法刻蚀工艺或是湿法刻蚀工艺中至少一种。
请参考图8，在所述栅极开口211内填充栅极结构212的材料，以在所述基底上形成若干位于所述第一介质层230内的栅极结构212，所述栅极结构212横跨所述鳍部结构201，所述源漏结构202位于所述栅极结构212两侧的基底内。
由于在形成所述侧墙221之后形成所述栅极结构212，即，在形成所述栅极结构212之前，对所述第二区II的初始侧墙220进行改性处理，形成侧墙221，因此，减少了所述改性处理对所述栅极结构212的材料的影响，提高了半导体器件的电学特性的稳定性。
在本实施例中，所述栅极结构212包括：位于所述栅极开口211内壁面的栅介质层(未图示)、位于所述栅介质层表面的功函数层(未图示)、以及位于所述功函数层表面且填充满所述栅极开口211的栅电极层(未图示)。
所述栅介质层的材料包括高介电常数材料(介电常数大于3.9)。所述高介电常数材料包括：二氧化铪、氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝等。
所述栅电极层的材料包括金属材料，例如：钨、铜、铝、钛和钽中的一种或者几种组合。
所述功函数层的材料包括氮化钛、氮化钽或钛铝。
在本实施例中，形成所述栅极结构212的方法包括：在所述第一介质层230表面和栅极开口211内壁面形成栅介质材料层(未图示)；在所述栅介质材料层表面形成功函数材料层(未图示)；在所述功函数材料层表面形成栅电极材料层(未图示)，所述栅电极材料层填充满所述栅极开口211；平坦化所述栅电极材料层、功函数材料层以及栅介质材料层，直至暴露出所述第一介质层230表面，形成所述栅极结构212。
接着，在本实施例中，在形成所述栅极结构之后，且在后续形成导电开口之前，在所述栅极结构顶面形成栅极保护结构。形成所述栅极保护结构的具体步骤请参考图9至图10。
请参考图9，在形成所述栅极结构212之后，且在后续形成导电开口之前，回刻蚀所述栅极结构212，在所述第一介质层230内形成栅极保护结构开口213。
所述栅极保护开口213为后续形成栅极保护结构提供空间。
在本实施例中，回刻蚀所述栅极结构212的工艺包括干法刻蚀工艺或是湿法刻蚀工艺中的至少一种。
在本实施例中，所述栅极保护结构开口213的底面低于或齐平于所述第一区I的侧墙221顶面，从而，以使后续形成的栅极保护结构的底面低于或齐平于所述第一区I的侧墙221顶面。
请参考图10，在所述栅极保护结构开口213内形成栅极保护结构214，所述栅极保护结构214还位于所述栅极结构212顶面。
通过所述栅极保护结构214，一方面，在后续刻蚀第一介质层230、形成所述导电开口的过程中，能够增强对所述栅极结构212顶面的保护能力，从而，更好的减少所述刻蚀过程对所述栅极结构212的影响，以提高半导体结构的性能。另一方面，由于通过所述栅极保护结构214增加了所述栅极结构212顶面与侧墙221顶面之间的间距，因此，减少了所述栅极结构212表面在形成所述导电开口的过程暴露的风险，从而，减少了栅极结构212和后续在导电开口内形成的导电结构之间短路的风险，提供了半导体结构的可靠性。不仅如此，通过所述栅极保护结构214和所述侧墙221，在形成所述导电开口的刻蚀过程中，实现了导电开口图形的自对准(SAC)。
在本实施例中，所述栅极保护结构214底面低于或齐平于所述第一区I的侧墙221顶面。
由于所述栅极保护结构214底面低于或齐平于所述第一区I的侧墙221顶面，即所述栅极结构212顶面低于或齐平于所述第一区I的侧墙221顶面，因此，能够在提高侧墙221顶部(第二区II的材料)的阻挡能力的同时，降低对栅极结构212侧壁面的初始侧墙220的材料的影响，即，栅极结构212侧壁面的侧墙221(第一区I的侧墙221)保留了初始侧墙221的材料特性(介电常数等)，从而，减少了所述改性处理对半导体器件的电学特性的影响。
在本实施例中，形成所述栅极保护结构214的方法还包括：在所述栅极保护结构开口213内以及所述第一介质层230表面形成栅极保护结构材料层(未图示)；平坦化所述栅极保护结构材料层，直至暴露出所述第一介质层230表面。
形成栅极保护结构材料层的工艺包括旋涂工艺或沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
平坦化所述栅极保护结构材料层的工艺包括化学机械研磨工艺、干法刻蚀工艺或是湿法刻蚀工艺等。
在本实施例中，所述栅极保护结构214的材料包括氮化硅。
在其他实施例中，所述栅极保护结构的材料包括碳化硅。
在其他实施例中，在形成栅极结构之后，且在形成栅极保护结构之前，对第二区的初始侧墙进行改性处理，以形成侧墙，所述侧墙包括第一区和位于第一区上的第二区，且在后续刻蚀第一介质层以在第一介质层内形成导电开口的工艺中，对所述第二区的侧墙的刻蚀速率小于对所述第一区的侧墙的刻蚀速率。
在其他实施例中，不形成栅极保护结构。
在本实施例中，在形成所述侧墙221之后，刻蚀所述第一介质层230，在所述第一介质层230内形成若干导电开口。形成所述导电开口的具体步骤请参考图11至图12。
请参考图11，在所述第一介质层230上、侧墙221上、以及栅极结构212上形成导电开口掩膜层240，所述导电开口掩膜层240暴露出所述源漏结构202上的第一介质层230表面及部分侧墙221顶面。
通过使所述导电开口掩膜层240在暴露出所述源漏结构202上的第一介质层230表面的基础上，还暴露出部分侧墙221顶面，能够增加形成导电开口掩膜层240的图形的工艺窗口，从而，降低了半导体结构形成工艺的难度。
在本实施例中，在形成所述导电开口掩膜层240之前，在所述第一介质层230表面、所述栅极结构212顶面、以及所述侧墙221顶面形成第二介质层241。
形成所述第二介质层241有利于提高半导体结构表面的平整度，从而，形成了图形精度更高的导电开口掩膜层240。不仅如此，在后续形成导电结构的过程中，一方面，所述第二介质层241能够为形成所述导电结构的材料提供部分的支撑，另一方面，所述第二介质层241还能够作为平坦化工艺中的牺牲层，以达到平坦化工艺刻蚀或研磨对高度的要求。
在本实施例中，所述第二介质层241的材料为氧化硅。
在其他实施例中，所述第二介质层的材料包括SiOCH、SiOH和SiCN中的至少一种。
请参考图12，以所述导电开口掩膜层240为掩膜，刻蚀所述第一介质层230，直至暴露出所述源漏结构202表面，在所述第一介质层230内形成若干导电开口242，所述导电开口242暴露出所述源漏结构202表面，并且，刻蚀所述第一介质层230的工艺中，对所述第二区II的侧墙221的刻蚀速率小于对所述第一区I的侧墙221的刻蚀速率。
由于在所述基底上形成位于栅极结构212侧壁面的侧墙221，所述侧墙221包括第一区I和位于第一区I上的第二区II，并且，刻蚀所述第一介质层230的工艺中，对所述第二区II的侧墙221的刻蚀速率小于对所述第一区I的侧墙221的刻蚀速率，因此，通过第二区II的侧墙221，能够增加侧墙221顶部的材料对所述刻蚀工艺的阻挡能力，从而，减少了后续形成导电结构过程中，侧墙221顶部的材料的损伤，减少了导电结构和栅极结构212之间短路的风险，提高了半导体结构的可靠性。
刻蚀所述第一介质层230的工艺包括干法刻蚀工艺或是湿法刻蚀工艺中的至少一种。
在本实施例中，刻蚀所述第一介质层230的工艺参数包括：源功率的范围为500瓦至1500瓦；偏置功率的范围为1000瓦至3000瓦；压强范围为5毫托至80毫托；采用的气体包括含碳元素和氟元素的气体，并且，所述含碳元素和氟元素的气体中，氟原子和碳原子的比例范围为1至2。
具体而言，在本实施例中，形成所述导电开口242的方法还包括：在刻蚀第一介质层230之后，刻蚀所述刻蚀停止层231，直至暴露出所述源漏结构202表面。
在本实施例中，在形成所述导电开口242后，去除所述导电开口掩膜层240。
请参考图13，在所述导电开口242内形成导电结构250。
形成所述导电结构250的方法包括：在所述导电开口242内、所述第二介质层241表面形成导电结构材料层(未图示)，所述导电结构材料层填充满所述导电开口242，并且，所述导电结构材料层表面高于所述第二介质层241表面；平坦化所述导电结构材料层，直至暴露出所述栅极保护结构214。
在本实施例中，形成所述导电结构250的方法还包括：在平坦化所述导电结构材料层，直至暴露出所述栅极保护结构214后，继续平坦化所述导电结构材料层，并同时平坦化所述栅极保护结构214，直至在所述栅极结构212的延伸方向的垂直方向上，所述导电结构250的宽度一致。
在其他实施例中，不在暴露出所述栅极保护结构后，继续平坦化所述导电结构材料层和所述栅极保护结构。
形成所述导电结构材料层的工艺包括沉积工艺、金属电镀工艺、或是金属化学镀工艺等。
平坦化所述导电结构材料层的工艺包括化学机械研磨工艺、干法刻蚀工艺或是湿法刻蚀工艺等。
在本实施例中，所述导电结构250的材料包括金属材料，所述金属材料例如是钨、铜、铝、钛或钽等。
相应的，本发明实施例还提供一种上述方法所形成的半导体结构，请继续参考图13，包括：基底200；位于所述基底上的若干栅极结构212；位于所述栅极结构212两侧的基底内的源漏结构202；位于栅极结构212侧壁面的侧墙214，所述侧墙214包括第一区I和位于第一区I上的第二区II，且所述第一区I和第二区II的材料不同；位于所述基底上的第一介质层230(如图12所示)，所述第一介质层230还位于所述侧墙214侧壁面；位于所述第一介质层230内且位于所述源漏结构202表面的导电结构250。
在本实施例中，所述基底包括衬底200、以及位于衬底200上相互分立的若干鳍部结构201，所述栅极结构212横跨所述鳍部结构201，所述源漏结构202位于所述栅极结构212两侧的鳍部结构201内。
所述衬底200的材料包括半导体材料。
在本实施例中，所述衬底200的材料为硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)等。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP等。
在其他实施例中，所述鳍部结构包括：沿垂直于衬底表面方向的排布的若干层鳍部牺牲层，以及位于相邻鳍部牺牲层之间的纳米片。
在本实施例中，所述第一介质层230的材料为氧化硅。
在本实施例中，所述侧墙221的材料为包括硅元素的介电材料，并且，所述第一区I的材料中的硅元素含量比例小于第二区II的材料中的硅元素含量比例。
在本实施例中，所述侧墙221的材料为还包括碳元素的介电材料，并且，所述第一区I的材料中的碳元素含量比例小于第二区II的材料中的碳元素含量比例。
在其他实施例中，所述侧墙的材料为包括硅元素或碳元素的介电材料。并且，当侧墙的材料包括硅元素时，所述第一区的材料中的硅元素含量比例小于第二区的材料中的硅元素含量比例。当侧墙的材料包括碳元素时，所述第一区的材料中的碳元素含量比例小于第二区的材料中的碳元素含量比例。
具体而言，所述第一区I的侧墙221的材料包括一种低k介质材料、或是多种低k介质材料的组合。所述低k介质材料包括SiOC、SiOCN和SiOCH等。
具体而言，所述第二区II的侧墙221的材料中硅元素含量比例为20％至50％。
所述第二区II的侧墙221的材料中碳元素含量比例为5％至20％。
在本实施例中，所述栅极结构212包括：位于所述栅极开口211(如图7所示)内壁面的栅介质层(未图示)、位于所述栅介质层表面的功函数层(未图示)、以及位于所述功函数层表面且填充满所述栅极开口211的栅电极层(未图示)。
所述栅介质层的材料包括高介电常数材料(介电常数大于3.9)。所述高介电常数材料包括：二氧化铪、氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝等。
所述栅电极层的材料包括金属材料，例如：钨、铜、铝、钛和钽中的一种或者几种组合。
所述功函数层的材料包括氮化钛、氮化钽或钛铝。
在本实施例中，所述栅极结构212顶面低于所述侧墙221顶面。
在本实施例中，所述半导体结构还包括：位于所述栅极结构212顶面的栅极保护结构214。
在本实施例中，所述栅极保护结构214底面低于或齐平于所述第一区I的侧墙221顶面。
在本实施例中，所述栅极保护结构214的材料包括氮化硅。
在其他实施例中，所述栅极保护结构的材料包括碳化硅。
在其他实施例中，所述半导体结构不包括栅极保护结构。
在本实施例中，所述导电结构250的材料包括金属材料，所述金属材料例如是钨、铜、铝、钛或钽等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (27)

1.一种半导体结构，其特征在于，包括：
基底；
位于所述基底上的若干栅极结构；
位于所述栅极结构两侧的基底内的源漏结构；
位于栅极结构侧壁面的侧墙，所述侧墙包括第一区和位于第一区上的第二区，且所述第一区和第二区的材料不同；
位于所述基底上的第一介质层，所述第一介质层还位于所述侧墙侧壁面；位于所述第一介质层内且位于所述源漏结构表面的导电结构。
2.如权利要求1所述的半导体结构，其特征在于，所述侧墙的材料为包括硅元素的介电材料，并且，所述第一区的材料中的硅元素含量比例小于第二区的材料中的硅元素含量比例。
3.如权利要求2所述的半导体结构，其特征在于，所述第二区的侧墙的材料中硅元素含量比例为20％至50％。
4.如权利要求1所述的半导体结构，其特征在于，所述侧墙的材料为包括碳元素的介电材料，并且，所述第一区的材料中的碳元素含量比例小于第二区的材料中的碳元素含量比例。
5.如权利要求4所述的半导体结构，其特征在于，所述第二区的侧墙的材料中碳元素含量比例为5％至20％。
6.如权利要求1所述的半导体结构，其特征在于，所述第一区的侧墙的材料包括低k介质材料。
7.如权利要求6所述的半导体结构，其特征在于，所述第一区的侧墙的材料包括SiOC、SiOCN和SiOCH中的至少一种。
8.如权利要求2或4所述的半导体结构，其特征在于，所述栅极结构顶面低于所述侧墙顶面；所述半导体结构还包括：位于所述栅极结构顶面的栅极保护结构。
9.如权利要求8所述的半导体结构，其特征在于，所述栅极保护结构底面低于或齐平于所述第一区的侧墙顶面。
10.如权利要求1所述的半导体结构，其特征在于，所述基底包括衬底、以及位于所述衬底上的若干鳍部结构，所述栅极结构横跨所述鳍部结构，且所述源漏结构位于所述栅极结构两侧的鳍部结构内。
11.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成第一介质层、位于第一介质层内的若干栅极结构、以及位于栅极结构侧壁面的侧墙，并在所述栅极结构两侧的基底内形成源漏结构，所述第一介质层还位于所述源漏结构表面，所述侧墙包括第一区和位于第一区上的第二区；
在形成所述侧墙之后，刻蚀所述第一介质层，在所述第一介质层内形成若干导电开口，所述导电开口暴露出所述源漏结构表面，并且，刻蚀所述第一介质层的工艺中，对所述第二区的侧墙的刻蚀速率小于对所述第一区的侧墙的刻蚀速率；
在所述导电开口内形成导电结构。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述侧墙的材料为包括硅元素的介电材料，并且，所述第一区的材料中的硅元素含量比例小于第二区的材料中的硅元素含量比例。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第二区的侧墙的材料中硅元素含量比例为20％至50％。
14.如权利要求11所述的半导体结构的形成方法，其特征在于，所述侧墙的材料为包括碳元素的介电材料，并且，所述第一区的材料中的碳元素含量比例小于第二区的材料中的碳元素含量比例。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第二区的侧墙的材料中碳元素含量比例为5％至20％。
16.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第一区的侧墙的材料包括低k介质材料。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述第一区的侧墙的材料包括SiOC、SiOCN和SiOCH中的至少一种。
18.如权利要求11所述的半导体结构的形成方法，其特征在于，形成所述侧墙的方法包括：在形成所述第一介质层和栅极结构之前，在所述基底表面形成若干相互分立的伪栅结构；在所述伪栅结构的侧壁面形成初始侧墙；在形成所述第一介质层之后，回刻蚀所述伪栅结构，直至暴露出所述第二区的初始侧墙；以所述第一介质层和所述伪栅结构为掩膜，采用远程等离子体处理工艺对所述第二区的初始侧墙进行改性处理，形成所述侧墙。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，所述初始侧墙的材料中包括氧原子，且所述远程等离子体处理工艺所采用的气体包括NH3和H2中的至少一种。
20.如权利要求19所述的半导体结构的形成方法，其特征在于，所述远程等离子体处理工艺的参数还包括：采用的气体还包括N2和NF3中的一种或全部；射频功率范围为500瓦至2000瓦；NH3的气体流量范围为500sccm至1500sccm。
21.如权利要求18所述的半导体结构的形成方法，其特征在于，所述等离子体包括电容耦合等离子体、电感耦合等离子体或是电子回旋共振等离子体。
22.如权利要求18所述的半导体结构的形成方法，其特征在于，形成若干所述栅极结构的方法包括：在形成所述侧墙之后，去除所述伪栅结构，在所述第一介质层内形成若干栅极开口；在所述栅极开口内填充栅极结构的材料，形成所述栅极结构。
23.如权利要求22所述的半导体结构的形成方法，其特征在于，还包括：在形成所述导电开口之前，回刻蚀所述栅极结构，在所述第一介质层内形成栅极保护结构开口；在所述保护结构开口内形成栅极保护结构，所述栅极保护结构还位于所述栅极结构顶面。
24.如权利要求23所述的半导体结构的形成方法，其特征在于，所述栅极保护结构底面低于或齐平于所述第一区的侧墙顶面。
25.如权利要求11所述的半导体结构的形成方法，其特征在于，形成所述导电开口的方法包括：在所述第一介质层上、侧墙上、以及栅极结构上形成导电开口掩膜层，所述导电开口掩膜层暴露出所述源漏结构上的第一介质层表面及部分侧墙顶面；以所述导电开口掩膜层为掩膜，刻蚀所述第一介质层，直至暴露出所述源漏结构表面。
26.如权利要求25所述的半导体结构的形成方法，其特征在于，还包括：在形成所述导电开口掩膜层之前，在所述第一介质层表面、所述栅极结构顶面、以及所述侧墙顶面形成第二介质层。
27.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第一介质层的材料包括氧化硅，并且，刻蚀所述第一介质层的工艺参数包括：源功率的范围为500瓦至1500瓦；偏置功率的范围为1000瓦至3000瓦；压强范围为5毫托至80毫托；采用的气体包括含碳元素和氟元素的气体，并且，所述含碳元素和氟元素的气体中，氟原子和碳原子的比例范围为1至2。
CN202011182519.8A 2020-10-29 2020-10-29 半导体结构及其形成方法 Pending CN114429990A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011182519.8A CN114429990A (zh) 2020-10-29 2020-10-29 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011182519.8A CN114429990A (zh) 2020-10-29 2020-10-29 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114429990A true CN114429990A (zh) 2022-05-03

Family

ID=81309897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011182519.8A Pending CN114429990A (zh) 2020-10-29 2020-10-29 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114429990A (zh)

Similar Documents

Publication Publication Date Title
CN104008994B (zh) 半导体装置的制造方法
KR102108235B1 (ko) 에칭 및 이에 의하여 형성된 구조물
US10157919B2 (en) Device for a FinFET
US7323410B2 (en) Dry etchback of interconnect contacts
CN108321090B (zh) 半导体器件及其形成方法
CN108321083B (zh) 半导体结构及其形成方法
TW202145392A (zh) 半導體結構
US20220093414A1 (en) Creating different width lines and spaces in a metal layer
US6236091B1 (en) Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
KR100252039B1 (ko) 자기정렬 콘택홀 형성방법
WO2022088733A1 (zh) 半导体结构的形成方法
US7741223B2 (en) Semiconductor device with bulb type recess gate and method for fabricating the same
KR20030050951A (ko) 반도체 소자의 금속배선 형성방법
US6969673B2 (en) Semiconductor device with gate space of positive slope and fabrication method thereof
CN114429990A (zh) 半导体结构及其形成方法
TW202143489A (zh) 半導體裝置與其形成方法
CN110349908B (zh) 自对准接触结构及其形成方法
CN107919319B (zh) 内连线结构的制造方法
JPH09120990A (ja) 接続孔の形成方法
KR100399064B1 (ko) 반도체 소자 제조방법
CN114678422A (zh) 半导体结构及其形成方法
CN114649415A (zh) 半导体结构及其形成方法
US11984352B2 (en) Formation method of semiconductor structure
CN109994548B (zh) 半导体结构及其形成方法
KR20010091085A (ko) 자기 정렬 콘택홀 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination