CN114422071B - 一种irig-b(dc)信号快速同步系统及同步方法 - Google Patents
一种irig-b(dc)信号快速同步系统及同步方法 Download PDFInfo
- Publication number
- CN114422071B CN114422071B CN202210094296.2A CN202210094296A CN114422071B CN 114422071 B CN114422071 B CN 114422071B CN 202210094296 A CN202210094296 A CN 202210094296A CN 114422071 B CN114422071 B CN 114422071B
- Authority
- CN
- China
- Prior art keywords
- 100pps
- signal
- time
- unit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000000630 rising effect Effects 0.000 claims description 27
- 238000012545 processing Methods 0.000 claims description 21
- 230000001360 synchronised effect Effects 0.000 claims description 12
- 238000012544 monitoring process Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 238000012360 testing method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0617—Systems characterised by the synchronising information used the synchronising signal being characterised by the frequency or phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提出了一种IRIG‑B(DC)信号快速同步系统及同步方法，将B(DC)码解调为TOD信息和100PPS。通过此解调方式，鉴相器每秒可鉴相100次，在此条件下，系统输出的1PPS信号将每秒调整100次，从而提高系统输出的1PPS和参考源B(DC)的同步精度。
Description
技术领域
本发明属于时间统一技术领域，具体地说，涉及一种IRIG-B(DC)信号快速同步系统及同步方法。
背景技术
IRIG-B(DC)是一种传统的授时方式，是军、民用广泛运用的一种方式。对串行时间码以载频为100Hz进行脉宽调制的时间码，它等效于1PPS+TOD，将1PPS信息和TOD时间信息以脉宽编码进行调制，称为直流IRIG-B(DC)。相对于1PPS+TOD方式，传输电缆减少一半，所以在短距离时间传递中运用更加广泛。
传统的授时设备都是通过将B(DC)信号解调为1PPS信号和TOD时间信息，在传统方案中授时设备1PPS和解码后1PPS每秒只能鉴相一次，通过鉴相后的相差送给压控计算单元，得到晶振的压控值，最终调整系统输出的1PPS相位，使系统1PPS与解调后的1PPS相位保持同步。传统方案的同步精度在10ns左右。但随着用时设备对时间的要求越来越高，10ns的同步精度已经不满足市场需求。
发明内容
本发明针对现有技术的上述缺陷和需求，提出了一种IRIG-B(DC)信号快速同步系统及同步方法，将B(DC)码解调为TOD信息和100PPS。通过此解调方式，鉴相器每秒可鉴相100次，在此条件下，系统输出的1PPS信号将每秒调整100次，从而提高系统输出的1PPS和参考源B(DC)的同步精度。
本发明具体实现内容如下：
本发明提出了一种IRIG-B(DC)信号快速同步系统，用于接收外部传输的IRIG信号的B(DC)信号，并输出TOD时间信号和1pps时间信号；所述IRIG-B(DC)信号快速同步系统包括MCU模块，在所述MCU模块中设置有解码单元、TOD时间处理单元、100pps鉴相单元、100pps产生单元、1pps产生单元；
所述解码单元接收外部传输的B(DC)信号；解码单元分别连接TOD时间处理单元和100pps鉴相单元，并通过100pps鉴相单元与相位调整单元连接；所述解码单元内设置有TIMER定时器；
所述相位单元连接100pps产生单元，所述100pps产生单元分别连接100pps鉴相单元和1pps产生单元；
通过1pps产生单元输出1pps时间信号，通过TOD时间处理单元输出TOD时间信号。
本发明还提出了一种IRIG-B(DC)信号快速同步方法，基于上述的一种IRIG-B(DC)信号快速同步系统，具体包括以下步骤：
步骤1：通过MCU模块的解码单元接收外部传输的B(DC)信号，并将输入的B(DC)信号解调为100PPS信号和TOD时间信号分别对应送入到100PPS鉴相单元和TOD时间处理单元中；
步骤2：TOD时间处理单元通过接收到的解调后的TOD时间信号，将IRIG-B(DC)信号快速同步系统的系统时间更新为解调后的TOD时间信息所对应的时间，从而让IRIG-B(DC)信号快速同步系统的系统时间同步于B(DC)时间；同时，使用TOD时间处理单元将解调后的TOD时间信号输出；
步骤3:通过100PPS产生单元生成系统的100PPS时间信号并发送到100PPS鉴相单元；在100PPS鉴相单元收到系统的100PPS时间信号和解调后的100PPS信号后，通过测量系统的100PPS时间信号和解调后的100PPS信号两个信号的上升沿的时刻，得到相差Pe值；
步骤4：100PPS鉴相单元将计算出的相差Pe值传输给相位调整单元，相位调整单元根据相差Pe值计算出MCU模块的100PPS产生单元进行系统的100PPS时间信号输出时的相位补偿值，并将相位补偿值发送给100PPS产生单元；
步骤5：100PPS产生单元生成补偿后的系统的100PPS时间信号并输出给1PPS产生单元；在100PPS产生单元生成补偿后的系统的100PPS时间信号的过程中，使用相位调整单元计算的相位补偿值来调整系统的100PPS时间信号的相位，使输出的补偿后的系统的100PPS时间信号同步到解调的100PPS时间信号上；
步骤6：1PPS产生单元根据输出的补偿后的系统的100PPS时间信号和解码单元解调的100PPS综合产生一个系统的1PPS时间信号，并输出。
为了更好地实现本发明，进一步地，所述步骤1中，通过解码单元将输入的B(DC)信号解调为100PPS信号的具体方式为：
首先，在解码单元中，通过TIMER定时器来每秒产生一个脉冲信号，所述脉冲信号包括100个周期为10ms、脉宽为2ms的子脉冲信号；
然后，每秒都将实时获得的脉冲信号与接收到的B(DC)信号进行“与”操作，通过“与”操作得到B(DC)信号的每个码元的上升沿时刻，汇集所有得到的上升沿时刻生成脉冲波形，所述脉冲波形即为解调后的100PPS时间信号。
为了更好地实现本发明，进一步地，在进行“与”操作时的操作具体如下：
首先，截取接收的B(DC)信号的前11个码元；所述B(DC)信号的帧头包括两个P码；
然后，通过TIMER定时器对接收到的B(DC)信号进行监测，当TIMER定时器捕获到B(DC)信号的第一个P码即P0码的上升沿后开始计时；
接着，当计时9ms后放出TIMER定时器生成的脉冲信号，将脉冲信号与B(DC)信号进行“与”操作，得到B(DC)信号的每个码元的上升沿时刻；
最后，汇集所有得到的上升沿时刻生成脉冲波形，所述脉冲波形即为解调后的100PPS时间信号。
为了更好地实现本发明，进一步地，所述步骤3中相差Pe值的具体计算操作为：通过100PPS鉴相单元对100PPS产生单元发送的系统的100PPS时间信号和解调后的100PPS时间信号进行监测，当监测的系统的100PPS时间信号的一个PPS上升沿后开始计时，直到监测到解调后的100PPS时间信号的上升沿时停止计时，从开始计时到停止计时之间信号相位差即为相位差Pe值。
为了更好地实现本发明，进一步地，在所述步骤1中，在解析B(DC)信号时在解析后的100PPS时间信号上做将B(DC)信号和100PPS信号进行对应的信号标记，并将信号标记发送给1PPS产生单元；在步骤6中，1PPS产生单元根据接收到的信号标记，结合解调后的100PPS时间信号，从补偿后的系统的100PPS时间信号中恢复出相位一致的系统的1PPS时间信号，并输出。
本发明与现有技术相比具有以下优点及有益效果：
（1）本发明提出了一种IRIG-B(DC)信号快速同步系统及同步方法，可以实现快速同步，缩短了系统锁定到B（DC）的时间；
（2）本发明将B(DC)码解调为TOD信息和100PPS。通过此解调方式，鉴相器每秒可鉴相100次，在此条件下，系统输出的1PPS信号将每秒调整100次，从而提高系统输出的1PPS和参考源B(DC)的同步精度。传统的同步精度在10ns左右，而采用100PPS鉴相的方式，同步精度优于1ns；
（3）本发明系统输出的1PPS时间信号的抖动更加小。
附图说明
图1为传统B(DC)同步系统的架构示意图；
图2为本发明的系统架构示意图；
图3为IRIG-B(DC)格式下B(DC)的三种码元的示意图；
图4为IRIG-B(DC)协议下时帧周期1S的码元信息示例图；
图5为解调100PPS时间信号的原理示意图；
图6为100PPS鉴相的工作原理图；
图7为将系统的100PPS时间信号和解调后的100PPS时间信号同步后的相位关系示意图；
图8为各个阶段的信号的对比示意图；
图9为传统B(DC)的同步精度试验计算机截屏效果展示图；
图10为本发明B(DC)的同步精度试验计算机截屏效果展示图。
具体实施方式
为了更清楚地说明本发明实施例的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例，因此不应被看作是对保护范围的限定。基于本发明中的实施例，本领域普通技术工作人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；也可以是直接相连，也可以是通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
实施例1：
本实施例提出了一种IRIG-B(DC)信号快速同步系统，用于接收外部传输的IRIG信号的B(DC)信号，并输出TOD时间信号和1pps时间信号；如图2所示，所述IRIG-B(DC)信号快速同步系统包括MCU模块，在所述MCU模块中设置有解码单元、TOD时间处理单元、100pps鉴相单元、100pps产生单元、1pps产生单元；
所述解码单元接收外部传输的B(DC)信号；解码单元分别连接TOD时间处理单元和100pps鉴相单元，并通过100pps鉴相单元与相位调整单元连接；所述解码单元内设置有TIMER定时器；
所述相位单元连接100pps产生单元，所述100pps产生单元分别连接100pps鉴相单元和1pps产生单元；
通过1pps产生单元输出1pps时间信号，通过TOD时间处理单元输出TOD时间信号。
工作原理：图1为传统的授时系统的架构示意图，传统的授时设备都是通过将B(DC)信号解调为1PPS信号和TOD时间信息，在传统方案中授时设备1PPS和解码后1PPS每秒只能鉴相一次，通过鉴相后的相差送给压控计算单元，得到晶振的压控值，最终调整系统输出的1PPS相位，使系统1PPS与解调后的1PPS相位保持同步。传统方案的同步精度在10ns左右。但随着用时设备对时间的要求越来越高，10ns的同步精度已经不满足市场需求。
如图2所示为本申请的系统架构示意图，本发明使用最新的解码方式，能提高同步次数,快速同步外参考B(DC)，并且最终使同步精度优于1ns。
实施例2：
本实施例提出了一种IRIG-B(DC)信号快速同步方法，基于上述的一种IRIG-B(DC)信号快速同步系统，如图2所示，具体包括以下步骤：
步骤1：通过MCU模块的解码单元接收外部传输的B(DC)信号，并将输入的B(DC)信号解调为100PPS信号和TOD时间信号分别对应送入到100PPS鉴相单元和TOD时间处理单元中；
步骤2：TOD时间处理单元通过接收到的解调后的TOD时间信号，将IRIG-B(DC)信号快速同步系统的系统时间更新为解调后的TOD时间信息所对应的时间，从而让IRIG-B(DC)信号快速同步系统的系统时间同步于B(DC)时间；同时，使用TOD时间处理单元将解调后的TOD时间信号输出；
步骤3:通过100PPS产生单元生成系统的100PPS时间信号并发送到100PPS鉴相单元；在100PPS鉴相单元收到系统的100PPS时间信号和解调后的100PPS信号后，通过测量系统的100PPS时间信号和解调后的100PPS信号两个信号的上升沿的时刻，得到相差Pe值；
步骤4：100PPS鉴相单元将计算出的相差Pe值传输给相位调整单元，相位调整单元根据相差Pe值计算出MCU模块的100PPS产生单元进行系统的100PPS时间信号输出时的相位补偿值，并将相位补偿值发送给100PPS产生单元；
步骤5：100PPS产生单元生成补偿后的系统的100PPS时间信号并输出给1PPS产生单元；在100PPS产生单元生成补偿后的系统的100PPS时间信号的过程中，使用相位调整单元计算的相位补偿值来调整系统的100PPS时间信号的相位，使输出的补偿后的系统的100PPS时间信号同步到解调的100PPS时间信号上；
步骤6：1PPS产生单元根据输出的补偿后的系统的100PPS时间信号和解码单元解调的100PPS综合产生一个系统的1PPS时间信号，并输出。
实施例3：
本实施例在上述实施例2的基础上，为了更好地实现本发明，进一步地，所述步骤1中，通过解码单元将输入的B(DC)信号解调为100PPS信号的具体方式为：
首先，在解码单元中，通过TIMER定时器来每秒产生一个脉冲信号，所述脉冲信号包括100个周期为10ms、脉宽为2ms的子脉冲信号；
然后，每秒都将实时获得的脉冲信号与接收到的B(DC)信号进行“与”操作，通过“与”操作得到B(DC)信号的每个码元的上升沿时刻，汇集所有得到的上升沿时刻生成脉冲波形，所述脉冲波形即为解调后的100PPS时间信号。
工作原理：此方案区别于传统方案，在于能快速同步，所以主要功能单元是解码单元，即如何得到100PPS信号。
如图3所示，IRIG-B(DC)把1秒等分成100个码元，则每个码元的周期就是10ms，每个码元的取值的情况包括0, 1, P码，其中，0码是2ms的高电平，8ms的低电平；1码是5ms的高电平， 5ms的低电平，P码是8ms的高电平， 2ms的低电平。
如图4所示，依据IRIG-B(DC)协议，除秒头外，每隔9个码元就会有一个P码信号。
故而在解码单元中，使用到了MCU中的TIMER定时器，其主要功能是每秒产生100个周期为10ms，脉宽为2ms的脉冲信号。解码单元会将此信号与B(DC)码元进行“与”操作，得到每个码元的上升沿时刻，并获得最终的脉冲波形。具体原理如图5所示。
本实施例的其他部分与上述实施例2相同，故不再赘述。
实施例4：
本实施例在上述实施例2-3任一项的基础上，为了更好地实现本发明，进一步地，在进行“与”操作时的操作具体如下：
首先，截取接收的B(DC)信号的前11个码元；所述B(DC)信号的帧头包括两个P码；
然后，通过TIMER定时器对接收到的B(DC)信号进行监测，当TIMER定时器捕获到B(DC)信号的第一个P码即P0码的上升沿后开始计时；
接着，当计时9ms后放出TIMER定时器生成的脉冲信号，将脉冲信号与B(DC)信号进行“与”操作，得到B(DC)信号的每个码元的上升沿时刻；
最后，汇集所有得到的上升沿时刻生成脉冲波形，所述脉冲波形即为解调后的100PPS时间信号。
工作原理：图5截取B(DC)信息的前11个码元，信号Sig_1和Sig_2 “与”后得到Sig_3，那么Sig_2的高电平位置尤为关键。由于B(DC)信号的帧头是由两个P码组成，则MCU通过TIEMR捕获功能，采集Sig_1信号中的每个码元类型，最终得到帧头的位置，在监测到P0上升沿后开始计时，延迟9ms放出Sig_2信号。这样将Sig_1和Sig_2 “与”后就可以得到Sig_3，即解调后的100PPS。
本实施例的其他部分与上述实施例2-3任一项相同，故不再赘述。
实施例5：
本实施例在上述实施例2-4任一项的基础上，为了更好地实现本发明，进一步地，所述步骤3中相差Pe值的具体计算操作为：通过100PPS鉴相单元对100PPS产生单元发送的系统的100PPS时间信号和解调后的100PPS时间信号进行监测，当监测的系统的100PPS时间信号的一个PPS上升沿后开始计时，直到监测到解调后的100PPS时间信号的上升沿时停止计时，从开始计时到停止计时之间信号相位差即为相位差Pe值。
工作原理：图6中系统100PPS是由100PPS产生单元所生成的。在此系统中，当鉴相器监测到Sig_4中的一个PPS上升延后开始计时，直到监测到Sig_3中的PPS上升沿停止计时，最终得到脉冲之间的相位差Pe。然后将Pe值送给相位调整单元。相位调整单元将根据Pe值计算出Sig_4需要调整的相差并控制100PPS产生单元输出Sig_4信号。最终使Sig_4和Sig_3的相位一致，使Pe值无限趋近于0。由于B(DC)解调出100PPS，所以系统100PPS每秒可以调整100次。同步后的相位关系图7所示。
本实施例的其他部分与上述实施例2-4任一项相同，故不再赘述。
实施例6：
本实施例在上述实施例2-5任一项的基础上，为了更好地实现本发明，进一步地，在所述步骤1中，在解析B(DC)信号时在解析后的100PPS时间信号上做将B(DC)信号和100PPS信号进行对应的信号标记，并将信号标记发送给1PPS产生单元；在步骤6中，1PPS产生单元根据接收到的信号标记，结合解调后的100PPS时间信号，从补偿后的系统的100PPS时间信号中恢复出相位一致的系统的1PPS时间信号，并输出。
工作原理：通过上诉解调和同步步骤已经将系统的100PPS（Sig_4）同步到B(DC)码元解调后的100PPS(Sig_3)。
1PPS产生单元主要负责从Sig_4信号中恢复出系统1PPS。MCU中的各个单元保持信息共享，当解码单元解析到B(DC)码中的PR信号（图5中），对应解调后的100PPS中的PPS0脉冲时做标记，并将此时刻的标记送给1PPS产生单元。1PPS产生单元获得此时刻的标记就可以从系统100PPS中恢复出与PPS0的相位一致的系统1PPS。用此方式恢复出来的系统PPS与B(DC)的同步精度就能保证在1ns以内。
图8为系统锁定后参考信号B(DC)与系统各个信号之间的关系图。
本实施例的其他部分与上述实施例2-5任一项相同，故不再赘述。
实施例7：
本实施例在上述实施例2-6任一项的基础上，采用传统方式和本方案进行试验对比图如9和图10所示；由图9,10实测同步精度可知，传统的同步精度在10ns左右，而采用100PPS鉴相的方式，同步精度优于1ns。需要说明的是，图9和图10为实际的计算机试验截屏示意图，其在此仅仅作为试验效果展示，并不对本申请记载的技术内容造成实际影响，故而申请人请求保留图9和图10进行效果展示。
本实施例的其他部分与上述实施例2-6任一项相同，故不再赘述。
以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。
Claims (6)
1.一种IRIG-B(DC)信号快速同步系统，用于接收外部传输的IRIG信号的B(DC)信号，并输出TOD时间信号和1pps时间信号；其特征在于，包括MCU模块，在所述MCU模块中设置有解码单元、TOD时间处理单元、100pps鉴相单元、100pps产生单元、1pps产生单元；
所述解码单元接收外部传输的B(DC)信号；解码单元分别连接TOD时间处理单元和100pps鉴相单元，并通过100pps鉴相单元与相位调整单元连接；所述解码单元内设置有TIMER定时器；
所述相位调整单元连接100pps产生单元，所述100pps产生单元分别连接100pps鉴相单元和1pps产生单元；
通过1pps产生单元输出1pps时间信号，通过TOD时间处理单元输出TOD时间信号；
解码单元接收外部传输的B(DC)信号，并将输入的B(DC)信号解调为100PPS信号和TOD时间信号分别对应送入到100PPS鉴相单元和TOD时间处理单元中；
TOD时间处理单元通过接收到的解调后的TOD时间信号，将IRIG-B(DC)信号快速同步系统的系统时间更新为解调后的TOD时间信息所对应的时间，从而让IRIG-B(DC)信号快速同步系统的系统时间同步于B(DC)时间；
TOD时间处理单元将解调后的TOD时间信号输出；
100PPS产生单元生成系统的100PPS时间信号并发送到100PPS鉴相单元；
100PPS鉴相单元收到系统的100PPS时间信号和解调后的100PPS信号后，通过测量系统的100PPS时间信号和解调后的100PPS信号两个信号的上升沿的时刻，得到相差Pe值；
100PPS鉴相单元将计算出的相差Pe值传输给相位调整单元，相位调整单元根据相差Pe值计算出MCU模块的100PPS产生单元进行系统的100PPS时间信号输出时的相位补偿值，并将相位补偿值发送给100PPS产生单元；
100PPS产生单元生成补偿后的系统的100PPS时间信号并输出给1PPS产生单元；100PPS产生单元生成补偿后的系统的100PPS时间信号的过程中，使用相位调整单元计算的相位补偿值来调整系统的100PPS时间信号的相位，使输出的补偿后的系统的100PPS时间信号同步到解调的100PPS时间信号上；
1PPS产生单元根据输出的补偿后的系统的100PPS时间信号和解码单元解调的100PPS综合产生一个系统的1PPS时间信号，并输出。
2.一种IRIG-B(DC)信号快速同步方法，基于上述的一种IRIG-B(DC)信号快速同步系统，其特征在于，具体包括以下步骤：
步骤1：通过MCU模块的解码单元接收外部传输的B(DC)信号，并将输入的B(DC)信号解调为100PPS信号和TOD时间信号分别对应送入到100PPS鉴相单元和TOD时间处理单元中；
步骤2：TOD时间处理单元通过接收到的解调后的TOD时间信号，将IRIG-B(DC)信号快速同步系统的系统时间更新为解调后的TOD时间信息所对应的时间，从而让IRIG-B(DC)信号快速同步系统的系统时间同步于B(DC)时间；同时，使用TOD时间处理单元将解调后的TOD时间信号输出；
步骤3:通过100PPS产生单元生成系统的100PPS时间信号并发送到100PPS鉴相单元；在100PPS鉴相单元收到系统的100PPS时间信号和解调后的100PPS信号后，通过测量系统的100PPS时间信号和解调后的100PPS信号两个信号的上升沿的时刻，得到相差Pe值；
步骤4：100PPS鉴相单元将计算出的相差Pe值传输给相位调整单元，相位调整单元根据相差Pe值计算出MCU模块的100PPS产生单元进行系统的100PPS时间信号输出时的相位补偿值，并将相位补偿值发送给100PPS产生单元；
步骤5：100PPS产生单元生成补偿后的系统的100PPS时间信号并输出给1PPS产生单元；在100PPS产生单元生成补偿后的系统的100PPS时间信号的过程中，使用相位调整单元计算的相位补偿值来调整系统的100PPS时间信号的相位，使输出的补偿后的系统的100PPS时间信号同步到解调的100PPS时间信号上；
步骤6：1PPS产生单元根据输出的补偿后的系统的100PPS时间信号和解码单元解调的100PPS综合产生一个系统的1PPS时间信号，并输出。
3.如权利要求2所述的一种IRIG-B(DC)信号快速同步方法，其特征在于，所述步骤1中，通过解码单元将输入的B(DC)信号解调为100PPS信号的具体方式为：
首先，在解码单元中，通过TIMER定时器来每秒产生一个脉冲信号，所述脉冲信号包括100个周期为10ms、脉宽为2ms的子脉冲信号；
然后，每秒都将实时获得的脉冲信号与接收到的B(DC)信号进行“与”操作，通过“与”操作得到B(DC)信号的每个码元的上升沿时刻，汇集所有得到的上升沿时刻生成脉冲波形，所述脉冲波形即为解调后的100PPS时间信号。
4.如权利要求3所述的一种IRIG-B(DC)信号快速同步方法，其特征在于，在进行“与”操作时的操作具体如下：
首先，截取接收的B(DC)信号的前11个码元；所述B(DC)信号的帧头包括两个P码；
然后，通过TIMER定时器对接收到的B(DC)信号进行监测，当TIMER定时器捕获到B(DC)信号的第一个P码即P0码的上升沿后开始计时；
接着，当计时9ms后放出TIMER定时器生成的脉冲信号，将脉冲信号与B(DC)信号进行“与”操作，得到B(DC)信号的每个码元的上升沿时刻；
最后，汇集所有得到的上升沿时刻生成脉冲波形，所述脉冲波形即为解调后的100PPS时间信号。
5.如权利要求2所述的一种IRIG-B(DC)信号快速同步方法，其特征在于，所述步骤3中相差Pe值的具体计算操作为：通过100PPS鉴相单元对100PPS产生单元发送的系统的100PPS时间信号和解调后的100PPS时间信号进行监测，当监测的系统的100PPS时间信号的一个PPS上升沿后开始计时，直到监测到解调后的100PPS时间信号的上升沿时停止计时，从开始计时到停止计时之间信号相位差即为相位差Pe值。
6.如权利要求2所述的一种IRIG-B(DC)信号快速同步方法，其特征在于，在所述步骤1中，在解析B(DC)信号时在解析后的100PPS时间信号上做将B(DC)信号和100PPS信号进行对应的信号标记，并将信号标记发送给1PPS产生单元；在步骤6中，1PPS产生单元根据接收到的信号标记，结合解调后的100PPS时间信号，从补偿后的系统的100PPS时间信号中恢复出相位一致的系统的1PPS时间信号，并输出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210094296.2A CN114422071B (zh) | 2022-01-26 | 2022-01-26 | 一种irig-b(dc)信号快速同步系统及同步方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210094296.2A CN114422071B (zh) | 2022-01-26 | 2022-01-26 | 一种irig-b(dc)信号快速同步系统及同步方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114422071A CN114422071A (zh) | 2022-04-29 |
| CN114422071B true CN114422071B (zh) | 2024-03-15 |
Family
ID=81277861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210094296.2A Active CN114422071B (zh) | 2022-01-26 | 2022-01-26 | 一种irig-b(dc)信号快速同步系统及同步方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114422071B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115567144B (zh) * | 2022-11-30 | 2023-04-04 | 中国船舶集团有限公司第七〇七研究所 | Irig-b码中基准时间1pps的解调方法及系统 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885647B1 (en) * | 1998-12-30 | 2005-04-26 | Utstarcom, Inc. | Base station for compensating route delay between bases station and mobile station of CDMA mobile communication system and operation method thereof |
| JP2012023705A (ja) * | 2010-06-17 | 2012-02-02 | Oi Electric Co Ltd | タイミング調整装置、タイミング情報生成装置、および時刻同期システム |
| CN107566071A (zh) * | 2016-01-28 | 2018-01-09 | 安徽四创电子股份有限公司 | 一种irig‑b直流码编解码装置的编解码方法 |
| CN111208727A (zh) * | 2020-01-17 | 2020-05-29 | 深圳市风云实业有限公司 | 一种高精度卫星秒脉冲同步守时装置及方法 |
| CN111431655A (zh) * | 2020-03-30 | 2020-07-17 | 中国电子科技集团公司第五十四研究所 | 一种高精度xpps时延一致性实现方法 |
| CN112805958A (zh) * | 2019-01-18 | 2021-05-14 | 华为技术有限公司 | 一种时间同步的方法及装置 |
| CN113972893A (zh) * | 2021-10-28 | 2022-01-25 | 锐捷网络股份有限公司 | 一种时钟同步方法、装置、电子设备及存储介质 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100876776B1 (ko) * | 2007-04-17 | 2009-01-09 | 삼성전자주식회사 | 통신 시스템에서 ｇｐｓ 정보를 이용한 시간 동기화 방법및 장치 |
-
2022
- 2022-01-26 CN CN202210094296.2A patent/CN114422071B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885647B1 (en) * | 1998-12-30 | 2005-04-26 | Utstarcom, Inc. | Base station for compensating route delay between bases station and mobile station of CDMA mobile communication system and operation method thereof |
| JP2012023705A (ja) * | 2010-06-17 | 2012-02-02 | Oi Electric Co Ltd | タイミング調整装置、タイミング情報生成装置、および時刻同期システム |
| CN107566071A (zh) * | 2016-01-28 | 2018-01-09 | 安徽四创电子股份有限公司 | 一种irig‑b直流码编解码装置的编解码方法 |
| CN112805958A (zh) * | 2019-01-18 | 2021-05-14 | 华为技术有限公司 | 一种时间同步的方法及装置 |
| CN111208727A (zh) * | 2020-01-17 | 2020-05-29 | 深圳市风云实业有限公司 | 一种高精度卫星秒脉冲同步守时装置及方法 |
| CN111431655A (zh) * | 2020-03-30 | 2020-07-17 | 中国电子科技集团公司第五十四研究所 | 一种高精度xpps时延一致性实现方法 |
| CN113972893A (zh) * | 2021-10-28 | 2022-01-25 | 锐捷网络股份有限公司 | 一种时钟同步方法、装置、电子设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114422071A (zh) | 2022-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8325704B1 (en) | Time correction and distance measurement in wireless mesh networks | |
| US11442838B2 (en) | Precision time stamping method and system | |
| CN114422071B (zh) | 一种irig-b(dc)信号快速同步系统及同步方法 | |
| JPH1198432A (ja) | Ａｆｃ回路、キャリア再生回路および受信装置 | |
| CN111740829B (zh) | 一种量子密钥分发系统的同步方法及装置 | |
| JP3982464B2 (ja) | 通信装置 | |
| CN109541617B (zh) | 一种高速非相干通信测距装置及方法 | |
| KR20230018469A (ko) | 타임 스탬프 정보 전송 방법, 장치, 기기 및 저장 매체 | |
| KR100487191B1 (ko) | 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭코드를 이용한 클럭 복원 방법 및 상기 방법에 사용되는송/수신 장치 | |
| CN110784213A (zh) | 失锁检测器 | |
| KR100739822B1 (ko) | 초펄스를 이용한 원격 클럭 동기방법 | |
| CN108023588B (zh) | 基于fpga的时钟恢复电路 | |
| US6680991B1 (en) | Detection of frequency differences between signals | |
| CN115941416B (zh) | 一种基于时间同步的跟踪收信控制装置 | |
| CN115189796B (zh) | 基于ieee1588协议的设备主时钟同步方法及装置 | |
| KR100257372B1 (ko) | 디퍼런셜 코드를 이용한 신호복원회로 | |
| CN215647187U (zh) | 一种基于脉宽调制的高精度双向时频比对系统 | |
| CN114553357B (zh) | 一种多模同步时钟服务器及频率补偿方法 | |
| KR100224578B1 (ko) | 디지탈 위상폐루프회로를 이용한 타이밍복원방법 및 그 장치 | |
| JPH1084337A (ja) | パルス位置変調同期回路及び該同期回路を用いた通信方式 | |
| US20240204897A1 (en) | Hybrid clock synchronization | |
| JP5324313B2 (ja) | 同期捕捉回路 | |
| TWI495312B (zh) | Accurate school system and method | |
| Ruland et al. | Hardware Implementation and Test of a Verification System for Time Signals and-telegrams | |
| JP2801171B2 (ja) | クロック信号同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |