CN114420721A - 一种基于易失性三维忆阻器的三维储备池及其制作方法 - Google Patents

一种基于易失性三维忆阻器的三维储备池及其制作方法 Download PDF

Info

Publication number
CN114420721A
CN114420721A CN202210055435.0A CN202210055435A CN114420721A CN 114420721 A CN114420721 A CN 114420721A CN 202210055435 A CN202210055435 A CN 202210055435A CN 114420721 A CN114420721 A CN 114420721A
Authority
CN
China
Prior art keywords
layer
dimensional
material layer
memristor
volatile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210055435.0A
Other languages
English (en)
Inventor
许晓欣
孙文绚
余杰
张握瑜
董大年
赖锦茹
郑旭
尚大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202210055435.0A priority Critical patent/CN114420721A/zh
Priority to US18/277,977 priority patent/US20240130251A1/en
Priority to PCT/CN2022/080060 priority patent/WO2023137844A1/zh
Publication of CN114420721A publication Critical patent/CN114420721A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种基于易失性三维忆阻器的三维储备池及其制作方法，三维储备池中每个通孔内的存储层、选择层和电极层构成一个忆阻器即形成一个储备池单元，基于叠层结构以及多个通孔形成一种基于易失性三维忆阻器的三维储备池，具体的本发明采用基于三维忆阻器动态特性产生的虚拟节点构建三维储备池，首先构建界面型忆阻器通过电学测试证实其易失特性，并基于该易失性忆阻器制备垂直三维阵列，通过肖特基势垒调节器件动态特性，三维储备池的不同层分别对应不同层的储备池，通过对不同层的器件分别调控来构建不同的存储池，增加了虚拟节点的丰富性，提高了系统的并行度和识别准确率，并减小了系统的面积。

Description

一种基于易失性三维忆阻器的三维储备池及其制作方法
技术领域
本发明涉及半导体技术领域，更具体地说，涉及一种基于易失性三维忆阻器的三维储备池及其制作方法。
背景技术
随着人工智能技术和应用的快速发展，传统计算范式由于冯·诺依曼瓶颈和摩尔定律趋缓限制，亟需更高能效和算力的计算范式，而类脑计算正是其中最具有潜力的一种计算范式。
忆阻器由于其特殊的器件特性，在人工神经网络的硬件实现方面有着巨大的优势，目前人们对忆阻器的研究大多集中在运用其模拟阻变特性和非易失性在阵列上实现乘加运算，但是对于利用忆阻器的动态特性和非线性的研究相对较少。
储备池计算是一种合理处理时序信号的简单高效的类脑算法，源于H.Jaeger等2001年提出的回声状态网络(Echo State Network)，及W.Maass等2002年提出的液体状态机(Liquid State Machine)，近年来引起了学术界的广泛关注。
储备池计算利用忆阻器固有的非线性和易失特性构建储备池，和传统RNN(Recurrent Neural Network)网络相比，储备池代替了中间层，只需训练储备池到输出层的除数连接权重，大大简化了网络的训练过程。
目前储备池计算已经被广泛应用于时间序列预测、模式识别、无线通讯等领域，之前基于忆阻器的储备池计算的报道中都是用平面忆阻器阵列构建储备池网路。
但是，在信息爆炸时代，面临更多、更复杂的任务，同时需要满足小型化、低功耗和高准确率的要求，并进一步提高RC系统的能效和并行度，加快RC系统处理信息的速度，实现对输入信号的实时处理，那么就需要更高密度的器件并与储备池的网络结构进行优化结合。
发明内容
有鉴于此，为解决上述问题，本发明提供一种基于易失性三维忆阻器的三维储备池及其制作方法，技术方案如下：
一种基于易失性三维忆阻器的三维储备池，所述三维储备池包括：
叠层结构，所述叠层结构包括依次层叠设置的第一材料层，以及位于相邻两个所述第一材料层之间的第二材料层，所述第一材料层和所述第二材料层的材料不同；
多个贯穿所述第一材料层和所述第二材料层的通孔，所述通孔暴露出第一层所述第一材料层；
在所述通孔的内侧壁上依次设置的存储层、选择层和电极层。
优选的，在上述三维储备池中，多个所述通孔阵列排布。
优选的，在上述三维储备池中，所述第一材料层的厚度为10nm-200nm。
优选的，在上述三维储备池中，所述第二材料层的厚度为5nm-100nm。
优选的，在上述三维储备池中，所述存储层的厚度为2.5nm-6nm。
优选的，在上述三维储备池中，所述选择层的厚度为5nm-20nm。
优选的，在上述三维储备池中，所述第一材料层的材料为SiO2；
所述第二材料层的材料为TiN或TaN。
一种基于易失性三维忆阻器的三维储备池的制作方法，所述制作方法包括：
形成一叠层结构，所述叠层结构包括依次层叠设置的第一材料层，以及位于相邻两个所述第一材料层之间的第二材料层，所述第一材料层和所述第二材料层的材料不同；
对所述叠层结构进行刻蚀处理形成多个贯穿所述第一材料层和所述第二材料层的通孔，所述通孔暴露出第一层所述第一材料层；
在所述通孔的内侧壁上依次形成存储层、选择层和电极层。
相较于现有技术，本发明实现的有益效果为：
本发明提供的一种基于易失性三维忆阻器的三维储备池包括：叠层结构，所述叠层结构包括依次层叠设置的第一材料层，以及位于相邻两个所述第一材料层之间的第二材料层，所述第一材料层和所述第二材料层的材料不同；多个贯穿所述第一材料层和所述第二材料层的通孔，所述通孔暴露出第一层所述第一材料层；在所述通孔的内侧壁上依次设置的存储层、选择层和电极层。
其中，每个通孔内的存储层、选择层和电极层构成一个忆阻器即形成一个储备池单元，基于叠层结构以及多个通孔形成一种基于易失性三维忆阻器的三维储备池，具体的本发明采用基于三维忆阻器动态特性产生的虚拟节点构建三维储备池，首先构建界面型忆阻器通过电学测试证实其易失特性，并基于该易失性忆阻器制备垂直三维阵列，通过肖特基势垒调节器件动态特性，三维储备池的不同层分别对应不同层的储备池，通过对不同层的器件分别调控来构建不同的存储池，增加了虚拟节点的丰富性，提高了系统的并行度和识别准确率，并减小了系统的面积。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种基于易失性三维忆阻器的三维储备池的截面示意图；
图2为本发明实施例提供的一种基于易失性三维忆阻器的三维储备池的部分三维结构示意图；
图3为本发明实施例提供的一种基于易失性三维忆阻器的三维储备池不同层特征IV曲线的示意图；
图4为本发明实施例提供的一种基于易失性三维忆阻器的三维储备池不同层动态特性的示意图；
图5为本发明实施例提供的一种基于忆阻器动态特性的虚拟节点示意图；
图6为本发明实施例提供的一种基于忆阻器动态特性的虚拟节点的储备池的效果示意图；
图7为本发明实施例提供的一种基于易失性三维忆阻器的三维储备池的制作方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1，图1为本发明实施例提供的一种基于易失性三维忆阻器的三维储备池的截面示意图，参考图2，图2为本发明实施例提供的一种基于易失性三维忆阻器的三维储备池的部分三维结构示意图。
所述三维储备池包括：
叠层结构，所述叠层结构包括依次层叠设置的第一材料层11，以及位于相邻两个所述第一材料层11之间的第二材料层WL，所述第一材料层11和所述第二材料层WL的材料不同。
多个贯穿所述第一材料层11和所述第二材料层WL的通孔，所述通孔暴露出第一层所述第一材料层11。
在所述通孔的内侧壁上依次设置的存储层ML、选择层SL和电极层BL。
需要说明的是，图2中并没有体现出第一材料层11。
在该实施例中，该叠层结构的第一层和最后一层均为第一材料层11，第二材料层WL位于相邻两个第一材料层11之间。
具体的，所述第一材料层11起层间绝缘的作用，所述第一材料层11的材料包括但不限定为SiO2等绝缘性材料。
可选的，所述第一材料层11的厚度为10nm-200nm，例如所述第一材料层11的厚度为35nm或68nm或115nm或167nm等。
所述第二材料层WL作为三维储备池的字线(Word Line，简称WL)，所述第二材料层WL的材料包括但不限定为TiN或TaN。
可选的，所述第二材料层WL的厚度为5nm-100nm，例如所述第二材料层WL的厚度为8nm或35nm或76nm或88nm等。
进一步的，所述通孔贯穿除了第一层第一材料层11以外的所有第一材料层11和第二材料层WL，以暴露出第一层第一材料层11的表面，用于分离平面电极。
可选的，如图2所示，多个通孔阵列排布，即在阵列排布的行方向上，相邻两个通孔之间的间距相等，和/或在阵列排布的列方向上，相邻两个通孔之间的间距相等，以此优化三维储备池的结构，进而优化三维储备池的特性。
进一步的，包括但不限定于采用原子层沉积、磁控溅射或离子束溅射等方式生长各种存储层ML(Memory Layer)，该存储层ML全覆盖所述通孔的侧壁。
可选的，该存储层ML的材料包括但不限于HfO2、TaOx、HZO等材料。
可选的，该存储层ML的厚度为2.5nm-6nm，例如存储层ML的厚度为2.8nm或4nm或5.4nm等。
需要说明的是，可以通过控制离子浓度来调节肖特基势垒的高度。
进一步的，包括但不限定于采用原子层沉积、氧等离子体等方式生长自对准的选择层SL(Select Layer)，该选择层SL用于抑制层间漏电，该选择层SL全覆盖所述存储层ML的侧壁。
可选的，该选择层SL的材料包括但不限定于TiO2或Al2O3等。
可选的，该选择层SL的厚度为5nm-20nm，例如选择层SL的厚度为6nm或12nm或17nm等。
进一步的，包括但不限定于采用溅射的方式沉积电极层BL(Bit Line)，作为三维储备池的位线。
可选的，该电极层BL的材料包括但不限定于TiN、W、Pt、Ru等。
参考图3，图3为本发明实施例提供的一种基于易失性三维忆阻器的三维储备池不同层特征IV曲线的示意图。
如图3所示，基于直流扫描结果可知，三维储备池不同层具有明显的非线性特征。
参考图4，图4为本发明实施例提供的一种基于易失性三维忆阻器的三维储备池不同层动态特性的示意图。
如图4所示，其是对不同层分别施加完全相同的激励信号，在将激励信号去掉之后不同层的动态特性，由图4可知不同层的动态特性存在差异，因此在此基础上分别对不同层采用不同的脉冲调节方式即可得到差异足够大的动态特性，进而用以构建不同的存储池。
参考图5，图5为本发明实施例提供的一种基于忆阻器动态特性的虚拟节点示意图，参考图6，图6为本发明实施例提供的一种基于忆阻器动态特性的虚拟节点的储备池的效果示意图。
利用图5中忆阻器的动态特性施加合适的脉冲序列，即可得到满足RC系统需要的虚拟节点，即图6中所示的虚拟节点，基于该理论就可以构建基于忆阻器动态特性的虚拟节点的三维储备池。
也就是说在本发明提供的三维储备池中每个通孔内的存储层、选择层和电极层构成一个忆阻器即形成一个储备池单元，基于叠层结构以及多个通孔形成一种基于易失性三维忆阻器的三维储备池，具体的本发明采用基于三维忆阻器动态特性产生的虚拟节点构建三维储备池，首先构建界面型忆阻器通过电学测试证实其易失特性，并基于该易失性忆阻器制备垂直三维阵列，通过肖特基势垒调节器件动态特性，三维储备池的不同层分别对应不同层的储备池，通过对不同层的器件分别调控来构建不同的存储池，增加了虚拟节点的丰富性，提高了系统的并行度和识别准确率，并减小了系统的面积。
可选的，基于本发明上述全部实施例，在本发明另一实施例中还提供了一种基于易失性三维忆阻器的三维储备池的制作方法，参考图7，图7为本发明实施例提供的一种基于易失性三维忆阻器的三维储备池的制作方法的流程示意图。
所述制作方法包括：
S101：形成一叠层结构，所述叠层结构包括依次层叠设置的第一材料层，以及位于相邻两个所述第一材料层之间的第二材料层，所述第一材料层和所述第二材料层的材料不同。
S102：对所述叠层结构进行刻蚀处理形成多个贯穿所述第一材料层和所述第二材料层的通孔，所述通孔暴露出第一层所述第一材料层。
S103：在所述通孔的内侧壁上依次形成存储层、选择层和电极层。
在该实施例中，在衬底上包括但不限定于通过物理气相沉积或化学气相沉积等方式交替沉积第一材料层和第二材料以形成叠层结构，需要说明的是，叠层结构的第一层和最后一层均为第一材料层。
具体的，所述第一材料层起层间绝缘的作用，所述第一材料层的材料包括但不限定为SiO2等绝缘性材料。
可选的，所述第一材料层的厚度为10nm-200nm，例如所述第一材料层的厚度为35nm或68nm或115nm或167nm等。
所述第二材料层作为三维储备池的字线(Word Line，简称WL)，所述第二材料层的材料包括但不限定为TiN或TaN。
可选的，所述第二材料层的厚度为5nm-100nm，例如所述第二材料层的厚度为8nm或35nm或76nm或88nm等。
进一步的，所述通孔贯穿除了第一层第一材料层以外的所有第一材料层和第二材料层，以暴露出第一层第一材料层的表面，用于分离平面电极。
可选的，如图2所示，多个通孔阵列排布，即在阵列排布的行方向上，相邻两个通孔之间的间距相等，和/或在阵列排布的列方向上，相邻两个通孔之间的间距相等，以此优化三维储备池的结构，进而优化三维储备池的特性。
进一步的，包括但不限定于采用原子层沉积、磁控溅射或离子束溅射等方式生长各种存储层ML(Memory Layer)，该存储层ML全覆盖所述通孔的侧壁。
可选的，该存储层ML的材料包括但不限于HfO2、TaOx、HZO等材料。
可选的，该存储层ML的厚度为2.5nm-6nm，例如存储层ML的厚度为2.8nm或4nm或5.4nm等。
需要说明的是，可以通过控制离子浓度来调节肖特基势垒的高度。
进一步的，包括但不限定于采用原子层沉积、氧等离子体等方式生长自对准的选择层SL(Select Layer)，该选择层SL用于抑制层间漏电，该选择层SL全覆盖所述存储层ML的侧壁。
可选的，该选择层SL的材料包括但不限定于TiO2或Al2O3等。
可选的，该选择层SL的厚度为5nm-20nm，例如选择层SL的厚度为6nm或12nm或17nm等。
进一步的，包括但不限定于采用溅射的方式沉积电极层BL(Bit Line)，作为三维储备池的位线。
可选的，该电极层BL的材料包括但不限定于TiN、W、Pt、Ru等。
需要说明的是本发明实施例提供的制作方法制成的三维储备池的原理与本发明上述实施例提供的三维储备池的原理相同，在此不再赘述。
以上对本发明所提供的一种基于易失性三维忆阻器的三维储备池及其制作方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种基于易失性三维忆阻器的三维储备池，其特征在于，所述三维储备池包括：
叠层结构，所述叠层结构包括依次层叠设置的第一材料层，以及位于相邻两个所述第一材料层之间的第二材料层，所述第一材料层和所述第二材料层的材料不同；
多个贯穿所述第一材料层和所述第二材料层的通孔，所述通孔暴露出第一层所述第一材料层；
在所述通孔的内侧壁上依次设置的存储层、选择层和电极层。
2.根据权利要求1所述的三维储备池，其特征在于，多个所述通孔阵列排布。
3.根据权利要求1所述的三维储备池，其特征在于，所述第一材料层的厚度为10nm-200nm。
4.根据权利要求1所述的三维储备池，其特征在于，所述第二材料层的厚度为5nm-100nm。
5.根据权利要求1所述的三维储备池，其特征在于，所述存储层的厚度为2.5nm-6nm。
6.根据权利要求1所述的三维储备池，其特征在于，所述选择层的厚度为5nm-20nm。
7.根据权利要求1所述的三维储备池，其特征在于，所述第一材料层的材料为SiO2；
所述第二材料层的材料为TiN或TaN。
8.一种基于易失性三维忆阻器的三维储备池的制作方法，其特征在于，所述制作方法包括：
形成一叠层结构，所述叠层结构包括依次层叠设置的第一材料层，以及位于相邻两个所述第一材料层之间的第二材料层，所述第一材料层和所述第二材料层的材料不同；
对所述叠层结构进行刻蚀处理形成多个贯穿所述第一材料层和所述第二材料层的通孔，所述通孔暴露出第一层所述第一材料层；
在所述通孔的内侧壁上依次形成存储层、选择层和电极层。
CN202210055435.0A 2022-01-18 2022-01-18 一种基于易失性三维忆阻器的三维储备池及其制作方法 Pending CN114420721A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210055435.0A CN114420721A (zh) 2022-01-18 2022-01-18 一种基于易失性三维忆阻器的三维储备池及其制作方法
US18/277,977 US20240130251A1 (en) 2022-01-18 2022-03-10 Three-dimensional reservoir based on volatile three-dimensional memristor and manufacturing method therefor
PCT/CN2022/080060 WO2023137844A1 (zh) 2022-01-18 2022-03-10 一种基于易失性三维忆阻器的三维储备池及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210055435.0A CN114420721A (zh) 2022-01-18 2022-01-18 一种基于易失性三维忆阻器的三维储备池及其制作方法

Publications (1)

Publication Number Publication Date
CN114420721A true CN114420721A (zh) 2022-04-29

Family

ID=81273494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210055435.0A Pending CN114420721A (zh) 2022-01-18 2022-01-18 一种基于易失性三维忆阻器的三维储备池及其制作方法

Country Status (3)

Country Link
US (1) US20240130251A1 (zh)
CN (1) CN114420721A (zh)
WO (1) WO2023137844A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024040714A1 (zh) * 2022-08-22 2024-02-29 中国科学院微电子研究所 一种储备池计算网络优化方法及相关装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738387B (zh) * 2011-04-12 2014-12-03 中国科学院微电子研究所 一种基于TiOx结构的忆阻器及其制备方法
TW201532327A (zh) * 2013-11-19 2015-08-16 Univ Rice William M 用於改良ＳｉＯｘ切換元件之效能的多孔ＳｉＯｘ材料
CN106206944A (zh) * 2016-09-29 2016-12-07 南京大学 一种纳米薄膜忆阻器及其制备方法
US10825863B2 (en) * 2019-03-21 2020-11-03 Intel Corporation Deck-to-deck reset current offset suppression for three-dimensional (3D) memory
CN113078262B (zh) * 2021-03-16 2023-04-18 华中科技大学 一种具有类超晶格材料功能层的忆阻器及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024040714A1 (zh) * 2022-08-22 2024-02-29 中国科学院微电子研究所 一种储备池计算网络优化方法及相关装置

Also Published As

Publication number Publication date
WO2023137844A1 (zh) 2023-07-27
US20240130251A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
US11664415B2 (en) Method of making interconnect structure having ferroelectric capacitors exhibiting negative capacitance
Jeong et al. Memristors for energy‐efficient new computing paradigms
TWI453896B (zh) 電阻式記憶胞及其操作方法，以及電阻式記憶體及其操作方法與製造方法
Park et al. Implementation of convolutional neural network and 8-bit reservoir computing in CMOS compatible VRRAM
US20120061637A1 (en) 3-d structured nonvolatile memory array and method for fabricating the same
US11785781B2 (en) Integrated circuit constructions comprising memory and methods used in the formation of integrated circuitry comprising memory
CN101170159A (zh) 碳丝存储器及其制造方法
TWI788969B (zh) 鐵電電容裝置及其製造方法與鐵電電晶體
US20140077149A1 (en) Resistance memory cell, resistance memory array and method of forming the same
CN114420721A (zh) 一种基于易失性三维忆阻器的三维储备池及其制作方法
TW202201723A (zh) 記憶體裝置
CN110867492A (zh) 一种铁电二端器件、三维铁电存储器件及制备方法
KR102548173B1 (ko) 인공신경망 연산을 위한 수직형 구조의 3단자 전기화학 메모리 셀 및 이를 포함하는 메모리 셀 어레이
US11955529B2 (en) Semiconductor device with interlayer insulation structure including metal-organic framework layer and method of manufacturing the same
CN112447831B (zh) 提升铁电晶体管性能的器件结构及制备方法
CN115084368A (zh) 一种基于导电丝电极的相变存储器及其制备方法
TW202207497A (zh) 用於製造記憶體裝置之方法及經由該方法所製造之記憶體裝置
KR102544394B1 (ko) 3차원 수직형 메모리 소자 및 그 제조 방법
CN114930530A (zh) 一种三维铁电存储器、制作方法及电子设备
CN112382719B (zh) 提升铁电隧穿结性能的器件结构及其制备方法
KR20240059521A (ko) 나노핀을 이용한 서브나노 단위 정보 저장 메모리 장치 및 이의 제조 방법
US20220173111A1 (en) Semiconductor structure and semiconductor structure manufacturing method
US20220336497A1 (en) Semiconductor device including interlayer insulation structure including metal-organic framework layer
CN112563415A (zh) 多功能突触器件及其制作方法
KR20230026276A (ko) 3차원 시냅스 소자 스택 및 이를 이용한 3차원 적층형 시냅스 어레이 및 3차원 시냅스 소자 스택의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination