CN114420638A - 半导体结构的制作方法及半导体结构 - Google Patents

半导体结构的制作方法及半导体结构 Download PDF

Info

Publication number
CN114420638A
CN114420638A CN202210058165.9A CN202210058165A CN114420638A CN 114420638 A CN114420638 A CN 114420638A CN 202210058165 A CN202210058165 A CN 202210058165A CN 114420638 A CN114420638 A CN 114420638A
Authority
CN
China
Prior art keywords
layer
initial
region
barrier layer
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210058165.9A
Other languages
English (en)
Inventor
王蒙蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210058165.9A priority Critical patent/CN114420638A/zh
Priority to PCT/CN2022/079329 priority patent/WO2023137836A1/zh
Publication of CN114420638A publication Critical patent/CN114420638A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开提供了一种半导体结构的制作方法及半导体结构，半导体结构的制作方法包括，提供衬底，衬底包括第一区域和第二区域；在第一区域上形成第一器件，第一器件包括第一栅极结构，第一栅极结构包括第一功函数层；在第二区域上形成第二器件，第二器件包括第二栅极结构，第二栅极结构包括第二功函数层；第一栅极结构的顶面与第二栅极结构的顶面平齐。在本公开中，第一器件的第一栅极结构和第二器件的第二栅极结构在同一刻蚀制程中形成，第一栅极结构和第二栅极结构的制程高度相等，降低了形成第一栅极结构和第二栅极结构的工艺难度，提高了半导体结构的成品率和可靠性。

Description

半导体结构的制作方法及半导体结构
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构的制作方法及半导体结构。
背景技术
随着集成电路的发展，动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)的结构尺寸微缩，金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的尺寸越来越小，为了改善晶体管的漏电和提高器件的可靠性，高介电常数介质金属栅极(High-K Metal Gate，简称HKMG)技术被广泛应用于半导体制程中。
在半导体制程中，通常在同一制程形成不同导电类型的晶体管，而不同导电类型的晶体管的制程高度不同，常会出现其中部分结构刻蚀不足而另一部分结构过刻蚀的情况，降低了晶体管的电性能和可靠性。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供了一种半导体结构的制作方法及半导体结构。
本公开的第一方面提供了一种半导体结构的制作方法，所述制作方法包括：提供衬底，所述衬底包括第一区域和第二区域；
在所述第一区域上形成第一器件，所述第一器件包括第一栅极结构，所述第一栅极结构包括第一功函数层；
在所述第二区域上形成第二器件，所述第二器件包括第二栅极结构，所述第二栅极结构包括第二功函数层；
所述第一栅极结构的顶面与所述第二栅极结构的顶面平齐。
根据本公开的一些实施例，所述制作方法，包括：
于所述衬底上形成堆叠结构，所述堆叠结构包括位于所述第一区域的第一堆叠部分以及位于所述第二区域的第二堆叠部分；
所述第一堆叠部分和所述第二堆叠部分等高。
根据本公开的一些实施例，所述于所述衬底上形成堆叠结构，包括：
在所述衬底的所述第一区域和所述第二区域上分别形成初始栅极介电层，所述初始栅极介电层包括初始氧化层和初始高K介质层，所述初始高K介质层形成在所述初始氧化层的顶面上。
根据本公开的一些实施例，所述于所述衬底上形成堆叠结构，还包括：
在所述初始高K介质层的顶面上依次堆叠形成初始第一阻挡层、初始第一功函数层和初始第二阻挡层；
去除形成于所述第二区域上方的所述初始第一阻挡层、所述初始第一功函数层和所述初始第二阻挡层，保留形成于所述第一区域上方的所述初始第一阻挡层、所述初始第一功函数层和所述初始第二阻挡层。
根据本公开的一些实施例，所述于所述衬底上形成堆叠结构，还包括：
于所述第一区域上方的所述初始第二阻挡层的顶面以及所述第二区域上方的所述初始高K介质层的顶面上形成刻蚀阻挡层；所述刻蚀阻挡层包括氧化物层和氮化物层；
去除形成于所述第二区域上方的所述刻蚀阻挡层，保留形成于所述第一区域上方的所述刻蚀阻挡层。
根据本公开的一些实施例，所述于所述衬底上形成堆叠结构，还包括：
形成初始第二功函数层，所述初始第二功函数层覆盖位于所述第二区域上方的所述初始高K介质层的顶面以及所述刻蚀阻挡层的顶面；
形成初始第三阻挡层，所述初始第三阻挡层覆盖所述第二功函数层；
去除形成于所述第一区域上方的所述初始第二功函数层、所述初始第三阻挡层和所述刻蚀阻挡层，保留形成于所述第二区域上方的所述初始第二功函数层和所述初始第三阻挡层。
根据本公开的一些实施例，所述初始第二阻挡层的顶面和所述初始第三阻挡层的顶面平齐。
根据本公开的一些实施例，所述于所述衬底上形成堆叠结构，还包括：
于所述初始第二阻挡层的顶面和所述初始第三阻挡层的顶面依次堆叠形成初始金属层和初始隔离层。
根据本公开的一些实施例，所述于所述衬底上形成堆叠结构，还包括：
形成初始半导体层和初始第四阻挡层，所述半导体层和所述初始第四阻挡层依次堆叠于所述第一区域上方的所述初始第二阻挡层和所述初始金属层之间，以及依次堆叠于所述第二区域上方的所述初始第三阻挡层和所述初始金属层之间。
根据本公开的一些实施例，所述制作方法，还包括：
在所述隔离层的表面形成掩膜层，通过所述掩膜层刻蚀所述堆叠结构形成所述第一栅极结构和所述第二栅极结构。
根据本公开的一些实施例，所述制作方法，还包括：
对所述第一栅极结构两侧的所述第一区域进行离子注入，分别形成第一源区和第一漏区；
对所述第二栅极结构两侧的所述第二区域进行离子注入，形成第二源区和第二漏区。
本公开的第二方面提供了一种半导体结构，所述半导体结构包括：
衬底，所述衬底包括第一区域和第二区域；
至少一个第一器件，所述第一器件设置在所述第一区域，所述第一器件包括第一栅极结构，所述第一栅极结构包括第一功函数层；
至少一个第二器件，所述第二器件设置在所述第二区域，所述第二器件包括第二栅极结构，所述第二栅极结构包括第二功函数层；
所述第一栅极结构和所述第二栅极结构的顶面平齐。
根据本公开的一些实施例，所述第一栅极结构包括依次堆叠在所述第一区域上的第一栅极介电层、第一阻挡层、第一功函数层、第二阻挡层、第一金属层以及第一隔离层；
所述第二栅极结构包括依次堆叠在所述第二区域上的第二栅极介电层、第二功函数层、第三阻挡层、第二金属层以及第二隔离层；
所述第二阻挡层的顶面和所述第三阻挡层的顶面平齐。
根据本公开的一些实施例，所述第一栅极结构还包括：依次堆叠于所述第二阻挡层和所述第一金属层之间的第一半导体层和第一第四阻挡层。
根据本公开的一些实施例，所述第二栅极结构还包括：依次堆叠于所述第三阻挡层和所述第二金属层之间的第二半导体层和第二第四阻挡层。
根据本公开的一些实施例，所述第一器件还包括：第一源区、第一漏区和第一沟道区，所述第一源区和所述第一漏区分别位于所述第一栅极结构的两侧，所述第一沟道区设置在所述第一栅极结构的下方；
所述第二器件还包括：第二源区、第二漏区和第二沟道区，所述第二源区和所述第二漏区分别位于所述第二栅极结构的两侧，所述第二沟道区设置在所述第二栅极结构的下方。
本公开实施例所提供的半导体结构的制作方法及半导体结构中，第一器件的第一栅极结构和第二器件的第二栅极结构在同一刻蚀制程中形成，第一栅极结构和第二栅极结构的制程高度相等，降低了形成第一栅极结构和第二栅极结构的工艺难度，提高了半导体结构的成品率和可靠性。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的半导体结构的制作方法的流程图。
图2是根据一示例性实施例示出的半导体结构的制作方法的流程图。
图3是根据一示例性实施例中所示的衬底的示意图。
图4是根据一示例性实施例中形成栅极介电层的示意图。
图5是根据一示例性实施例中在高K介质层上形成依次堆叠的第一阻挡层、第一功函数层和第二阻挡层的示意图。
图6是根据一示例性实施例中形成第一光刻胶掩膜的示意图。
图7是根据一示例性实施例中去除第二区域上方的第一阻挡层、第一功函数层和第二阻挡层的示意图。
图8是根据一示例性实施例中形成刻蚀阻挡层的示意图。
图9是根据一示例性实施例中在第一区域上方的刻蚀阻挡层上形成第二光刻胶掩膜的示意图。
图10是根据一示例性实施例中去除第二区域上方的刻蚀阻挡层的示意图。
图11是根据一示例性实施例中形成第二功函数层和第三功函数层的示意图。
图12是根据一示例性实施例中形成第三光刻胶掩膜的示意图。
图13是根据一示例性实施例中在第二区域上方形成第二功函数层和第三功函数层的示意图。
图14是根据一示例性实施例中去除第一区域上方的刻蚀阻挡层的示意图。
图15是根据一示例性实施例中形成金属层的示意图。
图16是根据一示例性实施例中形成的堆叠结构的示意图。
图17是根据一示例性实施例中在堆叠结构上形成掩膜层的示意图。
图18是根据一示例性实施例中形成第四光刻胶掩膜的示意图。
图19是根据一示例性实施例中形成第一栅极结构和第二栅极结构的示意图。
图20是根据一示例性实施例中形成第一器件和第二器件的示意图。
图21是根据一示例性实施例中形成的堆叠结构的示意图。
图22是根据一示例性实施例中在堆叠结构上形成掩膜层的示意图。
图23是根据一示例性实施例中形成的第一栅极结构和第二栅极结构的示意图。
图24是根据一示例性实施例中形成的第一器件和第二器件的示意图。
附图标记：
10、第一光刻胶掩膜；20、刻蚀阻挡层；21、氧化物层；22、氮化物层；30、第二光刻胶掩膜；40、第三光刻胶掩膜；50、第四光刻胶掩膜；100、衬底；110、第一区域；120、第二区域；200、第一器件；210、第一栅极结构；211、第一栅极介电层；2111、第一氧化层；2112、第一高K介质层；212、第一阻挡层；213、第一功函数层；214、第二阻挡层；215、第一金属层；216、第一隔离层；217、第一半导体层；218、第一第四阻挡层；220、第一源区；230、第一漏区；240、第一沟道区；300、第二器件；310、第二栅极结构；311、第二栅极介电层；3111、第二氧化层；3112、第二高K介质层；312、第二功函数层；313、第三阻挡层；314、第二金属层；315、第二隔离层；316、第二半导体层；317、第二第四阻挡层；320、第二源区；330、第二漏区；340、第二沟道区；400、堆叠结构；401、第一堆叠部分；402、第二堆叠部分；410、初始栅极介电层；411、初始氧化层；412、初始高K介质层；420、初始第一阻挡层；430、初始第一功函数层；440、初始第二阻挡层；450、初始第二功函数层；460、初始第三阻挡层；470、初始金属层；480、初始隔离层；491、初始半导体层；492、初始第四阻挡层；500、掩膜层；510、氮化硅层；520、非晶碳层。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
本公开示例性的实施例中提供了一种半导体结构的制作方法，在两个区域上形成器件时，在两个区域上方形成堆叠结构，堆叠结构中对应两个区域的堆叠部分的高度等高，且堆叠结构中对应两个区域的堆叠部分包括与各自区域对应的功函数层，刻蚀堆叠结构在两个区域上形成栅极结构，形成两个栅极结构的刻蚀高度相同，形成的两个栅极结构的顶面平齐，降低了形成第一栅极结构和第二栅极结构的工艺难度，提高了半导体结构的成品率和可靠性。
本实施例对半导体结构不作限制，下面将以半导体结构为动态随机存储器(DRAM)为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构。图3-图24为半导体结构的制作方法的各个阶段形成的结构的示意图，下面结合图3-图24对本实施例中的半导体结构的制作方法进行介绍。
如图1所示，本公开一示例性的实施例提供的一种半导体结构的制作方法，包括如下的步骤：
步骤S110：提供衬底，衬底包括第一区域和第二区域。
如图3所示，衬底100可以为半导体衬底，半导体衬底可以包括硅衬底、锗(Ge)衬底、锗化硅(SiGe)衬底、SOI(Silicon-on-insulator，绝缘体上硅)衬底或GOI(Germanium-on-Insulator，绝缘体上锗)衬底等。半导体衬底中可以掺杂离子，例如，半导体衬底可以为P型掺杂衬底，也可以为N型掺杂衬底。在本实施例中，衬底100为硅晶衬底。
如图3所示，衬底100中设置有至少一个第一区域110，第一区域110为P型导电掺杂区域，衬底100中设置有至少一个第二区域120，第二区域120为N型导电掺杂区域。在衬底100为P型掺杂衬底或N型掺杂衬底时，第一区域110和第二区域120中掺杂离子的掺杂浓度大于衬底100的其余区域中掺杂离子的掺杂浓度。在本实施例中，衬底100中设置有多个第一区域110、多个第二区域120，其中，第一区域110和第二区域120的数量可以相等或不等。
步骤S120：在第一区域上形成第一器件，在第二区域上形成第二器件，第一器件包括第一栅极结构，第二器件包括第二栅极结构，第一栅极结构的顶面与第二栅极结构的顶面平齐。
如图20所示，参照图16、图17，第一器件200的第一栅极结构210和第二器件300的第二栅极结构310通过刻蚀位于衬底100上的堆叠结构400形成，堆叠结构400位于第一区域110上的第一堆叠部分401和位于第二区域120上的第二堆叠部分402的高度相等。对堆叠结构400进行一次刻蚀制程，同时形成第一栅极结构210和第二栅极结构310，在此刻蚀制程中，刻蚀第一堆叠部分401形成第一栅极结构210的高度和刻蚀第二堆叠部分402形成第二栅极结构310的高度相等，也即在刻蚀制程中，第一栅极结构210和第二栅极结构310的刻蚀速度相等，第一栅极结构210和第二栅极结构310同时形成，且第一栅极结构210和第二栅极结构310等高。
如图20所示，参照图19，在本实施例中，第一栅极结构210包括第一功函数层213，第二栅极结构310包括第二功函数层312。本实施例中，第一器件200为PMOS，第一功函数层213为根据第一区域110的导电类型形成的P型功函数层。第二器件300为NMOS，第二功函数层312为根据第二区域120的导电类型形成的N型功函数层。
需要说明的是，在保持第一栅极结构210的顶面与第二栅极结构310的顶面平齐时，可以采用不同的方式。在一个示例中，第一栅极结构210包括第一功函数层213但不包括第二功函数层312，第二栅极结构310包括第二功函数层312但不包括第一功函数层213，通过调整第一栅极结构210的层数和每层结构的厚度，以及调整第二栅极结构310中的层数和每层结构的厚度，以使第一栅极结构210和第二栅极结构310的顶面平齐。在另一个示例中，第一栅极结构210包括第一功函数层213和第二功函数层312，第二栅极结构310也包括第一功函数层213和第二功函数层312，以使第一栅极结构210和第二栅极结构310的层数相同且每层的厚度相同，确保第一栅极结构210和第二栅极结构310的顶面平齐。
本实施例的半导体结构的形成方法，第一栅极结构和第二栅极结构可在同一刻蚀制程中形成，刻蚀形成第一栅极结构的刻蚀高度和刻蚀形成第二栅极结构的制程高度相等，第一栅极结构和第二栅极结构同时形成且形成的第一栅极结构和第二栅极结构具有相同形貌。本实施例的形成方法不会出现第一栅极结构或第二栅极结构的制程高度不同，导致其中之一已被刻蚀形成，而另一还处于刻蚀过程中，刻蚀时间难以控制，导致第一栅极结构和/或第二栅极结构刻蚀不足或过刻蚀的问题。本实施例的形成方法，降低了形成第一栅极结构和第二栅结构的工艺难度，提高了刻蚀形成第一栅极结构和第二栅极结构的控制精度，提高了形成的半导体结构的成品率和可靠性。
根据一个示例性实施例，本公开一示例性的实施例提供的一种半导体结构的制作方法。如图2所示，本公开一示例性的实施例提供的一种半导体结构的制作方法，包括如下的步骤：
步骤S210：提供衬底，衬底包括第一区域和第二区域。
本实施例的步骤S210和上述实施例的步骤S110的实现方法相同，在此，不再赘述。
步骤S220：于衬底上形成堆叠结构，堆叠结构包括位于第一区域的第一堆叠部分以及位于第二区域的第二堆叠部分，第一堆叠部分和第二堆叠部分等高。
在实现该步骤时，形成第一堆叠部分和第二堆叠部分的时间没有具体限定，可以先形成第一堆叠部分，也可以先形成第二堆叠部分，还可以先形成第一堆叠部分中的部分，然后再形成第二堆叠部分中的部分结构，然后再接着形成第一堆叠部分中的其余结构，然后再形成第二堆叠部分中的其余结构。
在一种可能的实施方式中，步骤S220在实施过程中，可以包括以下步骤：
步骤S221：在衬底的第一区域和第二区域上分别形成初始栅极介电层，初始栅极介电层包括初始氧化层和初始高K介质层，初始高K介质层形成在初始氧化层的顶面上。
如图4所示，参照图3，通过原位水气生成(In-Situ Steam Generation，ISSG)工艺在衬底100表面形成初始氧化层411。其中，初始氧化层411的材料可以包括氧化硅或氮氧化硅。本实施例中，初始氧化层411的材料为氧化硅。
通过化学气相沉积工艺(Chemical Vapor Deposition，CVD)、物理气相沉积工艺(Physical Vapor Deposition，PVD)、原子层沉积工艺(Atomic Layer Deposition，ALD)或溅射工艺(sputtering)中的任一种，在初始氧化层411的顶面上沉积工艺形成初始高K介质层412，初始高K介质层412覆盖初始氧化层411。初始高K介质层412的材料选用具有高介电常数的介电材料，在本实施例中，初始高K介质层412的材料包括金属铪(hafnium)或铪化合物等铪材料。例如，初始高K介质层412的材料可以包括氧化铪(HfO)、氧化铪硅(HfSiO)、氧化铪铝(HfAlO)或氧化铪钽(HfTaO)中的一种或多种。
如图4所示，初始氧化层411和初始高K介质层412共同构成初始栅极介电层410，当初始氧化层411的材料为氧化硅时，其介电常数为3.9。初始高K介质层412的材料为铪材料时，其介电常数约为25。由于初始高K介质层412的介电常数大于初始氧化层411的介电常数，因此，在同样条件下，在半导体结构中形成的初始高K介质层的厚度更厚，增加了初始栅极介电层410的厚度，减小了后续形成的第一栅极结构210和第二栅极结构310的隧穿问题，减小了第一栅极结构210和第二栅极结构310的漏电流。
步骤S222：于第一区域上方形成依次堆叠的初始第一阻挡层、初始第一功函数层和初始第二阻挡层。
如图5所示，通过上述任一沉积工艺在初始高K介质层412的顶面上形成依次堆叠的初始第一阻挡层420、初始第一功函数层430和初始第二阻挡层440，其中，初始第一阻挡层420的材料可以包括氮化钛，初始第二阻挡层440的材料可以包括氮化钛。本实施例中，由于第一区域110为P型掺杂区域，第一器件200为PMOS，初始第一功函数层430为与第一区域110对应的P型功函数层。初始第一功函数层430的材料包括铝或铝化合物，其中，铝化合物比如可以是氮化铝。由于初始第一功函数层430的材料在初始高K介质层412的材料中具有可溶解性，并且初始第一功函数层430的材料在后续形成的初始金属层470的金属材料中也具有可溶解性，本实施例中，在初始第一功函数层430的底面形成有初始第一阻挡层420，以防止初始第一功函数层430中的材料向初始高K介质层412中扩散，在初始第一功函数层430的顶面形成有第二阻挡层440，以防止初始第一功函数层430中的材料向后续形成的初始金属层470中扩散。
如图6所示，参照图5，在初始第二阻挡层440的顶面上形成第一光刻胶掩膜10，第一光刻胶掩膜10覆盖位于第一区域110上方的初始第二阻挡层440，且第一光刻胶掩膜10暴露出位于第二区域120上方的初始第二阻挡层440。如图7所示，根据第一光刻胶掩膜10定义的图形，逐层刻蚀初始第二阻挡层440、初始第一功函数层430和初始第二阻挡层440，去除形成于第二区域120上方的初始第一阻挡层420、初始第一功函数层430和初始第二阻挡层440，保留形成于第一区域110上方的初始第一阻挡层420、初始第一功函数层430和初始第二阻挡层440。也即，仅保留第一区域110上方的初始第一阻挡层420、初始第一功函数层430和初始第二阻挡层440，其余位置处的初始第一阻挡层420、初始第一功函数层430和初始第二阻挡层440全部被刻蚀去除。
步骤S223：于第二区域上方依次形成初始第二功函数层和初始第三阻挡层。
该步骤中，在形成初始第二功函数层之前，首先需要在第一区域110的上方形成刻蚀阻挡层20。如图8所示，参照图7，在实施过程中，于第一区域110上方的初始第二阻挡层440的顶面，以及于第二区域120上方的初始高K介质层412的顶面，同时形成刻蚀阻挡层20，其中，刻蚀阻挡层20包括氧化物层21和氮化物层22。如图10所示，去除形成于第二区域120上方的刻蚀阻挡层20，保留形成于第一区域110上方的刻蚀阻挡层20。
如图8所示，参照图7，在形成刻蚀阻挡层20时，可以首先通过化学气相沉积工艺或物理气相沉积工艺形成氧化物层21，氧化物层21覆盖初始第二阻挡层440的顶面以及暴露的初始高K介质层412的顶面，其中，氧化物层21的材料包括氧化硅或氮氧化硅。氧化物层21的材料相对于初始第二阻挡层440的材料具有高刻蚀选择比，以便后续将氧化物层21从初始第二阻挡层440上刻蚀去除，避免初始第二阻挡层440被刻蚀工艺去除，保留初始第二阻挡层440阻挡初始第一功函数层430的材料扩散。在形成氧化物层21后，可以通过化学气相沉积工艺或物理气相沉积工艺，在氧化物层21的顶面形成氮化物层22，其中，氮化物层22的材料包括氮化硅。
如图9所示，在位于第一区域110上方的氮化物层22的顶面形成第二光刻胶掩膜30。如图10所示，通过干法刻蚀或湿法刻蚀工艺，依次去除暴露在第二光刻胶掩膜30之外的氮化物层22和氧化物层21，保留位于第一区域110上方的氮化物层22和氧化物层21，保留位于第一区域110上方的刻蚀阻挡层20。
如图11所示，参照图10，在第一区域110的上方形成刻蚀阻挡层20之后，接着在第二区域的上方形成初始第二功函数层450，初始第二功函数层450覆盖位于第二区域120上方的初始高K介质层412的顶面，以及刻蚀阻挡层20的顶面。接着，在初始第二功函数层450的顶面形成初始第三阻挡层460，初始第三阻挡层460覆盖整个初始第二功函数层450。本实施例中，可以通过化学气相沉积或原子层沉积形成初始第二功函数层450和初始第三阻挡层460。
如图12所示，参照图11，接着，在位于第二区域120上方的初始第三阻挡层460的顶面形成第三光刻胶掩膜430。如图13所示，通过干法刻蚀工艺或湿法刻蚀工艺，依次逐层去除形成于第一区域110上方的初始第三阻挡层460、初始第二功函数层450，保留形成于第二区域120上方的初始第二功函数层450和初始第三阻挡层460。
然后，如图14所示，参照图13，通过干法刻蚀工艺或湿法刻蚀工艺，去除全部的刻蚀阻挡层20，暴露出初始第二阻挡层440的顶面。此时，第一区域110上方堆叠了初始第一阻挡层420、初始第一功函数层430和初始第二阻挡层440，第二区域120上方依次堆叠的初始第二功函数层450和初始第三阻挡层460。本实施例中，可以通过调整沉积初始第二功函数层450和初始第三阻挡层460的时间，以使初始第三阻挡层460的顶面和初始第二阻挡层440的顶面平齐。也即，本实施例中，形成于第二区域120上的初始第二功函数层450和初始第三阻挡层460的总厚度，与形成于第一区域110上的初始第一阻挡层420、初始第一功函数层430和初始第二阻挡层440的总厚度相等。
本实施例中，第二区域120为N型导电掺杂区域，第二器件300为NMOS，初始第二功函数层450为与第二区域120对应的N型功函数层。初始第二功函数层450的材料包括金属镧(Lanthanum)或镧化合物，示例性的，镧化合物可以为六硼化镧(Lanthanum boride)。
当初始高K介质层412的材料为铪材料时，镧或镧化合物不溶于初始高K介质层412，但会溶解在后续制成中形成的初始金属层470的金属材料，因此，本实施例在初始第二功函数层450的顶面形成初始第三阻挡层460，初始第三阻挡层460能够阻挡初始第二功函数层450的材料向后续制成中形成的初始金属层470中溶解，以免在后续制程中，初始第二功函数层450中的材料扩散到初始金属层470中，造成初始金属层470被污染。
步骤S224：于初始第二阻挡层的顶面和初始第三阻挡层的顶面依次堆叠形成初始金属层和初始隔离层。
如图15所示，参照图14，在执行步骤S224时，可以通过化学气相沉积工艺或原子层沉积工艺形成初始金属层470，初始金属层470覆盖初始第二阻挡层440的顶面和初始第三阻挡层460的顶面。其中，初始金属层470的材料包括钨或钨化合物，初始第一功函数层430的顶面与初始金属层470被初始第二阻挡层440隔开，初始第二功函数层450的顶面与初始金属层470被初始第三阻挡层460隔开，避免初始金属层470的材料与初始第一功函数层430的材料之间互相渗透，同时，避免初始金属层470与初始第二功函数层450的材料之间互相渗透，避免相邻层由于材料渗透造成相互污染，确保形成的半导体结构具有高可靠性。
如图16所示，该步骤中，可以通过化学气相沉积工艺或原子层沉积工艺形成初始隔离层480，初始隔离层480覆盖在初始金属层470的顶面，初始隔离层480的材料可以包括氧化硅或氮氧化硅。通过设置初始隔离层480，能够避免初始金属层470的材料暴露在制程环境中，初始金属层470的材料与制程环境中的气体发生反应。
在本实施例中，如图16所示，参照图17，第一堆叠部分401包括形成于第一区域110上方的初始氧化层411、初始高K介质层412、初始第一阻挡层420、初始第一功函数层430、初始第二阻挡层440、初始金属层470和初始隔离层480。第二堆叠部分402包括形成于第二区域120上方的初始氧化层411、初始高K介质层412、初始第二功函数层450、初始第三阻挡层460、初始金属层470和初始隔离层480。
一方面，第一堆叠部分401的初始第二阻挡层440和第二堆叠部分402的初始第三阻挡层460的顶面平齐；另一方面，形成于第一区域110上方的初始金属层470和初始隔离层480，与形成于第二区域120上的初始金属层470和初始隔离层480均是在同一沉积工艺中形成的，因此，形成于第一区域110上方的初始金属层470和初始隔离层480的厚度，与形成于第二区域120上的初始金属层470和初始隔离层480的厚度相等。基于上述两方面原因，第一堆叠部分401和第二堆叠部分402的高度相等。以使刻蚀第一堆叠部分401形成第一栅极结构210所需的刻蚀高度，和刻蚀第二堆叠部分402形成第二栅极结构310的刻蚀高度相等，也即在同一刻蚀制程中刻蚀第一堆叠部分401和第二堆叠部分402，形成第一栅极结构210和第二栅极结构310的时间相等，第一栅极结构210和第二栅极结构310同时形成，不会出现刻蚀进度不一致导致其中之一先形成，另一后形成造成刻蚀部分或过刻蚀的问题，降低了后续形成第一栅极结构210和第二栅极结构310的难度，提高了形成的第一栅极结构210和第二栅极结构310的合格率。
在一些实施例中，在形成初始金属层470和初始隔离层480之前，还包括以下步骤：
参照图21，先形成初始半导体层491，初始半导体层491覆盖初始第二阻挡层440的顶面和初始第三阻挡层460的顶面，再形成初始第四阻挡层492，初始第四阻挡层492覆盖初始半导体层491。初始半导体层491和初始第四阻挡层492依次堆叠于第一区域110上方的初始第二阻挡层440和初始金属层470之间，以及依次堆叠于第二区域120上方的初始第三阻挡层460和初始金属层470之间。
参照图14、图21，可以通过化学气相沉积工艺或原子层沉积工艺形成初始半导体层491，初始半导体层491同时覆盖初始第二阻挡层440的顶面和初始第三阻挡层460的顶面，另外，初始半导体层491还会覆盖初始高K介质层412暴露的顶面。初始半导体层491的材料可以单晶硅或多晶中的一种或多种。初始半导体层491包括的材料可以为本征半导体材料或掺杂半导体材料。在本实施例中，初始半导体层491的材料包括多晶硅。
参照图14、图21，通过化学气相沉积工艺或原子层沉积工艺形成初始第四阻挡层492，初始第四阻挡层492覆盖初始半导体层491。通过设置初始第四阻挡层492，初始第四阻挡层492可以隔离初始半导体层491和初始半导体层491，以免初始金属层470的材料扩散到初始半导体层491中。本实施例中，初始第四阻挡层492的材料可以为氮化钛，初始第四阻挡层492中的氮化钛中可以掺杂有少量硫(S)元素。
如图21所示，参照图22，本实施例形成堆叠结构400，第一堆叠部分401除了包括初始氧化层411、初始高K介质层412、初始第一阻挡层420、初始第一功函数层430、初始第二阻挡层440、初始金属层470和初始隔离层480，还包括形成于初始第二阻挡层440和初始金属层470之间的初始半导体层491和初始第四阻挡层492。第二堆叠部分402除了包括初始氧化层411、初始高K介质层412、初始第二功函数层450、初始第三阻挡层460、初始金属层470和初始隔离层480，还包括形成于初始第三阻挡层460和初始金属层470之间的初始半导体层491和初始第四阻挡层492。由于，第一堆叠部分401中的初始半导体层491和初始第四阻挡层492，与第二堆叠部分402中的初始半导体层491和初始第四阻挡层492同时形成，因此，第一堆叠部分401中的初始半导体层491和初始第四阻挡层492的厚度，与第二堆叠部分402中的初始半导体层491和初始第四阻挡层492的厚度相等，从而使得本实施例形成的第一堆叠部分401和第二堆叠部分402的高度相等。以确保在后续制程中，形成第一栅极结构210和第二栅极结构310的制程高度相等。
步骤S230：在初始隔离层的表面形成掩膜层，通过掩膜层刻蚀堆叠结构形成第一栅极结构和第二栅极结构。
如图17所示，在执行该步骤时，可以通过化学气相沉积工艺或物理气相沉积工艺形成掩膜层500，掩膜层500覆盖初始隔离层480。其中，掩膜层500可以为单层结构或多层结构，在本实施例中，掩膜层500为多层结构，掩膜层500包括覆盖在初始隔离层480上的氮化硅层510，以及覆盖在氮化硅层510上的非晶碳层520。其中，氮化硅层510的材料相对于初始隔离层480的材料具有高刻蚀选择比，以免刻蚀去除氮化硅层510时将初始隔离层480去除，确保初始隔离层480覆盖在初始金属层470的顶面。
如图18所示，在掩膜层500上形成第四光刻胶掩膜50，如图19所示，参照图18、图20，根据第四光刻胶掩膜50定义的图案刻蚀掩膜层500，将第四光刻胶掩膜50的图案延伸到掩膜层500中。被保留的掩膜层500暴露出部分初始隔离层480，根据被保留的掩膜层500，刻蚀去除部分堆叠结构400，也即，去除部分第一堆叠部分401，并去除部分第二堆叠部分402。被保留的第一堆叠部分401形成第一栅极结构210，被保留的第二堆叠部分402形成第二栅极结构310，本步骤形成的第一栅极结构210和第二栅极结构310等高。
本实施例形成的第一栅极结构210在衬底100上的投影落在第一区域110中，也即，形成第一栅极结构210之后，第一区域110在第一栅极结构210的外周仍保留部分可加工的部分。同样的，本实施例形成的第二栅极结构310在衬底100上的投影落在第二区域120中，第二区域120被暴露出的部分为可加工部分。
步骤S240：对第一栅极结构两侧的第一区域进行离子注入，分别形成第一源区和第一漏区。
如图20所示，第一栅极结构210两侧的暴露出第一区域110的部分结构，可以通过离子注入工艺对这部分结构进行离子注入，以在第一栅极结构210两侧分别形成第一源区220和第一漏区230。在一个示例中，以图20中示出的方位为准，在暴露出的第一区域110的左侧区域注入硼离子(B+)，形成第一源区220；在暴露出的第一区域110的右侧区域注入硼离子(B+)，形成第一漏区230。
继续参照图20，形成第一源区220和第一漏区230之后，在第一栅极结构210下方，第一源区220和第一漏区230之间的区域形成了第一沟道区240。第一栅极结构210、第一源区220、第一漏区230和第一沟道区240形成第一器件200。
步骤S250：对第二栅极结构两侧的第二区域进行离子注入，形成第二源区和第二漏区。
如图20所示，第二栅极结构310两侧的暴露出第二区域120的部分结构，可以通过离子注入工艺对这部分结构进行离子注入，以在第二栅极结构310两侧分别形成第二源区320和第二漏区330。在一个示例中，以图20中示出的方位为准，在暴露出的第二区域120的左侧区域注入磷离子(P5+)，形成第二源区320；在暴露出的第二区域120的右侧区域注入磷离子(P5+)，形成第二漏区330。
如图20所示，形成第二源区320和第二漏区330之后，在第二栅极结构310下方，第二源区320和第二漏区330之间的区域形成第二沟道区340。第二栅极结构310、第二源区320、第二漏区330和第二沟道区340形成第二器件300。
本实施例的制作方法，形成的第一堆叠部分和第二堆叠部分的高度一致，刻蚀第一堆叠部分形成第一栅极结构的时间，与刻蚀第二堆叠部分形成第二栅极结构的时间基本相等，不会出现第一栅极结构和/或第二栅极结构出现刻蚀不足或过刻蚀的问题，不仅降低了形成第一栅极结构和第二栅极结构的刻蚀难度，还提高了形成的半导体结构的良品率。
根据一个示例性实施例，本公开一示例性的实施例提供了一种半导体结构，如图20、图24所示，参照图19、图23，半导体结构包括衬底100，以及设置在衬底100上的至少一个第一器件200和设置在衬底100上的至少一个第二器件300。衬底100包括第一区域110和第二区域120。第一器件200设置在第一区域110上，第一器件200包括第一栅极结构210，第一栅极结构210包括第一功函数层213。第二器件300设置在第二区域120，第二器件300包括第二栅极结构310，第二栅极结构310包括第二功函数层312，第一栅极结构210和第二栅极结构310的顶面平齐。
其中，第一区域110包括第一导电类型的掺杂离子，第二区域120包括第二导电类型的掺杂离子，第一导电类型和第二导电类型不同。在本实施例中，第一区域110为P型导电掺杂区域，第一器件200为PMOS，第一栅极结构210的第一功函数层213为P型功函数层。第二区域120为N型导电掺杂区域，第二器件300为NMOS，第二栅极结构310的第二功函数层312为N型功函数层。
在一些实施例中，如图19所示，第一栅极结构210包括由下至上依次堆叠在第一区域110上方的第一栅极介电层211、第一阻挡层212、第一功函数层213、第二阻挡层214、第一金属层215以及第一隔离层216。其中，第一栅极结构210的第一栅极介电层211包括依次设置在第一区域110上的第一氧化层2111和第一高K介质层2112，第一氧化层2111位于第一高K介质层2112的下方。
在一些实施例中，如图23所示，第一栅极结构210还包括依次堆叠于第二阻挡层214和第一金属层215之间的第一半导体层217和第一第四阻挡层218。
如图19所示，第二栅极结构310包括由下至上依次堆叠在第二区域120上的第二栅极介电层311、第二功函数层312、第三阻挡层313、第二金属层314以及第二隔离层315。其中，第二栅极结构310的第二栅极介电层311包括依次设置在第一区域110上的第二氧化层3111和第二高K介质层3112。第二阻挡层214的顶面和第三阻挡层313的顶面平齐。
如图23所示，第二栅极结构310还包括依次堆叠于第三阻挡层313和第二金属层314之间的第二半导体层316和第二第四阻挡层317。
在一些实施例中，如图20、图24所示，第一器件200还包括第一源区220、第一漏区230和第一沟道区240，第一源区220和第一漏区230分别位于第一栅极结构210的两侧，第一沟道区240设置在第一栅极结构210的下方。
在一些实施例中，如图20、图24所示，第二器件300还包括第二源区320、第二漏区330和第二沟道区340，第二源区320和第二漏区330分别位于第二栅极结构310的两侧，第二沟道区340设置在第二栅极结构310的下方。
本实施例的半导体结构，多个第一器件和多个第二器件设置在同一衬底上，且第一器件和第二器件的高度相等，半导体结构的第一器件和第二器件均具有良好的电性能，半导体结构的成品率和可靠性更高。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。
在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (16)

1.一种半导体结构的制作方法，其特征在于，所述方法包括：
提供衬底，所述衬底包括第一区域和第二区域；
在所述第一区域上形成第一器件，所述第一器件包括第一栅极结构，所述第一栅极结构包括第一功函数层；
在所述第二区域上形成第二器件，所述第二器件包括第二栅极结构，所述第二栅极结构包括第二功函数层；
所述第一栅极结构的顶面与所述第二栅极结构的顶面平齐。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述制作方法，包括：
于所述衬底上形成堆叠结构，所述堆叠结构包括位于所述第一区域的第一堆叠部分以及位于所述第二区域的第二堆叠部分；
所述第一堆叠部分和所述第二堆叠部分等高。
3.根据权利要求2所述的半导体结构的制作方法，其特征在于，于所述衬底上形成堆叠结构，包括：
在所述衬底的所述第一区域和所述第二区域上分别形成初始栅极介电层，所述初始栅极介电层包括初始氧化层和初始高K介质层，所述初始高K介质层形成在所述初始氧化层的顶面上。
4.根据权利要求3所述的半导体结构的制作方法，其特征在于，于所述衬底上形成堆叠结构，还包括：
在所述初始高K介质层的顶面上依次堆叠形成初始第一阻挡层、初始第一功函数层和初始第二阻挡层；
去除形成于所述第二区域上方的所述初始第一阻挡层、所述初始第一功函数层和所述初始第二阻挡层，保留形成于所述第一区域上方的所述初始第一阻挡层、所述初始第一功函数层和所述初始第二阻挡层。
5.根据权利要求4所述的半导体结构的制作方法，其特征在于，于所述衬底上形成堆叠结构，还包括：
于所述第一区域上方的所述初始第二阻挡层的顶面以及所述第二区域上方的所述初始高K介质层的顶面上形成刻蚀阻挡层；所述刻蚀阻挡层包括氧化物层和氮化物层；
去除形成于所述第二区域上方的所述刻蚀阻挡层，保留形成于所述第一区域上方的所述刻蚀阻挡层。
6.根据权利要求5所述的半导体结构的制作方法，其特征在于，于所述衬底上形成堆叠结构，还包括：
形成初始第二功函数层，所述初始第二功函数层覆盖位于所述第二区域上方的所述初始高K介质层的顶面以及所述刻蚀阻挡层的顶面；
形成初始第三阻挡层，所述初始第三阻挡层覆盖所述第二功函数层；
去除形成于所述第一区域上方的所述初始第二功函数层、所述初始第三阻挡层和所述刻蚀阻挡层，保留形成于所述第二区域上方的所述初始第二功函数层和所述初始第三阻挡层。
7.根据权利要求6所述的半导体结构的制作方法，其特征在于，所述初始第二阻挡层的顶面和所述初始第三阻挡层的顶面平齐。
8.根据权利要求6所述的半导体结构的制作方法，其特征在于，于所述衬底上形成堆叠结构，还包括：
于所述初始第二阻挡层的顶面和所述初始第三阻挡层的顶面依次堆叠形成初始金属层和初始隔离层。
9.根据权利要求8所述的半导体结构的制作方法，其特征在于，于所述衬底上形成堆叠结构，还包括：
形成初始半导体层和初始第四阻挡层，所述半导体层和所述初始第四阻挡层依次堆叠于所述第一区域上方的所述初始第二阻挡层和所述初始金属层之间，以及依次堆叠于所述第二区域上方的所述初始第三阻挡层和所述初始金属层之间。
10.根据权利要求8所述的半导体结构的制作方法，其特征在于，所述制作方法，还包括：
在所述隔离层的表面形成掩膜层，通过所述掩膜层刻蚀所述堆叠结构形成所述第一栅极结构和所述第二栅极结构。
11.根据权利要求10所述的半导体结构的制作方法，其特征在于，所述制作方法，还包括：
对所述第一栅极结构两侧的所述第一区域进行离子注入，分别形成第一源区和第一漏区；
对所述第二栅极结构两侧的所述第二区域进行离子注入，形成第二源区和第二漏区。
12.一种半导体结构，其特征在于，所述半导体结构包括：
衬底，所述衬底包括第一区域和第二区域；
至少一个第一器件，所述第一器件设置在所述第一区域，所述第一器件包括第一栅极结构，所述第一栅极结构包括第一功函数层；
至少一个第二器件，所述第二器件设置在所述第二区域，所述第二器件包括第二栅极结构，所述第二栅极结构包括第二功函数层；
所述第一栅极结构和所述第二栅极结构的顶面平齐。
13.根据权利要求12所述的半导体结构，其特征在于，
所述第一栅极结构包括依次堆叠在所述第一区域上的第一栅极介电层、第一阻挡层、第一功函数层、第二阻挡层、第一金属层以及第一隔离层；
所述第二栅极结构包括依次堆叠在所述第二区域上的第二栅极介电层、第二功函数层、第三阻挡层、第二金属层以及第二隔离层；
所述第二阻挡层的顶面和所述第三阻挡层的顶面平齐。
14.根据权利要求13所述的半导体结构，其特征在于，所述第一栅极结构还包括：依次堆叠于所述第二阻挡层和所述第一金属层之间的第一半导体层和第一第四阻挡层。
15.根据权利要求13所述的半导体结构，其特征在于，所述第二栅极结构还包括：依次堆叠于所述第三阻挡层和所述第二金属层之间的第二半导体层和第二第四阻挡层。
16.根据权利要求12所述的半导体结构，其特征在于，所述第一器件还包括：第一源区、第一漏区和第一沟道区，所述第一源区和所述第一漏区分别位于所述第一栅极结构的两侧，所述第一沟道区设置在所述第一栅极结构的下方；
所述第二器件还包括：第二源区、第二漏区和第二沟道区，所述第二源区和所述第二漏区分别位于所述第二栅极结构的两侧，所述第二沟道区设置在所述第二栅极结构的下方。
CN202210058165.9A 2022-01-19 2022-01-19 半导体结构的制作方法及半导体结构 Pending CN114420638A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210058165.9A CN114420638A (zh) 2022-01-19 2022-01-19 半导体结构的制作方法及半导体结构
PCT/CN2022/079329 WO2023137836A1 (zh) 2022-01-19 2022-03-04 半导体结构的制作方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210058165.9A CN114420638A (zh) 2022-01-19 2022-01-19 半导体结构的制作方法及半导体结构

Publications (1)

Publication Number Publication Date
CN114420638A true CN114420638A (zh) 2022-04-29

Family

ID=81274382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210058165.9A Pending CN114420638A (zh) 2022-01-19 2022-01-19 半导体结构的制作方法及半导体结构

Country Status (2)

Country Link
CN (1) CN114420638A (zh)
WO (1) WO2023137836A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114639728A (zh) * 2022-05-05 2022-06-17 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124145B (zh) * 2013-04-27 2017-03-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US20190051565A1 (en) * 2017-08-10 2019-02-14 Globalfoundries Inc. Cmos devices and manufacturing method thereof
CN112635401A (zh) * 2019-09-24 2021-04-09 长鑫存储技术有限公司 晶体管的形成方法
CN113809012B (zh) * 2020-06-12 2024-02-09 长鑫存储技术有限公司 半导体器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114639728A (zh) * 2022-05-05 2022-06-17 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法
CN114639728B (zh) * 2022-05-05 2022-07-22 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法

Also Published As

Publication number Publication date
WO2023137836A1 (zh) 2023-07-27

Similar Documents

Publication Publication Date Title
US6548357B2 (en) Modified gate processing for optimized definition of array and logic devices on same chip
US8963227B2 (en) Semiconductor devices having a diffusion barrier layer and methods of manufacturing the same
KR0128826B1 (ko) 디램셀 제조방법
US9263456B2 (en) Semiconductor device and method for manufacturing the same
US20090014789A1 (en) Semiconductor device and method for manufacturing the same
JPH03171663A (ja) 半導体記憶装置およびその製造方法
JPH0821694B2 (ja) 超高集積半導体メモリ装置の製造方法
US6376348B1 (en) Reliable polycide gate stack with reduced sheet resistance and thickness
CN114420638A (zh) 半导体结构的制作方法及半导体结构
KR100283269B1 (ko) 반도체디바이스제조방법
US7358575B2 (en) Method of fabricating SRAM device
US8785267B2 (en) Methods of manufacturing semiconductor devices including transistors
US6953961B2 (en) DRAM structure and fabricating method thereof
JP2004095745A (ja) 半導体装置およびその製造方法
US20010010390A1 (en) Semiconductor device and method of manufacturing the same
US20220130840A1 (en) Semiconductor structure and semiconductor structure manufacturing method
JP2011049366A (ja) 半導体装置の製造方法
US8198163B2 (en) Method of fabricating semiconductor device
US6514807B1 (en) Method for fabricating semiconductor device applied system on chip
US20240015949A1 (en) Integrated circuit device and method of manufacturing the same
US10636797B2 (en) Semiconductor device and method for fabricating the same
KR100636684B1 (ko) 셀 트랜지스터의 게이트구조 및 이를 갖는 반도체메모리소자의 제조방법
US6218240B1 (en) Method of fabricating low voltage coefficient capacitor
KR100995329B1 (ko) 반도체 소자의 제조 방법
CN114284211A (zh) 半导体器件的制作方法及存储器的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination