CN114361182A - 阵列基板、显示面板及阵列基板的制作方法 - Google Patents
阵列基板、显示面板及阵列基板的制作方法 Download PDFInfo
- Publication number
- CN114361182A CN114361182A CN202111554193.1A CN202111554193A CN114361182A CN 114361182 A CN114361182 A CN 114361182A CN 202111554193 A CN202111554193 A CN 202111554193A CN 114361182 A CN114361182 A CN 114361182A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- source
- drain
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 186
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 72
- 239000010409 thin film Substances 0.000 claims abstract description 114
- 239000010410 layer Substances 0.000 claims description 466
- 239000011229 interlayer Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 9
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 description 26
- 239000002184 metal Substances 0.000 description 26
- 238000005530 etching Methods 0.000 description 12
- 239000010408 film Substances 0.000 description 8
- 239000002346 layers by function Substances 0.000 description 8
- 229910044991 metal oxide Inorganic materials 0.000 description 8
- 150000004706 metal oxides Chemical class 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000010292 electrical insulation Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请实施例公开了一种阵列基板、显示面板及阵列基板的制作方法。阵列基板包括衬底基板和薄膜晶体管层，薄膜晶体管层设置在衬底基板上；薄膜晶体管层包括第一薄膜晶体管，第一薄膜晶体管包括层叠设置在衬底基板上的第一有源层、第一栅极绝缘层和第一源漏极层，第一栅极绝缘层位于第一有源层和第一源漏极层之间，第一源漏极层包括与第一有源层电连接的第一源极和第一漏极；第一薄膜晶体管还包括第一栅极，第一栅极位于第一栅极绝缘层上，第一栅极与第一源漏极层同层设置。通过将第一栅极与第一源漏极层同层设置，使得第一栅极、第一源极和第一漏极能够采用同一道光罩制成，简化阵列基板的制程工序，提高阵列基板的生产效率，降低生产成本。
Description
技术领域
本申请涉及显示领域，具体涉及一种阵列基板、显示面板及阵列基板的制作方法。
背景技术
随着显示技术的发展，具有高画质、省电、机身薄及应用范围广等优点的显示面板逐渐成为显示装置中的主流。薄膜晶体管(Thin Film Transistor，TFT)是显示面板中的主要驱动元件，直接关系到高性能显示面板的发展方向。
依据有源层材料的不同，薄膜晶体管分为非晶硅(a-Si)TFT、低温多晶硅(LowTemperature Poly-silicon，LTPS)TFT及金属氧化物(Metal Oxide)TFT。其中，不同类型的薄膜晶体管具有其独特的优势，通过将多种类型的薄膜晶体管形成混合TFT结构能够有效改善显示面板的显示效果。但在现有技术中，具有该混合薄膜晶体管结构的阵列基板的制程较复杂，使得阵列基板的生产效率较低且生产成本过高。
发明内容
本申请实施例提供一种阵列基板、显示面板及阵列基板的制作方法，可以解决现有阵列基板制程较复杂导致生产效率较低的问题。
本申请实施例提供一种阵列基板，包括：
衬底基板；
薄膜晶体管层，设置在所述衬底基板上；所述薄膜晶体管层包括第一薄膜晶体管，所述第一薄膜晶体管包括层叠设置在所述衬底基板上的第一有源层、第一栅极绝缘层和第一源漏极层，所述第一栅极绝缘层位于所述第一有源层和所述第一源漏极层之间，所述第一源漏极层包括与所述第一有源层电连接的第一源极和第一漏极；所述第一薄膜晶体管还包括第一栅极，所述第一栅极位于所述第一栅极绝缘层上，所述第一栅极与所述第一源漏极层同层设置。
可选的，在本申请的一些实施例中，所述第一栅极与所述第一源极和所述第一漏极之间具有间隙，所述第一栅极绝缘层上对应所述间隙的位置开设有第一开孔。
可选的，在本申请的一些实施例中，所述阵列基板包括平坦层，所述平坦层设置在所述第一源漏极层和所述第一栅极上，所述平坦层填充所述间隙和所述第一开孔。
可选的，在本申请的一些实施例中，所述第一薄膜晶体管还包括第二栅极和层间介质层，所述第二栅极位于所述第一有源层靠近所述衬底基板的一侧，所述层间介质层位于所述第一有源层和所述第二栅极之间。
可选的，在本申请的一些实施例中，所述阵列基板包括第二薄膜晶体管，所述第二薄膜晶体管与所述第一薄膜晶体管并列设置在所述衬底基板上；所述第二薄膜晶体管包括层叠设置在所述衬底基板上的第二有源层、所述第一栅极绝缘层和第二源漏极层，所述第一栅极绝缘层位于所述第二有源层和所述第二源漏极层之间，所述第二源漏极层包括与所述第二有源层电连接的第二源极和第二漏极；所述第二源漏极层与所述第一源漏极层和所述第一栅极同层设置。
可选的，在本申请的一些实施例中，所述第一栅极绝缘层上对应所述第一源极的位置开设有第二开孔，所述第二开孔漏出所述第二有源层，所述第一源极通过所述第二开孔与所述第二有源层电连接。
可选的，在本申请的一些实施例中，所述第二薄膜晶体管包括第三栅极和第二栅极绝缘层，所述第三栅极与所述第二有源层对应设置，所述第二栅极绝缘层位于所述第三栅极和所述第二有源层之间；
所述第三栅极位于所述第二有源层背离所述衬底基板的一侧；或，
所述第三栅极位于所述第二有源层靠近所述衬底基板的一侧。
可选的，在本申请的一些实施例中，所述第三栅极与所述第二栅极同层设置；或，
所述第三栅极与所述第一源漏极层同层设置。
可选的，在本申请的一些实施例中，所述第一有源层的材质包括氧化铟镓锌、氧化铟锡或氧化铟锌中的一种或多种；所述第二有源层的材质包括低温多晶硅。
相应的，本申请实施例还提供一种显示面板，所述显示面板包括上述任一项所述的阵列基板。
相应的，本申请实施例还提供一种阵列基板的制作方法，所述方法包括：
提供一衬底基板；
在所述衬底基板上依次形成第一有源层和第一栅极绝缘层；
在所述第一栅极绝缘层上形成第一栅极、第一源极和第一漏极，使所述第一源极和所述第一漏极与所述第一有源层电连接；所述第一有源层、所述第一栅极绝缘层、所述第一栅极、所述第一源极和所述第一漏极形成第一薄膜晶体管。
可选的，在本申请的一些实施例中，所述在所述衬底基板上依次形成第一有源层和第一栅极绝缘层，包括：
在所述衬底基板上依次形成第二有源层和第二栅极绝缘层；
在所述第二栅极绝缘层上形成第二栅极和第三栅极，使所述第三栅极与所述第二有源层对应设置；
在所述第二栅极和所述第三栅极上形成层间介质层；
在所述层间介质层上对应所述第二栅极的位置形成第一有源层；
在所述第一有源层上形成第一栅极绝缘层。
可选的，在本申请的一些实施例中，所述在所述第一栅极绝缘层上形成第一栅极、第一源极和第一漏极，包括：
在所述第一栅极绝缘层上形成第一栅极、第一源极、第一漏极、第二源极和第二漏极，使所述第一源极和所述第一漏极与所述第一有源层电连接，所述第一源极、所述第二源极和所述第二漏极与所述第二有源层电连接；所述第二有源层、所述第二栅极绝缘层、所述第三栅极、所述第一栅极绝缘层、所述第一源极和所述第一漏极形成第二薄膜晶体管。
本申请实施例中阵列基板包括衬底基板和薄膜晶体管层，薄膜晶体管层包括第一薄膜晶体管，第一薄膜晶体管包括第一有源层、第一栅极绝缘层、第一源漏极层和第一栅极，其中，第一源漏极层包括与第一有源层电连接的第一源极和第一漏极，第一栅极与第一源漏极层同层设置。通过将第一栅极与第一源漏极层同层设置，使得第一栅极、第一源极和第一漏极在制作过程中能够采用同一道光罩同时制成，从而简化阵列基板的制程工序，提高阵列基板的生产效率，降低生产成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种阵列基板的结构示意图；
图2是本申请实施例提供的一种显示面板的结构示意图；
图3是本申请实施例提供的一种阵列基板的制作方法的流程图；
图4是本申请实施例提供的图3中步骤S200的流程图；
图5是本申请实施例提供的图3中步骤S200的结构示意图；
图6是本申请实施例提供的图3中步骤S300的结构示意图。
附图标记说明：
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种阵列基板、显示面板及阵列基板的制作方法。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
首先，本申请实施例提供一种阵列基板，如图1、图5和图6所示，阵列基板100包括衬底基板110，衬底基板110作为阵列基板100中的支撑结构，用于支撑阵列基板100上的其他膜层结构，以保持阵列基板100的相对稳定。其中，所用衬底基板110可以是玻璃基板或其他材质的硬性基板或柔性基板，此处不做限制。
阵列基板100包括薄膜晶体管层120，薄膜晶体管层120设置在衬底基板110上，薄膜晶体管层120作为阵列基板100上的开关控制结构，用于对设置在阵列基板100上的其他功能层结构进行控制，以满足不同的应用需求。
其中，薄膜晶体管层120包括第一薄膜晶体管121，第一薄膜晶体管121包括层叠设置在衬底基板110上的第一有源层1211、第一栅极绝缘层1212和第一源漏极层1213，且第一栅极绝缘层1212位于第一有源层1211和第一源漏极层1213之间，用于将第一有源层1211和第一源漏极层1213隔开，以便于对第一源漏极层1213与第一有源层1211之间连接方式的设计。
需要说明的是，第一有源层1211、第一栅极绝缘层1212和第一源漏极层1213沿远离衬底基板110的方向依次设置，或者，第一源漏极层1213、第一栅极绝缘层1212和第一有源层1211沿远离衬底基板110的方向依次设置，即第一有源层1211和第一源漏极层1213相对衬底基板110的位置能够进行调换，其具体设置方式能够根据实际设计需求进行相应调整。
其中，第一源漏极层1213包括与第一有源层1211电连接的第一源极1213a和第一漏极1213b，通过将第一源极1213a和第一漏极1213b与第一有源层1211电连接，并对第一源极1213a和第一漏极1213b上驱动电压的调控，能够实现连接在第一源极1213a和第一漏极1213b之间的第一有源层1211的导通与断开，从而实现对设置在阵列基板100上的其他功能层结构的控制。
可选的，第一薄膜晶体管121还包括第一栅极1214，第一栅极1214位于第一栅极绝缘层1212上，第一栅极1214作为第一薄膜晶体管121的开关结构，通过调控第一栅极1214输入端的驱动电压，能够控制第一薄膜晶体管121导通或断开，从而实现第一薄膜晶体管121对其他功能结构的调控。
其中，第一栅极1214与第一源漏极层1213同层设置，即第一栅极1214与第一源漏极层1213属于同一层金属层，也即第一栅极1214与第一源极1213a和第一漏极1213b同层设置，此种结构设置方式使得第一栅极1214和第一源漏极层1213中的第一源极1213a和第一漏极1213b在制作过程中能够采用同一道光罩同时制成，从而节省一道光罩，简化阵列基板100的制程工序，提高阵列基板100的生产效率，降低生产成本。
本申请实施例中阵列基板100包括衬底基板110和薄膜晶体管层120，薄膜晶体管层120包括第一薄膜晶体管121，第一薄膜晶体管121包括第一有源层1211、第一栅极绝缘层1212、第一源漏极层1213和第一栅极1214，其中，第一源漏极层1213包括与第一有源层1211电连接的第一源极1213a和第一漏极1213b，第一栅极1214与第一源漏极层1213同层设置。通过将第一栅极1214与第一源漏极层1213同层设置，使得第一栅极1214、第一源极1213a和第一漏极1213b在制作过程中能够采用同一道光罩同时制成，从而简化阵列基板100的制程工序，提高阵列基板100的生产效率，降低生产成本。
可选的，第一栅极1214与第一源极1213a和第一漏极1213b之间具有间隙1215，即第一栅极1214与第一源极1213a和第一漏极1213b间隔设置，以避免第一栅极1214、第一源极1213a和第一漏极1213b之间出现相互干扰，从而影响第一薄膜晶体管121的正常导通与断开。
其中，第一栅极绝缘层1212上对应间隙1215的位置开设有第一开孔1212a，以保证第一栅极1214与第一源极1213a和第一漏极1213b完全隔开，避免在阵列基板100制作过程中因刻蚀精度或刻蚀深度等导致刻蚀不完全，使第一栅极1214与第一源极1213a和第一漏极1213b之间出现干扰，从而保证第一薄膜晶体管121的结构稳定性。
可选的，阵列基板100包括平坦层123，平坦层123设置在第一源漏极层1213和第一栅极1214上，平坦层123填充第一栅极1214与第一源极1213a和第一漏极1213b之间的间隙1215以及第一栅极绝缘层1212上的第一开孔1212a。通过设置平坦层123，既能对阵列基板100表面进行平坦化，以便于阵列基板100与后续功能层结构的连接，还能提高第一栅极1214与第一源极1213a和第一漏极1213b之间的电绝缘性，避免出现相互干扰，提高第一薄膜晶体管121的结构稳定性。
可选的，第一薄膜晶体管121还包括第二栅极1216和层间介质层1217，第二栅极1216位于第一有源层1211靠近衬底基板110的一侧，层间介质层1217则位于第一有源层1211和第二栅极1216之间，以将第二栅极1216与第一有源层1211隔开，避免第二栅极1216与第一有源层1211直接接触，从而影响对第一薄膜晶体管121导通和断开的控制。
其中，在第一有源层1211靠近衬底基板110的一侧设置第二栅极1216，使得第二栅极1216与第一栅极1214形成双栅极结构，第二栅极1216可在第一个栅极和第一漏极1213b之间起到有效的静电屏蔽作用，从而使得第一栅极1214与第一漏极1213b之间的反馈电容大大减小，提升第一薄膜晶体管121的载流子迁移率。
此外，第二栅极1216与第一有源层1211对应设置，第二栅极1216同时可以起到遮光金属层124的作用，以对外部环境光线进行遮挡，避免外部环境光线照射至第一有源层1211上而对第一有源层1211的结构产生影响，进一步提高第一薄膜晶体管121的整体结构稳定性。
需要说明的是，第二栅极1216也能够设置在第一有源层1211背离衬底基板110的一侧，即第二栅极1216和第一栅极1214位于第一有源层1211的同一侧，第二栅极1216和第一栅极1214同样能够形成双栅极结构，以提升第一薄膜晶体管121的载流子迁移率。此时，为避免外部环境光线对第一有源层1211结构的影响，可以在衬底基板110上对应第一有源层1211的位置形成一层遮光金属层124，以确保第一薄膜晶体管121的整体结构稳定性。
可选的，阵列基板100包括第二薄膜晶体管122，第二薄膜晶体管122与第一薄膜晶体管121并列设置在衬底基板110上。通过对多个薄膜晶体管之间相互配合的设计，能够提高阵列基板100驱动控制的多样性，从而满足对设置在阵列基板100上的其他功能层结构的不同控制需求。
其中，第二薄膜晶体管122包括层叠设置在衬底基板110上的第二有源层1221、第一栅极绝缘层1212和第二源漏极层1226，且第一栅极绝缘层1212位于第二有源层1221和第二源漏极层1226之间，用于将第二有源层1221和第二源漏极层1226隔开，以便于对第二源漏极层1226与第二有源层1221之间连接方式的设计。
需要说明的是，第二有源层1221、第一栅极绝缘层1212和第二源漏极层1226沿远离衬底基板110的方向依次设置，或者，第二源漏极层1226、第一栅极绝缘层1212和第二有源层1221沿远离衬底基板110的方向依次设置，即第二有源层1221和第二源漏极层1226相对衬底基板110的位置能够进行调换，其具体设置方式能够根据实际设计需求进行相应调整。
其中，第二源漏极层1226包括与第二有源层1221电连接的第二源极1226a和第二漏极1226b，通过将第二源极1226a和第二漏极1226b与第二有源层1221电连接，并对第二源极1226a和第二漏极1226b上驱动电压的调控，能够实现连接在第二源极1226a和第二漏极1226b之间的第二有源层1221的导通与断开，从而实现对设置在阵列基板100上的其他功能层结构的控制。
可选的，第二源漏极层1226与第一源漏极层1213和第一栅极1214同层设置，即第二源漏极层1226、第一源漏极层1213和第一栅极1214同层设置，也即第二源极1226a、第二漏极1226b、第一源极1213a、第一漏极1213b和第一栅极1214同层设置。此种结构设置方式使得第二源极1226a、第二漏极1226b、第一源极1213a、第一漏极1213b和第一栅极1214在阵列基板100制作过程中能够采用同一道光罩同时制成，从而简化阵列基板100的制程工序，提高生产效率，降低生产成本。
可选的，第一栅极绝缘层1212上对应第一源极1213a的位置开设有第二开孔1212b，第二开孔1212b漏出第二有源层1221，第一源极1213a则通过第二开孔1212b与第二有源层1221电连接；同时，第一栅极绝缘层1212上对应第一源极1213a和第一漏极1213b的位置开设有第三开孔1212c，第一源极1213a和第一漏极1213b则通过第三开孔1212c与第一有源层1211电连接；第一栅极绝缘层1212上对应第二源极1226a和第二漏极1226b的位置还开设有第四开孔1212d，第二源极1226a和第二漏极1226b则通过第四开孔1212d与第二有源层1221电连接，从而实现第一薄膜晶体管121与第二薄膜晶体管122之间的电连接，以便于对设置在阵列基板100上的其他功能层结构的配合调控。
可选的，第二薄膜晶体管122包括第三栅极1223和第二栅极绝缘层1222，其中，第三栅极1223与第二有源层1221对应设置，第二栅极绝缘层1222则位于第三栅极1223和第二有源层1221之间，以将第三栅极1223与第二有源层1221隔开，避免第三栅极1223与第二有源层1221直接接触，从而影响对第二薄膜晶体管122导通和断开的控制。
在一些实施例中，第三栅极1223位于第二有源层1221背离衬底基板110的一侧，通过对第三栅极1223输入端驱动电压的调控，能够实现对第二源极1226a和第二漏极1226b之间导通或断开的调控，从而实现对第二薄膜晶体管122导通或断开的控制。
由于第三栅极1223位于第二有源层1221背离衬底基板110的一侧，外部环境光线可能通过衬底基板110照射至第二有源层1221，对第二有源层1221的结构造成影响，故需要在第二有源层1221靠近衬底基板110的一侧设置一层遮光金属层124，以避免第二有源层1221受外部环境光线的照射而发生结构变化，从而保证第二薄膜晶体管122的结构稳定性。
在另一些实施例中，第三栅极1223位于第二有源层1221靠近衬底基板110的一侧，此时，第三栅极1223除能够对第二源极1226a和第二漏极1226b之间的导通或断开进行调控外，第三栅极1223还同时能够作为遮光金属层124，以对第二有源层1221形成保护，保证第二薄膜晶体管122的结构稳定性。
可选的，第三栅极1223能够与第二栅极1216同层设置，即第三栅极1223与第二栅极1216属于同一层金属层，此种结构设置方式使得第三栅极1223和第二栅极1216在阵列基板100制作过程中能够采用同一道光罩同时制成，从而简化阵列基板100的制程工序，提高生产效率，降低生产成本。
在一些实施例中，第三栅极1223还能够与第一源漏极层1213同层设置，即第三栅极1223、第二源极1226a、第二漏极1226b、第一源极1213a、第一漏极1213b和第一栅极1214均属于同一金属层，从而进一步简化阵列基板100的制程工序，提高生产效率，降低生产成本。
可选的，第二薄膜晶体管122还包括第四栅极1225和第三栅极绝缘层1224，第三栅极绝缘层1224位于第三栅极1223和第四栅极1225之间，第四栅极1225与第二有源层1221对应设置，第四栅极1225的设置使得第二薄膜晶体管122中形成双栅结构，从而提升第二薄膜晶体管122的载流子迁移率。
其中，当第三栅极1223和第四栅极1225均位于第二有源层1221背离衬底基板110的一侧时，则需要在第二有源层1221靠近衬底基板110的一侧设置一层遮光金属层124，以保证阵列基板100的结构稳定性。当第三栅极1223和第四栅极1225中至少一个位于第二有源层1221靠近衬底基板110的一侧时，该栅极能够同时兼具遮光金属层124的作用，从而能够省略遮光金属层124的设置，以简化阵列基板100的整体结构。
可选的，本申请实施例中第一有源层1211的材质包括氧化铟镓锌、氧化铟锡或氧化铟锌中的一种或多种，第二有源层1221的材质则包括低温多晶硅，即第一薄膜晶体管121为金属氧化物(Metal Oxide)薄膜晶体管，第二薄膜晶体管122为低温多晶硅(LowTemperature Poly-silicon，LTPS)薄膜晶体管。
其中，低温多晶硅薄膜晶体管具有迁移率高、尺寸小、充电快、开关速度快等优点，用于栅极驱动时具有很好的效果；金属氧化物薄膜晶体管则具有均一性良好及漏电流低的优点，可用于显示像素驱动。因此，通过将低温多晶硅薄膜晶体管和金属氧化物薄膜晶体管形成混合薄膜晶体管结构，既能提高显示装置的栅极驱动电路中的驱动电流，又能降低显示装置的显示像素驱动时的漏电流，从而提高阵列基板100的适用性。
其次，本申请实施例还提供一种显示面板，该显示面板包括阵列基板，该阵列基板的具体结构参照上述实施例，由于本显示面板采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
图2是本申请实施例提供的一种显示面板的结构示意图，如图2所示，显示面板10包括阵列基板100、发光器件200和封装组件300，其中，发光器件200设置于阵列基板100上，封装组件300设置于发光器件200上。
其中，发光器件200包括多个发光像素，阵列基板100包括多个第一薄膜晶体管121和多个第二薄膜晶体管122，发光像素与对应的第一薄膜晶体管121和第二薄膜晶体管122电连接，通过对发光像素与第一薄膜晶体管121和第二薄膜晶体管122的连接方式的设计，以及对第一薄膜晶体管121和第二薄膜晶体管122导通或断开方式的调控，能够实现对多个发光像素发光方式的控制，从而实现显示面板10不同的显示需求，提升显示面板10的显示效果。
需要说明的是，本申请实施例中显示面板10应用范围十分广泛，包括电视机、电脑、移动电话、可折叠以及可卷曲显示屏等各种显示及照明的显示装置中，以及可穿戴设备如智能手环和智能手表等，均在本申请实施例中的显示面板10所属应用领域范围内。
最后，本申请实施例还提供一种阵列基板的制作方法，如图3所示，阵列基板的制作方法包括以下步骤：
S100、提供一衬底基板110。衬底基板110作为阵列基板100中的支撑结构，用于支撑阵列基板100上的其他膜层结构，以保持阵列基板100的相对稳定。其中，所用衬底基板110可以是玻璃基板或其他材质的硬性基板或柔性基板，此处不做限制。
S200、在衬底基板110上依次形成第一有源层1211和第一栅极绝缘层1212。
如图5所示，将衬底基板110清洗干净后，先在衬底基板110上沉积一层第一有源层1211，并根据设计需求对其进行刻蚀，以形成目标图案。第一有源层1211所用材质包括氧化铟镓锌、氧化铟锡或氧化铟锌中的一种或多种，即第一有源层1211为金属氧化物半导体。
其中，第一有源层1211的厚度大于或等于400埃且小于或等于1000埃。若第一有源层1211的厚度过小，则可能影响第一有源层1211的载流子迁移率，从而影响阵列基板100的整体性能；若第一有源层1211的厚度过大，则会导致阵列基板100的整体厚度过大，不利于阵列基板100的结构设计。
在实际制作过程中，将第一有源层1211的厚度设置为400埃、600埃、800埃或1000埃等，其具体厚度值能够根据实际设计需求进行相应调整，此处不做特殊限制。
制作形成第一有源层1211后，需要在其表面形成一层第一栅极绝缘层1212，第一栅极绝缘层1212覆盖第一有源层1211和衬底基板110。一方面，第一栅极绝缘层1212能够将第一有源层1211隔开，以便于后续膜层与第一有源层1211连接方式的设计；另一方面，第一栅极绝缘层1212能够对第一有源层1211表面进行平坦化，以便于后续膜层的有效制作。
其中，第一栅极绝缘层1212所用材料包括氧化硅、氮化硅或氮氧化硅中的一种或多种。第一栅极绝缘层1212的厚度大于或等于1000埃且小于或等于5000埃，在保证第一栅极绝缘层1212具有足够的物理绝缘和电气绝缘的同时，避免第一栅极绝缘层1212过厚导致阵列基板100整体厚度过大，以便于阵列基板100整体的结构设计。
S300、在第一栅极绝缘层1212上形成第一栅极1214、第一源极1213a和第一漏极1213b，使第一源极1213a和第一漏极1213b与第一有源层1211电连接。
如图6所示，利用第一栅极绝缘层1212将第一有源层1211隔开后，需要在第一栅极绝缘层1212上形成第一栅极1214、第一源极1213a和第一漏极1213b，由于第一栅极1214、第一源极1213a和第一漏极1213b均为导电结构，当其所用材料相同时，第一栅极1214、第一源极1213a和第一漏极1213b能够采用同一道光罩同时制成，此时，第一栅极1214、第一源极1213a和第一漏极1213b处于同一膜层，有利于简化阵列基板100的制程工艺，提高阵列基板100的生产效率。
其中，第一有源层1211、第一栅极绝缘层1212、第一栅极1214、第一源极1213a和第一漏极1213b共同形成第一薄膜晶体管121，由于第一有源层1211所用材质包括氧化铟镓锌、氧化铟锡或氧化铟锌中的一种或多种，故第一薄膜晶体管121类型为金属氧化物薄膜晶体管。
需要说明的是，在形成第一栅极绝缘层1212的过程中，通过刻蚀在第一栅极绝缘层1212上对应第一有源层1211的位置开设有第三开孔1212c，第三开孔1212c漏出部分第一有源层1211，在形成第一源极1213a和第一漏极1213b时，第一源极1213a和第一漏极1213b则会分别填充对应的第三开孔1212c，从而实现第一源极1213a和第一漏极1213b与第一有源层1211的电连接。
本申请实施例中阵列基板100的制作方法包括在衬底基板110上依次形成第一有源层1211和第一栅极绝缘层1212，然后在第一栅极绝缘层1212上形成第一栅极1214、第一源极1213a和第一漏极1213b，并使第一源极1213a和第一漏极1213b与第一有源层1211电连接。通过在第一栅极绝缘层1212上同时形成第一栅极1214、第一源极1213a和第一漏极1213b，使得第一栅极1214、第一源极1213a和第一漏极1213b处于同一膜层，能够省略一道单独制作第一栅极1214的光罩，从而简化阵列基板100的制程工艺，提高生产效率，降低生产成本。
可选的，如图4所示，步骤S200中在衬底基板110上依次形成第一有源层1211和第一栅极绝缘层1212，主要包括以下步骤：
S210、在衬底基板110上依次形成第二有源层1221和第二栅极绝缘层1222。
将衬底基板110清洗干净后，先在衬底基板110上沉积一层第二有源层1221，并根据设计需求对其进行刻蚀，以形成目标图案。第二有源层1221所用材质包括低温多晶硅，即第二有源层1221为低温多晶硅半导体。
制作形成第二有源层1221后，需要在其表面形成一层第二栅极绝缘层1222，第二栅极绝缘层1222覆盖第二有源层1221和衬底基板110。一方面，第二栅极绝缘层1222能够将第二有源层1221隔开，以便于后续膜层与第二有源层1221连接方式的设计；另一方面，第二栅极绝缘层1222能够对第二有源层1221表面进行平坦化，以便于后续膜层的有效制作。
其中，第二栅极绝缘层1222所用材料包括氧化硅、氮化硅或氮氧化硅中的一种或多种。第二栅极绝缘层1222的厚度大于或等于1000埃且小于或等于5000埃，在保证第二栅极绝缘层1222具有足够的物理绝缘和电气绝缘的同时，避免第二栅极绝缘层1222过厚导致阵列基板100整体厚度过大，以便于阵列基板100整体的结构设计。
S220、在第二栅极绝缘层1222上形成第二栅极1216和第三栅极1223，使第三栅极1223与第二有源层1221对应设置。
形成第二栅极绝缘层1222后，在第二栅极绝缘层1222上沉积一层金属层，然后根据设计需求对该金属层进行刻蚀，使该金属层在对应第二有源层1221的位置形成第三栅极1223，以便于第二有源层1221对应的薄膜晶体管的结构设计。
在对该金属层进行刻蚀的同时，在第二栅极绝缘层1222上形成第二栅极1216，其中，第二栅极1216与另一个薄膜晶体管对应，其具体设置位置能够根据薄膜晶体管的设置要求进行相应调整，只需保证第二栅极1216与第三栅极1223为同一金属层，从而使得第二栅极1216和第三栅极1223能够在一道光罩下同时形成，以简化阵列基板100的制程工序，提高生产效率，降低生产成本。
S230、在第二栅极1216和第三栅极1223上形成层间介质层1217。
通过图案刻蚀形成第二栅极1216和第三栅极1223后，需要在第二栅极1216和第三栅极1223上沉积一层层间介质层1217，层间介质层1217覆盖第二栅极1216、第三栅极1223和第二栅极绝缘层1222。一方面，层间介质层1217能够将第二栅极1216和第三栅极1223隔开，以便于后续膜层与第二栅极1216和第三栅极1223连接方式的设计；另一方面，层间介质层1217能够对第二栅极1216和第三栅极1223的表面进行平坦化，以便于后续膜层的有效制作。
其中，层间介质层1217所用材料包括氧化硅、氮化硅或氮氧化硅中的一种或多种。层间介质层1217的厚度大于或等于1000埃且小于或等于5000埃，在保证层间介质层1217具有足够的物理绝缘和电气绝缘的同时，避免层间介质层1217过厚导致阵列基板100整体厚度过大，以便于阵列基板100整体的结构设计。
S240、在层间介质层1217上对应第二栅极1216的位置形成第一有源层1211。
形成层间介质层1217后，在层间介质层1217上沉积一层第一有源层1211，然后对第一有源层1211进行刻蚀，以形成目标图案，并使第一有源层1211与第二栅极1216对应。其中，第一有源层1211和第二栅极1216对应于同一个薄膜晶体管，将第一有源层1211与第二栅极1216对应设置，有利于该薄膜晶体管的结构设计。
S250、在第一有源层1211上形成第一栅极绝缘层1212。
通过图案刻蚀形成第一有源层1211后，需要在其表面形成一层第一栅极绝缘层1212，以使第一栅极绝缘层1212覆盖第一有源层1211和层间介质层1217。一方面，第一栅极绝缘层1212能够将第一有源层1211隔开，以便于后续膜层与第一有源层1211连接方式的设计；另一方面，第一栅极绝缘层1212能够对第一有源层1211表面进行平坦化，以便于后续膜层的有效制作。
可选的，步骤S300中在第一栅极绝缘层1212上形成第一栅极1214、第一源极1213a和第一漏极1213b包括：
在第一栅极绝缘层1212上形成第一栅极1214、第一源极1213a、第一漏极1213b、第二源极1226a和第二漏极1226b，使第一源极1213a和第一漏极1213b与第一有源层1211电连接，第一源极1213a、第二源极1226a和第二漏极1226b与第二有源层1221电连接。
其中，第二有源层1221、第二栅极绝缘层1222、第三栅极1223、第一栅极绝缘层1212、第一源极1213a和第一漏极1213b形成第二薄膜晶体管122。由于第二有源层1221所用材质包括低温多晶硅，故第二薄膜晶体管122的类型为低温多晶硅薄膜晶体管。
需要说明的是，在形成第一栅极绝缘层1212的过程中，通过刻蚀在第一栅极绝缘层1212上对应第一有源层1211的位置开设有第三开孔1212c，第三开孔1212c漏出部分第一有源层1211，以便于第一源极1213a和第一漏极1213b与第一有源层1211的电连接；第一栅极绝缘层1212上对应第二有源层1221的位置则通过刻蚀开设有第四开孔1212d，第四开孔1212d漏出部分第二有源层1221，以便于第二源极1226a和第二漏极1226b与第二有源层1221的电连接。
此外，第一栅极绝缘层1212上对应第二有源层1221的位置还通过刻蚀开设有第二开孔1212b，第一源极1213a通过第二开孔1212b与第二有源层1221电连接，即第一源极1213a同时与第一有源层1211和第二有源层1221电连接，以实现第一薄膜晶体管121和第二薄膜晶体管122之间的电连接，以便于对设置在阵列基板100上的其他功能层结构的配合调控。
具体的，在第一栅极绝缘层1212上形成第一栅极1214、第一源极1213a、第一漏极1213b、第二源极1226a和第二漏极1226b时，先在第一栅极绝缘层1212上沉积一层金属层，然后根据目标图案设计需求，对该金属层进行刻蚀，以在第一栅极绝缘层1212上同时形成第一栅极1214、第一源极1213a、第一漏极1213b、第二源极1226a和第二漏极1226b，从而能够省略不必要的光罩过程，简化阵列基板100的制程工序，提高生产效率。
其中，由于第一栅极1214、第一源极1213a和第一漏极1213b同属于第一薄膜晶体管121，且所处位置相对较近，为保证第一栅极1214与第一源极1213a和第一漏极1213b之间完全隔开，在对该金属层进行刻蚀时，在第一栅极1214与第一源极1213a和第一漏极1213b之间形成间隙1215的同时，会进一步对第一栅极绝缘层1212进行刻蚀，以在第一栅极绝缘层1212上对应该间隙1215的位置形成第一开孔1212a，以保证第一栅极1214与第一源极1213a和第一漏极1213b完全隔开，避免在阵列基板100制作过程中因刻蚀精度或刻蚀深度等导致刻蚀不完全，使第一栅极1214与第一源极1213a和第一漏极1213b之间出现干扰，从而保证第一薄膜晶体管121的结构稳定性。
可选的，本申请实施例中阵列基板100的制作方法还包括：在第一栅极1214、第一源极1213a、第一漏极1213b、第二源极1226a和第二漏极1226b上形成一层平坦层123。其中，平坦层123覆盖第一栅极绝缘层1212并填充第一栅极1214与第一源极1213a和第一漏极1213b之间的间隙1215以及第一栅极绝缘层1212上的第一开孔1212a。通过设置平坦层123，既能对阵列基板100表面进行平坦化，以便于阵列基板100与后续功能层结构的连接，还能提高第一栅极1214与第一源极1213a和第一漏极1213b之间的电绝缘性，避免出现相互干扰，提高第一薄膜晶体管121的结构稳定性。
可选的，在制作阵列基板100的过程中，为进一步提高阵列基板100的结构稳定性，在将衬底基板110清洗干净后，先直接在阵列基板100表面形成一层遮光金属层124，然后在遮光金属层124上形成一层缓冲层125。
其中，遮光金属层124的设置位置能够根据对应薄膜晶体管的目标设置位置进行相应调整，只需使遮光金属层124与对应的第一有源层1211和第二有源层1221对应即可。通过在衬底基板110上形成一层遮光金属层124，能够避免外部环境光线通过衬底基板110照射至第一有源层1211和第二有源层1221，从而保证第一有源层1211和第二有源层1221的结构稳定性。
缓冲层125的设置则能够将遮光金属层124与后续膜层隔开，以免出现相互干扰；同时，缓冲层125还能够对遮光金属层124表面进行平坦化，以便于后续膜层的有效形成。
需要说明的是，在阵列基板100的制作过程中，本申请实施例中的各金属膜层，包括第一薄膜晶体管121中的第一栅极1214、第二栅极1216、第一源极1213a和第一漏极1213b，以及第二薄膜晶体管122中的第三栅极1223、第四栅极1225、第二源极1226a和第二漏极1226b，在制作工艺可行的情况下，可以相互配合采用同层制作的方式，以最大限度上节省光罩次数，简化阵列基板100的制程工序，提高生产效率。
其中，第一薄膜晶体管121和第二薄膜晶体管122均可以为底栅结构或者顶栅结构，根据实际结构的设计需求，能够对其相应的栅极所处的位置进行调整，当第一栅极1214、第二栅极1216、第三栅极1223和第四栅极1225的相对位置发生改变时，其对应的制作流程也能够随之进行改变，采用一道光罩进行同层设置的栅极结构也能够随之进行调整，只需保证在满足阵列基板100结构设计需求的情况下节省光罩次数，简化阵列基板100的制程工序，提高阵列基板100的生产效率，降低生产成本即可。
以上对本申请实施例所提供的一种阵列基板、显示面板及阵列基板的制作方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (13)
1.一种阵列基板，其特征在于，所述阵列基板包括：
衬底基板；
薄膜晶体管层，设置在所述衬底基板上；所述薄膜晶体管层包括第一薄膜晶体管，所述第一薄膜晶体管包括层叠设置在所述衬底基板上的第一有源层、第一栅极绝缘层和第一源漏极层，所述第一栅极绝缘层位于所述第一有源层和所述第一源漏极层之间，所述第一源漏极层包括与所述第一有源层电连接的第一源极和第一漏极；所述第一薄膜晶体管还包括第一栅极，所述第一栅极位于所述第一栅极绝缘层上，所述第一栅极与所述第一源漏极层同层设置。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一栅极与所述第一源极和所述第一漏极之间具有间隙，所述第一栅极绝缘层上对应所述间隙的位置开设有第一开孔。
3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板包括平坦层，所述平坦层设置在所述第一源漏极层和所述第一栅极上，所述平坦层填充所述间隙和所述第一开孔。
4.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管还包括第二栅极和层间介质层，所述第二栅极位于所述第一有源层靠近所述衬底基板的一侧，所述层间介质层位于所述第一有源层和所述第二栅极之间。
5.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板包括第二薄膜晶体管，所述第二薄膜晶体管与所述第一薄膜晶体管并列设置在所述衬底基板上；所述第二薄膜晶体管包括层叠设置在所述衬底基板上的第二有源层、所述第一栅极绝缘层和第二源漏极层，所述第一栅极绝缘层位于所述第二有源层和所述第二源漏极层之间，所述第二源漏极层包括与所述第二有源层电连接的第二源极和第二漏极；所述第二源漏极层与所述第一源漏极层和所述第一栅极同层设置。
6.根据权利要求5所述的阵列基板，其特征在于，所述第一栅极绝缘层上对应所述第一源极的位置开设有第二开孔，所述第二开孔漏出所述第二有源层，所述第一源极通过所述第二开孔与所述第二有源层电连接。
7.根据权利要求5所述的阵列基板，其特征在于，所述第二薄膜晶体管包括第三栅极和第二栅极绝缘层，所述第三栅极与所述第二有源层对应设置，所述第二栅极绝缘层位于所述第三栅极和所述第二有源层之间；
所述第三栅极位于所述第二有源层背离所述衬底基板的一侧；或，
所述第三栅极位于所述第二有源层靠近所述衬底基板的一侧。
8.根据权利要求7所述的阵列基板，其特征在于，所述第三栅极与所述第二栅极同层设置；或，
所述第三栅极与所述第一源漏极层同层设置。
9.根据权利要求5至8任一项所述的阵列基板，其特征在于，所述第一有源层的材质包括氧化铟镓锌、氧化铟锡或氧化铟锌中的一种或多种；所述第二有源层的材质包括低温多晶硅。
10.一种显示面板，其特征在于，所述显示面板包括权利要求1至9任一项所述的阵列基板。
11.一种阵列基板的制作方法，其特征在于，所述方法包括：
提供一衬底基板；
在所述衬底基板上依次形成第一有源层和第一栅极绝缘层；
在所述第一栅极绝缘层上形成第一栅极、第一源极和第一漏极，使所述第一源极和所述第一漏极与所述第一有源层电连接；所述第一有源层、所述第一栅极绝缘层、所述第一栅极、所述第一源极和所述第一漏极形成第一薄膜晶体管。
12.根据权利要求11所述的阵列基板的制作方法，其特征在于，所述在所述衬底基板上依次形成第一有源层和第一栅极绝缘层，包括：
在所述衬底基板上依次形成第二有源层和第二栅极绝缘层；
在所述第二栅极绝缘层上形成第二栅极和第三栅极，使所述第三栅极与所述第二有源层对应设置；
在所述第二栅极和所述第三栅极上形成层间介质层；
在所述层间介质层上对应所述第二栅极的位置形成第一有源层；
在所述第一有源层上形成第一栅极绝缘层。
13.根据权利要求12所述的阵列基板的制作方法，其特征在于，所述在所述第一栅极绝缘层上形成第一栅极、第一源极和第一漏极，包括：
在所述第一栅极绝缘层上形成第一栅极、第一源极、第一漏极、第二源极和第二漏极，使所述第一源极和所述第一漏极与所述第一有源层电连接，所述第一源极、所述第二源极和所述第二漏极与所述第二有源层电连接；所述第二有源层、所述第二栅极绝缘层、所述第三栅极、所述第一栅极绝缘层、所述第一源极和所述第一漏极形成第二薄膜晶体管。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111554193.1A CN114361182A (zh) | 2021-12-17 | 2021-12-17 | 阵列基板、显示面板及阵列基板的制作方法 |
| US17/624,033 US20230197738A1 (en) | 2021-12-17 | 2021-12-27 | Array substrate, display panel, and manufacturing method of array substrate |
| PCT/CN2021/141568 WO2023108811A1 (zh) | 2021-12-17 | 2021-12-27 | 阵列基板、显示面板及阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111554193.1A CN114361182A (zh) | 2021-12-17 | 2021-12-17 | 阵列基板、显示面板及阵列基板的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114361182A true CN114361182A (zh) | 2022-04-15 |
Family
ID=81100373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111554193.1A Pending CN114361182A (zh) | 2021-12-17 | 2021-12-17 | 阵列基板、显示面板及阵列基板的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114361182A (zh) |
| WO (1) | WO2023108811A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN206584934U (zh) * | 2017-03-29 | 2017-10-24 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板、显示装置 |
| CN106920836A (zh) * | 2017-03-29 | 2017-07-04 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 |
| CN109300915B (zh) * | 2018-09-30 | 2020-09-04 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN111755464B (zh) * | 2020-06-28 | 2022-07-12 | 合肥维信诺科技有限公司 | 一种阵列基板以及显示面板 |
| CN213071138U (zh) * | 2020-07-17 | 2021-04-27 | 武汉华星光电半导体显示技术有限公司 | 一种薄膜晶体管阵列基板及显示装置 |
| CN113192978A (zh) * | 2021-04-12 | 2021-07-30 | 武汉华星光电技术有限公司 | 一种阵列基板及其制备方法、显示装置 |
-
2021
- 2021-12-17 CN CN202111554193.1A patent/CN114361182A/zh active Pending
- 2021-12-27 WO PCT/CN2021/141568 patent/WO2023108811A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023108811A1 (zh) | 2023-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7800177B2 (en) | Thin film transistor plate and method of fabricating the same | |
| WO2018099052A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| US20110147757A1 (en) | Array substrate of display device | |
| US20160126258A1 (en) | Low temperature poly-silicon array substrate and forming method thereof | |
| WO2017173712A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| KR20070021436A (ko) | 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 | |
| WO2019205333A1 (zh) | 阵列基板及其制作方法 | |
| TW201930983A (zh) | 顯示背板及其製作方法、顯示面板和顯示裝置 | |
| CN110620119A (zh) | 阵列基板及其制备方法 | |
| CN108565247B (zh) | Ltps tft基板的制作方法及ltps tft基板 | |
| CN102629611B (zh) | 一种显示装置、阵列基板及其制作方法 | |
| CN109037243B (zh) | 用于显示装置的基板及其制作方法、显示装置 | |
| US10957713B2 (en) | LTPS TFT substrate and manufacturing method thereof | |
| CN212517205U (zh) | 低温多晶氧化物阵列基板 | |
| CN113629072A (zh) | 阵列基板及其制备方法、显示面板 | |
| WO2019210602A1 (zh) | 阵列基板及其制造方法、显示面板 | |
| CN111725243A (zh) | 低温多晶氧化物阵列基板及其制作方法 | |
| KR101188868B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| US7602454B2 (en) | Liquid crystal display and method for fabricating the same | |
| CN114361182A (zh) | 阵列基板、显示面板及阵列基板的制作方法 | |
| CN113433747B (zh) | 阵列基板及制作方法、移动终端 | |
| CN114823914A (zh) | 阵列基板及其制作方法、显示面板 | |
| US20230197738A1 (en) | Array substrate, display panel, and manufacturing method of array substrate | |
| US20220013544A1 (en) | Oxide thin film transistor and method for driving the same, display device | |
| CN114335015A (zh) | 显示装置及显示装置的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |