CN114361133A - 电容测试结构及其形成方法 - Google Patents

电容测试结构及其形成方法 Download PDF

Info

Publication number
CN114361133A
CN114361133A CN202210021448.6A CN202210021448A CN114361133A CN 114361133 A CN114361133 A CN 114361133A CN 202210021448 A CN202210021448 A CN 202210021448A CN 114361133 A CN114361133 A CN 114361133A
Authority
CN
China
Prior art keywords
doped
capacitance
type
well region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210021448.6A
Other languages
English (en)
Inventor
张书浩
李宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210021448.6A priority Critical patent/CN114361133A/zh
Priority to PCT/CN2022/081992 priority patent/WO2023130584A1/zh
Publication of CN114361133A publication Critical patent/CN114361133A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电容测试结构及其形成方法，所述形成方法，提供半导体衬底，在所述半导体衬底中形成阱区，所述阱区掺杂有第一类型的杂质离子；在所述半导体衬底中形成包围所述阱区的隔离掺杂区，所述隔离掺杂区掺杂有第二类型的杂质离子，所述第二类型与第一类型相反；在所述阱区中形成电容测试器件。由于隔离掺杂区将所述阱区包围，且由于隔离掺杂区中掺杂的杂质离子与阱区和半导体衬底掺杂的杂质离子类型相反，从而使得阱区与隔离掺杂区外侧的半导体衬底之间不会直接接触或者被隔离，在对电容测试结构进行电容的测试时，能防止阱区与半导体衬底直接接触时外部电路的寄生电容对电容测试结果的影响，从而提高电容测试结果的准确性。

Description

电容测试结构及其形成方法
技术领域
本申请涉及半导体测试领域，尤其涉及一种电容测试结构及其形成方法。
背景技术
现有的用于集成电路制作的晶圆一般为掺杂有P型杂质的衬底，然后在该P型衬底上制作电容测试用的各种待测器件，以MOS晶体管(Metal-oxide-semiconductor)为例，由于NMOS晶体管的阱区也是P型，即与P型衬底的掺杂类型相同，在进行栅介质层电容的测试时，NMOS晶体管的P型阱区会与P型衬底直接相连，而P型衬底会与测试机台以及外部其他电路相连，当我们利用探针对该NMOS晶体管进行电容测试时不可避免的会把外电路的寄生电容带入，从而直接影响到栅介质层电容的测试结果的准确性。
发明内容
鉴于此，本申请一些实施例提供了一种电容测试结构，包括：
半导体衬底；
位于所述半导体衬底中的阱区，所述阱区掺杂有第一类型的杂质离子；
位于所述半导体衬底中包围所述阱区的隔离掺杂区，所述隔离掺杂区掺杂有第二类型的杂质离子，所述第二类型与第一类型相反；
位于所述阱区的电容测试器件。
在一些实施例中，所述半导体衬底为掺杂有第一类型的杂质离子的半导体衬底，所述半导体衬底中掺杂的第一类型杂质离子的浓度小于所述阱区中掺杂的第一类型的杂质离子浓度。
在一些实施例中，所述隔离掺杂区包括位于阱区底部的深掺杂区以及位于阱区周围的环形掺杂区，所述环形掺杂区底部与深掺杂区四周边缘连接；所述阱区位于所述深掺杂区的上方，且所述阱区的宽度小于所述深掺杂区的宽度。
在一些实施例中，所述第一类型的杂质离子为P型的杂质离子，所述第二类型的杂质离子为N型的杂质离子。
在一些实施例中，所述电容测试器件为MOS器件或者二极管。
在一些实施例中，所述MOS器件为平面MOS晶体管，所述平面MOS晶体管包括：位于所述阱区表面的栅介质层；位于所述栅介质层表面的栅极；位于所述栅极两侧的阱区中的源极和漏极。
在一些实施例中，所述MOS器件为掩埋栅MOS晶体管，所述掩埋栅MOS晶体管包括：位于所述阱区中的沟槽；位于所述沟槽的侧壁和底部表面的栅介质层；位于所述栅介质层表面且填充沟槽的栅极；位于所述沟槽两侧的阱区中的源极和漏极。
在一些实施例中，对所述MOS器件进行电容测试时，将所述源极、漏极和半导体衬底接地，在所述栅极上施加变化的电压，获得电容曲线，根据所述电容曲线计算出栅介质层电容值以及有效栅介质层的厚度。
在一些实施例中，所述二极管包括：位于所述阱区中的第二掺杂区，所述第二掺杂区的掺杂有第二类型的杂质离子，所述阱区和第二掺杂区分别作为二极管的两个电极；对所述二极管进行电容测试时，将所述阱区和第二掺杂区分别施加电压，获得电容曲线，根据所述电容曲线计算出二极管的结电容。
本申请另一些实施例还提供了一种电容测试结构的形成方法，包括：
提供半导体衬底；
在所述半导体衬底中形成阱区，所述阱区掺杂有第一类型的杂质离子；
在所述半导体衬底中形成包围所述阱区的隔离掺杂区，所述隔离掺杂区掺杂有第二类型的杂质离子，所述第二类型与第一类型相反；
在所述阱区中形成电容测试器件。
在一些实施例中，所述半导体衬底为掺杂有第一类型的杂质离子的半导体衬底，所述半导体衬底中掺杂的第一类型杂质离子的浓度小于所述阱区中掺杂的第一类型的杂质离子浓度。
在一些实施例中，所述隔离掺杂区包括形成于阱区底部的深掺杂区以及形成于阱区周围的环形掺杂区，所述环形掺杂区底部与深掺杂区四周边缘连接。
在一些实施例中，通过第一离子注入形成所述深掺杂区，通过第二离子注入形成所述阱区，通过第三离子注入形成所述环形掺杂区。
在一些实施例中，所述第一类型的杂质离子为P型的杂质离子，所述第二类型的杂质离子为N型的杂质离子。
在一些实施例中，所述第一离子注入的能量范围为500KeV-1200KeV，剂量范围为1E13-5E13/cm2，所述第三离子注入的能量范围为50KeV-200KeV，剂量范围为1E13-5E13/cm2。
在一些实施例中，所述第二离子注入的能量小于500KeV，剂量范围为1E12-3E13/cm2。
在一些实施例中，所述电容测试器件为MOS器件、方块电容或者条带状氧化层测试结构或者二极管。
在一些实施例中，所述MOS器件为平面MOS晶体管，所述平面MOS晶体管的电容测试结构的形成过程包括：在所述阱区表面形成栅介质层；在所述栅介质层表面形成栅极；在栅极两侧的阱区中分别形成源极和漏极。
在一些实施例中，所述MOS器件为掩埋栅MOS晶体管，所述掩埋栅MOS晶体管的电容测试结构的形成过程包括：在所述阱区中形成沟槽；在所述沟槽的侧壁和底部表面形成栅介质层；在所述栅介质层表面形成填充沟槽的栅极；在所述沟槽两侧的阱区中分别形成源极和漏极。
在一些实施例中，对所述MOS器件进行电容测试时，将所述源极、漏极和半导体衬底接地，在所述栅极上施加变化的电压，获得电容曲线，根据所述电容曲线计算出栅介质层电容值以及有效栅介质层的厚度。
在一些实施例中，所述电容测试结构为二极管时，所述二极管的形成过程包括：在所述阱区中形成第二掺杂区，所述第二掺杂区的掺杂有第二类型的杂质离子，所述阱区和第二掺杂区分别作为二极管的两个电极；对所述二极管进行电容测试时，将所述阱区和第二掺杂区分别施加电压，获得电容曲线，根据所述电容曲线计算出二极管的结电容。
本申请前述一些实施例中，电容测试结构的形成方法，提供半导体衬底后，在所述半导体衬底中形成阱区，所述阱区掺杂有第一类型的杂质离子；在所述半导体衬底中形成包围所述阱区的隔离掺杂区，所述隔离掺杂区掺杂有第二类型的杂质离子，所述第二类型与第一类型相反；在所述阱区中形成电容测试器件。通过形成隔离掺杂区，所述隔离掺杂区将所述阱区包围，且由于隔离掺杂区中掺杂的杂质离子与阱区和半导体衬底掺杂的杂质离子类型相反，从而使得阱区与隔离掺杂区外侧的半导体衬底之间不会直接接触或者被隔离，在阱区中形成电容测试结构后，对电容测试结构进行电容的测试时，能防止阱区与半导体衬底直接接触时外部电路的寄生电容对电容测试结果的影响，从而提高电容测试结果的准确性。
附图说明
图1-图8为本申请一些实施例中电容测试结构的形成过程的结构示意图；
图9-图10为本申请一些实施例中对电容测试结构进行电容测试时的电路结构示意图；
图11为本申请一些实施例中获得的电容曲线的结构示意图；
图12为本申请一些实施例中在有/无隔离掺杂区时获得的部分参数的对比图。
具体实施方式
如背景技术所言，现有的电容测试结果的准确性仍有待提升。
为此，本申请提供了一种电容测试结构及其形成方法，通过形成隔离掺杂区将电容测试器件的阱区与半导体衬底进行隔离，从而在进行电容的测试时，避免电容测试器件的阱区与半导体衬底直接连接，从而避免外部电路的寄生电容对电容测试结果的准确性的影响。
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在详述本申请实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图1，提供半导体衬底101。
所述半导体衬底101中后续用于形成电容测试器件。
在一些实施例中，所述半导体衬底101的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。所述半导体衬底101中可以掺杂少量的第一类型的杂质离子，比如P型杂质离子，所述半导体衬底101中掺杂的P型杂质离子的浓度小于后续阱区中掺杂的第一类型的杂质离子的浓度。本实施中，所述半导体衬底101为掺杂P型杂质离子的硅衬底。
在一些实施例中，所述P型杂质离子为硼离子、镓离子或铟离子一种或几种。
参考图2，在所述半导体衬底101中形成深掺杂区102。
所述深掺杂区102作为隔离掺杂区的一部分。所述深掺杂区102与后续形成的环形掺杂区一起构成隔离掺杂区。
所述深掺杂区102的掺杂类型与半导体衬底101的掺杂类型相反，所述深掺杂区中掺杂有第二类型的杂质离子。本实施例中，所述第二类型的杂质离子为N型杂质离子，所述N型杂质离子为磷离子、砷离子或锑离子一种或几种。
所述深掺杂区102通过第一离子注入工艺形成，所述第一离子注入的能量大于后续形成阱区时的第二离子注入的能量以及形成环形掺杂区时的第三离子注入的能量，以使得形成的深掺杂区能位于后续形成的阱区下方，使得深掺杂区从底部将阱区与半导体衬底完全隔离。在一些实施例中，所述第一离子注入的能量范围为500KeV-1200KeV，剂量范围为1E13-5E13/cm2。
在一些实施例中，在进行第一离子注入之前，在所述半导体衬底101表面形成第一掩膜层(图中未示出)，所述第一掩膜层的材料可以为光刻胶，所述第一掩膜层中具有暴露出待注入区域表面的第一开口，所述第一掩膜层作为第一离子注入时的掩膜，限定了深掺杂区102的注入位置；在进行第一离子注入后，去除所述第一掩膜层。
参考图3，在所述半导体衬底101中形成阱区103。
所述阱区103的掺杂类型与所述半导体衬底的掺杂类型相同，且与所述深掺杂区102的掺杂类型相反，所述阱区103掺杂有第一类型的杂质离子。本实施例中所述第一类型的杂质离子为P型杂质离子。所述P型杂质离子为硼离子、镓离子或铟离子一种或几种。
所述形成的阱区103位于所述深掺杂区102的上方，且所述阱区103的宽度小于所述深掺杂区102的宽度。在一些实施例中，所述深掺杂区102宽于所述阱区103的大小为1um-10um，可以是1um,5um,10um。确保形成的阱区可以被深掺杂区和后续形成的环形掺杂区包围，实现电性隔离，避免电荷泄露，影响电容测试的准确性。
所述阱区103通过第二离子注入工艺形成，在进行第二离子注入工艺之前，在所述半导体衬底101表面上形成第二掩膜层(图中未示出)，所述第二掩膜层的材料可以为光刻胶，所述第二掩膜层中具有暴露出待注入区域表面的第二开口，所述第二掩膜层作为第二离子注入时的掩膜，限定了阱区103的注入位置；在进行第二离子注入后，去除所述第二掩膜层。所述第二掩膜层的宽度比形成所述深掺杂区的第一掩膜层的宽度小1um-10um。
在一些实施例中，所述第二离子注入的能量小于500KeV，剂量范围为1E12-3E13/cm2。有利于形成的所述阱区在深掺杂区的上方，可以被深掺杂区和后续形成的环形掺杂区包围，实现电性隔离，避免电荷泄露，影响电容测试的准确性。
需要说明的是，在其他一些实施例中，所述阱区103可以先于所述深掺杂区102形成。
参考图4和图5，所述图4为图5沿切割线AB方向的剖面结构示意图，在所述阱区103周围的半导体衬底101中形成环形掺杂区104，所述环形掺杂区104底部与深掺杂区102四周边缘连接，形成隔离掺杂区105。
所述环形掺杂区104的掺杂类型与所述深掺杂区102的掺杂类型相同，与所述半导体衬底101和阱区103的掺杂类型相反，所述环形掺杂区104掺杂有第二类型的杂质离子。本实施例中，所述第二类型的杂质离子为N型杂质离子，所述N型杂质离子为磷离子、砷离子或锑离子一种或几种。
所述环形掺杂区104与深掺杂区102一起构成隔离掺杂区105，所述隔离掺杂区105将所述阱区103包围，且由于隔离掺杂区105中掺杂的杂质离子与阱区103和半导体衬底101掺杂的杂质离子类型相反，从而使得阱区103与隔离掺杂区105外侧的半导体衬底101之间不会直接接触或者被隔离，后续在阱区103中形成电容测试结构后，对电容测试结构进行电容的测试时，能防止阱区103与半导体衬底101直接接触时外部电路的寄生电容对电容测试结果的影响，从而提高电容测试结果的准确性。
所述环形掺杂区104通过第三离子注入工艺形成，在进行第三离子注入工艺之前，在所述半导体衬底101表面上形成第三掩膜层(图中未示出)，所述第三掩膜层的材料可以为光刻胶，所述第三掩膜层中具有暴露出待注入区域表面的环形的第三开口，所述第三掩膜层作为第三离子注入时的掩膜，限定了环形掺杂区104的注入位置；在进行第三离子注入后，去除所述第三掩膜层。
在一些实施例中，所述第三离子注入的能量范围为50KeV-200KeV，剂量范围为1E13-5E13/cm2。
需要说明的是，在其他一些实施例中，所述环形掺杂区104可以先于所述阱区103形成。
参考图6，在所述阱区103中形成电容测试器件。
在一些实施例中，所述电容测试器件为MOS器件或者二极管。所述MOS器件包括平面MOS晶体管和掩埋栅MOS晶体管。
本公开实施例中，所述MOS器件为平面MOS晶体管，参考图6，所述平面MOS晶体管的电容测试结构的形成过程包括：在所述阱区103表面形成栅介质层106；在所述栅介质层106表面形成栅极107；在栅极107两侧的阱区103中分别形成源极108和漏极109。
在一些实施例中，所述栅介质层106的材料可以为氧化硅，所述栅极107的材料为掺杂的多晶硅，在另一些实施例中，所述栅介质层106的材料可以为高K介质材料，比如HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO，所述栅极107的材料为金属，比如为W、Al、Cu、Ti、Ag、Au、Pt、Ni其中一种或几种。
所述栅极107和栅介质层106的侧壁表面还可以形成侧墙。所述源极108和漏极109通过离子注入工艺形成，所述源极108和漏极109掺杂的杂质离子类型与阱区103的掺杂的杂质离子类型相反，本实施例中，所述源极108和漏极109中掺杂有N型杂质离子。
在另一些实施例中，所述MOS器件为掩埋栅MOS晶体管，参考图7，所述掩埋栅MOS晶体管的电容测试结构的形成过程包括：在所述阱区103中形成沟槽；在所述沟槽的侧壁和底部表面形成栅介质层110；在所述栅介质层110表面形成填充沟槽的栅极111；在所述沟槽两侧的阱区中分别形成源极113和漏极112。本实施例中，所述沟槽的数量为一个。在其他实施例中，所述沟槽的数量可以为两个，以形成双沟槽掩埋栅MOS晶体管。
在一些实施例中，所述栅介质层110的材料可以为氧化硅，所述栅极111的材料为掺杂的多晶硅，在另一些实施例中，所述栅介质层110的材料可以为高K介质材料，比如HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO，所述栅极111的材料为金属，比如为W、Al、Cu、Ti、Ag、Au、Pt、Ni其中一种或几种。
所述源极113和漏极112通过离子注入工艺形成，所述源极111和漏极112掺杂的杂质离子类型与阱区103的掺杂的杂质离子类型相反，本实施例中，所述源极113和漏极112中掺杂有N型杂质离子。
对前述所述MOS器件的电容测试结构进行电容测试时，请参考图9或图10，将所述源极(108或113)、漏极(109或112)和半导体衬底101接地(Vs)，在所述栅极(107或111)上施加变化的电压VG，获得电容曲线，根据所述电容曲线计算出栅介质层电容值以及有效栅介质层的厚度。
在一具体的实施例中，所述获得的电容曲线如图11所示，根据该电容曲线可以计算获得栅介质层的电容值Cox。然后根据公式Cox＝K*A/D(其中K为栅介质层的介电常数，A为栅介质层的面积)，计算出有效栅介质层的厚度D。本申请中在对前述MOS器件进行电容的测试时，由于MOS器件中隔离掺杂区105，使得阱区103与隔离掺杂区105外侧的半导体衬底101之间不会直接接触或者被隔离，能防止阱区103与半导体衬底101直接接触时外部电路的寄生电容对电容测试结果的影响，从而提高了获得的栅介质层的电容值Cox结果的准确性(参考图12中左图为在有隔离掺杂区和无隔离掺杂区时获得的栅介质层电容的对比图，实线表示本申请中有隔离掺杂区时获得的栅介质层电容，虚线表示无隔离掺杂区时获得的栅介质层电容，可以看出有隔离掺杂区时获得的栅介质层电容值更小，因而准确性提高)。同时，由于获得的栅介质层的电容值Cox准确性提高，进而使得有效栅介质层的厚度D的准确性也提高(参考图12中右图为在有隔离掺杂区和无隔离掺杂区时获得的有效栅介质层厚度的对比图，实线表示本申请中有隔离掺杂区时获得的有效栅介质层厚度，虚线表示无隔离掺杂区时获得的有效栅介质层厚度，可以看出有隔离掺杂区时获得的有效栅介质层厚度更大，因而准确性提高)。
在另一些实施例中，所述电容测试结构为二极管时，参考图8，所述二极管的形成过程包括：在所述阱区103中形成第二掺杂区114，所述第二掺杂区114掺杂有第二类型的杂质离子，所述阱区103和第二掺杂区114分别作为二极管的两个电极。在一些实施例中，在所述第二掺杂区114两侧的阱区103内还可以形成重掺杂区115，所述重掺杂区115中掺杂的杂质离子的类型与所述阱区103中掺杂的杂质离子的掺杂类型相同，所述重掺杂区115中掺杂的杂质离子的浓度大于所述阱区103中掺杂的杂质离子的浓度，所述重掺杂区115和所述第二掺杂区之间还可以形成浅沟槽隔离结构116。
对所述二极管进行电容测试时，将所述阱区103(阱区103的电压通过重掺杂区115施加)和第二掺杂区114分别施加电压，使得所述阱区103和第二掺杂区114之间存在电压差，获得电容曲线，根据所述电容曲线计算出二极管的结电容。
本申请一些实施例中还提供了一种电容测试结构，结合参考图4-图5与图6，包括：
半导体衬底101；
位于所述半导体衬底101中的阱区103，所述阱区103掺杂有第一类型的杂质离子；
位于所述半导体衬底101中包围所述阱区103的隔离掺杂区105，所述隔离掺杂区103掺杂有第二类型的杂质离子，所述第二类型与第一类型相反；
位于所述阱区103的电容测试器件。
在一些实施例中，所述半导体衬底101为掺杂有第一类型的杂质离子的半导体衬底，所述半导体衬底101中掺杂的第一类型杂质离子的浓度小于所述阱区103中掺杂的第一类型的杂质离子浓度。
在一些实施例中，所述隔离掺杂区105包括位于阱区103底部的深掺杂区102以及位于阱区103周围的环形掺杂区104，所述环形掺杂区104底部与深掺杂区102四周边缘连接。
在一些实施例中，所述第一类型的杂质离子为P型的杂质离子，所述第二类型的杂质离子为N型的杂质离子。
在一些实施例中，所述电容测试器件为MOS器件、方块电容或者条带状氧化层测试结构或者二极管。
本实施例中，所述MOS器件为平面MOS晶体管，参考图6，所述平面MOS晶体管包括：位于所述阱区103表面的栅介质层106；位于所述栅介质层106表面的栅极107；位于所述栅极107两侧的阱区103中的源极108和漏极109。
在另一实施例中，所述MOS器件为掩埋栅MOS晶体管，参考图7，所述掩埋栅MOS晶体管包括：位于所述阱区103中的沟槽；位于所述沟槽的侧壁和底部表面的栅介质层110；位于所述栅介质层110表面且填充沟槽的栅极111；位于所述沟槽两侧的阱区103中的源极113和漏极112。
在一些实施例中，对所述MOS器件的电容测试结构进行电容测试时，
请参考图9或图10，将所述源极(108或113)、漏极(109或112)和半导体衬底101接地(Vs)，在所述栅极(107或111)上施加变化的电压VG，获得电容曲线，根据所述电容曲线计算出栅介质层电容值以及有效栅介质层的厚度。
在另一些实施例中，所述电容测试器件为二极管，参考图8，所述二极管包括：位于所述阱区103中的第二掺杂区114，所述第二掺杂区114掺杂有第二类型的杂质离子，所述阱区103和第二掺杂区114分别作为二极管的两个电极。在一些实施例中，所述二极管还包括位于所述第二掺杂区114两侧的阱区103内的重掺杂区115，所述重掺杂区作为二极管的一端的引出电极，所述重掺杂区115中掺杂的杂质离子的类型与所述阱区103中掺杂的杂质离子的掺杂类型相同，所述重掺杂区115中掺杂的杂质离子的浓度大于所述阱区103中掺杂的杂质离子的浓度，为了保证接触段的欧姆接触，降低接触电阻，还包括位于所述重掺杂区115和所述第二掺杂区之间的浅沟槽隔离结构116。
对所述二极管进行电容测试时，将所述阱区103(阱区103的电压通过重掺杂区115施加)和第二掺杂区114分别施加电压，具体的，继续参考图8，可以在阱区103施加电压V1，在第二掺杂区施加电压V2，V2大于V1(或者V2小于V1)，使得所述阱区103和第二掺杂区114之间存在电压差，获得电容曲线，根据所述电容曲线计算出二极管的结电容。
需要说明的是，本实施例(电容测试结构)中与前述实施例(电容测试结构的形成方法)中相同或相似结构的其他限定或描述，在本实施例中不再赘述，具体请参考前述实施例中相应部分的限定或描述。
本申请虽然已以较佳实施例公开如上，但其并不是用来限定本申请，任何本领域技术人员在不脱离本申请的精神和范围内，都可以利用上述揭示的方法和技术内容对本申请技术方案做出可能的变动和修改，因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本申请技术方案的保护范围。

Claims (21)

1.一种电容测试结构，其特征在于，包括：
半导体衬底；
位于所述半导体衬底中的阱区，所述阱区掺杂有第一类型的杂质离子；
位于所述半导体衬底中包围所述阱区的隔离掺杂区，所述隔离掺杂区掺杂有第二类型的杂质离子，所述第二类型与第一类型相反；
位于所述阱区的电容测试器件。
2.如权利要求1所述的电容测试结构，其特征在于，所述半导体衬底为掺杂有第一类型的杂质离子的半导体衬底，所述半导体衬底中掺杂的第一类型杂质离子的浓度小于所述阱区中掺杂的第一类型的杂质离子浓度。
3.如权利要求1或2所述的电容测试结构，其特征在于，所述隔离掺杂区包括位于阱区底部的深掺杂区以及位于阱区周围的环形掺杂区，所述环形掺杂区底部与深掺杂区四周边缘连接；所述阱区位于所述深掺杂区的上方，且所述阱区的宽度小于所述深掺杂区的宽度。
4.如权利要求3所述的电容测试结构，其特征在于，所述第一类型的杂质离子为P型的杂质离子，所述第二类型的杂质离子为N型的杂质离子。
5.如权利要求1所述的电容测试结构，其特征在于，所述电容测试器件为MOS器件或者二极管。
6.如权利要求5所述的电容测试结构，其特征在于，所述MOS器件为平面MOS晶体管，所述平面MOS晶体管包括：位于所述阱区表面的栅介质层；位于所述栅介质层表面的栅极；位于所述栅极两侧的阱区中的源极和漏极。
7.如权利要求5所述的电容测试结构，其特征在于，所述MOS器件为掩埋栅MOS晶体管，所述掩埋栅MOS晶体管包括：位于所述阱区中的沟槽；位于所述沟槽的侧壁和底部表面的栅介质层；位于所述栅介质层表面且填充沟槽的栅极；位于所述沟槽两侧的阱区中的源极和漏极。
8.如权利要求6或7所述的电容测试结构，其特征在于，对所述MOS器件进行电容测试时，将所述源极、漏极和半导体衬底接地，在所述栅极上施加变化的电压，获得电容曲线，根据所述电容曲线计算出栅介质层电容值以及有效栅介质层的厚度。
9.如权利要求5所述的电容测试结构，其特征在于，所述二极管包括：位于所述阱区中的第二掺杂区，所述第二掺杂区的掺杂有第二类型的杂质离子，所述阱区和第二掺杂区分别作为二极管的两个电极；对所述二极管进行电容测试时，将所述阱区和第二掺杂区分别施加电压，获得电容曲线，根据所述电容曲线计算出二极管的结电容。
10.一种电容测试结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底中形成阱区，所述阱区掺杂有第一类型的杂质离子；
在所述半导体衬底中形成包围所述阱区的隔离掺杂区，所述隔离掺杂区掺杂有第二类型的杂质离子，所述第二类型与第一类型相反；
在所述阱区中形成电容测试器件。
11.如权利要求10所述的电容测试结构的形成方法，其特征在于，所述半导体衬底为掺杂有第一类型的杂质离子的半导体衬底，所述半导体衬底中掺杂的第一类型杂质离子的浓度小于所述阱区中掺杂的第一类型的杂质离子浓度。
12.如权利要求10或11所述的电容测试结构的形成方法，其特征在于，所述隔离掺杂区包括形成于阱区底部的深掺杂区以及形成于阱区周围的环形掺杂区，所述环形掺杂区底部与深掺杂区四周边缘连接。
13.如权利要求12所述的电容测试结构的形成方法，其特征在于，通过第一离子注入形成所述深掺杂区，通过第二离子注入形成所述阱区，通过第三离子注入形成所述环形掺杂区。
14.如权利要求13所述的电容测试结构的形成方法，其特征在于，所述第一类型的杂质离子为P型的杂质离子，所述第二类型的杂质离子为N型的杂质离子。
15.如权利要求14所述的电容测试结构的形成方法，其特征在于，所述第一离子注入的能量范围为500KeV-1200KeV，剂量范围为1E13-5E13/cm2，所述第三离子注入的能量范围为50KeV-200KeV，剂量范围为1E13-5E13/cm2。
16.如权利要求15所述的电容测试结构的形成方法，其特征在于，所述第二离子注入的能量小于500KeV，剂量范围为1E12-3E13/cm2。
17.如权利要求10所述的电容测试结构的形成方法，其特征在于，所述电容测试器件为MOS器件或者二极管。
18.如权利要求17所述的电容测试结构的形成方法，其特征在于，所述MOS器件为平面MOS晶体管，所述平面MOS晶体管的电容测试结构的形成过程包括：在所述阱区表面形成栅介质层；在所述栅介质层表面形成栅极；在栅极两侧的阱区中分别形成源极和漏极。
19.如权利要求17所述的电容测试结构的形成方法，其特征在于，所述MOS器件为掩埋栅MOS晶体管，所述掩埋栅MOS晶体管的电容测试结构的形成过程包括：在所述阱区中形成沟槽；在所述沟槽的侧壁和底部表面形成栅介质层；在所述栅介质层表面形成填充沟槽的栅极；在所述沟槽两侧的阱区中分别形成源极和漏极。
20.如权利要求18或19所述的电容测试结构的形成方法，其特征在于，对所述MOS器件进行电容测试时，将所述源极、漏极和半导体衬底接地，在所述栅极上施加变化的电压，获得电容曲线，根据所述电容曲线计算出栅介质层电容值以及有效栅介质层的厚度。
21.如权利要求17所述的电容测试结构的形成方法，其特征在于，所述电容测试结构为二极管时，所述二极管的形成过程包括：在所述阱区中形成第二掺杂区，所述第二掺杂区的掺杂有第二类型的杂质离子，所述阱区和第二掺杂区分别作为二极管的两个电极；对所述二极管进行电容测试时，将所述阱区和第二掺杂区分别施加电压，获得电容曲线，根据所述电容曲线计算出二极管的结电容。
CN202210021448.6A 2022-01-10 2022-01-10 电容测试结构及其形成方法 Pending CN114361133A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210021448.6A CN114361133A (zh) 2022-01-10 2022-01-10 电容测试结构及其形成方法
PCT/CN2022/081992 WO2023130584A1 (zh) 2022-01-10 2022-03-21 电容测试结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210021448.6A CN114361133A (zh) 2022-01-10 2022-01-10 电容测试结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114361133A true CN114361133A (zh) 2022-04-15

Family

ID=81109836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210021448.6A Pending CN114361133A (zh) 2022-01-10 2022-01-10 电容测试结构及其形成方法

Country Status (2)

Country Link
CN (1) CN114361133A (zh)
WO (1) WO2023130584A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080308868A1 (en) * 2007-06-15 2008-12-18 United Microelectronics Corp. High voltage metal oxide semiconductor transistor and fabrication method thereof
CN104103685B (zh) * 2013-04-02 2018-07-06 中芯国际集成电路制造(上海)有限公司 一种具有降低纵向寄生晶体管效应的器件结构及其制作方法
CN103887194A (zh) * 2013-05-23 2014-06-25 上海华力微电子有限公司 并行测试器件
CN104064547B (zh) * 2014-06-26 2017-02-15 珠海市杰理科技股份有限公司 集成电路的电感衬底隔离结构
CN105489503B (zh) * 2016-01-27 2018-08-10 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法、静电保护电路
CN105762103B (zh) * 2016-03-08 2018-11-16 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN107123640B (zh) * 2017-03-31 2019-07-09 深圳市环宇鼎鑫科技有限公司 半导体器件、电路组件及集成电路
CN113261098B (zh) * 2018-12-29 2023-03-03 华为技术有限公司 信号隔离装置和信号隔离方法
CN113257897B (zh) * 2021-06-10 2021-09-21 北京中科新微特科技开发股份有限公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
WO2023130584A1 (zh) 2023-07-13

Similar Documents

Publication Publication Date Title
US10002944B2 (en) Semiconductor structure
US8716791B1 (en) LDMOS with corrugated drift region
US8183626B2 (en) High-voltage MOS devices having gates extending into recesses of substrates
KR100741919B1 (ko) Ｐｎ 접합 게이트 전극을 포함하는 트렌치형 모스트랜지스터 및 그 제조 방법
US9196725B2 (en) Semiconductor structure having common gate and fabrication method thereof
CN107516668B (zh) 半导体装置及其制造方法
KR20130103272A (ko) 다중 게이트 유전체 계면에 대한 더미 구조 및 방법
US9741850B1 (en) Semiconductor device and method for forming the same
US20190103474A1 (en) Sidewall engineering for enhanced device performance in advanced devices
US20130313642A1 (en) Semiconductor Device Having Gradient Doping Profile
US7880236B2 (en) Semiconductor circuit including a long channel device and a short channel device
US10910493B2 (en) Semiconductor device and method of manufacturing the same
TWI668731B (zh) 具有多個氮化層的半導體裝置結構及其形成方法
US11114486B2 (en) Implant isolated devices and method for forming the same
CN109585558B (zh) 具有多个栅极结构的ldmos finfet结构
CN109300799B (zh) 半导体结构、测试系统、测试方法及半导体结构的制作方法
CN103258813A (zh) 部分耗尽soi mosfet的测试结构及其形成方法
CN114361133A (zh) 电容测试结构及其形成方法
US20180076281A1 (en) Deep channel isolated drain metal-oxide-semiconductor transistors
US9899513B1 (en) Lateral diffused metal oxide semiconductor transistor and manufacturing method thereof
CN113437149B (zh) 半导体结构及其形成方法
TWI769790B (zh) 半導體裝置及其形成方法
US11437372B2 (en) Liner structures
US11830889B2 (en) Semiconductor device and method of forming the same
US20220359509A1 (en) Novel liner structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination