CN114337197A - 功率管的采样控制电路、电源保护芯片以及设备 - Google Patents
功率管的采样控制电路、电源保护芯片以及设备 Download PDFInfo
- Publication number
- CN114337197A CN114337197A CN202111679014.7A CN202111679014A CN114337197A CN 114337197 A CN114337197 A CN 114337197A CN 202111679014 A CN202111679014 A CN 202111679014A CN 114337197 A CN114337197 A CN 114337197A
- Authority
- CN
- China
- Prior art keywords
- pmos
- current
- sampling
- tube
- sampling tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 190
- 229910044991 metal oxide Inorganic materials 0.000 claims description 8
- 150000004706 metal oxides Chemical class 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 2
- 102100034185 E3 ubiquitin-protein ligase RLIM Human genes 0.000 description 1
- 101000711924 Homo sapiens E3 ubiquitin-protein ligase RLIM Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本申请提供了一种功率管的采样控制电路，该采样控制电路包括第一采样管和基础采样管，功率管、第一采样管和基础采样管为NMOS，功率管的漏极连接输入端，功率管的源极连接输出端,第一采样管的栅极连接功率管的栅极和基础采样管的栅极，第一采样管的漏极连接功率管的漏极和基础采样管的漏极，第一采样管的漏极电流跟随基础采样管的漏极电流，以使得所述第一采样管的漏极电流与所述基础采样管的漏极电流在输出电压的全工作范围内保持一致。第一采样管和基础采样管共栅共漏采样可以实现在全工作电压范围内对功率管进行电流采样，保障采样精度。
Description
技术领域
本申请涉及电路技术领域，尤其涉及一种功率管的采样控制电路、电源保护芯片以及电子设备。
背景技术
在电源保护芯片中，很多都会集成功率管。其中，功率管是在放大电路中担任末级输出的晶体管。功率管可以基于集电极最大耗散功率PCM的大小分为大功率管和小功率管。其中，集电极最大耗散功率大于1瓦特(W)的功率管可以为大功率管，集电极最大耗散功率小于1W的功率管可以为小功率管。
高压N型功率管的输入输出工作电压范围较宽，如此需要功率管的电流采样电路在全工作电压范围都能正常工作。然而，在靠近最大或最小工作电压的区域，单一的采样电路总会在其中一个区域不能正常工作。如此导致电流采样的精度降低，甚至有可能会损坏电路。
业界亟需提供能够在全工作电压范围内正常工作的功率管的电流的采样控制电路，以实现高精度采样。
发明内容
本申请提供了一种功率管的采样控制电路，该采样控制电路包括第一采样管和基础采样管，功率管、第一采样管和基础采样管为N型金属氧化物半导体场效应晶体管NMOS，功率管的漏极连接输入端，功率管的源极连接输出端；第一采样管的栅极连接功率管的栅极和基础采样管的栅极，第一采样管的漏极连接功率管的漏极和基础采样管的漏极，第一采样管的漏极电流跟随基础采样管的漏极电流，以使得所述第一采样管的漏极电流与所述基础采样管的漏极电流在输出电压的全工作范围内保持一致。如此可以实现对在全工作电压范围内对功率管进行高精度采样。本申请还提供了上述采样控制电路对应的电源保护芯片以及电子设备。
第一方面，本申请提供了一种功率管的采样控制电路，该电路包括：
第一采样管和基础采样管，所述功率管和所述第一采样管、所述基础采样管为N型金属氧化物半导体场效应晶体管NMOS，所述功率管的漏极连接输入端，所述功率管的源极连接输出端；
所述第一采样管的栅极连接所述功率管的栅极和基础采样管的栅极，所述第一采样管的漏极连接所述功率管的漏极和所述基础采样管的漏极，所述第一采样管的漏极电流跟随所述基础采样管的漏极电流，以使得所述第一采样管的漏极电流与所述基础采样管的漏极电流在输出电压的全工作范围内保持一致。
在一些可能的实现方式中，所述采样控制电路还包括第二采样管，所述第二采样管为所述NMOS；
所述第二采样管的源极连接所述功率管的源极，所述第二采样管用于所述输入端和所述输出端的压差大于预设电压时，通过所述第二采样管的源极电流获得所述功率管的漏极电流。
在一些可能的实现方式中，所述电路还包括第一P型金属氧化物半导体场效应晶体管PMOS和第二PMOS；
所述第一PMOS的源极连接所述基础采样管的源极，所述第二PMOS的源极连接所述第一采样管的源极，所述第一PMOS的栅极连接所述第二PMOS的栅极。
在一些可能的实现方式中，所述电路还包括第三PMOS、第四PMOS、第五PMOS和第六PMOS；
所述第三PMOS、第四PMOS、第五PMOS、第六PMOS的源极连接所述输入端，所述第三PMOS、第四PMOS的栅极相连，所述第五PMOS、第六PMOS的栅极相连，所述第三PMOS的栅极连接所述第三PMOS的漏极、所述第二采样管的漏极和所述第五PMOS的漏极，所述第六PMOS的栅极连接所述第六PMOS的漏极；
所述第一采样管的漏极电流等于所述第六PMOS的源极电流，所述第六PMOS的源极电流等于所述第五PMOS的源极电流；
所述输入端和所述输出端的压差大于预设电压时，所述第二采样管的源极电流等于所述第三PMOS的源极电流和所述第五PMOS的源极电流之和，所述第三PMOS的源极电流等于所述第四PMOS的源极电流。
在一些可能的实现方式中，所述输入端和所述输出端的压差不大于所述预设电压时，所述基础采样管的漏极电流等于所述功率管的漏极电流，所述第三PMOS被关断，所述第三PMOS的源极电流等于0。
在一些可能的实现方式中，所述电路还包括第一NMOS和第二NMOS；
所述第一NMOS的栅极、所述第二NMOS的栅极、所述第一NMOS的漏极连接所述第二PMOS的漏极，所述第一NMOS的源极、所述第二NMOS的源极连接，所述第二NMOS的漏极连接所述第六PMOS的漏极。
在一些可能的实现方式中，所述第四PMOS的漏极通过运算放大器连接所述功率管的栅极。
在一些可能的实现方式中，所述第一PMOS的尺寸等于所述第二PMOS的尺寸。
在一些可能的实现方式中，所述第一采样管的尺寸等于所述基础采样管的尺寸。
第二方面，本申请提供了一种电源保护芯片，该电源保护芯片包括第一方面或第一方面的任一种实现方式中的功率管的采样控制电路。
第三方面，本申请提供一种电子设备，该电子设备包括电源以及第二方面或第二方面的任一种实现方式中的电源保护芯片。
本申请在上述各方面提供的实现方式的基础上，还可以进行进一步组合以提供更多实现方式。
从以上技术方案可以看出，本申请实施例具有以下优点：
本申请实施例提供了一种功率管的采样控制电路，该电路包括第一采样管和基础采样管，其中，功率管、第一采样管和基础采样管均为NMOS，功率管的漏极连接输入端，功率管的源极连接输出端，第一采样管的栅极连接功率管的栅极和基础采样管的栅极，第一采样管的漏极连接功率管的漏极和基础采样管的漏极，第一采样管的漏极电流跟随基础采样管的漏极电流，以使得所述第一采样管的漏极电流与所述基础采样管的漏极电流在输出电压的全工作范围内保持一致。
如此，能够提供一种在全工作电压范围内正常工作的功率管的电流采样电路，保证限流精度的同时，电流支路的切换也能自然连续地过渡，从而保证限流环路的完整性。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需使用的附图作以简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种功率管的限流保护电路的示意图；
图2为本申请实施例提供的一种功率管的采样控制电路的示意图；
图3为本申请实施例提供的一种电源保护芯片的示意图。
具体实施方式
下面将结合本申请中的附图，对本申请提供的实施例中的方案进行描述。
本申请实施例中的术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
首先对本申请实施例中所涉及到的一些技术术语进行介绍。
过流保护是指当电流超过预先设定的最大值时，启动保护机制，以保护下游器件，防止烧坏电路。通常情况下，过流保护是电流大于或等于预先设定的最大值时，调节功率管的栅源电压(Vgate-Vsource，VGS)将电流减少或者断开功率管，进行过流保护。
对功率管的进行采样时，如果流过功率管的电流较大，可以将大电流镜像成小电流形成反馈环路，通过调节功率管栅极和源极的压差，将流过功率管的电流进行限流或者将功率管关断。
通常情况下，功率管常用的采样方案是采样管的漏极和栅极分别与功率管的漏极和栅极连在一起，源极分别连接在差分运算放大器的正极和负极，如图1所示。在理想状态下，采样管能够镜像功率管的电流。
但是，当输出电压过低时，运算放大器所输出的最低电压只能接近于0V，通过运算放大器输出驱动的P型金属氧化物半导体场效应晶体管(positive channel metal oxidesemiconductor，PMOS)的源极和栅极压差需要至少满足一个VGS才能正常工作，即采样管的源极电压低于1VGS时，运算放大器不能正常工作，因此输出端的电压低于1VGS，采样管采样的电流会偏小，限流值相对较大，而限流值过大可能导致烧坏电路。为此，当电压过低时，就不进行电流采样，直接断开通路，切换至额外的启动电路，但是因为输出上电需要从0V开始，输出电压上电到电路能正常工作再切换为限流环路，但是环路突然切换会导致电流毛刺。
有鉴于此，本申请提供了一种功率管的采样控制电路，该电路包括第一采样管和基础采样管，功率管、第一采样管和基础采样管均为N型金属氧化物半导体场效应晶体管(negative channel metal oxide semiconductor，NMOS)，功率管的漏极连接输入端，功率管的源极连接输出端，第一采样管的栅极连接功率管的栅极和基础采样管的栅极，第一采样管的漏极连接功率管的漏极和基础采样管的漏极，第一采样管的漏极电流跟随基础采样管的漏极电流，以使得所述第一采样管的漏极电流与所述基础采样管的漏极电流在输出电压的全工作范围内保持一致。如此，能够在输出电压的全部工作范围内都能采样电流，并基于电流跟随机制保证电流采样的精度，并且电流支路的切换能够自然连续地过度，保证了环路的完整性。
为了便于理解，下面结合附图对本申请实施例提供的功率管的采样控制电路进行介绍。
参见图2所示的功率管的采样控制电路的示意图，该采样控制电路包括第一采样管和基础采样管，其中，功率管记作MPASS，第一采样管记作S1，基础采样管记作SENSE。功率管(MPASS)、第一采样管(S1)和基础采样管(SENSE)均为NMOS。
其中，功率管(MPASS)的漏极连接输入端(IN)，功率管(MPASS)的源极连接输出端(OUT)。第一采样管(S1)的栅极连接功率管的栅极和基础采样管(SENSE)的栅极，第一采样管(S1)的漏极连接功率管的漏极和基础采样管的漏极。也即第一采样管(S1)和基础采样管(SENSE)采用共栅共漏连接方式。所述第一采样管(S1)的漏极电流跟随所述基础采样管(SENSE)的漏极电流，以使得所述第一采样管(S1)的漏极电流I2与所述基础采样管(SENSE)的漏极电流I1(也可以记作ISENSE)在输出电压的全工作范围内保持一致。如此可以实现对在全工作电压范围内正常工作的功率管进行高精度采样。
在一些可能的实现方式中，功率管的采样控制电路还包括第二采样管。如图2所示，第二采样管记作S2。第二采样管(S2)为NMOS，第二采样管(S2)的源极连接功率管(MPASS)的源极。
所述第二采样管(S2)用于所述输入端(IN)和所述输出端(OUT)的压差大于预设电压时，通过所述第二采样管(S2)的源极电流I7获得所述功率管的漏极电流IMPASS。
其中，第二采样管(S2)的作用在于当输出电压(VOUT)较小时，I1≤I7，功率管(MPASS)的电流(IMPASS)可以镜像转移到I7，I7电流减去I1电流即可以得到I1电流的偏小量，I7可以弥补偏小量，因而能够准确地采样功率管(MPASS)的电流。并且，当输出电压(VOUT)较大时，例如输出电压(VOUT)增加至接近输入电压(VIN)时，I7≤I1，I7弥补的偏小量可以为0，I1依然是完整的采样电流。
如此，该功率管的采样控制电路能够实现在全工作电压范围内正常采样功率管的电流，当输入电压较低时，通过第二采样管的源极电流获得功率管的漏极电流，当输入电压升高时，能够自然连续进行切换，保证限流精度的同时避免环路切换引起的电流毛刺。
在图2所示实施例中，所述第一采样管(S1)的尺寸等于所述基础采样管(SENSE)的尺寸。如此，可以为第一采样管(S1)、基础采样管(SENSE)镜像电流奠定基础。
在一些可能的实现方式中，该采样控制电路还包括P型金属氧化物半导体场效应晶体管(positive channel metal oxide semiconductor，PMOS)，具体包括第一PMOS和第二PMOS。在图2的实例中，第一PMOS记作P1，第二PMOS记作P2。其中，第一PMOS(P1)的源极连接基础采样管(SENSE)的源极，第一PMOS(P1)的栅极连接第二PMOS(P2)的栅极。第二PMOS(P2)的源极连接第一采样管(S1)的源极。在该实施例中，所述第一PMOS的尺寸等于所述第二PMOS的尺寸。如此，可以为第一PMOS、第二PMOS镜像电流奠定基础。
进一步地，该采样控制电路还包括第三PMOS、第四PMOS、第五PMOS和第六PMOS。为了便于描述，图2中将第三PMOS记作P3，将第四PMOS记作P4，将第五PMOS记作P5，第六PMOS记作P6。其中，第三PMOS(P3)、第四PMOS(P4)、第五PMOS(P5)和第六PMOS(P6)的尺寸相同，型号相同。如此可以为第三PMOS(P3)、第四PMOS(P4)、第五PMOS(P5)和第六PMOS(P6)镜像电流奠定基础。
其中，第三PMOS(P3)、第四PMOS(P4)、第五PMOS(P5)、第六PMOS(P6)的源极连接输入端，第三PMOS(P3)的栅极、第三PMOS(P3)的漏极、第四PMOS(P4)的栅极、第五PMOS(P5)的漏极共同相连并连接第二采样管(S2)的漏极，第五PMOS(P5)的栅极、第六PMOS(P6)的栅极和第六PMOS(P6)的漏极相连。
在该实施例中，第三PMOS(P3)的源极电流记作I3，第四PMOS(P4)的源极电流记作I6，第五PMOS(P5)的源极电流记作I4，第六PMOS(P6)的源极电流记作I5。
如此，第一采样管(S1)的漏极电流(I2)可以镜像到第六PMOS的源极电流(I5)，也即I2＝I5；第五PMOS的源极电流(I4)可以镜像到第六PMOS(P5)的源极电流(I5)，也即I4＝I5。当输入端(IN)和输出端(OUT)的压差大于预设电压时，第二采样管(S2)的源极电流(I7)等于所述第三PMOS的源极电流(I3)和所述第五PMOS的源极电流(I4)之和，所述第三PMOS(P3)的源极电流(I3)等于所述第四PMOS(P4)的源极电流(I6)。也即I7＝I3+I4，I4＝I5，而I4＝I5＝I2＝I1，I3＝I6，所以I7＝I1+I6，I1偏小的电流由I6弥补，因此，I7是采样MPASS的理想电流。也就是VOUT较低时，I7是功率管(MPASS)采样的理想电流，由于可以弥补I1的偏小量，因而能够保证输出小电压下的采样精度。
当输出端(OUT)的输出电压升高，使得输入端(IN)和所述输出端(OUT)的压差不大于所述预设电压时，所述基础采样管(SENSE)的漏极电流(I1)等于所述功率管(MPASS)的漏极电流(IMPASS)，也即流过限流电阻(RLIM)的电流I1是采样MPASS的理想电流。而此时所述第三PMOS(P3)被关断，所述第三PMOS的源极电流(I3)等于0，由此，I6＝I3＝0，I7＝I6+I1，因此，I7仍是采样MPASS的理想电流。
如此使得VOUT在较小或较大电压范围内，采样控制电路均能正确采样功率管(MPASS)的电流，保障了采样精度，而且电流支路的切换也无需额外的启动电路，可以实现自然连续地过度，确保了限流环路的完整性。可选地，该采样控制电路还包括第一NMOS和第二NMOS。在图2的示例中，为了便于描述，第一NMOS记作N1，第二NMOS记作N2。其中，第一NMOS(N1)的栅极、第二NMOS(N2)的栅极、第一NMOS(N1)的漏极连接第二PMOS(P2)的漏极，第一NMOS(N1)的源极、第二NMOS(N2)的源极连接，第二NMOS(N2)的漏极连接第六PMOS(P6)的漏极。
在一些可能的实现方式中，该采样控制电路还包括轨到轨运算放大器。参见图2，为了描述方便，该轨到轨运算放大器记作A1。轨到轨运算放大器(A1)的正相输入端连接输出(OUT)、功率管(MPASS)的源极以及第二采样管(S2)的源极，轨到轨运算放大器(A1)的反相输入端连接基础采样管(SENSE)的源极与第一PMOS(P1)的源极，轨到轨运算放大器的输出连接第一PMOS(P1)的栅极和第二PMOS(P2)的栅极。
当输出电压较小时，输入电压和输出电压压差较大，镜像管都工作在饱和区。当轨到轨运算放大器(A1)不能正常工作时，I1所采样的功率管的电流偏小，而I7能够采样功率管的电流。具体地，I7＝I3+I4，而I4＝I5＝I2＝I1，I3＝I6，所以I7＝I1+I6，I1采样所偏小的电流可以由I6弥补。也就是说，当输出电压较低时。流过限流电阻的电流是功率管采样的目标电流，由此能够保证输出为小电压时的限流精度。
随着输出电压的增加，轨到轨运算放大器(A1)可以正常工作，因此I1能够正确采样功率管中的电流，即I1＝I2＝I7，I4＝I5＝I2，I3＝I7-I4＝I1-I2＝0，I6＝I3＝0，I1+I6＝I1，此时，流过电流电阻的电流仍然是功率管采样的目标电流。
当输出电压持续增加，接近输入电压时，轨到轨运算放大器仍然处于正常工作状态，I1的电流是功率管的目标采样电流，I2＝I1＝I5＝I4，P3被关断，I3＝0＝I6，I4＝I7，流过限流电阻的电流I1时功率管的目标采样电流。
由此，能够在输出电压较大时，限流电阻的电流为功率管的电流，在输出电压较小时，流过限流电阻的电流仍然为功率管的电流，从而在输出电压的全工作范围内，提供功率管电流的采样电流。
在一些可能的实现方式中，参见图2，第四PMOS(P4)的漏极可以通过运算放大器(A2)连接功率管(MPASS)的栅极。具体地，运算放大器(A2)的正相输入端连接参考电压(VREF)，运算放大器(A2)的反相输入端连接第四PMOS(P4)的漏极，运算放大器(A2)的输出连接功率管(MPASS)的栅极。
运算放大器(A2)是能对信号进行数学运算的放大电路，通常结合反馈网络共同组成某种功能模块。如果运算放大器的同相输入端输入的电压高于反相输入端输入的电压，运算放大器的输出端会输出一个与正电源电压相同的电压；如果反相输入端输入的电压高于同相输入端输入的电压，运算放大器的输出端会输出一个与负电源电压相同的电压。本实施例中，当运算放大器的同相输入端输入的电压高于反相输入端输入的电压时，输出高电平，当运算放大器的反相输入端输入的电压高于同相输入端输入的电压时，输出低电平。即当流过限流电阻的电流产生的电压大于参考电压时，输出低电平，实现限流。
综上所述，本申请实施例提供的功率管的采样控制电路能够在输出电压的全部工作范围内，对功率管中的电流进行准确采样，并且通过流过限流电阻的电流采样功率管的电流，保证了限流的精度。进一步地，本申请中，无论输出电压较小还是正常，流经限流电阻的电流均能对功率管的电流进行准确采样，使电流能够随着电压的变化进行自然连续的过渡，确保了限流环路的完整性。
与上述电路实施例相对应的，本申请还提供了一种电源保护芯片，如图3所示，该电源保护芯片包括上述的功率管的采样控制电路。
本申请实施例还提供一种电子设备，该电子设备包括电源以及上述电源保护芯片。该电源保护芯片能够对电源进行过流保护。并且，电源保护芯片能够在输出电压的全工作范围内正确采样电流，进而实现精准地限流保护。
通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到上述实施例中的全部或部分可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者诸如媒体网关等网络通信设备，等等)实现本申请各个实施例或者实施例的某些部分所述的功能。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
还需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (11)
1.一种功率管的采样控制电路，其特征在于，所述采样控制电路包括第一采样管和基础采样管，所述功率管和所述第一采样管、所述基础采样管为N型金属氧化物半导体场效应晶体管NMOS，所述功率管的漏极连接输入端，所述功率管的源极连接输出端；
所述第一采样管的栅极连接所述功率管的栅极和所述基础采样管的栅极，所述第一采样管的漏极连接所述功率管的漏极和所述基础采样管的漏极，所述第一采样管的漏极电流跟随所述基础采样管的漏极电流，以使得所述第一采样管的漏极电流与所述基础采样管的漏极电流在输出电压的全工作范围内保持一致。
2.根据权利要求1所述的电路，其特征在于，所述采样控制电路还包括第二采样管，所述第二采样管为所述NMOS；
所述第二采样管的源极连接所述功率管的源极，所述第二采样管用于所述输入端和所述输出端的压差大于预设电压时，通过所述第二采样管的源极电流获得所述功率管的漏极电流。
3.根据权利要求1所述的电路，其特征在于，所述电路还包括第一P型金属氧化物半导体场效应晶体管PMOS和第二PMOS；
所述第一PMOS的源极连接所述基础采样管的源极，所述第二PMOS的源极连接所述第一采样管的源极，所述第一PMOS的栅极连接所述第二PMOS的栅极。
4.根据权利要求2所述的电路，其特征在于，所述电路还包括第三PMOS、第四PMOS、第五PMOS和第六PMOS；
所述第三PMOS、第四PMOS、第五PMOS、第六PMOS的源极连接所述输入端，所述第三PMOS、第四PMOS的栅极相连，所述第五PMOS、第六PMOS的栅极相连，所述第三PMOS的栅极连接所述第三PMOS的漏极、所述第二采样管的漏极和所述第五PMOS的漏极，所述第六PMOS的栅极连接所述第六PMOS的漏极；
所述第一采样管的漏极电流等于所述第六PMOS的源极电流，所述第六PMOS的源极电流等于所述第五PMOS的源极电流；
所述输入端和所述输出端的压差大于预设电压时，所述第二采样管的源极电流等于所述第三PMOS的源极电流和所述第五PMOS的源极电流之和，所述第三PMOS的源极电流等于所述第四PMOS的源极电流。
5.根据权利要求4所述的电路，其特征在于，所述输入端和所述输出端的压差不大于所述预设电压时，所述基础采样管的漏极电流等于所述功率管的漏极电流，所述第三PMOS被关断，所述第三PMOS的源极电流等于0。
6.根据权利要求5所述的电路，其特征在于，所述电路还包括第一NMOS和第二NMOS；
所述第一NMOS的栅极、所述第二NMOS的栅极、所述第一NMOS的漏极连接所述第二PMOS的漏极，所述第一NMOS的源极、所述第二NMOS的源极连接，所述第二NMOS的漏极连接所述第六PMOS的漏极。
7.根据权利要求4所述的电路，其特征在于，所述第四PMOS的漏极通过运算放大器连接所述功率管的栅极。
8.根据权利要求2所述的电路，其特征在于，所述第一PMOS的尺寸等于所述第二PMOS的尺寸。
9.根据权利要求1至8任一项所述的电路，其特征在于，所述第一采样管的尺寸等于所述基础采样管的尺寸。
10.一种电源保护芯片，其特征在于，所述电源保护芯片包括功率管以及如权利要求1至8任一项所述的采样控制电路。
11.一种电子设备，其特征在于，所述电子设备包括电源以及如权利要求9所述的电源保护芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111679014.7A CN114337197B (zh) | 2021-12-31 | 2021-12-31 | 功率管的采样控制电路、电源保护芯片以及设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111679014.7A CN114337197B (zh) | 2021-12-31 | 2021-12-31 | 功率管的采样控制电路、电源保护芯片以及设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114337197A true CN114337197A (zh) | 2022-04-12 |
| CN114337197B CN114337197B (zh) | 2024-02-27 |
Family
ID=81022166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111679014.7A Active CN114337197B (zh) | 2021-12-31 | 2021-12-31 | 功率管的采样控制电路、电源保护芯片以及设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114337197B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102055333A (zh) * | 2009-11-10 | 2011-05-11 | 意法半导体研发(深圳)有限公司 | 电压调节器结构 |
| CN102156211A (zh) * | 2010-12-21 | 2011-08-17 | 成都成电硅海科技股份有限公司 | 全cmos精确电流采样电路 |
| CN202794314U (zh) * | 2012-07-19 | 2013-03-13 | 快捷半导体(苏州)有限公司 | 一种功率开关管的过流检测电路 |
| CN105743343A (zh) * | 2016-03-24 | 2016-07-06 | 西安电子科技大学昆山创新研究院 | 一种高效率dc-dc型升压转换器 |
| CN106774595A (zh) * | 2017-01-09 | 2017-05-31 | 电子科技大学 | 一种用于低压差线性稳压器的过流保护电路 |
| CN112448568A (zh) * | 2019-08-30 | 2021-03-05 | 圣邦微电子（北京）股份有限公司 | 一种过压钳位电路 |
-
2021
- 2021-12-31 CN CN202111679014.7A patent/CN114337197B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102055333A (zh) * | 2009-11-10 | 2011-05-11 | 意法半导体研发(深圳)有限公司 | 电压调节器结构 |
| CN102156211A (zh) * | 2010-12-21 | 2011-08-17 | 成都成电硅海科技股份有限公司 | 全cmos精确电流采样电路 |
| CN202794314U (zh) * | 2012-07-19 | 2013-03-13 | 快捷半导体(苏州)有限公司 | 一种功率开关管的过流检测电路 |
| CN105743343A (zh) * | 2016-03-24 | 2016-07-06 | 西安电子科技大学昆山创新研究院 | 一种高效率dc-dc型升压转换器 |
| CN106774595A (zh) * | 2017-01-09 | 2017-05-31 | 电子科技大学 | 一种用于低压差线性稳压器的过流保护电路 |
| CN112448568A (zh) * | 2019-08-30 | 2021-03-05 | 圣邦微电子（北京）股份有限公司 | 一种过压钳位电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114337197B (zh) | 2024-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Man et al. | A high slew-rate push–pull output amplifier for low-quiescent current low-dropout regulators with transient-response improvement | |
| Qu et al. | An ultralow-power fast-transient capacitor-free low-dropout regulator with assistant push–pull output stage | |
| US8519782B2 (en) | Constant voltage circuit | |
| JPWO2006016456A1 (ja) | 回路の保護方法、保護回路およびそれを利用した電源装置 | |
| JP2000293248A (ja) | フィードバック制御低電圧電流シンク／ソース | |
| Zhan et al. | A transient-enhanced output-capacitor-free low-dropout regulator with dynamic Miller compensation | |
| US20240143006A1 (en) | Adaptive overshoot-voltage suppression circuit, reference circuit, chip and communication terminal | |
| Li et al. | A fully on-chip digitally assisted LDO regulator with improved regulation and transient responses | |
| CN114384304A (zh) | 一种高压高精度的电流采样电路 | |
| CN115903985A (zh) | 适用于宽输入电压范围ldo电路的限流电路 | |
| CN103488235B (zh) | 电流限制电路、电压调节器及dc-dc转换器 | |
| CN214674306U (zh) | 一种低功耗芯片的欠压保护电路 | |
| CN101153880A (zh) | 负电压检测器 | |
| CN114337197B (zh) | 功率管的采样控制电路、电源保护芯片以及设备 | |
| CN217543219U (zh) | 一种新型漏电流消隐电路 | |
| US11437991B2 (en) | Control circuit for power switch | |
| US20100073064A1 (en) | Voltage clamp | |
| CN114584082B (zh) | 运算放大器的带宽调整电路及带宽调整方法 | |
| CN113031694B (zh) | 一种低功耗的低压差线性稳压器及其控制电路 | |
| CN111721986B (zh) | 一种宽输入共模电压范围电流检测放大器电路 | |
| CN114489216A (zh) | 一种应用于ldo的保护电路 | |
| CN113054620A (zh) | 一种低功耗芯片的欠压保护电路 | |
| CN207301853U (zh) | 一种基于fvf控制的ldo电路 | |
| CN116566177B (zh) | 一种电源管理电路、方法和电源电路 | |
| CN212364452U (zh) | 继电保护测试仪 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 201306, 8th Floor, No. 1 and No. 5, Lane 99, Haiyang Fourth Road, Lingang New Area, Pudong New Area Free Trade Pilot Zone, Shanghai Patentee after: Shanghai Aiwei Microelectronics Technology Co.,Ltd. Country or region after: China Address before: 201306 building C, No. 888, Huanhu West 2nd Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai Patentee before: Shanghai Aiwei Microelectronics Technology Co.,Ltd. Country or region before: China |