CN102156211A - 全cmos精确电流采样电路 - Google Patents

Abstract

全CMOS精确电流采样电路，涉及电子技术领域。本发明包括功率管和采样管，功率管的漏极和采样管的漏极连接电源电压VDD，栅极接第一输入电压，还包括第一运放、第二运放和MOS管，功率管的源极接第一运放的负极和MOS管的漏极，采样管的源极接第一运放的正极，第一运放的输出端接第二运放的正极，基准源连接第二运放的负极，第二运放的输出端接MOS管的栅极，MOS管的源极接地。本发明通过两级运放的增益和负反馈技术，提高了传统电流采样电路的采样精度。

Description

全CMOS精确电流采样电路

技术领域

本发明属于电子技术领域，涉及H桥功率驱动器集成电路，同时涉及电流采样电路。

背景技术

由于直流电机的广泛应用，推出了一批功能齐全，使用简单的直流电机驱动器，它们包括有半桥、双半桥、四半桥、单H桥、双H桥等。

在H桥功率驱动电路中，需要准确、高效地检测功率开关管的电流值，所以电流检测方法的设计有很重要的意义，同时电流采样技术对于功率器件和负载的过流保护也极其重要。功率电路中常用的电流采样方法有电阻采样、磁采样、SENSEFET采样等，SENSEFET采样电流方法如图1所示。图中Kelvin线表示考虑了电路中的电流流过金属线造成的电压差的影响。通常SENSEFET的栅宽远小于MainFET的栅宽，希望Isense与IOUT的比例关系由功率管功率管sense MOS和DMOS的W/L之比决定，按1/N的比例采样。工作在饱和区的MOS管漏极电流为，以N管为例：

$I_{\mathrm{DS}}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W}{L}{(V_{\mathrm{GS}}-V_{\mathrm{TH}})}^2$

μ_n为电子的迁移率，C_ox为单位面积的栅氧化层电容，W为栅的宽度，L为栅的长度，V_GS为栅源两极之间的电压，V_TH为阈值电压。

SENSEFET的漏极电流 $I_{\mathrm{Dsense}}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_{\mathrm{sense}}{(V_{\mathrm{GSsense}}-V_{\mathrm{TH}})}^2$

DMOS管的漏极电流为 $I_{\mathrm{Dmain}}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_{\mathrm{main}}{(V_{\mathrm{GSmain}}-V_{\mathrm{TH}})}^2$

$\frac{I_{\mathrm{Dsense}}}{I_{\mathrm{Dmain}}}=\frac{{\left(\frac{W}{L}\right)}_{\mathrm{sense}}}{{\left(\frac{W}{L}\right)}_{\mathrm{main}}}\frac{{(V_{\mathrm{GSsense}}-V_{\mathrm{TH}})}^2}{{(V_{\mathrm{GSmain}}-V_{\mathrm{TH}})}^2}$

SENSEFET的宽长比为DMOS管的1/N，要使两SENSEFET管电流也为1/N的DMOS管电流，需要使V_GSsense＝V_GSmain，两管栅极电位与漏极电位相等，只要源极电位相等就能按比例采样。

取样电流： $I_{\mathrm{sense}}=\frac{V_{\mathrm{sense}}}{R_{\mathrm{sense}}}$

输出电流：I_out＝N×I_sense

传统的采样电流结构不能精确地采取电流，由于电路中存在着扰动，当V_Ssense≠V_Smain时，

$\frac{I_{\mathrm{sense}}}{I_{\mathrm{out}}}\≠\mathrm{const}$

const代表一个恒定不变的量。

发明内容

本发明所要解决的技术问题是，提供一种全CMOS精确电流采样电路结构，用于克服当V_Ssense≠V_Smain时电流采样电路不能精确按比例采样的问题。

本发明解决所述技术问题采用的技术方案是，全CMOS精确电流采样电路，包括功率管和采样管，功率管的漏极和采样管的漏极连接电源电压VDD，栅极接第一输入电压，还包括第一运放、第二运放和MOS管，功率管的源极接第一运放的负极和MOS管的漏极，采样管的源极接第一运放的正极，第一运放的输出端接第二运放的正极，基准源连接第二运放的负极，第二运放的输出端接MOS管的栅极，MOS管的源极接地。

所述功率管、采样管和MOS管皆为NMOS管。

本发明通过两级运放的增益和负反馈技术，提高了传统电流采样电路的采样精度。

以下结合附图和具体实施方式对本发明作进一步的说明。

附图说明

图1是现有技术的电路图。

图2是本发明的实施方式电路图。

具体实施方式

本发明的全CMOS精确电流采样电路结构，包括功率管和SENSEFET，一个工作在线性区的MOS管，两个运算放大器，一个基准源，功率管和采样管的源极分别接到运算放大器的两端，输出与带隙基准器基准源比较作为下一级运算放大器的输入，该运放的输出通过共源极放大电路反馈回主管和采样管的源极，起到稳定主管和采样管的源极电位的作用。

具体的说，参见图2，全CMOS精确电流采样电路，包括功率管MN1和采样管MN2，功率管MN1的漏极和采样管MN2的漏极连接电源电压VDD，栅极接第一输入电压VDC1，还包括第一运放A1、第二运放A2和MOS管MN3，功率管MN1的源极接第一运放A1的负极和MOS管MN3的漏极，采样管MN2的源极接第一运放A1的正极，第一运放A1的输出端接第二运放的正极，基准源VREF连接第二运放A2的负极，第二运放A2的输出端接MOS管MN3的栅极，MOS管MN3的源极接地。

所述功率管MN1、采样管MN2和MOS管MN3皆为NMOS管。

本发明的工作原理为：功率管MN1管和采样管MN2管的栅极、漏极电位相等，当功率管MN1和采样管MN2的源极电位不相等时，导致源极电流不相等。当采样管MN2的源极电位V_S2比功率管MN1的源极电位V_S1大ΔV₁时，差值ΔV被第一运算放大器A1放大K₁ΔV₁，K₁为第一运算放大器A1的增益，K₁ΔV₁再与基准源输出电压作比较，差值ΔV₂再加在第二运算放大器A2上，输出K₂ΔV₂加在工作在线性区的MOS管MN3的栅极上，通过共源极反相放大的漏极输出实现负反馈钳位。

共源极放大器的增益A_V为：

$A_V=-{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W}{L}(V_{\mathrm{in}}-V_{\mathrm{TH}})R_D$

工作在线性区的NMOS管MN3的电阻随着栅源两极之间的电压变化而变化，具体关系式为：

$R_{\mathrm{DS}}=\frac{1}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W}{L}(V_{\mathrm{in}}-V_{\mathrm{TH}})}$

由MOS管MN3的栅源电压改变引起MOS管MN3管的漏源电阻变化从而导致电流改变，相比于恒定电阻有更高的精度。

两级运算放大器具有较高增益，运算放大器的虚短路特性和闭环负反馈将确保MN1和MN2的源极电位十分近似，以至于可以忽略它们的差值，故本发明的CMOS电路具有精确采样的功能。

Claims (2)

1.全CMOS精确电流采样电路，包括功率管(MN1)和采样管(MN2)，功率管(MN1)的漏极和采样管(MN2)的漏极连接电源电压VDD，栅极接第一输入电压(VDC1)，其特征在于，还包括第一运放(A1)、第二运放(A2)和MOS管(MN3)，功率管(MN1)的源极接第一运放(A1)的负极和MOS管(MN3)的漏极，采样管(MN2)的源极接第一运放(A1)的正极，第一运放(A1)的输出端接第二运放的正极，基准源(VREF)连接第二运放(A2)的负极，第二运放(A2)的输出端接MOS管(MN3)的栅极，MOS管(MN3)的源极接地。

2.如权利要求1所述的全CMOS精确电流采样电路，其特征在于，所述功率管(MN1)、采样管(MN2)和MOS管(MN3)皆为NMOS管。

Images