CN114335145A - 一种抑制电流崩塌的hemt器件及其生产方法 - Google Patents
一种抑制电流崩塌的hemt器件及其生产方法 Download PDFInfo
- Publication number
- CN114335145A CN114335145A CN202111649102.2A CN202111649102A CN114335145A CN 114335145 A CN114335145 A CN 114335145A CN 202111649102 A CN202111649102 A CN 202111649102A CN 114335145 A CN114335145 A CN 114335145A
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier layer
- electrode
- groove
- hemt device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及半导体及半导体制造技术领域,具体来说是一种抑制电流崩塌的HEMT器件及其生产方法,包括衬底,所述衬底上设有成核层;所述成核层上设有缓冲层;所述缓冲层上设有沟道层;所述沟道层上设有势垒层;所述势垒层上具有源极、栅极以及漏极;所述栅极与势垒层之间设有P‑GaN层;所述源极与势垒层之间设有存储层;所述源极与栅极以及栅极与漏极之间均设有钝化层;本发明公开了一种抑制电流崩塌的HEMT器件,本发明通过存储层设置,器件关断时,源极下方pGaN电荷存储层中的净负电荷有效加速2DEG的耗尽,减小关断时间,降低器件关断损耗;器件开启时,存储层中净负电荷减少,有助于2DEG恢复,减小开启时间,降低开启损耗。
Description
技术领域
本发明涉及半导体及半导体制造技术领域,具体来说是一种抑制电流崩塌的HEMT器件及其生产方法。
背景技术
在宽禁带化合物半导体电子器件中,基于GaN材料的HEMT是应用于高频大功率场合的主要器件之一,是目前研究的热点。
GaN材料具有禁带宽、临界击穿电场高、电子饱和速度高、热导率高、抗辐照能力强等优势,故GaN基HEMT器件具有高电子迁移率、高临界击穿电场强度、高电子饱和速度等优良特性。
而且氮化物材料具有很强的自发和压电极化效应,可显著提高HEMT材料结构中二维电子气(2DEG)的密度和迁移率,赋予GaN HEMT非常强大的电流处理能力,成为了高频率和大功率开关应用的优良解决方案。
随着技术的不断发展,尽管GaN基HEMT的性能正不断取得突破,该器件的规模化应用仍受到电学可靠性问题的限制。尤其不可回避的是电应力退化问题。GaN基HEMT的主要优势在于其拥有高频高功率,故电流崩塌效应的存在已经严重阻碍了GaN HEMT的应用。
常规GaN HEMT中沟道2DEG在栅极下靠近漏极一侧电场峰值的作用下获得能量,跃迁出沟道势阱进入缓冲层,被缓冲层陷阱俘获且不能及时释放,电流崩塌效应显著。
尽管GaN基功率HEMT器件本身就具有较低功耗,但其开关损耗仍然需要被降低以满足更高效率的应用的需求。特别是在高频工作环境中,器件的开关损耗在总体功耗中仍然占有较大的比重。
GaN HEMT器件工作于高频、大信号条件下,器件的输出电流会明显降低,从而引发了输出功率减小,即所谓的电流崩塌效应。
产生电流崩塌效应的原因主要有两个:①表面陷阱引起的“虛栅”效应;②缓冲层陷阱俘获沟道热电子。
相比于GaN缓冲层陷阱,表面陷阱的影响可通过工艺进行改善,在器件表面生长钝化层以改变表面态能级,降低表面陷阱对GaN HEMT沟道电子浓度的影响,从而抑制电流崩塌。
而对于缓冲层陷阱对电流崩塌的影响却难以从工艺上得到有效解决。
所以为了避免上述问题,就需要对现有HEMT器件进行优化设计,同时对生产工艺进行优化设计。
发明内容
本发明的目的在于克服现有技术的不足,提供一种能够抑制电流崩塌的HEMT器件。
为了实现上述目的,本发明采用的技术方案为:
一种抑制电流崩塌的HEMT器件,包括衬底,所述衬底上设有成核层;所述成核层上设有缓冲层;所述缓冲层上设有沟道层;所述沟道层上设有势垒层;所述势垒层上具有源极、栅极以及漏极;所述栅极与势垒层之间设有P-GaN层;所述源极与势垒层之间设有存储层;所述源极与栅极以及栅极与漏极之间均设有钝化层。
所述势垒层上设有凹槽组;所述凹槽组布置势垒层靠近漏极一端;所述凹槽组布置在栅极与漏极之间区域的下方;所述凹槽组包括多个设置势垒层上的凹槽体;所述钝化层延伸至各个凹槽体内。
多个所述凹槽体呈间隔分布。
相邻凹槽体等距分布。
相邻凹槽体之间具有高度差;靠近栅极一侧凹槽体深度最大,所述凹槽组中的各个凹槽体深度由栅极向漏极一侧逐步减少。
所述凹槽体竖直截面呈矩形或者半圆形。
一种所述HEMT器件的生产方法,所述生产方法包括如下步骤:
步骤1:提供基础衬底,在衬底上生长成核层;
步骤2:在成核层上外延缓冲层;
步骤3:在缓冲层上生长沟道层;在沟道层上生长势垒层;在势垒层上生长P型电荷存储层;
步骤4:步骤3完成后,对P型电荷存储层进行刻蚀,刻蚀时,要求在势垒层上布置源极的区域形成存储层;在势垒层上布置栅极区域形成帽层;
步骤5:步骤4完成后,在势垒层上制备源极以及漏极;要求源极和漏极与势垒层形成欧姆接触;
步骤6:步骤5完成后,在势垒层上刻蚀凹槽组;要求上述凹槽组布置势垒层靠近漏极一端;所述凹槽组布置在栅极与漏极之间区域的下方;
步骤7:步骤6完成后,在势垒层上生长一层钝化层;
步骤8:在帽层上制备栅极;
步骤9:在步骤8完成后,一个HEMT器件生产完成,如果需要重复生产HEMT器件,重复步骤1-8即可。
在所述步骤6中,要求凹槽组中靠近栅极一端的凹槽体深度最大,靠近漏极一端的凹槽体深度最小。
所述凹槽体刻蚀成弧形槽或者矩形槽。
所述凹槽组中靠近栅极一侧的凹槽体的侧边与帽层侧面相齐平。
本发明的优点在于:
本发明公开了一种抑制电流崩塌的HEMT器件,本发明通过存储层设置,器件关断时,源极下方pGaN电荷存储层中的净负电荷有效加速2DEG的耗尽,减小关断时间,降低器件关断损耗;器件开启时,存储层中净负电荷减少,有助于2DEG恢复,减小开启时间,降低开启损耗。
另外因为凹槽组中凹槽体的存在可以一定程度上调制势垒层厚度,降低沟道电子跃迁出势阱被缓冲层陷阱俘获的几率,增强器件对沟道的控制能力;在栅、漏极间的多个矩形(或半圆)阻挡区,可以避免电场集中在栅极边缘和凹槽边缘;阻挡区缩小了GaN HEMT关断时栅电极电子沿势垒层表面向漏极横向迁移的通路,小比例提升静态导通电阻;另外,本发明相比现有技术而言,不使用场板结构,避免引入栅极源极寄生电容和寄生电阻,工艺简单易实现。
附图说明
下面对本发明说明书各幅附图表达的内容及图中的标记作简要说明:
图1为本发明第一实施例的结构示意图。
图2为本发明第二实施例的结构示意图。
上述图中的标记均为:
1、衬底,2、成核层,3、缓冲层,4、沟道层,5、势垒层,6、钝化层,7、凹槽组,8、存储层,9、源极,10、栅极,11、漏极,12、帽层。
具体实施方式
下面对照附图,通过对最优实施例的描述,对本发明的具体实施方式作进一步详细的说明。
一种抑制电流崩塌的HEMT器件,包括衬底1,所述衬底1上设有成核层2;所述成核层2上设有缓冲层3;所述缓冲层3上设有沟道层4;所述沟道层4上设有势垒层5;所述势垒层5上具有源极9、栅极10以及漏极11;所述栅极10与势垒层5之间设有P-GaN层(帽层12);所述源极9与势垒层5之间设有存储层8;所述源极9与栅极10以及栅极10与漏极11之间均设有钝化层6;本发明公开了一种抑制电流崩塌的HEMT器件,本发明通过存储层8设置,器件关断时,源极9下方pGaN电荷存储层8中的净负电荷有效加速2DEG的耗尽,减小关断时间,降低器件关断损耗;器件开启时,存储层8中净负电荷减少,有助于2DEG恢复,减小开启时间,降低开启损耗。
另外,在本发明中所述势垒层5上设有凹槽组7;所述凹槽组7布置势垒层5靠近漏极11一端;所述凹槽组7布置在栅极10与漏极11之间区域的下方;所述凹槽组7包括多个设置势垒层5上的凹槽体71;所述钝化层6延伸至各个凹槽体71内;在本发明中凹槽体71的存在可以一定程度上调制势垒层5厚度,降低沟道电子跃迁出势阱被缓冲层3陷阱俘获的几率,增强器件对沟道的控制能力;在栅、漏极11间的多个矩形(或半圆)阻挡区,可以避免电场集中在栅极10边缘和凹槽边缘;阻挡区缩小了GaN HEMT关断时栅电极电子沿势垒层5表面向漏极11横向迁移的通路,小比例提升静态导通电阻。
进一步的,在本发明中多个所述凹槽体71呈间隔分布;这里设置多个凹槽体,可以避免电场集中在单个凹槽侧壁,增强沟道控制能力;另外,在本发明中自栅极至漏极之间相邻凹槽体间的间隔可以等距分布,也可以呈等差或等比分布(依次增大),这样分布对电场分布控制效果更好。
进一步的,在本发明中相邻凹槽体71等距分布;本发明采用等距分布,这样的分布方式,对电场分布控制效果更好。
进一步的,在本发明中相邻凹槽体71之间具有高度差;靠近栅极10一侧凹槽体71深度最大,所述凹槽组7中的各个凹槽体71深度由栅极10向漏极11一侧逐步减少;本发明通过上述结构的公开,使得钝化层6在源、漏极11间形成多个阶梯型阻挡区;阻挡区可以使栅极10向漏极11间的电场缓慢减弱,在保证充足的二维电子气提供电流的情况下,增强器件对沟道的控制,避免了电场集中,有效缓解电流崩塌效应。
进一步的,在本发明中所述凹槽体71竖直截面呈矩形或者半圆形;本发明凹槽体采用矩形截面好处是生产工艺简单;而半圆形截面的凹槽体改善电场集中效果好;本发明通过这样的结构设置,可以避免电场集中在栅极10边缘和凹槽边缘。
一种所述HEMT器件的生产方法,所述生产方法包括如下步骤:
步骤1:提供基础衬底1,在衬底1上生长成核层2;
步骤2:在成核层2上外延缓冲层3;
步骤3:在缓冲层3上生长沟道层4;在沟道层4上生长势垒层5;在势垒层5上生长P型电荷存储层;
步骤4:步骤3完成后,对P型电荷存储层进行刻蚀,刻蚀时,要求在势垒层5上布置源极9的区域形成存储层8;在势垒层5上布置栅极10区域形成帽层12;
步骤5:步骤4完成后,在势垒层5上制备源极9以及漏极11;要求源极9和漏极11与势垒层5形成欧姆接触;
步骤6:步骤5完成后,在势垒层5上刻蚀凹槽组7;要求上述凹槽组7布置势垒层5靠近漏极11一端;所述凹槽组7布置在栅极10与漏极11之间区域的下方;
步骤7:步骤6完成后,在势垒层5上生长一层钝化层6;
步骤8:在帽层12上制备栅极10;
步骤9:在步骤8完成后,一个HEMT器件生产完成,如果需要重复生产HEMT器件,重复步骤1-8即可。
具体;
衬底1一般为硅或碳化硅,能够生长III族氮化物的材料(包括但不限于氮化镓、铝镓氮、铟镓氮、铝铟镓氮、磷化铟、砷化镓、金刚石、蓝宝石、锗);
衬底1上生长成核层2;成核层作用:在衬底上直接外延GaN材料往往质量不会很好,因此在衬底与外延结构之间插入成核层来促进GaN横向生长,提高外延层生长质量的同时还可以起到隔离作用,防止衬底和GaN材料发生互扩散;匹配衬底1材料和异质结材料层;厚度:≤200nm,生长方式:MOCVD、MBE、ALD;生长温度:750℃~1150℃;
成核层2上外延缓冲层3,起到保护衬底1不被金属离子侵入且能粘合需要生长于其上的其他半导体材料层的作用;可以是AlGaN、GaN或AlGaInN等Ⅲ族氮化物材料;厚度:1~2μm,生长方式:MOCVD、MBE、HVPE,温度:800~1200℃;
缓冲层3上生长沟道层4,沟道层4上生长势垒层5,沟道层4和势垒层5形成异质结,沟道层4与势垒层5界面处靠近沟道层4的一端产生2DEG;厚度:<250nm;生长方式:MOCVD、MBE、ALD;
在势垒层5上生长一层pGaN和/或P型电荷存储层,电荷存储层8采用的材料为GaN或AlGaN;p型掺杂浓度及pGaN的膜厚需依据对2DEG的浓度影响进行优化;生长方式:MOCVD、MBE、ALD;
刻蚀pGaN,保留栅极10下的帽层12和源极9下存储层8;
在势垒层5上制备源极9、漏极11。源极9与漏极11要与势垒层5的半导体材料形成欧姆接触;制备方式:电镀、金属蒸发、溅射或互相结合的方式;金属包含但不限于:Ti、Al、Ni、Au、Ta或其中几种相结合的金属系统;
在势垒层5栅下漏端一侧刻蚀多个凹槽体71,距离栅极10最近的凹槽体71刻蚀得最深,靠近漏端的凹槽刻蚀得最浅;
在源漏极11之间的区域生长一层钝化层6,钝化层6起到保护器件不受环境气氛的影响,填充凹槽体71,有效抑制电流崩塌效应的作用;生长方式:PECVD、LPCVD等;材料:二氧化硅、氮化硅等;
在钝化层6上光刻出栅极10窗口,刻蚀栅极10下的钝化层6,再沉积金属,制备栅极10;栅极10与势垒层5的半导体材料形成肖特基接触;具体是栅极10与帽层12形成肖特基接触;制备方式:电镀、金属蒸发、溅射或互相结合的方式,金属包括但不限于:Ni、Au、Pd、Pt等或其中几种相结合的金属系统。
进一步的,在本发明中在所述步骤6中,要求凹槽组7中靠近栅极10一端的凹槽体71深度最大,靠近漏极11一端的凹槽体71深度最小:在实际加工时,因为各个凹槽体深度不同,所以在实际刻蚀时要求依次刻蚀各个凹槽体;在实际操作刻蚀时,理论上先刻蚀深度较大的凹槽体和先刻蚀深度较小的凹槽体区别不大;但是在实际操作过程中;可以先刻蚀深度较大的凹槽体,再刻蚀深度较小的凹槽体;这样的刻蚀方式,方便实际刻蚀,因为深度较大的凹槽体靠近栅极布置,并且靠近栅极布置,起到一个很好的标定作用。
进一步的,在本发明中所述凹槽体71刻蚀成弧形槽或者矩形槽;矩形槽结构的凹槽体可以采用为正常刻蚀方式,而弧形的凹槽体刻蚀需要在仪器加入离子铣。
进一步的,在本发明中所述凹槽组7中靠近栅极10一侧的凹槽体71的侧边与帽层12侧面相齐平;最大的凹槽体需要贴着栅极边缘处处布置,凹槽体之间的间距可以是等距分布/等比/等差分布;这里齐平是沿纵向齐平,如视图所示;因为栅极下靠近漏端处电场最大,所以凹槽体贴着栅边缘布置可以改善电场分布,凹槽组之间的分布设置的优点也是优化电场分布;同时,这样的设置,可以起到很好的标定作用,方便控制刻蚀起点;自栅极至漏极相邻凹槽体间间隔可以等距分布,也可以呈等差或等比分布(间距依次增大),这样分布对电场分布控制效果更好。
显然本发明具体实现并不受上述方式的限制,只要采用了本发明的方法构思和技术方案进行的各种非实质性的改进,均在本发明的保护范围之内。
Claims (10)
1.一种抑制电流崩塌的HEMT器件,其特征在于,包括衬底,所述衬底上设有成核层;所述成核层上设有缓冲层;所述缓冲层上设有沟道层;所述沟道层上设有势垒层;所述势垒层上具有源极、栅极以及漏极;所述栅极与势垒层之间设有P-GaN层;所述源极与势垒层之间设有存储层;所述源极与栅极以及栅极与漏极之间均设有钝化层。
2.根据权利要求1所述的一种抑制电流崩塌的HEMT器件,其特征在于,所述势垒层上设有凹槽组;所述凹槽组布置势垒层靠近漏极一端;所述凹槽组布置在栅极与漏极之间区域的下方;所述凹槽组包括多个设置势垒层上的凹槽体;所述钝化层延伸至各个凹槽体内。
3.根据权利要求2所述的一种抑制电流崩塌的HEMT器件,其特征在于,多个所述凹槽体呈间隔分布。
4.根据权利要求3所述的一种抑制电流崩塌的HEMT器件,其特征在于,相邻凹槽体等距分布。
5.根据权利要求2所述的一种抑制电流崩塌的HEMT器件,其特征在于,相邻凹槽体之间具有高度差;靠近栅极一侧凹槽体深度最大,所述凹槽组中的各个凹槽体深度由栅极向漏极一侧逐步减少。
6.根据权利要求2所述的一种抑制电流崩塌的HEMT器件,其特征在于,所述凹槽体竖直截面呈矩形或者半圆形。
7.一种如权利要求1-6任一项所述HEMT器件的生产方法,其特征在于,所述生产方法包括如下步骤:
步骤1:提供基础衬底,在衬底上生长成核层;
步骤2:在成核层上外延缓冲层;
步骤3:在缓冲层上生长沟道层;在沟道层上生长势垒层;在势垒层上生长P型电荷存储层;
步骤4:步骤3完成后,对P型电荷存储层进行刻蚀,刻蚀时,要求在势垒层上布置源极的区域形成存储层;在势垒层上布置栅极区域形成帽层;
步骤5:步骤4完成后,在势垒层上制备源极以及漏极;要求源极和漏极与势垒层形成欧姆接触;
步骤6:步骤5完成后,在势垒层上刻蚀凹槽组;要求上述凹槽组布置势垒层靠近漏极一端;所述凹槽组布置在栅极与漏极之间区域的下方;
步骤7:步骤6完成后,在势垒层上生长一层钝化层;
步骤8:在帽层上制备栅极;
步骤9:在步骤8完成后,一个HEMT器件生产完成,如果需要重复生产HEMT器件,重复步骤1-8即可。
8.根据权利要求7所述的一种HEMT器件的生产方法,其特征在于,在所述步骤6中,要求凹槽组中靠近栅极一端的凹槽体深度最大,靠近漏极一端的凹槽体深度最小。
9.根据权利要求8所述的一种HEMT器件的生产方法,其特征在于,所述凹槽体刻蚀成弧形槽或者矩形槽。
10.根据权利要求8所述的一种HEMT器件的生产方法,其特征在于,所述凹槽组中靠近栅极一侧的凹槽体的侧边与帽层侧面相齐平。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111649102.2A CN114335145A (zh) | 2021-12-30 | 2021-12-30 | 一种抑制电流崩塌的hemt器件及其生产方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111649102.2A CN114335145A (zh) | 2021-12-30 | 2021-12-30 | 一种抑制电流崩塌的hemt器件及其生产方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114335145A true CN114335145A (zh) | 2022-04-12 |
Family
ID=81018904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111649102.2A Pending CN114335145A (zh) | 2021-12-30 | 2021-12-30 | 一种抑制电流崩塌的hemt器件及其生产方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114335145A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115799331A (zh) * | 2023-01-30 | 2023-03-14 | 南京理工大学 | 一种基于蓝宝石衬底的多凹槽AlGaN/GaN HEMT器件 |
CN117393597A (zh) * | 2023-10-11 | 2024-01-12 | 上海新微半导体有限公司 | Hemt器件及其制备方法 |
-
2021
- 2021-12-30 CN CN202111649102.2A patent/CN114335145A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115799331A (zh) * | 2023-01-30 | 2023-03-14 | 南京理工大学 | 一种基于蓝宝石衬底的多凹槽AlGaN/GaN HEMT器件 |
CN117393597A (zh) * | 2023-10-11 | 2024-01-12 | 上海新微半导体有限公司 | Hemt器件及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101734336B1 (ko) | 낮은 오믹 콘택 저항을 갖는 갈륨 질화물 장치들 | |
KR102011761B1 (ko) | 이중 금속의 부분 리세스된 전극을 갖는 GaN계 쇼트키 다이오드 | |
JP2021510461A (ja) | 複合バリア層構造に基づくiii族窒化物エンハンスメント型hemt及びその製造方法 | |
JP5190923B2 (ja) | GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法 | |
KR102011762B1 (ko) | 부분 리세스된 양극을 갖는 GaN계 쇼트키 다이오드 | |
CN113380623A (zh) | 通过p型钝化实现增强型HEMT的方法 | |
CN105428412A (zh) | AlGaN/GaN异质结场效应晶体管及其制备方法 | |
US20170033098A1 (en) | GaN-BASED SCHOTTKY DIODE RECTIFIER | |
CN108054208B (zh) | 横向型氮化镓基场效应晶体管及其制作方法 | |
CN114335145A (zh) | 一种抑制电流崩塌的hemt器件及其生产方法 | |
CN112289858A (zh) | Ⅲ族氮化物增强型hemt器件及其制备方法 | |
TW202141789A (zh) | 三五族半導體裝置 | |
CN112018176A (zh) | 一种半导体器件及其制造方法 | |
CN110429127B (zh) | 一种氮化镓晶体管结构及其制备方法 | |
CN210897283U (zh) | 一种半导体器件 | |
CN111276533B (zh) | 一种选择区域凹槽栅GaN电流孔径垂直结构晶体管结构及实现方法 | |
US20210202728A1 (en) | Enhancement-mode high-electron-mobility transistor | |
CN115332334A (zh) | 具有反向续流能力的集成二极管的GaN HEMT纵向器件 | |
CN114843337A (zh) | 双栅结构氮化镓高电子迁移率晶体管及其制作方法 | |
US11456377B2 (en) | Semiconductor device and method for manufacturing the same | |
CN212085010U (zh) | 半导体结构 | |
CN115050830A (zh) | 一种半导体器件的外延结构及其制备方法、半导体器件 | |
KR101952175B1 (ko) | 질화물 반도체 소자 및 이의 제조 방법 | |
CN114649410A (zh) | 沟槽型半导体器件及其制造方法 | |
JP2022519825A (ja) | 埋込みp型層を有する第III族窒化物高電子移動度トランジスタおよびその作製プロセス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 241000 1803, building 3, service outsourcing park, Wuhu high tech Industrial Development Zone, Anhui Province Applicant after: Anhui Changfei Advanced Semiconductor Co.,Ltd. Address before: 241000 1803, building 3, service outsourcing park, high tech Industrial Development Zone, Yijiang District, Wuhu City, Anhui Province Applicant before: WUHU QIDI SEMICONDUCTOR Co.,Ltd. |