CN114335080A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114335080A
CN114335080A CN202111141459.XA CN202111141459A CN114335080A CN 114335080 A CN114335080 A CN 114335080A CN 202111141459 A CN202111141459 A CN 202111141459A CN 114335080 A CN114335080 A CN 114335080A
Authority
CN
China
Prior art keywords
layer
insulating layer
transistor
disposed
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111141459.XA
Other languages
English (en)
Inventor
李金熙
申东勋
崔畯焕
孙昇锡
李禹根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114335080A publication Critical patent/CN114335080A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1334—Constructional arrangements; Manufacturing methods based on polymer dispersed liquid crystals, e.g. microencapsulated liquid crystals
    • G02F1/13345—Network or three-dimensional gels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/16756—Insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示装置包括：基体层；第一图案，设置在基体层上；绝缘层，设置在第一图案上并且包括多个层；以及第二图案，设置在绝缘层上。绝缘层的多个层中的至少两个层包括相同的材料。

Description

显示装置
相关申请的交叉引用
本申请要求于2020年9月29日在韩国知识产权局提交的第10-2020-0126975号韩国专利申请的优先权和权益，上述韩国专利申请的全部内容通过引用并入本文。
技术领域
本公开涉及显示装置及其制造方法。
背景技术
作为显示图像的装置，使用诸如发射显示装置的显示装置。显示装置可以包括显示面板，显示面板包括像素和用于驱动像素的电路元件。显示面板可以包括绝缘层以使电路元件绝缘。当在绝缘层中出现缺陷时，电路元件可能受到损坏或者可能发生短路。
在该背景技术部分公开的以上信息仅是为了加强对技术背景的理解，因此其可能包含不构成对本领域普通技术人员来说已知的现有技术的信息。
发明内容
实施例提供了能够防止由于绝缘层中的缺陷而导致的可靠性降低的显示装置。
根据实施例的显示装置可以包括：基体层；第一图案，设置在基体层上；绝缘层，设置在第一图案上并且包括多个层；以及第二图案，设置在绝缘层上。绝缘层的多个层中的至少两个层可以包括相同的材料。
绝缘层可以包括：下层，包括一个或多个层；以及上层，设置在下层上并且包括一个或多个层，并且下层的最下层和上层的最下层可以包括相同的材料。
下层可以包括与第一图案不重叠的部分，并且在下层的部分中，第一图案可以包括与上层的最下层接触的部分。
下层的最上层和上层的最上层可以包括相同的材料。
绝缘层的下层和上层中的每一个可以包括多个层。
绝缘层的下层和上层中的每一个的多个层可以包括包含不同材料的层。
绝缘层的下层和上层中的每一个的多个层可以包括具有不同的组成比、不同的氢含量或不同的密度的层。
绝缘层的下层和上层可以包括不同数目的层。
绝缘层的下层和上层中的每一个可以是单个层。
显示装置还可以包括：基底；光阻挡层，设置在基底上；缓冲层，设置在光阻挡层上；晶体管的半导体层，设置在缓冲层上；栅极绝缘层，设置在晶体管的半导体层上；晶体管的栅极电极，设置在晶体管的栅极绝缘层上；层间绝缘层，设置在栅极电极上；晶体管的电极，设置在层间绝缘层上；以及钝化层，设置在晶体管的电极上。绝缘层可以是缓冲层、栅极绝缘层、层间绝缘层和钝化层之一。
第一图案可以是光阻挡层、晶体管的半导体层、晶体管的栅极电极和晶体管的电极之一。
显示装置还可以包括设置在钝化层上的连接电极。第二图案可以是晶体管的半导体层、晶体管的栅极电极、晶体管的电极和连接电极之一。
根据实施例的显示装置可以包括：基底；缓冲层，设置在基底上；晶体管的半导体层，设置在缓冲层上；栅极绝缘层，设置在晶体管的半导体层上；晶体管的栅极电极，设置在晶体管的栅极绝缘层上；层间绝缘层，设置在栅极电极上；晶体管的电极，设置在层间绝缘层上；以及钝化层，设置在晶体管的电极上。缓冲层、栅极绝缘层、层间绝缘层和钝化层中的至少一个可以包括多个层，并且多个层中的至少两个层可以包括相同的材料。
多个层可以包括顺序地堆叠的第一层、第二层、第三层和第四层，并且第一层和第三层可以包括相同的材料。
第二层和第四层可以包括相同的材料。
第一层和第二层可以包括不同的材料，或者可以包括不同的组成比、氢含量和密度。
多个层可以包括顺序地堆叠的第一层、第二层、第三层和第四层，并且第一层和第四层可以包括相同的材料。
多个层还可以包括堆叠在第四层上的第五层，并且第三层和第五层可以包括相同的材料。
多个层还可以包括顺序地堆叠在第四层上的第五层和第六层，并且第三层和第五层可以包括相同的材料。
多个层可以仅包括两个层。
根据实施例，可以提供能够防止由于绝缘层中的缺陷而导致的可靠性降低的显示装置。根据实施例，在整个说明书中可以了解到其他有利的效果。
附图说明
通过参照附图详细描述本公开的实施例，本公开的以上以及其他方面和特征将变得更加明显，在附图中：
图1示出了根据实施例的显示装置的示意性俯视图；
图2示出了根据实施例的显示装置中的一个像素的等效电路图；
图3示出了根据实施例的施加到显示装置中的一个像素的信号的时序图；
图4示出了显示出根据实施例的显示面板的堆叠结构的示意性截面图；
图5示出了显示出根据实施例的在显示面板中的两个图案和设置在它们之间的绝缘层的示意性截面图；
图6、图7、图8和图9分别示出了显示出形成在图5中示出的绝缘层的方法的示意性截面图；
图10示出了显示出根据实施例的在显示面板中的两个图案和设置在它们之间的绝缘层的示意性截面图；
图11和图12示出了显示出根据对比示例的在显示面板中的两个图案和设置在它们之间的绝缘层的示意性截面图；
图13和图14分别示出了显示出在图10中示出的显示面板中的每一层的组件轮廓的曲线图；
图15示出了显示出根据实施例的显示面板中的两个图案和设置在它们之间的绝缘层的示意性截面图；
图16示出了显示出根据实施例的显示面板中的两个图案和设置在它们之间的绝缘层的示意性截面图；以及
图17示出了显示出根据实施例的显示面板中的两个图案和设置在它们之间的绝缘层的示意性截面图。
具体实施方式
在下文中将参照附图更充分地描述本公开，在附图中示出了实施例。
然而，本公开可以以不同的形式实施，并且不应被解释为限于这里阐述的实施例。而是，提供这些实施例以使本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达本公开的范围。
此外，为了更好地理解和便于描述，会夸大在附图中示出的构成元件的尺寸和厚度。同样的附图标记始终指代同样的元件。
如这里使用的，除非上下文另外明确指出，否则单数形式“一个”、“一种”和“所述(该)”也意图包括复数形式。
在说明书和权利要求书中，出于其含义和解释的目的，术语“和/或”意图包括术语“和”和“或”的任何组合。例如，“A和/或B”可以被理解为“A、B或者A和B”。术语“和”和“或”可以在连接或分离的意义上使用，并且可以被理解为等价于“和/或”。
在说明书和权利要求书中，出于其含义和解释的目的，短语“…中的至少一个(种)”意图包括“从…组中选择的至少一个(种)”。例如，“A和B中的至少一个(种)”可以被理解为是指“A、B或者A和B”。
将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述不同的元件，但是这些元件不应受这些术语的限制。这些术语仅是用来将一个元件与另一元件区分开。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
为了便于描述，在这里可使用空间相对术语“在…下方”、“在…下面”、“下”、“在…上方”、“上”等来描述如附图中所示的一个元件或组件与另一元件或组件的关系。将理解的是，空间相对术语意在涵盖除了在附图中描绘的方位之外的装置在使用或操作中的不同方位。例如，在附图中示出的装置被翻转的情况下，位于另一装置“下方”或“下面”的装置可以位于另一装置“上方”。因此，示例性术语“下方”可以包括下位置和上位置两种。装置也可以在其他方向上取向，并且可以根据方位不同地解释空间相对术语。
将理解的是，当诸如层、膜、区域或基底的元件被称为“在”另一元件“上”时，该元件可以直接在另一元件上，或者也可以存在居间元件。相反，当诸如层、膜、区域或基底的元件被称为“直接在”另一元件“上”时，不存在居间元件。
术语“重叠”或“交叠”是指第一物体可以在第二物体上方或下方或侧面，反之亦然。另外，术语“重叠”可以包括层叠、堆叠、面对或面向、在…上方延伸、覆盖或部分地覆盖，或者本领域普通技术人员将认识并理解的任何其他合适的术语。
当元件被描述为与另一元件“不交叠”或“不重叠”时，这可以包括元件彼此间隔开、彼此偏移或彼此分开，或者本领域普通技术人员将认识并理解的任何其他合适的术语。
术语“面对”和“面向”是指第一元件可以直接或间接地与第二元件相对。在第三元件介于第一元件和第二元件之间的情况下，第一元件和第二元件可以理解为彼此间接地相对，尽管仍然彼此面对。
另外。除非明确地相反描述，否则词语“包括(comprise)”和诸如“包括(comprises)”或“包含(comprising)”的变型、“含有(includes)”和/或“含(including)”、“具有(has)”、“具备(have)”和/或“有(having)”及其变型可以被理解为暗示包括所陈述的元件，但不排除任何其他元件。
另外，在说明书中，“连接”是指两个或更多个组件不仅直接相连，而且两个或更多个组件可以通过其他组件间接地连接、物理连接以及电连接，或者其可以根据位置或功能由不同的名称来提及，但是可以包括连接基本上彼此一体的每个部分。
短语“在平面图中”是指从顶部观察物体，而短语“在示意性截面图中”是指观察通过从侧面垂直切割物体的截面。
在附图中，符号“X”、“Y”和“Z”用于指示方向，其中，X用于指示第一方向，Y用于指示与第一方向垂直的第二方向，并且Z用于指示与第一方向和第二方向垂直的第三方向。第一方向X、第二方向Y和第三方向Z可以分别对应于显示装置的水平方向、竖直方向和厚度方向。
考虑到讨论中的测量和与特定量的测量相关的误差(即，测量系统的限制)，如这里使用的“大约”或“近似”包括列举的值，并且意指在本领域普通技术人员确定的特定值的可接受的偏差范围内。例如，“大约”可以指在一个或多个标准偏差内，或者在列举的值的±30％、±20％、±10％、±5％内。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的意思相同的意思。将进一步理解，除非这里明确定义，否则术语(例如在通用的字典中定义的术语)应该被解释为具有与它们在相关领域的上下文的意思一致的意思，并且不应解释为理想的或过于形式化的意思。
图1示出了根据实施例的显示装置的示意性俯视图。
参照图1，显示装置可以包括显示面板10、柔性电路板20、集成电路芯片30和印刷电路板40。
显示面板10可以包括与其上显示一幅图像或多幅图像的屏幕对应的显示区域DA以及非显示区域NA，并且用于产生和/或传送施加到显示区域DA的各种信号和电压的电路和/或信号线可以设置在非显示区域NA中。非显示区域NA可以定位或设置成包围或相邻于显示区域DA的外围。在图1中，虚线矩形表示显示区域DA和非显示区域NA之间的边界。
像素PX可以以矩阵形式设置在显示面板10的显示区域DA中。诸如第一扫描线151、第二扫描线152、数据线171、驱动电压线172、公共电压线173和初始化电压线174的信号线也可以布置或设置在显示区域DA中。第一扫描线151和第二扫描线152可以基本上在第一方向X上延伸。数据线171、驱动电压线172、公共电压线173和初始化电压线174可以基本上在第二方向Y上延伸。在其它实施例中，驱动电压线172、公共电压线173和初始化电压线174中的至少一个可以包括基本上在第一方向X上延伸的电压线和基本上在第二方向Y上延伸的电压线，并且可以以网格形式布置或设置。每个像素PX可以电连接到第一扫描线151、第二扫描线152、数据线171、驱动电压线172、公共电压线173或初始化电压线174等，以从这些信号线接收第一扫描信号、第二扫描信号、数据电压、驱动电压和公共电压等。像素PX可以实现为诸如发光二极管的发光元件。
用于检测用户的接触触摸和/或非接触触摸的触摸电极可以设置在显示面板10的显示区域DA中。
具有用于从显示面板10的外部接收信号的焊盘的焊盘部分PP可以设置在显示面板10的非显示区域NA中，并且柔性电路板20的第一端部可以接合到焊盘部分PP。柔性电路板20的焊盘可以电连接到焊盘部分PP的焊盘。显示面板10可以包括两个或更多个焊盘部分PP，并且焊盘部分PP可以定位或设置为沿着显示面板10的边缘彼此间隔开。相应的柔性电路板20可以接合到每个焊盘部分PP。显示面板10可以根据其尺寸包括一个焊盘部分PP，并且一个柔性电路板20可以与其接合。
驱动器可以设置在显示面板10的非显示区域NA中，以产生和/或处理用于驱动显示面板10的各种信号。驱动器可以包括：数据驱动器，以将数据信号施加到数据线171；栅极驱动器，以将栅极信号施加到第一扫描线151和第二扫描线152；以及信号控制器，以控制数据驱动器和栅极驱动器。像素PX可以根据由栅极驱动器产生的扫描信号以预定的时序接收数据电压或初始化电压。栅极驱动器可以集成在显示面板10中，并且可以设置在显示区域DA的至少一侧或一侧上。
数据驱动器可以被提供为集成电路芯片30。集成电路芯片30可以安装或设置在柔性电路板20中。从集成电路芯片30输出的信号可以通过柔性电路板20的焊盘部分和显示面板10的焊盘部分PP传送到显示面板10。
显示装置可以包括多个集成电路芯片30，并且一个集成电路芯片30可以定位或设置在每个柔性电路板20上。在其它实施例中，集成电路芯片30可以安装或设置在显示面板10的非显示区域NA上。集成电路芯片30可以定位或设置在显示区域DA和焊盘部分PP之间。
信号控制器可以被提供为集成电路芯片，并且可以安装或设置在印刷电路板40中。数据驱动器和信号控制器可以被提供为集成芯片。
柔性电路板20的第二端部(第一端部的相对端)可以接合并电连接到印刷电路板40的焊盘部分，以在显示面板10和印刷电路板40之间传送信号。印刷电路板40可以包括与柔性电路板20的数目对应的焊盘部分的数目。
集成电路芯片30可以输出供应到显示区域DA的信号。例如，在本公开的精神和范围内，集成电路芯片30可以输出数据电压、驱动电压、公共电压和初始化电压等。用于分别将从集成电路芯片30输出的数据电压、驱动电压、公共电压和初始化电压传送到显示区域DA的数据线171、驱动电压线172、公共电压线173和初始化电压线174的数据电压传送线、驱动电压传送线、公共电压传送线和初始化电压传送线可以定位或设置在非显示区域NA中。集成电路芯片30还可以输出用于控制栅极驱动器的信号。
从集成电路芯片30输出的信号可以通过与定位或设置在柔性电路板20的第一端部处的焊盘电连接的焊盘部分PP的焊盘输入到显示面板10中。集成电路芯片30可以通过定位或设置在柔性电路板20的第二端部处的与印刷电路板40的焊盘部分的焊盘电连接的焊盘接收用作用于产生以上信号(例如，图像数据、相关信号或电力等)的基础的信号。处理器或存储器等可以定位或设置在印刷电路板40中。在本公开的精神和范围内，在显示装置应用于移动通信终端的情况下，处理器可以是包括中央处理器、图形处理器和调制解调器等的应用处理器。柔性电路板20可以弯曲，并且印刷电路板40可以设置在显示面板10的后表面上。
图2示出了根据实施例的显示装置中的一个像素PX的等效电路图，并且图3示出了根据实施例的施加到显示装置中的一个像素PX的信号的时序图。
参照图2，像素PX可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、存储电容器SC和发光二极管LED。诸如第一扫描线151、第二扫描线152、数据线171、驱动电压线172、公共电压线173和初始化电压线174的信号线可以电连接到像素PX。尽管示出了像素PX可以包括三个晶体管T1、T2和T3和一个电容器SC的结构，但是晶体管和电容器的数目可以不同地改变。尽管示出了六条信号线151、152、171、172、173和174电连接到像素PX的结构，但是信号线的类型和数目可以不同地修改。
第一晶体管T1可以是驱动晶体管，第二晶体管T2可以是开关晶体管，并且第三晶体管T3可以是初始化晶体管或感测晶体管。第一晶体管T1、第二晶体管T2和第三晶体管T3可以是3端子元件，每个3端子元件可以包括第一电极、第二电极和栅极电极。
第一晶体管T1的第一电极可以电连接到传输驱动电压ELVDD的驱动电压线172，并且第一晶体管T1的第二电极可以电连接到发光二极管LED的第一电极(在下文中，也称为像素电极)。第一晶体管T1的栅极电极可以电连接到第二晶体管T2的第二电极和存储电容器SC的第一电极。第一晶体管T1可以输出根据通过第二晶体管T2施加到栅极电极的数据电压DS的大小而改变的驱动电流ID。驱动电流ID可以被供应到发光二极管LED，并且发光二极管LED可以发射具有根据驱动电流ID的大小而改变的亮度的光。
第一晶体管T1可以包括与半导体层重叠的光阻挡层LB，并且光阻挡层LB可以电连接到第一晶体管T1的第二电极，由此改善第一晶体管T1的特性，诸如输出饱和特性。
第二晶体管T2的第一电极可以电连接到数据线171，并且第二晶体管T2的第二电极可以电连接到第一晶体管T1的栅极电极和存储电容器SC的第一电极。第二晶体管T2的栅极电极可以电连接到第一扫描线151。第二晶体管T2可以根据通过第一扫描线151接收的扫描信号GW而导通，以执行将通过数据线171施加的数据电压DS传送到第一晶体管T1的栅极电极和存储电容器SC的第一电极的开关操作。
第三晶体管T3的第一电极可以电连接到初始化电压线174，并且第三晶体管T3的第二电极可以电连接到第一晶体管T1的第二电极、存储电容器SC的第二电极和发光二极管LED的第一电极。第三晶体管T3的栅极电极可以电连接到第二扫描线152。第三晶体管T3可以使第一晶体管T1的第二电极、存储电容器SC的第二电极和发光二极管LED的第一电极初始化为初始化电压SS/INT。
第三晶体管T3和初始化电压线174可以用于感测诸如导致图像质量劣化的第一晶体管T1的阈值电压的特性。第三晶体管T3可以根据通过第二扫描线152接收的感测信号SN而导通以电连接第一晶体管T1和初始化电压线174，并且电连接到初始化电压线174的传感器可以在感测时段期间感测第一晶体管T1的特性信息。第一晶体管T1的对于每个像素PX可能不同的特性(例如，阈值电压)的变化可以通过在感测时段期间通过反映通过第三晶体管T3感测的特性信息产生补偿的数据电压而在外部得到补偿。
存储电容器SC的第一电极可以电连接到第一晶体管T1的栅极电极和第二晶体管T2的第二电极，并且存储电容器SC的第二电极可以电连接到第一晶体管T1的第二电极和发光二极管LED的第一电极。存储电容器SC可以存储数据电压DS，并且存储的数据电压DS可以在发射时段期间施加到第一晶体管T1。发光二极管LED的第二电极(在下文中，也称为公共电极)可以电连接到传输公共电压ELVSS的公共电压线173。
将参照图2和图3描述一个像素PX的操作。
在感测和初始化时段期间，高电平的感测信号SN可以通过第二扫描线152被供应到像素PX。因此，第三晶体管T3可以导通以通过初始化电压线174感测发光二极管LED的第一电极的电压，并且可以通过使其改变为初始化电压INT来使发光二极管LED的第一电极的电压初始化。
在数据写入时段期间，高电平的扫描信号GW可以通过第一扫描线151被供应到像素PX。因此，第二晶体管T2可以导通，以将数据电压DS施加到第一晶体管T1的栅极电极和存储电容器SC的第一电极。
在发射时段期间，第一晶体管T1可以输出根据数据电压DS的大小而不同的驱动电流ID。驱动电流ID可以被供应到发光二极管LED，并且发光二极管LED可以发射具有根据驱动电流ID的大小而改变的亮度的光。
现在将描述可以由根据实施例的显示装置包括的显示面板10(参见图1)的构造或结构。
图4示出了显示出根据实施例的显示面板10的堆叠结构的示意性截面图。在图4中示出的截面可以基本上对应于一个像素区域和一个焊盘区域。
显示面板10(参见图1)可以包括基底110、定位或设置在基底110上的晶体管TR和电连接到晶体管TR的发光二极管LED。晶体管TR可以对应于图2中所示的像素PX的第一晶体管T1，发光二极管LED可以对应于图2中所示的像素PX的发光二极管LED。
基底110可以是由玻璃、石英或陶瓷等制成的刚性基底或者由诸如聚酰亚胺的聚合物制成的柔性基底。
光阻挡层LB可以设置在基底110上。光阻挡层LB可以防止外部光到达晶体管TR的半导体层AL，由此防止半导体层AL的特性劣化。光阻挡层LB可以控制晶体管TR(例如，电流特性在发射显示装置中至关重要的驱动晶体管)的漏电流。光阻挡层LB可以包括不透射在要被阻挡的波段内的光的材料，并且可以是包括诸如钼(Mo)、钛(Ti)、铜(Cu)或铝(Al)的金属的导电层。因此，光阻挡层LB可以在显示面板10(参见图1)中用作可以被施加特定或选定电压的电极。可以减小晶体管TR的电压-电流特性曲线图的饱和区域中的电流变化率，以改善作为驱动晶体管的特性。
缓冲层120可以设置在光阻挡层LB上。在形成半导体层AL的情况下缓冲层120可以通过阻挡来自基底110的杂质来改善半导体层AL的特性，并且可以使基底110的表面平坦化以减轻半导体层AL的应力。缓冲层120可以是包括诸如氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)的无机绝缘材料的绝缘层，并且可以是单层或多层。缓冲层120可以包括非晶硅(Si)。
晶体管TR的半导体层AL可以设置在缓冲层120上。半导体层AL可以包括第一区域和第二区域以及位于它们之间的沟道区域。半导体层AL可以包括氧化物半导体、多晶硅和非晶硅中的任何一种。例如，半导体层AL可以包括低温多晶硅(LTPS)，并且可以包括包含锌(Zn)、铟(In)、镓(Ga)和锡(Sn)中的至少一种的氧化物半导体材料。例如，半导体层AL可以包括氧化铟镓锌(IGZO)。
栅极绝缘层140可以设置在半导体层AL上。栅极绝缘层140可以包括诸如氮化硅、氧化硅和氮氧化硅的无机绝缘材料，并且可以是单层或多层。
可以包括晶体管TR的栅极电极GE、存储电容器SC的第一电极C1、焊盘PD的第一层PL1、第一扫描线151或第二扫描线152等的栅极导电层可以设置在栅极绝缘层140上。焊盘PD的第一层PL1可以电连接到定位或设置在显示面板10(参见图1)的非显示区域NA(参见图1)中的布线，并且布线的一部分可以构成第一层PL1。栅极导电层可以包括钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)等，并且可以为单层或多层。
在示出的实施例中，栅极绝缘层140可以仅形成在与栅极导电层重叠的区域中，但是栅极绝缘层140也可以形成在与栅极导电层不重叠的区域中。
层间绝缘层160可以设置在栅极导电层上。层间绝缘层160可以包括诸如氮化硅、氧化硅和氮氧化硅的无机绝缘材料，并且可以是单层或多层。
可以包括晶体管TR的第一电极SE和第二电极DE、存储电容器SC的第二电极C2、焊盘PD的第二层PL2、数据线171、驱动电压线172、公共电压线173或初始化电压线174等的数据导电层可以设置在层间绝缘层160上。第一电极SE和第二电极DE可以通过形成在层间绝缘层160中的接触孔分别电连接到半导体层AL的第一区域和第二区域。第一电极SE和第二电极DE中的一个可以用作源极电极，并且另一个可以用作漏极电极。第一电极SE和第二电极DE中的一个可以通过形成在层间绝缘层160和缓冲层120中的接触孔电连接到光阻挡层LB。焊盘PD的第二层PL2可以通过形成在层间绝缘层160中的接触孔电连接到焊盘PD的第一层PL1。数据导电层可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、镍(Ni)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)等，并且可以是单层或多层。
钝化层181可以设置在数据导电层上。钝化层181可以包括诸如氮化硅、氧化硅和氮氧化硅的无机绝缘材料，并且可以是单层或多层。
可以包括焊盘PD的第三层PL3和连接电极LE等的焊盘导电层可以设置在钝化层181上。连接电极LE可以通过形成在钝化层181中的接触孔电连接到晶体管TR的第二电极DE。焊盘PD的第三层PL3可以通过形成在钝化层181中的接触孔电连接到焊盘PD的第二层PL2。因此，输入到第三层PL3的信号可以通过第二层PL2和第一层PL1传送到布线。焊盘导电层可以包括诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电材料。焊盘导电层可以通过使用具有优异的抗氧化性或耐腐蚀性的导体来形成。
平坦化层182可以设置在焊盘导电层上。平坦化层182可以是有机绝缘层。例如，平坦化层182可以包含聚甲基丙烯酸甲酯、诸如聚苯乙烯的通用聚合物、具有酚基的聚合物衍生物、丙烯酸聚合物、酰亚胺基的聚合物(例如，聚酰亚胺)以及诸如硅氧烷基聚合物的有机绝缘材料。
发光二极管LED的第一电极E1可以设置在平坦化层182上。第一电极E1可以被称为像素电极。第一电极E1可以通过形成在平坦化层182中的接触孔电连接到连接电极LE。因此，第一电极E1可以电连接到晶体管TR的第二电极DE，以接收用于控制发光二极管LED的亮度的数据电压。第一电极E1可以通过形成在平坦化层182中的接触孔电连接到连接电极LE，连接电极LE可以通过形成在钝化层181中的接触孔电连接到晶体管TR的第二电极DE，由此，第一电极E1电连接到第二电极DE。可以与第一电极E1电连接的晶体管TR可以是驱动晶体管或可以电连接到驱动晶体管的晶体管。第一电极E1可以由反射导电材料或半透明导电材料形成，或可以由透明导电材料形成。第一电极E1可以包括诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电材料。第一电极E1可以包括诸如锂(Li)、钙(Ca)、铝(Al)、银(Ag)、镁(Mg)或金(Au)的金属或者金属合金。
像素限定层360可以设置在平坦化层182上。像素限定层360可以被称为间隔壁，并且可以具有与第一电极E1重叠的开口。像素限定层360可以包含聚甲基丙烯酸甲酯、诸如聚苯乙烯的通用聚合物、具有酚基的聚合物衍生物、丙烯酸聚合物、酰亚胺基聚合物(例如，聚酰亚胺)以及诸如硅氧烷基聚合物的有机绝缘材料。
发射层EL可以设置在发光二极管LED的第一电极E1上。除了发射层EL之外，空穴注入层、空穴传输层、电子传输层和电子注入层中的至少一个可以设置在第一电极E1上。
发光二极管LED的第二电极E2可以设置在发射层EL上。第二电极E2可以被称为公共电极。第二电极E2可以通过形成在平坦化层182和钝化层181中的接触孔电连接到公共电压线173。第二电极E2可以由诸如钙(Ca)、钡(Ba)、镁(Mg)、铝(Al)、银(Ag)的低功函数金属或金属合金制成为薄层，以具有透光性。第二电极E2可以包括诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电氧化物。
第一电极E1、发射层EL和第二电极E2可以构成发光二极管LED，诸如有机发光二极管。第一电极E1可以是发光二极管LED的阳极，并且第二电极E2可以是发光二极管LED的阴极。
封装层(未示出)可以设置在第二电极E2上。封装层可以封装发光二极管LED，以防止湿气或氧从外部渗透。封装层可以是包括一个或多个无机层和一个或多个有机层的薄膜封装层。包括用于感测触摸的触摸电极的触摸传感器层(未示出)可以设置在封装层上。用于减小外部光反射的防反射层(未示出)可以设置在触摸传感器层上。
图5示出了显示出根据实施例的在显示面板10中的两个图案PT1、PT2和设置在它们之间的绝缘层IL的示意性截面图。
参照图5，示出了基体层BL、定位或设置在基体层BL上的第一图案PT1、设置在第一图案PT1上的绝缘层IL和定位或设置在绝缘层IL上的第二图案PT2。
参照图4和图5，基体层BL、第一图案PT1、绝缘层IL和第二图案PT2可以表示在图4中示出的层之中的四个连续的层。基体层BL可以是基底110、缓冲层120、栅极绝缘层140和层间绝缘层160之一。绝缘层IL可以是缓冲层120、栅极绝缘层140、层间绝缘层160和钝化层181之一。第一图案PT1可以是光阻挡层LB、半导体层AL、栅极导电层和数据导电层之一。第二图案PT2可以是半导体层AL、栅极导电层、数据导电层和焊盘导电层之一。然而，本公开不限于此。
例如，基体层BL可以用作基底110，第一图案PT1可以用作光阻挡层LB，绝缘层IL可以用作缓冲层120，并且第二图案PT2可以用作半导体层AL。例如，基体层BL可以用作缓冲层120，第一图案PT1可以用作半导体层AL，绝缘层IL可以用作栅极绝缘层140，并且第二图案PT2可以用作栅极电极GE。例如，基体层BL可以用作栅极绝缘层140，第一图案PT1可以用作栅极电极GE，绝缘层IL可以用作层间绝缘层160，并且第二图案PT2可以用作第一电极SE或第二电极DE。例如，基体层BL可以用作层间绝缘层160，第一图案PT1可以用作第一电极SE或第二电极DE，绝缘层IL可以用作钝化层181，并且第二图案PT2可以用作连接电极LE。
绝缘层IL可以包括下层L1和上层L2。下层L1可以包括通过第一沉积工艺形成的至少一个层，并且上层L2可以包括通过第二沉积工艺形成的至少一个层。第一沉积工艺和第二沉积工艺可以在相同的条件下执行。这里，相同的条件可以指原材料气体(或工艺气体)和工艺条件是相同的。因此，上层L2可以是在相同的工艺条件下由与下层L1的原材料气体相同的原材料气体形成的层。
下层L1可以包括可以顺序地堆叠的第一层L11和第二层L12。上层L2可以包括可以顺序地堆叠的第一层L21和第二层L22。因此，下层L1的第一层L11和上层L2的第一层L21可以是在相同的工艺条件下形成的层，并且可以通过使用相同的材料或类似的材料形成或由相同的材料或类似的材料制成。因此，下层L1的第二层L12和上层L2的第二层L22可以是在相同的工艺条件下形成的层，并且可以通过使用相同的材料或类似的材料形成。例如，下层L1的第一层L11和上层L2的第一层L21可以包括氮化硅、氧化硅和氮氧化硅中的任何一种，并且下层L1的第二层L12和上层L2的第二层L22可以包括氮化硅、氧化硅和氮氧化硅中的另一种。下层L1的第一层L11和下层L1的第二层L12可以是通过不同的膜形成条件(原材料气体和/或工艺条件)形成的具有不同的膜性质的层。
即使在下层L1的第一层L11、下层L1的第二层L12、上层L2的第一层L21和上层L2的第二层L22都包含相同的材料或类似的材料(例如，氧化硅)的情况下，下层L1的第二层L12和上层L2的第二层L22也可以与下层L1的第一层L11和上层L2的第一层L21具有不同的膜性质，诸如组成比(例如，当包含氧化硅时硅与氧的组成比)、氢含量以及密度。例如，下层L1的第一层L11和上层L2的第一层L21可以比下层L1的第二层L12和上层L2的第二层L22具有更低的氢含量。下层L1的第一层L11和上层L2的第一层L21可以比下层L1的第二层L12和上层L2的第二层L22更密。
因为绝缘层IL可以包括通过单独的沉积工艺形成的下层L1和上层L2，所以可以防止在单个沉积工艺中形成绝缘层的情况下可能发生的缺陷以及导致的可靠性的降低。例如，在一道沉积工艺中形成绝缘层的情况下，可能有在绝缘层的沉积前后由于外来物质而可能无法形成绝缘层的部分，绝缘层的一部分可能被撕掉，或者可能发生绝缘层可能剥落的缺陷。在设置在绝缘层下方和上方的导体处于绝缘层的缺陷部分中或附近的情况下，可能在导体之间发生短路。湿气或氧等可能渗透到绝缘层的缺陷的部分中，并且可能在导电层中发生腐蚀。
如在实施例中，在形成绝缘层IL中可以通过第一沉积工艺形成下层L1并且可以通过第二沉积工艺在下层L1上形成上层L2的情况下，即使在下层L1中发生缺陷，上层L2仍可以覆盖缺陷部分或与缺陷部分重叠。可以在与下层L1的条件相同的条件下保持绝缘层IL和第一图案PT1之间的界面特性。
绝缘层IL的下层L1和上层L2中的每一个可以是共同地沉积的绝缘层。这样的绝缘层可以具有相对薄的厚度。换言之，例如，下层L1和上层L2中的每一个可以通过沉积具有相对薄的厚度的绝缘层两次来形成。因此，在绝缘层包括两个层的情况下，绝缘层IL可以包括四个层，并且在绝缘层包括四个层的情况下，绝缘层IL可以包括八个层。下层L1和上层L2中的每一个可以被形成为具有相对较薄的厚度(例如，在大约30％至大约70％的范围内的厚度)。
图6、图7、图8和图9分别示出了显示出形成在图5中示出的绝缘层IL的方法的示意性截面图。
参照图6，可以通过第一沉积工艺在其上可以形成有第一图案PT1的基体层BL上形成下层L1的第一层L11和第二层L12。作为沉积工艺，可以使用诸如等离子体增强化学气相沉积(PECVD)的化学气相沉积(CVD)方法。可以通过使用不同的膜形成条件在一个工艺室中通过连续沉积形成构成绝缘层IL(见图5或图8)的下层L1的第一层L11和第二层L12。第一层L11和第二层L12中的每一个可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和氮氧化硅(SiOxNy)的无机绝缘材料中的任何一种。第一层L11和第二层L12可以包括不同的材料。下层L1的第一层L11和下层L1的第二层L12可以包含相同的材料或类似的材料，但是可以具有不同的膜性质，诸如组成比、氢含量和密度。
参照图7，在形成绝缘层IL(见图5或图8)的下层L1之后，可以执行清洗工艺CP。清洗可以去除在显示面板10(见图1)的制造工艺期间产生的颗粒或外来物质，由此改善显示面板10(见图1)的质量和产率。
参照图8，可以通过第二沉积工艺在下层L1上设置上层L2的第一层L21和第二层L22。可以通过使用不同的膜形成条件在一个工艺室中通过连续沉积形成构成绝缘层IL的上层L2的第一层L21和第二层L22。第一层L21和第二层L22可以包括不同的材料。第一层L21和第二层L22可以包含相同的材料或类似的材料，但是可以具有不同的膜性质，诸如组成比、氢含量和密度。上层L2的第一层L21可以在与下层L1的第一层L11的条件相同的条件下形成。上层L2的第二层L22可以在与下层L1的第二层L12的条件相同的条件下形成，或者可以在不同的条件下形成。
参照图9，在形成绝缘层IL的上层L2之后，可以执行清洗工艺CP。如上所述，即使在绝缘层IL可以包括顺序堆叠的下层L1和上层L2的情况下，下层L1和上层L2也可以通过单独的沉积工艺来形成，并且可以在形成下层L1之后并且在形成上层L2之前执行清洗工艺CP。
图10示出了显示出根据实施例的在显示面板10中的两个图案PT1、PT2和设置在它们之间的绝缘层IL的示意性截面图。
在图10中示出的显示面板10(参见图1)可以与在图5中示出的显示面板10(参见图1)具有相同的堆叠结构，但是图10示出了绝缘层IL的下层L1可以包括缺陷的部分DP的情况。
可以在形成下层L1之后在清洗工艺CP(参见图9)中去除在形成下层L1前后可能出现的颗粒或外来物质，但是随着外来物质被去除，下层L1可能被撕掉。下层L1可能无法形成在可能存在外来物质的位置中。因此，下层L1可能包括不覆盖第一图案PT1或与第一图案PT1不重叠的缺陷部分DP。然而，因为上层L2覆盖下层L1的缺陷部分DP或与下层L1的缺陷部分DP重叠，所以在第一图案PT1和第二图案PT2之间不发生短路。在下层L1的缺陷部分DP中，上层L2可以接触第一图案PT1。因为上层L2可以在与下层L1的条件相同的条件下形成，所以上层L2和第一图案PT1之间的界面状态可以与下层L1和第一图案PT1之间的界面状态基本上相同。
诸如缓冲层、栅极绝缘层、层间绝缘层或钝化层的绝缘层可以通过使用能够防止设置在该层下方或下面的导电层或半导体层等的劣化并且确保预定的器件特性的材料来形成。在绝缘层为多层的情况下，与导电层或半导体层等接触的层可以通过使用能够防止导电层或半导体层等的劣化并且确保预定的器件特性的材料来形成。例如，栅极绝缘层可以包括氧化硅，但是与半导体层接触的最下层可以具有小的氢含量，为了防止半导体层的特性的劣化。在钝化层中，与数据导电层接触的最下层可以包括氮化硅，为了防止数据导电层的腐蚀(氧化)。
在根据实施例的绝缘层IL中，因为上层L2的第一层L21可以在与下层L1的第一层L11的条件相同的条件下形成，所以第一层L21在第一图案PT1上在下层L1的缺陷部分DP中与第一图案PT1接触的效果可以与第一层L11在第一图案PT1的顶部处接触第一图案PT1的效果相同。因此，即使在缺陷部分DP中的第一层L21接触第一图案PT1的情况下，仍可以补偿缺陷部分DP而未使第一图案PT1的特性劣化。因此，即使在绝缘层IL中发生缺陷部分DP的情况下，仍可以防止在顶部和缺陷部分DP之间发生特性偏差，并且通过将与顶部的绝缘层堆叠结构相同的绝缘层堆叠结构应用于缺陷的部分DP来改善产率。
图11和图12示出了显示出根据对比示例的在显示面板10中的两个图案PT1、PT2和设置在它们之间的绝缘层IL的示意性截面图。
参照图11，绝缘层IL可以是包括通过单个沉积工艺形成的第一层L01和第二层L02的多层。在由于外来物质而在绝缘层IL中发生缺陷的部分DP的情况下，定位或设置在绝缘层IL下方和上方的第一图案PT1和第二图案PT2可以通过缺陷部分DP连接，由此产生短路。
参照图12，绝缘层IL可以包括通过单独的沉积工艺形成的下层L1和上层L2。上层L2可以在与下层L1的条件不同的条件下形成。例如，下层L1可以包括氮化硅，并且上层L2可以包括氧化硅。因为上层L2可以覆盖可能在下层L1中出现的缺陷部分DP或者与之重叠，所以可以防止第一图案PT1和第二图案PT2之间的短路。然而，上层L2在第一图案PT1上在缺陷部分DP中与第一图案PT1接触的效果可能不同于下层L1在第一图案PT1的顶部处与第一图案PT1接触的效果。因此，上层L2可以物理地覆盖缺陷部分DP或与缺陷部分DP重叠，但是其可能导致第一图案PT1的物理性质的变化，并且可能影响器件特性。
图13和图14分别示出了显示出在图10中示出的显示面板10中的每一层的组件轮廓(component profile)的曲线图。
参照图10、图13和图14，可以通过组件轮廓分析来检查设置在第一图案PT1和第二图案PT2之间的绝缘层IL的每一层。例如，如图13中所示，对于特定的或选择的组件，可以为下层L1的最下层的第一层L11和可以为上层L2的最下层的第一层L21可以具有相同的轮廓。可以为下层L1的最上层的第二层L12和可以为上层L2的最上层的第二层L22可以具有相同的轮廓。如图14中所示，即使在下层L1和上层L2的组件轮廓不完全相同的情况下，它们也可以具有重复的趋势。
图15、图16和图17均示出了显示出根据实施例的显示面板10中的两个图案PT1、PT2和设置在它们之间的绝缘层IL的示意性截面图。
参照图15，绝缘层IL可以包括通过单独的沉积工艺形成的下层L1和上层L2。下层L1可以包括可以顺序地堆叠的第一层L11、第二层L12和第三层L13。第二层L12可以是具有与第一层L11和第三层L13的膜性质不同的膜性质的层。上层L2可以包括可以顺序地堆叠的第一层L21、第二层L22和第三层L23。下层L1的第一层L11和上层L2的第一层L21可以是在相同的工艺条件下形成的层，并且可以通过使用相同的材料或类似的材料来形成。下层L1的第二层L12和上层L2的第二层L22可以是在相同的工艺条件下形成的层，并且可以通过使用相同的材料或类似的材料来形成。下层L1的第三层L13和上层L2的第三层L23可以是在相同的工艺条件下形成的层，并且可以通过使用相同的材料或类似的材料来形成。如上所述，绝缘层IL的下层L1和上层L2可以各自包括三个或更多个层，并且上层L2可以具有其中下层L1可以重复的结构。
参照图16，绝缘层IL可以包括通过单独的沉积工艺形成的下层L1和上层L2。下层L1可以包括顺序地堆叠的第一层L11、第二层L12和第三层L13，并且上层L2可以包括顺序地堆叠的第一层L21和第二层L22。下层L1的第一层L11和上层L2的第一层L21可以是在相同的工艺条件下形成的层，并且可以通过使用相同的材料或类似的材料来形成。下层L1的第三层L13和上层L2的第二层L22可以是在相同的工艺条件下形成的层，并且可以通过使用相同的材料或类似的材料来形成。这样，绝缘层IL的下层L1和上层L2可以包括不同数目的层。然而，可以作为下层L1和上层L2的最下层的至少第一层L11和L21可以在相同的条件下形成，并且可以具有相同的膜性质。因此，即使在下层L1中出现缺陷部分并且上层L2接触第一图案PT1，仍可以防止顶部与缺陷部分之间的特性偏差。
参照图17，绝缘层IL可以包括通过单独的沉积工艺形成的下层L1和上层L2。下层L1和上层L2中的每一个可以形成为一个层。下层L1和上层L2可以是在相同的工艺条件下形成的层，并且可以通过使用相同的材料或类似的材料来形成。如在上面描述的实施例中，上层L2可以覆盖可能在下层L1中发生的缺陷部分或与之重叠而不负面地影响第一图案PT1的特性。
虽然已经结合被视为实际的实施例的内容描述了本公开，但应当理解，本公开不限于所公开的实施例，而是相反，意在覆盖包括在所附权利范围的精神和范围内的各种修改和等同布置。

Claims (11)

1.一种显示装置，其中，所述显示装置包括：
基体层；
第一图案，设置在所述基体层上；
绝缘层，设置在所述第一图案上并且包括多个层；以及
第二图案，设置在所述绝缘层上，
其中，所述绝缘层的所述多个层中的至少两个层包括相同的材料。
2.根据权利要求1所述的显示装置，其中，
所述绝缘层包括：
下层，包括一个或多个层；以及
上层，设置在所述下层上并且包括一个或多个层，并且
所述下层的最下层和所述上层的最下层包括相同的材料。
3.根据权利要求2所述的显示装置，其中，
所述下层包括与所述第一图案不重叠的部分，并且
在所述下层的所述部分中，所述第一图案包括与所述上层的所述最下层接触的部分。
4.根据权利要求2所述的显示装置，其中，所述下层的最上层和所述上层的最上层包括相同的材料。
5.根据权利要求2所述的显示装置，其中，所述绝缘层的所述下层和所述上层中的每一个包括多个层。
6.根据权利要求5所述的显示装置，其中，所述绝缘层的所述下层和所述上层中的每一个的所述多个层包括包含不同材料的层。
7.根据权利要求5所述的显示装置，其中，所述绝缘层的所述下层和所述上层中的每一个的所述多个层包括具有不同的组成比、不同的氢含量或不同的密度的层。
8.根据权利要求2所述的显示装置，其中，所述绝缘层的所述下层和所述上层包括不同数目的层。
9.根据权利要求2所述的显示装置，其中，所述绝缘层的所述下层和所述上层中的每一个是单个层。
10.根据权利要求1所述的显示装置，其中，所述显示装置还包括：
基底；
光阻挡层，设置在所述基底上；
缓冲层，设置在所述光阻挡层上；
晶体管的半导体层，设置在所述缓冲层上；
栅极绝缘层，设置在所述晶体管的所述半导体层上；
所述晶体管的栅极电极，设置在所述栅极绝缘层上；
层间绝缘层，设置在所述栅极电极上；
所述晶体管的电极，设置在所述层间绝缘层上；以及
钝化层，设置在所述晶体管的所述电极上，
其中，所述绝缘层是所述缓冲层、所述栅极绝缘层、所述层间绝缘层和所述钝化层之一。
11.根据权利要求10所述的显示装置，其中，所述第一图案是所述光阻挡层、所述晶体管的所述半导体层、所述晶体管的所述栅极电极和所述晶体管的所述电极之一。
CN202111141459.XA 2020-09-29 2021-09-28 显示装置 Pending CN114335080A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0126975 2020-09-29
KR1020200126975A KR20220044038A (ko) 2020-09-29 2020-09-29 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN114335080A true CN114335080A (zh) 2022-04-12

Family

ID=80821453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111141459.XA Pending CN114335080A (zh) 2020-09-29 2021-09-28 显示装置

Country Status (3)

Country Link
US (1) US11961849B2 (zh)
KR (1) KR20220044038A (zh)
CN (1) CN114335080A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611154B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치
JP4818839B2 (ja) * 2006-07-19 2011-11-16 株式会社 日立ディスプレイズ 液晶表示装置及びその製造方法
KR101234228B1 (ko) 2010-06-04 2013-02-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101782557B1 (ko) 2010-10-25 2017-09-28 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR20120108565A (ko) * 2011-03-24 2012-10-05 엘지디스플레이 주식회사 반사판과 이를 포함하는 디스플레이 장치
KR102408898B1 (ko) 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20180013369A (ko) 2016-07-29 2018-02-07 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치
KR102592992B1 (ko) 2016-07-30 2023-10-23 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조방법

Also Published As

Publication number Publication date
US20220102390A1 (en) 2022-03-31
US11961849B2 (en) 2024-04-16
KR20220044038A (ko) 2022-04-06

Similar Documents

Publication Publication Date Title
KR102565936B1 (ko) 표시 장치
US20220157906A1 (en) Display apparatus including a blocking layer and method of manufacturing the same
KR101596935B1 (ko) 유기전계 발광소자 및 이의 제조 방법
US11114521B2 (en) Display device and manufacturing method thereof
CN108122953A (zh) 封装单元和包括该封装单元的有机发光显示装置
WO2019097823A1 (ja) 表示装置
KR100684835B1 (ko) 평판 표시 패널, 평판 표시 패널의 형성방법 및 이를이용한 평판 표시 장치
US11502158B2 (en) Display device including fan-out wiring arranged in peripheral area adjacent to display area and also being disposed in sealing area surrounding display area
US20210134923A1 (en) Display device
US20220246702A1 (en) Display device and manufacturing method for the same
US11961849B2 (en) Display device having multiple insulating layers of same material
US11950476B2 (en) Display device having an opening between pixels
US11730026B2 (en) Display apparatus
KR100684834B1 (ko) 평판 표시 패널, 평판 표시 패널의 형성방법 및 이를이용한 평판 표시 장치
CN111490076A (zh) 导线、包括导线的显示装置和制造显示装置的方法
KR20210113487A (ko) 표시 장치
US20230284487A1 (en) Organic Light Emitting Diode Display Device and Manufacturing Method Thereof
US11588053B2 (en) Display device and method of fabricating the same
US11758783B2 (en) Display device
US20220328601A1 (en) Display apparatus
US20240023385A1 (en) Electroluminescence Display
US20240099082A1 (en) Display apparatus
US20240065034A1 (en) Display apparatus and method of manufacturing the same
US20230403888A1 (en) Emissive display device and manufacturing method thereof
US20210328107A1 (en) Light emitting display device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination