CN114301043A - 静电保护增强电路 - Google Patents

Abstract

本发明提供一种静电保护增强电路，其包括：输入管脚IN，其存在信号输入；接地管脚G；第一级静电保护电路，其连接于所述输入管脚IN和接地管脚G之间；第二级静电保护电路和滤波电路，依次串联的连接于所述输入管脚IN和内部电路之间；所述滤波电路用于将由于静电冲击导致的信号波动滤除掉或减弱。与现有技术相比，本发明在现有静电保护电路的基础上，增设连接于第二级静电保护电路和内部电路之间的滤波电路，以将由于静电冲击导致的信号波动滤除掉或减弱，从而增强芯片抵抗静电冲击的能力。

Description

静电保护增强电路

【技术领域】

本发明涉及集成电路技术领域，特别涉及一种静电保护增强电路。

【背景技术】

集成电路容易受到静电影响而导致功能异常。现有技术中，一般通过设计第一级静电保护电路、第二级静电保护电路来保护芯片，避免芯片损坏和功能异常。

请参考图1所示，其为现有技术中的一种静电保护电路的电路示意图，图1所示的静电保护电路包括第一级静电保护电路110、第二级静电保护电路120和内部电路200。通过第一级静电保护电路110和第二级静电保护电路120，可以实现对内部电路200的保护。第一级静电保护电路110通常采用并联方式连接于输入管脚IN和地管脚G之间，第二级静电保护电路120通常串联于输入管脚IN和内部电路200之间。但是实际中，即使设计了这些静电保护，芯片仍然会出现工作时因遭受静电冲击而功能异常的现象。

因此，有必要提出一种改进的技术方案来克服上述问题。

【发明内容】

本发明的目的在于提供一种静电保护增强电路，其可以增强芯片抵抗静电冲击的能力。

根据本发明的一个方面，本发明提供一种静电保护增强电路，其包括：输入管脚IN，其存在信号输入；接地管脚G；第一级静电保护电路，其连接于所述输入管脚IN和接地管脚G之间；第二级静电保护电路和滤波电路，依次串联的连接于所述输入管脚IN和内部电路之间；所述滤波电路用于将由于静电冲击导致的信号波动滤除掉或减弱。

进一步的，所述静电保护增强电路还包括异常电压检测电路和脉冲产生器，所述异常电压检测电路的输入端与所述输入管脚IN相连，其输出端与所述脉冲产生器的输入端相连，所述异常电压检测电路用于检测所述输入管脚IN的电压是否出现异常，并基于检测结果输出相应的检测信号，当检测到所述输入管脚IN的电压异常时，所述异常电压检测电路的输出端输出的检测信号为异常；当检测到所述输入管脚IN的电压正常时，所述异常电压检测电路的输出端输出的检测信号为正常；所述脉冲产生器的输出端与所述内部电路相连，当所述脉冲产生器的输入端接收到的所述检测信号为异常时，所述脉冲产生器产生相应的脉冲信号，所述脉冲信号用于控制所述内部电路执行静电保护措施。

进一步的，所述静电保护增强电路还包括异常电流检测电路和脉冲产生器，所述异常电流检测电路用于检测所述第一级静电保护电路的电流是否异常，并基于检测结果输出相应的检测信号，当检测到所述第一级静电保护电路的电流异常时，所述异常电流检测电路的输出端输出的检测信号为异常；当检测到所述第一级静电保护电路的电流正常时，所述异常电流检测电路的输出端输出的检测信号为正常；所述脉冲产生器的输出端与所述内部电路相连，当所述脉冲产生器的输入端接收到的所述检测信号为异常时，所述脉冲产生器产生相应的脉冲信号，所述脉冲信号用于控制所述内部电路执行静电保护措施。

进一步的，所述静电保护增强电路还包括异常电压检测电路、异常电流检测电路、逻辑电路和脉冲产生器，所述异常电压检测电路的输入端与所述输入管脚IN相连，所述异常电压检测电路用于检测所述输入管脚IN的电压是否出现异常，并通过其输出端输出相应的电压检测结果Vab；所述异常电流检测电路用于检测所述第一级静电保护电路的电流是否异常并通过其输出端输出相应的电流检测结果Iab；所述逻辑电路的一个输入端与所述异常电压检测电路的输出端相连，其另一输入端与所述异常电流检测电路的输出端相连，所述逻辑电路基于所述异常电压检测电路输出的电压检测结果Vab和所述异常电流检测电路输出的电流检测结果Iab进行逻辑运算，并通过其输出端输出相应的检测信号ab；当所述异常电压检测电路检测到所述输入管脚IN的电压异常和/或异常电流检测电路检测到第一级静电保护电路的电流异常时，所述逻辑电路输出的检测信号ab为异常；当所述异常电压检测电路检测到所述输入管脚IN的电压正常且所述异常电流检测电路检测到所述第一级静电保护电路的电流正常时，所述逻辑电路输出的检测信号ab为正常；所述脉冲产生器的输出端与所述内部电路相连，当所述脉冲产生器的输入端接收到的所述检测信号ab为异常时，所述脉冲产生器产生相应的脉冲信号，所述脉冲信号用于控制所述内部电路执行相应的静电保护措施。

进一步的，所述输入管脚IN为模拟信号输入管脚，所述滤波电路为模拟滤波电路；所述模拟滤波电路为低通型滤波器、高通型滤波器或者带通型滤波器；所述模拟滤波电路为RC滤波电路或带运算放大器的有源滤波器；或所述输入管脚IN为数字信号输入管脚，所述滤波电路为数字滤波电路；所述数字滤波电路为低通型滤波器、高通型滤波器或者带通型滤波器；所述数字滤波电路为无限冲激响应数字滤波器、有限冲激响应数字滤波器或格型数字滤波器。

进一步的，所述内部电路执行的静电保护措施包括：降低所述内部电路的工作频率；和/或使所述内部电路的部分电路暂停工作或者全部电路暂停工作。

进一步的，所述内部电路被暂停的工作内容包括以下的一个或多个操作：寄存器的读操作、寄存器的写操作、内部存储器的读操作、内部存储器的写操作、升压操作、处理器运行、计算操作、射频发射、射频接受和有线信号传输。

进一步的，所述输入管脚IN的电压的正常值范围为：最高电压为第一参考电压RefH，最低电压为第二参考电压RefL，当所述输入管脚IN的电压大于所述第一参考电压RefH或小于所述第二参考电压RefL时，即所述输入管脚IN的电压超出正常值范围时，所述异常电压检测电路检测到所述输入管脚IN的电压异常；当所述输入管脚IN的电压小于所述第一参考电压RefH且大于所述第二参考电压RefL时，即所述输入管脚IN的电压处于正常值范围时，所述异常电压检测电路检测到所述输入管脚IN的电压正常。

进一步的，所述静电保护增强电路还包括电阻R1，所述电阻R1和所述第一级静电保护电路串联于所述输入管脚IN和接地管脚G之间；所述异常电流检测电路通过检测所述电阻R1上的电压实现对所述第一级静电保护电路的电流检测。

进一步的，所述电阻R1为金属电阻；所述电阻R1为所述第一级静电保护电路连线的金属的一段构成。

进一步的，所述异常电压检测电路包括第一比较器、第二比较器和或门OR1，所述第一比较器的正相输入端与所述输入管脚IN相连，其反相输入端与所述第一参考电压相连，其输出端与或门OR1的一个输入端相连；所述第二比较器的反相输入端与所述输入管脚IN相连，其正相输入端与所述第二参考电压相连，其输出端与或门OR1的另一个输入端相连；所述或门的输出端与所述异常电压检测电路的输出端相连；或所述异常电压检测电路包括第一施密特触发器、第二施密特触发器、反相器和或门OR2，所述第一施密特触发器的输入端与所述输入管脚IN相连，其输出端与所述或门的一个输入端相连，所述第一施密特触发器的翻转阈值为所述第一参考电压；所述第二施密特触发器的输入端与所述输入管脚IN相连，其输出端经反相器与所述或门的另一个输入端相连，所述第二施密特触发器的翻转阈值为所述第二参考电压；所述或门OR2的输出端与所述异常电压检测电路的输出端相连。

进一步的，所述第一级静电保护电路包括第二电阻R2和第一NMOS晶体管MN1，其中，所述第一NMOS晶体管MN1的漏极与所述输入管脚IN相连，其源极与所述接地管脚G相连，其栅极经电阻R2与接地管脚G相连；所述第二级静电保护电路包括第三电阻R3和第二NMOS晶体管MN2，其中，所述第二NMOS晶体管MN2的漏极经电阻R3与所述输入管脚IN相连，其源极和栅极均与所述接地管脚G相连；所述电阻R3和第二NMOS晶体管MN2的漏极之间的连接节点与所述滤波电路相连。

与现有技术相比，本发明在现有静电保护电路的基础上，增设连接于第二级静电保护电路和内部电路之间的滤波电路，以将由于静电冲击导致的信号波动滤除掉或减弱，从而增强芯片抵抗静电冲击的能力。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为现有技术中的一种静电保护电路的电路示意图；

图2为本发明在第一个实施例中的静电保护增强电路的电路示意图；

图3为本发明在第二个实施例中的静电保护增强电路的电路示意图；

图4为本发明如图3所示的异常电压检测电路在一个实施例中的电路示意图；

图5为本发明如图3所示的异常电压检测电路在一个实施例中的电路示意图；

图6为本发明在第三个实施例中的静电保护增强电路的电路示意图；

图7为本发明在第四个实施例中的静电保护增强电路的电路示意图；

图8为本发明在一个具体实施例中如图2、图3、图6和图7所示的第一级ESD保护电路和第二级ESD保护电路的电路示意图。

【具体实施方式】

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

请参考图2所示，其为本发明在第一个实施例中的静电保护增强电路的电路示意图。图2所示的静电保护增强电路包括输入管脚IN、接地管脚G、第一级ESD(Electro-Staticdischarge，即静电释放)保护电路(或第一级静电保护电路)110、第二级ESD(Electro-Static discharge，即静电释放)保护电路(或第二级静电保护电路)120和滤波电路130。

其中，第一级ESD保护电路110通过并联方式连接于所述输入管脚IN和接地管脚G之间；第二级ESD保护电路120和滤波电路130依次串联的连接于所述输入管脚IN和内部电路200之间，其中，所述第二级ESD保护电路120的接地端与所述接地管脚G相连。

需要特别说明的是，图2所示的输入管脚IN为存在信号输入的管脚，其可以包括仅可以输入信号的管脚，也可以包括既可以输入信号也可以输出信号的管脚，对于纯输出管脚无需增加滤波电路130。依据不同输入管脚IN的类型，可以分为模拟(analog)信号输入管脚和数字(digital)信号输入管脚。对于模拟信号输入管脚IN，所述滤波电路130可以采用模拟滤波电路来实现；对于数字信号输入管脚IN，所述滤波电路130可以采用数字滤波电路来实现。通过滤波电路130可以将由于静电冲击导致的信号波动滤除掉或减弱，从而增强芯片(或内部电路200)抵抗静电冲击的能力。

模拟滤波电路130可以由简单的RC(即电阻-电容)滤波电路构成、或者可以由带运算放大器的有源滤波器构成，可以为低通型滤波器、高通型滤波器或者带通型滤波器，具体滤波器结构可以根据芯片设计选取。

数字滤波电路130可以为低通型滤波器、高通型滤波器或者带通型滤波器，具体的实现结构可以为无限冲激响应数字滤波器(IIR数字滤波器)、有限冲激响应数字滤波器(FIR数字滤波器)、格型数字滤波器(Lattice数字滤波器)等。

请参考图3所示，其为本发明在第二个实施例中的静电保护增强电路的电路示意图。与图2相比，图3所示的静电保护增强电路还包括异常电压检测电路140和脉冲产生器150。

所述异常电压检测电路140的输入端与所述输入管脚IN相连，其输出端与所述脉冲产生器150的输入端相连，所述异常电压检测电路140用于检测所述输入管脚IN的电压是否出现异常(或超出正常值范围)，并基于检测结果输出相应的检测信号ab，当检测到所述输入管脚IN的电压异常(或超出正常值范围)时，所述异常电压检测电路140的输出端输出的检测信号ab为异常(例如，其可以为第一逻辑电平)；当检测到所述输入管脚IN的电压正常(或处于正常值范围)时，所述异常电压检测电路140的输出端输出的检测信号ab为正常(例如，其可以为第二逻辑电平)。检测信号ab的第一逻辑电平和第二逻辑电平为检测信号ab的两种逻辑状态，比如，检测信号ab的第一逻辑电平为高电平，其第二逻辑电平为低电平；或，检测信号ab的第一逻辑电平为低电平，其第二逻辑电平为高电平。

所述脉冲产生器150的输出端与所述内部电路200相连，当所述脉冲产生器150的输入端接收到的所述检测信号ab为异常((即所述异常电压检测电路140检测到所述输入管脚IN的电压异常时)，所述脉冲产生器150产生相应的脉冲信号abnormal，该脉冲信号abnormal用于控制所述内部电路200执行相应的静电保护措施。可以根据实际电路设计来设计脉冲信号abnormal的脉冲宽度(例如1纳秒～1秒)。

在一个实施例中，脉冲信号abnormal控制所述内部电路200执行的静电保护措施包括：降低所述内部电路200的工作频率(时钟频率)；和/或使所述内部电路200的部分电路暂停工作或者全部电路暂停工作。这些静电保护措施可以由硬件或者软件来实现。所述内部电路200被暂停的工作内容包括而不限于：寄存器的读操作、寄存器的写操作、内部存储器的读操作、内部存储器的写操作、升压操作、处理器运行、计算操作、射频发射、射频接受、有线信号传输等。根据实际需求可以设置暂停其中一个或多个操作。

对于普通数字信号输入管脚IN来说，一般其正常值范围为：电压最低值为0V，电压最高值为数字信号的高电平电压，以1.8V的数字信号为例，其最高电压为1.8V。在一个实施例中，输入管脚IN的电压的正常值范围为：最高电压为第一参考电压RefH，最低电压为第二参考电压RefL，其中，第一参考电压RefH大于第二参考电压RefL，当所述输入管脚IN的电压大于第一参考电压RefH或小于第二参考电压RefL时(即所述输入管脚IN的电压超出正常值范围时)，所述异常电压检测电路140检测到所述输入管脚IN的电压异常，此时所述异常电压检测电路140的输出端输出的检测信号ab为异常(例如，其可以为第一逻辑电平)；当所述输入管脚IN的电压小于第一参考电压RefH且大于第二参考电压RefL时(即所述输入管脚IN的电压处于正常值范围时)，所述异常电压检测电路140检测到所述输入管脚IN的电压正常，此时所述异常电压检测电路140的输出端输出的检测信号ab为正常(例如，其可以为第二逻辑电平)。

请参考图4所示，其为本发明如图3所示的异常电压检测电路在一个实施例中的电路示意图。图4所示的异常电压检测电路包括第一比较器Comp1、第二比较器Comp1和或门OR1。其中，所述第一比较器Comp1的正相输入端与所述输入管脚IN相连，其反相输入端与所述第一参考电压RefH相连，其输出端与或门OR1的一个输入端相连；所述第二比较器Comp2的反相输入端与所述输入管脚IN相连，其正相输入端与所述第二参考电压RefL相连，其输出端与或门OR1的另一个输入端相连；或门OR1的输出端与所述异常电压检测电路的输出端相连。当输入管脚IN的电压大于第一参考电压RefH(例如设计为1.9V，比上述例子中最高电压1.8V稍高)时，第一比较器Comp1输出高电平，经过或门OR1后，使得所述异常电压检测电路的输出端输出的检测信号ab为高电平(其可称为第一逻辑电平)；当输入管脚IN的电压小于第二参考电压RefL(例如设计为-0.1V，比上述例子中最低电压0V稍低)时，第二比较器Comp2输出高电平，经过或门OR1后，使得所述异常电压检测电路的输出端输出的检测信号ab为高电平(其可称为第一逻辑电平)，检测信号ab为高电平表示输入管脚IN出现电压异常；当输入管脚IN的电压小于第一参考电压RefH且大于第二参考电压RefL时，第一比较器Comp1输出低电平，第二比较器Comp1输出低电平，经过或门OR1后，使得所述异常电压检测电路的输出端输出的检测信号ab为低电平(其可称为第二逻辑电平)，检测信号ab为低电平表示输入管脚IN的电压正常。

请参考图5所示，其为本发明如图3所示的异常电压检测电路在一个实施例中的电路示意图。图5所示的异常电压检测电路包括第一施密特触发器schmitt1、第二施密特触发器schmitt2、反相器INV1和或门OR2，所述第一施密特触发器schmitt1的输入端与所述输入管脚IN相连，其输出端与所述或门OR2的一个输入端相连；所述第二施密特触发器schmitt2的输入端与所述输入管脚IN相连，其输出端经反相器INV1与所述或门OR2的另一个输入端相连；或门OR2的输出端与所述异常电压检测电路的输出端相连。第一施密特触发器schmitt1的翻转阈值设计为所述第一参考电压RefH(例如1.9V)，第二施密特触发器schmitt2翻转阈值设计为为所述第二参考电压RefL(例如-0.1V)。当输入管脚IN的电压大于第一施密特触发器schmitt1的翻转阈值时，第一施密特触发器schmitt1输出高电平，经过或门OR2后，使得所述异常电压检测电路的输出端输出的检测信号ab为高电平(其可称为第一逻辑电平)，检测信号ab为高电平表示输入管脚IN出现电压异常；当输入管脚IN的电压小于第二施密特触发器schmitt2翻转阈值时，第二施密特触发器schmitt2输出低电平，经过反相器INV1后为高电平，再经过或门OR2后，使得所述异常电压检测电路的输出端输出的检测信号ab为高电平(其可称为第一逻辑电平)，检测信号ab为高电平表示输入管脚IN出现电压异常；当输入管脚IN的电压小于第一施密特触发器schmitt1的翻转阈值且大于第二施密特触发器schmitt2翻转阈值时，第一施密特触发器schmitt1输出低电平，第二施密特触发器schmitt2输出高电平，经过反相器INV1后为低电平，两者经过或门OR2后，使得所述异常电压检测电路的输出端输出的检测信号ab为低电平(其可称为第二逻辑电平)，检测信号ab为低电平表示输入管脚IN的电压正常。

请参考图6所示，其为本发明在第三个实施例中的静电保护增强电路的电路示意图。与图2相比，图6所示的静电保护增强电路还包括异常电流检测电路160和脉冲产生器150。

异常电流检测电路160用于检测所述第一级静电保护电路110的电流是否异常(或超出正常值范围，例如大于10毫安，通常正常工作状态一般第一级静电保护电路110的电流很小，通常小于10毫安)，并基于检测结果输出相应的检测信号ab，当检测到所述第一级静电保护电路110的电流异常(或超出正常值范围，例如大于10毫安)时，通常表明芯片(或内部电路200)受到静电冲击，所述异常电流检测电路160的输出端输出的检测信号ab为异常(例如，其可以为第一逻辑电平)；当检测到所述第一级静电保护电路160的电流正常(或处于正常值范围，例如小于10毫安)时，所述异常电流检测电路160的输出端输出的检测信号ab为异常(例如，其可以为第二逻辑电平)。检测信号ab的第一逻辑电平和第二逻辑电平为检测信号ab的两种逻辑状态，比如，检测信号ab的第一逻辑电平为高电平，其第二逻辑电平为低电平；或检测信号ab的第一逻辑电平为低电平，其第二逻辑电平为高电平。

在图6所示的具体实施例中，静电保护增强电路还包括电阻R1，电阻R1和所述第一级静电保护电路110串联于所述输入管脚IN和接地管脚G之间。所述异常电流检测电路160通过检测电阻R1上的电压可以实现对所述第一级静电保护电路110的电流检测。电阻R1通常为金属电阻，可以为第一级静电保护电路110连线的金属的一段构成，其电阻值可以设计为例如50毫欧姆。

所述脉冲产生器150的输出端与所述内部电路200相连，当所述脉冲产生器150的输入端接收到的所述检测信号ab为异常时(即所述异常电流检测电路160检测到所述第一级静电保护电路110的电流异常时)，所述脉冲产生器150产生相应的脉冲信号abnormal，该脉冲信号abnormal用于控制所述内部电路200执行相应的静电保护措施。可以根据实际电路设计来设计脉冲信号abnormal的脉冲宽度(例如1纳秒～1秒)。

在一个实施例中，脉冲信号abnormal控制所述内部电路200执行的静电保护措施包括：降低所述内部电路200的工作频率(或时钟频率)；和/或使所述内部电路200的部分电路暂停工作或者全部电路暂停工作。这些静电保护措施可以由硬件或者软件来实现。所述内部电路200被暂停的工作内容包括而不限于：寄存器的读操作、寄存器的写操作、内部存储器的读操作、内部存储器的写操作、升压操作、处理器运行、计算操作、射频发射、射频接受、有线信号传输等。根据实际需求可以设置暂停其中一个或多个操作。

异常电流检测电路160内部可以由比较器实现，类似图4。

请参考图7所示，其为本发明在第四个实施例中的静电保护增强电路的电路示意图。与图2相比，图7所示的静电保护增强电路还包括异常电压检测电路140、脉冲产生器150、异常电流检测电路160和逻辑电路170。

所述异常电压检测电路140的输入端与所述输入管脚IN相连，所述异常电压检测电路140用于检测所述输入管脚IN的电压是否出现异常(或超出正常值范围)，并通过其输出端输出相应的电压检测结果Vab(即所述输入管脚IN的电压是否异常)。当检测到所述输入管脚IN的电压异常(或超出正常值范围)时，所述异常电压检测电路140的输出端输出的电压检测结果Vab为第一逻辑电平；当检测到所述输入管脚IN的电压正常(或处于正常值范围)时，所述异常电压检测电路140的输出端输出的电压检测结果Vab为第二逻辑电平。电压检测结果Vab的第一逻辑电平和第二逻辑电平为电压检测结果Vab的两种逻辑状态，比如，电压检测结果Vab的第一逻辑电平为高电平，其第二逻辑电平为低电平；或电压检测结果Vab的第一逻辑电平为低电平，其第二逻辑电平为高电平。图7所示的异常电压检测电路140与图3所示的异常电压检测电路140的结构和功能一致，其也可以采用如图4和图5所示的具体结构。

所述异常电流检测电路160用于检测所述第一级静电保护电路110的电流是否异常(或超出正常值范围，例如大于10毫安，通常正常工作状态一般第一级静电保护电路110的电流很小，通常小于10毫安)，并通过其输出端输出相应的电流检测结果Iab(即所述第一级静电保护电路110的电流是否异常)。当检测到所述第一级静电保护电路110的电流异常(或超出正常值范围，例如大于10毫安)时，通常表明芯片(或内部电路200)受到静电冲击，所述异常电流检测电路160的输出端输出的电流检测结果Iab为第一逻辑电平；当检测到所述第一级静电保护电路160的电流正常(或处于正常值范围，例如小于10毫安)时，所述异常电流检测电路160的输出端输出的电流检测结果Iab为第二逻辑电平。电流检测结果Iab的第一逻辑电平和第二逻辑电平为电流检测结果Iab的两种逻辑状态，比如，电流检测结果Iab的第一逻辑电平为高电平，其第二逻辑电平为低电平；或电流检测结果Iab的第一逻辑电平为低电平，其第二逻辑电平为高电平。

在图7所示的具体实施例中，静电保护增强电路还包括电阻R1，电阻R1和所述第一级静电保护电路110串联于所述输入管脚IN和接地管脚G之间。所述异常电流检测电路160通过检测电阻R1上的电压可以实现对所述第一级静电保护电路110的电流检测。电阻R1通常为金属电阻，可以为第一级静电保护电路110连线的金属的一段构成，其电阻值可以设计为例如50毫欧姆。图7所示的异常电流检测电路160与图6所示的异常电流检测电路160的结构和功能一致。

所述逻辑电路170的一个输入端与所述异常电压检测电路140的输出端相连，其另一输入端与所述异常电流检测电路160的输出端相连，所述逻辑电路170基于所述异常电压检测电路140输出的电压检测结果Vab和所述异常电流检测电路160输出的电流检测结果Iab进行逻辑运算，并通过其输出端输出相应的检测信号ab。当所述异常电压检测电路140检测到所述输入管脚IN的电压异常和/或异常电流检测电路160检测到第一级静电保护电路110的电流异常时，所述逻辑电路170输出的检测信号ab为异常(例如，其可以为第一逻辑电平)；当所述异常电压检测电路140检测到所述输入管脚IN的电压正常且异常电流检测电路160检测到第一级静电保护电路110的电流正常时，所述逻辑电路170输出的检测信号ab为正常(例如，其可以为第二逻辑电平)。检测信号ab的第一逻辑电平和第二逻辑电平为检测信号ab的两种逻辑状态，比如，检测信号ab的第一逻辑电平为高电平，其第二逻辑电平为低电平；或检测信号ab的第一逻辑电平为低电平，其第二逻辑电平为高电平。

所述脉冲产生器150的输出端与所述内部电路200相连，当所述脉冲产生器150的输入端接收到的所述检测信号ab为异常时(即所述异常电压检测电路140检测到所述输入管脚IN的电压异常或异常电流检测电路160检测到第一级静电保护电路110的电流异常时)，所述脉冲产生器150产生相应的脉冲信号abnormal，该脉冲信号abnormal用于控制所述内部电路200执行相应的静电保护措施。可以根据实际电路设计来设计脉冲信号abnormal的脉冲宽度(例如1纳秒～1秒)。

在一个实施例中，脉冲信号abnormal控制所述内部电路200执行的静电保护措施包括：降低所述内部电路200的工作频率(或时钟频率)；和/或使所述内部电路200的部分电路暂停工作或者全部电路暂停工作。这些静电保护措施可以由硬件或者软件来实现。所述内部电路200被暂停的工作内容包括而不限于：寄存器的读操作、寄存器的写操作、内部存储器的读操作、内部存储器的写操作、升压操作、处理器运行、计算操作、射频发射、射频接受、有线信号传输等。根据实际需求可以设置暂停其中一个或多个操作。

在图7所示的具体实施例中，所述逻辑运算电路170为或门OR3，当异常电压检测电路140检测到输入管脚IN的电压出现异常时，信号Vab(即电压检测结果Vab)变为高电平，经过或门OR3后的检测信号ab为高电平(其可称为第一逻辑电平)，再经过脉冲发生器150后产生脉冲信号abnormal，其为具有一定脉冲时间的脉冲信号，该脉冲信号abnormal用于控制所述内部电路200执行相应的静电保护措施。当异常电流检测电路160检测到第一级静电保护电路110的电流异常时，信号Iab(即电流检测结果Iab)变为高电平，经过或门OR3后的检测信号ab为高电平(其可称为第一逻辑电平)，再经过脉冲发生器150后产生脉冲信号abnormal，其为具有一定脉冲时间的脉冲信号，该脉冲信号abnormal用于控制所述内部电路200执行相应的静电保护措施。

请参考图8所示，其为本发明在一个具体实施例中如图2、图3、图6和图7所示的第一级ESD保护电路110和第二级ESD保护电路120的电路示意图。第一级ESD保护电路110包括第二电阻R2和第一NMOS晶体管MN1，其中，第一NMOS晶体管MN1的漏极与所述输入管脚IN相连，其源极与接地管脚G相连，其栅极经电阻R2与接地管脚G相连。第二级ESD保护电路120包括第三电阻R3和第二NMOS晶体管MN2，其中，第二NMOS晶体管MN2的漏极经电阻R3与所述输入管脚IN相连，其源极和栅极均与接地管脚G相连；电阻R3和第二NMOS晶体管MN2的漏极之间的连接节点与所述滤波电路130相连。通常第一NMOS晶体管MN1的尺寸很大，例如宽度为400微米。

根据实际设计，也可以选择上述三种中的其中一种或两种或三种的组合实现方式。

综上所述，本发明在现有静电保护电路的基础上，增设连接于第二级静电保护电路120和内部电路200之间的滤波电路130，以将由于静电冲击导致的信号波动滤除掉或减弱，从而增强芯片抵抗静电冲击的能力。此外，在一个实施例中，本发明还可以增设异常电压检测电路140和脉冲产生器150，所述异常电压检测电路140用于检测所述输入管脚IN的电压是否出现异常；当检测到所述输入管脚IN的电压异常时，所述脉冲产生器150产生相应的脉冲信号abnormal，该脉冲信号abnormal用于控制所述内部电路200执行相应的静电保护措施，从而增强芯片抵抗静电冲击的能力。在另一个实施例中，本发明还可以增设异常电流检测电路160和脉冲产生器150，所述异常电流检测电路140用于检测所述第一级静电保护电路110的电流是否异常；当检测到所述第一级静电保护电路110的电流异常时，所述脉冲产生器150产生相应的脉冲信号abnormal，该脉冲信号abnormal用于控制所述内部电路200执行相应的静电保护措施，从而增强芯片抵抗静电冲击的能力。。在另一实施例中，本发明还可以增设异常电压检测电路140、异常电流检测电路160和脉冲产生器150，所述异常电压检测电路140用于检测所述输入管脚IN的电压是否出现异常；所述异常电流检测电路140用于检测所述第一级静电保护电路110的电流是否异常；当所述输入管脚IN的电压异常和/或所述第一级静电保护电路110的电流异常时，所述脉冲产生器150产生相应的脉冲信号abnormal，该脉冲信号abnormal用于控制所述内部电路200执行相应的静电保护措施，从而增强芯片抵抗静电冲击的能力。

在本发明中，“连接”、“相连”、“连”、“接”等表示电性连接的词语，如无特别说明，则表示直接或间接的电性连接。

需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (12)

1.一种静电保护增强电路，其特征在于，其包括：

输入管脚IN，其存在信号输入；

接地管脚G；

第一级静电保护电路，其连接于所述输入管脚IN和接地管脚G之间；

第二级静电保护电路和滤波电路，依次串联的连接于所述输入管脚IN和内部电路之间；所述滤波电路用于将由于静电冲击导致的信号波动滤除掉或减弱。

2.根据权利要求1所述的静电保护增强电路，其特征在于，其还包括异常电压检测电路和脉冲产生器，

所述异常电压检测电路的输入端与所述输入管脚IN相连，其输出端与所述脉冲产生器的输入端相连，所述异常电压检测电路用于检测所述输入管脚IN的电压是否出现异常，并基于检测结果输出相应的检测信号，当检测到所述输入管脚IN的电压异常时，所述异常电压检测电路的输出端输出的检测信号为异常；当检测到所述输入管脚IN的电压正常时，所述异常电压检测电路的输出端输出的检测信号为正常；

所述脉冲产生器的输出端与所述内部电路相连，当所述脉冲产生器的输入端接收到的所述检测信号为异常时，所述脉冲产生器产生相应的脉冲信号，所述脉冲信号用于控制所述内部电路执行静电保护措施。

3.根据权利要求1所述的静电保护增强电路，其特征在于，其还包括异常电流检测电路和脉冲产生器，

所述异常电流检测电路用于检测所述第一级静电保护电路的电流是否异常，并基于检测结果输出相应的检测信号，当检测到所述第一级静电保护电路的电流异常时，所述异常电流检测电路的输出端输出的检测信号为异常；当检测到所述第一级静电保护电路的电流正常时，所述异常电流检测电路的输出端输出的检测信号为正常；

所述脉冲产生器的输出端与所述内部电路相连，当所述脉冲产生器的输入端接收到的所述检测信号为异常时，所述脉冲产生器产生相应的脉冲信号，所述脉冲信号用于控制所述内部电路执行静电保护措施。

4.根据权利要求1所述的静电保护增强电路，其特征在于，其还包括异常电压检测电路、异常电流检测电路、逻辑电路和脉冲产生器，

所述异常电压检测电路的输入端与所述输入管脚IN相连，所述异常电压检测电路用于检测所述输入管脚IN的电压是否出现异常，并通过其输出端输出相应的电压检测结果Vab；

所述异常电流检测电路用于检测所述第一级静电保护电路的电流是否异常并通过其输出端输出相应的电流检测结果Iab；

所述逻辑电路的一个输入端与所述异常电压检测电路的输出端相连，其另一输入端与所述异常电流检测电路的输出端相连，所述逻辑电路基于所述异常电压检测电路输出的电压检测结果Vab和所述异常电流检测电路输出的电流检测结果Iab进行逻辑运算，并通过其输出端输出相应的检测信号ab；当所述异常电压检测电路检测到所述输入管脚IN的电压异常和/或异常电流检测电路检测到第一级静电保护电路的电流异常时，所述逻辑电路输出的检测信号ab为异常；当所述异常电压检测电路检测到所述输入管脚IN的电压正常且所述异常电流检测电路检测到所述第一级静电保护电路的电流正常时，所述逻辑电路输出的检测信号ab为正常；

所述脉冲产生器的输出端与所述内部电路相连，当所述脉冲产生器的输入端接收到的所述检测信号ab为异常时，所述脉冲产生器产生相应的脉冲信号，所述脉冲信号用于控制所述内部电路执行相应的静电保护措施。

5.根据权利要求1所述的静电保护增强电路，其特征在于，

所述输入管脚IN为模拟信号输入管脚，所述滤波电路为模拟滤波电路；所述模拟滤波电路为低通型滤波器、高通型滤波器或者带通型滤波器；所述模拟滤波电路为RC滤波电路或带运算放大器的有源滤波器；或

所述输入管脚IN为数字信号输入管脚，所述滤波电路为数字滤波电路；所述数字滤波电路为低通型滤波器、高通型滤波器或者带通型滤波器；所述数字滤波电路为无限冲激响应数字滤波器、有限冲激响应数字滤波器或格型数字滤波器。

6.根据权利要求2-4任一所述的静电保护增强电路，其特征在于，

所述内部电路执行的静电保护措施包括：

降低所述内部电路的工作频率；和/或

使所述内部电路的部分电路暂停工作或者全部电路暂停工作。

7.根据权利要求6所述的静电保护增强电路，其特征在于，

所述内部电路被暂停的工作内容包括以下的一个或多个操作：

寄存器的读操作、寄存器的写操作、内部存储器的读操作、内部存储器的写操作、升压操作、处理器运行、计算操作、射频发射、射频接受和有线信号传输。

8.根据权利要求2-4任一所述的静电保护增强电路，其特征在于，

所述输入管脚IN的电压的正常值范围为：最高电压为第一参考电压RefH，最低电压为第二参考电压RefL，

当所述输入管脚IN的电压大于所述第一参考电压RefH或小于所述第二参考电压RefL时，即所述输入管脚IN的电压超出正常值范围时，所述异常电压检测电路检测到所述输入管脚IN的电压异常；

当所述输入管脚IN的电压小于所述第一参考电压RefH且大于所述第二参考电压RefL时，即所述输入管脚IN的电压处于正常值范围时，所述异常电压检测电路检测到所述输入管脚IN的电压正常。

9.根据权利要求3或4所述的静电保护增强电路，其特征在于，其还包括电阻R1，

所述电阻R1和所述第一级静电保护电路串联于所述输入管脚IN和接地管脚G之间；

所述异常电流检测电路通过检测所述电阻R1上的电压实现对所述第一级静电保护电路的电流检测。

10.根据权利要求9所述的静电保护增强电路，其特征在于，

所述电阻R1为金属电阻；

所述电阻R1为所述第一级静电保护电路连线的金属的一段构成。

11.根据权利要求8所述的静电保护增强电路，其特征在于，

所述异常电压检测电路包括第一比较器、第二比较器和或门OR1，所述第一比较器的正相输入端与所述输入管脚IN相连，其反相输入端与所述第一参考电压相连，其输出端与或门OR1的一个输入端相连；所述第二比较器的反相输入端与所述输入管脚IN相连，其正相输入端与所述第二参考电压相连，其输出端与或门OR1的另一个输入端相连；所述或门的输出端与所述异常电压检测电路的输出端相连；或

所述异常电压检测电路包括第一施密特触发器、第二施密特触发器、反相器和或门OR2，所述第一施密特触发器的输入端与所述输入管脚IN相连，其输出端与所述或门的一个输入端相连，所述第一施密特触发器的翻转阈值为所述第一参考电压；所述第二施密特触发器的输入端与所述输入管脚IN相连，其输出端经反相器与所述或门的另一个输入端相连，所述第二施密特触发器的翻转阈值为所述第二参考电压；所述或门OR2的输出端与所述异常电压检测电路的输出端相连。

12.根据权利要求1-4任一所述的静电保护增强电路，其特征在于，

所述第一级静电保护电路包括第二电阻R2和第一NMOS晶体管MN1，其中，所述第一NMOS晶体管MN1的漏极与所述输入管脚IN相连，其源极与所述接地管脚G相连，其栅极经电阻R2与接地管脚G相连；

所述第二级静电保护电路包括第三电阻R3和第二NMOS晶体管MN2，其中，所述第二NMOS晶体管MN2的漏极经电阻R3与所述输入管脚IN相连，其源极和栅极均与所述接地管脚G相连；所述电阻R3和第二NMOS晶体管MN2的漏极之间的连接节点与所述滤波电路相连。

Images