CN114300406A - 夹头结构和包括该夹头结构的半导体制造设备 - Google Patents

夹头结构和包括该夹头结构的半导体制造设备 Download PDF

Info

Publication number
CN114300406A
CN114300406A CN202110703943.0A CN202110703943A CN114300406A CN 114300406 A CN114300406 A CN 114300406A CN 202110703943 A CN202110703943 A CN 202110703943A CN 114300406 A CN114300406 A CN 114300406A
Authority
CN
China
Prior art keywords
holder
vacuum
plate
manufacturing apparatus
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110703943.0A
Other languages
English (en)
Inventor
禹仲范
金秀赫
李炳昊
林泰焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114300406A publication Critical patent/CN114300406A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Robotics (AREA)
  • Mechanical Engineering (AREA)

Abstract

本公开提供夹头结构和包括该夹头结构的半导体制造设备。半导体制造设备可包括配置成拾取半导体芯片的夹头结构。夹头结构可包括保持器、板、吸引构件和边缘接触部。保持器可配置成向下接收真空。保持器可包括设置在保持器中的磁体。板可以包括与保持器磁性地且机械地结合的上表面。板可包括完全由保持器暴露的侧壁。板可以接收来自保持器的真空。吸引构件可与板接触以使用从板接收的真空拾取半导体芯片。边缘接触部可包括具有第一长度的突出部，该突出部从保持器的底表面的边缘部突出以与板接触。

Description

夹头结构和包括该夹头结构的半导体制造设备
技术领域
本发明的各种实施方式总体涉及半导体制造系统，尤其涉及用于半导体芯片拾取的夹头结构。本发明的各种实施方式还涉及包括夹头结构的半导体制造设备。
背景技术
通常，可以通过重复执行一系列半导体制造工艺将半导体器件集成在半导体基板上。半导体基板(即，半导体晶圆)可以包括多个半导体芯片或半导体管芯。在完成半导体制造工艺之后，可以将半导体基板分割成半导体芯片。分割半导体芯片的工艺可以称为切片工艺。分割的半导体芯片可以结合到封装基板。
从半导体基板分离的半导体芯片可以由传送设备或管芯结合设备的夹头拾取。由夹头拾取的半导体芯片可以传送到封装基板。
夹头可以包括多个部件。可能需要定期用新部件更换部件。因此，可能需要具有简单结构的夹头。此外，因为夹头可以一个接一个地拾取半导体芯片，所以在由夹头拾取的半导体芯片和相邻的半导体芯片或其它部件之间可能会产生干涉。为了防止由夹头拾取的半导体芯片与相邻半导体芯片或相邻部件之间的碰撞，可能需要具有简单结构的夹头。
发明内容
在本公开的各种实施方式中，提供一种半导体制造设备，其包括配置成拾取半导体芯片的夹头结构。所述夹头结构可包括保持器、板、吸引构件和边缘接触部。保持器可配置成向下接收真空。保持器可以包括设置在保持器中的磁体。板可以包括与保持器磁性地且机械结合的上表面。板可包括完全由保持器暴露的侧壁。板可以接收来自保持器的真空。吸引构件可与板接触以使用从板接收的真空拾取半导体芯片。边缘接触部可包括具有第一长度的突出部，该突出部从保持器的底表面的边缘部突出以与板接触。
在本公开的各种实施方式中，板可包括第一真空孔和连接到第一真空孔的第二真空孔。第二真空孔可以包括中心孔、线路孔和连接孔。中心孔可以形成在板的上表面以接收从柄部延伸的对准块。线路孔可以形成在板的边缘部。连接孔可以连接在中心孔和线路孔之间。
在本公开的各种实施方式中，吸引构件可包括形成在吸引构件的底表面的下角部处的凹部，以在吸引构件的底表面处限定接触区域。吸引构件的接触区域可以被吸引到半导体芯片上。吸引构件的底表面的边缘部可以具有比吸引构件的中心区域的厚度薄的厚度。吸引构件可包括与形成在板上的第二真空孔连接的第三真空孔。
在本公开的各种实施方式中，夹头结构可包括保持器、板和吸引构件。板可以与保持器磁性地且机械地结合。吸引构件可与板接触。保持器可以具有与板的尺寸基本相同的尺寸。保持器可以具有与板的侧壁基本共面的侧壁。
在本公开的各种实施方式中，一种用于半导体制造设备的夹头结构，所述夹头结构可包括保持器和板。保持器包括穿过保持器的中央部的第一真空孔和围绕保持器的磁性柄部。所述板配置成与所述保持器联接。所述板包括第二真空孔，当所述板连接到所述保持器时，所述第二真空孔与所述第一真空孔流体连通，用于将真空传递到吸引构件以使所述吸引构件保持附接到所述板。保持器具有用于将保持器与板对准的对准块。该板通过由磁性柄部施加的磁力与保持器磁性连接。
根据本公开的实施方式，夹头结构的保持器中的柄部和真空提供器可彼此一体地形成，以省略用于组合真空提供器和柄部的附加过程。此外，保持器的尺寸可以基本等于或小于板的尺寸。因此，保持器可以与具有各种尺寸的板接触，以拾取具有各种尺寸的半导体芯片。此外，由具有小尺寸的保持器拾取的半导体芯片不会与相邻的其它半导体芯片和/或部件接触。结果，可以提高拾取工艺的效率、半导体芯片的生产率等，并且还可以防止工艺误差。
附图说明
从以下结合附图的详细描述中将更清楚地理解本公开的主题的以上和其它方面、特征和优点，在附图中：
图1是示出根据本公开的实施方式的夹头结构的分解立体图；
图2是示出根据本公开的实施方式的夹头结构的侧视图；
图3是示出根据本公开的实施方式的夹头结构的保持器的剖视图；
图4A和图4B是示出根据本公开的实施方式的保持器的仰视图；
图5A至图5E是示出根据本公开的实施方式的磁体的布置的平面图；
图6是示出根据本公开的实施方式的板的截面图；
图7A和图7B是示出根据本公开的实施方式的板的俯视图；
图8是示出根据本公开的实施方式的吸引构件的剖视图；
图9是示出根据本公开的实施方式的吸引构件的平面图；
图10和图11是根据本公开的实施方式的拆卸夹头结构的方法的剖视图；
图12是示出根据本公开的实施方式的夹头结构的截面图；以及
图13和图14是示出根据本公开的实施方式通过夹头结构拾取半导体芯片的操作的截面图。
具体实施方式
将参考附图更详细地描述本发明的各种实施方式。附图是各种实施方式和中间结构的示意图。同样地，预期例如由于制造技术和/或公差而导致的图示的配置和形状的变化。因此，所描述的实施方式不应被解释为限于这里所示的特定配置和形状，而是可以包括不脱离所附权利要求中限定的本发明的精神和范围的配置和形状的偏差。
这里参考本发明的实施方式的截面和/或平面图示来描述本发明。然而，本发明的实施方式不应被解释为限制本发明的构思。尽管将示出和描述本发明的几个实施方式，但是本领域普通技术人员将理解，在不脱离本发明的原理和精神的情况下，可以对这些实施方式进行改变。
在下文中，诸如半导体晶圆、晶圆、基板、晶圆基板、部分制造的集成电路等术语可以彼此互换地使用。然而，基板可以表示半导体晶圆、在不同反应室中处理的室部件、或者封装基板。本领域技术人员可以理解，在半导体制造工艺中的任意工艺期间，部分制造的集成电路是硅晶圆。
图1是示出根据本公开的实施方式的夹头结构的分解立体图，图2是示出根据本公开的实施方式的夹头结构的侧视图，并且图3是示出根据本公开的实施方式的夹头结构的保持器的剖视图。
参照图1至图3，根据实施方式的半导体制造设备的夹头结构100可以包括保持器110、板130和吸引构件150。
保持器110可配置成固定板130和吸引构件150。例如，板130可以磁性地固定到保持器110。保持器110的尺寸基本等于或小于板130的尺寸。保持器110可包括柄部112和真空提供器115。柄部112和真空提供器115可以彼此一体地形成。柄部112和真空提供器115可以由相同或基本相同的材料形成。柄部112可以具有厚度均匀的板状。柄部112可配置成与板130接触。因此，柄部112的面积可基本等于或小于板130的面积。
真空提供器115可从保持器110外部的外部装置接收真空。例如，真空提供器115可定位在柄部112的上表面的中央部上。真空提供器115可包括形成在真空提供器115中的第一真空孔115a。第一真空孔115a可以延伸到保持器110的底表面110b以将真空传递到板130和吸引构件150。
将柄部112和保持器110的真空提供器115由相同材料形成为一体部件是有利的，因为不需要执行用于将柄部112与真空提供器115对准的额外过程。在实施方式中，柄部112和真空提供器115可由非导电橡胶、硅、聚氨酯等形成或包括非导电橡胶、硅、聚氨酯等。
柄部112可包括形成在柄部112的底表面的边缘部处的边缘接触部112a。在侧视图中，边缘接触部112a可以具有矩形突起的形状，该矩形突起具有从保持器110的底表面110b延伸的第一长度d1。边缘接触部112a可配置成与板130接触。
图4A和图4B是示出根据本公开的实施方式的保持器的仰视图。
参照图4A，边缘接触部112a可具有配置成围绕保持器110的底表面110b的边缘部的框架形状。例如，边缘接触部112a的宽度可以是保持器110的宽度的1％至10％。
另选地，参照图4B，边缘接触部112a-1可沿保持器110的底表面110b的一对相对侧表面形成。然而，形成在保持器110的底表面处的边缘接触部112a可以具有除了上述形状之外的各种形状。
再次参照图1至图3，保持器110还可包括用于将板130与保持器110机械结合的对准块117。对准块117可定位在保持器110的底表面110b的中央部上。对准块117可以在保持器110的底表面110b下方突出第二长度d2。第二长度d2可以比第一长度d1长。例如，对准块117可以位于与真空提供器115对应的位置。对准块117的直径可以基本等于或小于真空提供器115的直径。第一真空孔115a可以延伸到对准块117的底表面。在实施方式中，对准块117可以由与柄部112和真空提供器115的材料基本相同的材料形成或包括该材料。换句话说，柄部112和真空提供器115可以形成单个主体。在实施方式中，一个第一真空孔115a可以在对准块117中延伸。在实施方式(未示出)中，从真空提供器115延伸的第一真空孔115a可以在对准块117中分支成多个真空线路。
保持器110可包括至少一个磁体119。磁体119可设置在保持器110中。磁体119可用于将保持器110与板130磁性结合。在实施方式中，磁体119可由与保持器110的材料(即，柄部112、真空提供器115和对准块117的材料)不同的材料形成或包括与保持器110的材料(即柄部112、真空提供器115和对准块117的材料)不同的材料。在所示实施方式中，所述至少一个磁体119可以具有板状，并且可以仅包括在柄部112内，如图3所示。所述至少一个磁体119可以具有各种形状。
图5A至图5E是示出根据本公开的实施方式的磁体的布置的平面图。
参照图5A和图5B，磁体119可沿着位于保持器110的相对两侧上的彼此平行的两个条带设置。真空孔115a可以居中地定位在磁体119的对置条带之间。参照图5C，磁体119可设置在位于保持器110的对置角部处的两个或四个条带处，真空孔115a居中地位于磁体119的对置条带之间。参照图5D，磁体119可分别设置在位于保持器110的四个侧表面处的四个条带处。参照图5E，磁体119可具有框架形状。图5E的实施例中的磁体119具有矩形形状，然而本发明可对形状不做限制。例如，在未示出的另一实施方式中，磁体119可以具有环形形状。
图5A至图5E中的磁体119可具有宽度w，其可根据保持器110和板130的尺寸而变化。
磁体119可以包括例如钕永磁体、电磁体、永磁体和电磁体的组合等，不限于任何特定类型。即，磁体119可由提供可控磁力的任何合适材料形成或包括任何合适材料。
保持器110和板130可以通过磁体119彼此结合，使得板130可以没有任何倾斜地连接到保持器110。
图6是示出根据本公开的实施方式的板的截面图。图7A和图7B是示出根据本公开的实施方式的板的俯视图。
参照图1至图7B，板130可包括配置成接收对准块117的对准槽130a。对准槽130a可形成在板130的顶表面的中央部处，所述顶表面邻近保持器110的底表面定位。对准槽130a可以具有等于或基本等于第二长度d2的深度。板130可由通过磁体119与保持器110磁性结合的材料形成或包括该材料。例如，板130可包括不锈钢部件。
如上所述，当板130附接到保持器110时，保持器110的边缘接触部112a可以与板130的上表面接触。可以在边缘接触部112a和对准块117之间形成空间S。空间S可以用作公共真空空间，用于在真空提供器115提供真空期间吸引半导体芯片。
板130可以包括形成在板130中的多个第二真空孔132。第二真空孔132可直接或间接地连接到第一真空孔115a以接收真空。
如图7A所示，第二真空孔132可包括中心孔132a、线路孔132b和连接孔132c。中心孔132a可以居中地形成在对准槽130a内并穿过板130的整个厚度。中心孔132a可位于与第一真空孔115a对准的位置。因此，中心孔132a可以连接到第一真空孔115a。
线路孔132b可以沿板130的两个长侧表面相对于中心孔132a平行地延伸。
连接孔132c可以在线路孔132b和对准槽130a之间延伸以连接线路孔132b和对准槽130a。供应到中心孔132a的真空可通过连接孔132c和对准槽130a有效地传递到板130的边缘部处的线路孔132b。
在另一实施方式中，如图7B所示，第二真空孔133可包括中心孔133a、线路孔133b和连接孔133c。中心孔133a可以形成在板130的中央部处。线路孔133b可以沿板130的边缘部形成。连接孔133c可以形成为连接中心孔133a和线路孔133b。线路孔133b可具有配置成围绕矩形板130的四个侧表面的矩形框架形状。在这种情况下，四个连接孔133c可以提供中心孔133a和矩形框架的四个侧表面之间的连接。
因此，从第一真空孔115a提供的真空可以通过中心孔133a、连接孔133c和线路孔133b均匀地分配到板130。
图8是示出根据本公开的实施方式的吸引构件的剖视图，并且图9是示出根据本公开的实施方式的吸引构件的平面图。
参照图1至图9，吸引构件150可包括配置成与板130接触的上表面150a和面向半导体芯片(未示出)的下表面150b。吸引构件150可以使用例如粘合剂(未示出)附接到板130的底表面。吸引构件150可由弹性材料形成或包括弹性材料以防止真空通过吸引构件150泄漏。例如，吸引构件150可由橡胶、硅等形成或包括橡胶、硅等。此外，吸引构件150可包括导电材料，用于防止在拾取半导体芯片期间产生静电。吸引构件150可具有约3.5mm至约4mm的厚度，以在拾取半导体芯片期间最小化对其它部件的影响。
凹部154可以形成在吸引构件150的下角部处。即，吸引构件150的下角部可被去除以形成凹部154。凹部154可用于防止拾取的半导体芯片与相邻半导体芯片或管芯结合设备的轨道之间的接触。凹部154的尺寸可以根据相邻半导体芯片的尺寸、轨道的尺寸等而改变。此外，当吸引构件150具有薄的厚度时，吸引构件150可不包括凹部152。例如，凹部154的侧壁可以对应于边缘接触部112a的内侧壁。
吸引构件150可包括第三真空孔157。第三真空孔157可以连接到第二真空孔132。第三真空孔157可以穿过吸引构件150形成。
在各种实施方式中，第三真空孔157可包括第一孔157a和第二孔157b。第一孔157a可配置成围绕吸引构件150。例如，第一孔157a可以具有框架形状。第二孔157b可配置成划分由第一孔157a限定的空间。例如，第一孔157a可以连接到第二真空孔132和133的线路孔132b和133b。第一孔157a可以形成在与第二真空孔132和133的线路孔132b和133b对应的位置。第二孔157b可以连接到第二真空孔132和133中的中心孔132a和133a以及连接孔132c和133c。
附图标记158可以表示形成在第三真空孔157处的尖端。尖端可以被配置成与半导体芯片接触。尖端可以由橡胶形成或包括橡胶。
图10和图11是根据本公开的实施方式的拆卸夹头结构的方法的剖视图。
参照图10和11，销孔121可形成在柄部112处。移除销RP可以插入销孔121中。销孔121可以形成在柄部112的边缘部处，位于边缘接触部112a和磁体119之间。
销孔121可穿过柄部112形成。移除销RP可以具有比销孔121的深度更长的长度。
当保持器110与板130分离时，可将移除销RP插入销孔121中。闩锁125可安装在保持器110的边缘部处。可以使用闩锁125向移除销RP施加压力以将保持器110与板130分离。
此外，当磁体119包括电磁体时，通过改变磁体119的磁力，保持器110可以更容易地与板130分离。另选地，保持器110可使用诸如气压缸之类的机构与板130机械分离。
图12是示出根据本公开的实施方式的夹头结构的剖视图。
参照图12，对准块118的尺寸可以大于真空提供器115的尺寸。例如，对准块118的尺寸可以与真空提供器115的两侧处的磁体119的一部分以及真空提供器115重叠。对准块118可形成为沿着柄部112的大部分区域延伸。
当对准块118占据柄部112的大部分区域时，可在对准块118处形成多个子真空孔118a。子真空孔118a可以直接或间接地连接到第一真空孔115a。例如，子真空孔118a可以从第一真空孔115a分支。
板130可包括配置成接纳对准块118的对准槽130b。因此，对准块118的侧表面和对准槽130b的侧表面可以是保持器110和板130之间的实际接触表面。
因为板130的对准槽130b可以具有增加的面积，所以中心孔的数量也可以增加。例如，对准槽130b中的中心孔的数量可以对应于子真空孔118a的数量。
图13和图14是示出根据本公开的实施方式通过夹头结构拾取半导体芯片的操作的截面图。
参考图13和图14，可以在半导体基板上执行该工艺以形成多个半导体芯片10。可沿着切割道切割半导体基板以分割半导体芯片10。切割的半导体芯片10可以使用带彼此连接。
传送设备可以在半导体芯片10上方移动夹头结构100。然后可将真空施加到夹头结构100。真空可以通过第一真空孔115a、第二真空孔132和第三真空孔157提供给吸引构件150，以吸引该吸引构件150上的半导体芯片10。
吸引构件150可具有足够的厚度，或者凹部154可形成在吸引构件150的下角部处，从而可防止在拾取期间吸引构件150与相邻半导体芯片或诸如轨道之类的传送设备之间的接触。此外，因为保持器110可位于板130上方，所以保持器110可不从板130的侧表面突出以使拾取的半导体芯片与传送设备200的部件之间的接触最小化。此外，因为保持器110可以与板130的上表面接触，保持器110可以被配置为与具有各种尺寸的板130接触，以传送具有各种尺寸的半导体芯片。
吸引在夹头结构100上的半导体芯片10可以通过传送装置200的弹出操作而与带20分离。
传送设备200可将吸引在夹头结构100上的半导体芯片10附装到封装基板30的上表面。传送设备200可停止向夹头结构100供应真空，以完成夹头结构100的拾取过程和传送过程。
根据各种实施方式，夹头结构的保持器中的柄部和真空提供器可彼此一体地形成，以省略用于组合真空提供器和柄部的附加过程。此外，保持器的尺寸可以基本等于或小于板的尺寸。因此，保持器可以与具有各种尺寸的板接触，以拾取具有各种尺寸的半导体芯片。此外，由具有小尺寸的保持器拾取的半导体芯片不会与相邻的其它半导体芯片和/或部件接触。结果，可以提高拾取工艺的效率、半导体芯片的生产率等，并且还可以防止工艺误差。
本发明的上述实施方式旨在说明而不是限制本发明。各种替代方案和等同物是可能的。本发明不限于这里描述的实施方式。本发明也不限于任何特定类型的半导体器件。鉴于本公开而显而易见的其它增加、减少或修改旨在落入所附权利要求的范围内。
相关申请的交叉引用
本申请要求2020年10月8日提交的韩国申请号10-2020-0130330的优先权，其全部内容通过引用并入本文。

Claims (20)

1.一种半导体制造设备，所述半导体制造设备包括拾取分割的半导体芯片的夹头结构，所述夹头结构包括：
保持器，所述保持器接收真空，所述保持器包括设置在所述保持器中的磁体；
板，所述板包括与所述保持器磁性地且机械地结合的上表面，所述板包括由所述保持器暴露以从所述保持器接收真空的侧壁；
吸引构件，所述吸引构件与所述板接触以使用从所述板提供的真空拾取所述半导体芯片；以及
边缘接触部，所述边缘接触部具有从所述保持器的底表面的边缘部突出的第一长度，以与所述板接触。
2.根据权利要求1所述的半导体制造设备，其中，所述保持器包括：
柄部，所述柄部的尺寸等于或小于所述板的尺寸；以及
真空提供器，所述真空提供器设置在所述柄部的上方，所述真空提供器包括用于传递所述真空的第一真空孔，
其中，所述柄部和所述真空提供器一体构成。
3.根据权利要求2所述的半导体制造设备，其中，所述保持器还包括对准块，所述对准块从所述柄部的底表面突出以与所述板的上表面结合，并且其中，所述对准块具有比所述第一长度长的第二长度。
4.根据权利要求3所述的半导体制造设备，其中，所述对准块包括与所述柄部和所述真空提供器的材料相同的材料。
5.根据权利要求3所述的半导体制造设备，其中，所述第一真空孔延伸到所述对准块的底表面。
6.根据权利要求3所述的半导体制造设备，其中，所述对准块的宽度等于或小于所述真空提供器的宽度。
7.根据权利要求3所述的半导体制造设备，其中，所述对准块具有与所述真空提供器及所述磁体重叠的宽度。
8.根据权利要求7所述的半导体制造设备，其中，所述对准块包括从所述第一真空孔分支的多个子孔。
9.根据权利要求3所述的半导体制造设备，其中，所述板包括：
形成在所述板的上表面处以接收所述对准块的对准槽；以及
连接到所述第一真空孔的多个第二真空孔。
10.根据权利要求9所述的半导体制造设备，其中，所述多个第二真空孔中的每一个第二真空孔包括：
与所述对准槽连接的至少一个中心孔；
在所述板的边缘部处形成的线路孔；以及
连接在所述中心孔和所述线路孔之间的连接孔。
11.根据权利要求1所述的半导体制造设备，其中，所述吸引构件包括形成在所述吸引构件的下角部处的凹部，所述凹部的宽度比所述吸引构件中的上部区域的宽度窄。
12.根据权利要求11所述的半导体制造设备，其中，所述凹部具有与所述边缘接触部的内侧壁对应的外侧壁。
13.根据权利要求12所述的半导体制造设备，其中，所述吸引构件还包括与形成在所述板中的第二真空孔连接的多个第三真空孔。
14.根据权利要求13所述的半导体制造设备，其中，所述吸引构件具有3.5mm至4mm的厚度。
15.一种夹头结构，所述夹头结构包括：
保持器；
与所述保持器磁性地且机械地结合的板；以及
吸引构件，所述吸引构件与所述板接触，
其中，所述保持器具有与所述板的尺寸相同的尺寸，所述保持器具有与所述板的侧壁共面的侧壁，并且与所述板接触的边缘接触部被定位在所述保持器的底表面的边缘部处。
16.根据权利要求15所述的夹头结构，其中，所述保持器包括：
真空提供器，所述真空提供器从所述保持器接收真空；
面向所述板的柄部；以及
对准块，所述对准块从所述柄部的底表面突出并且插入所述板的对准槽中，
其中，所述柄部、所述真空提供器和所述对准块彼此一体地形成以具有相同的材料。
17.根据权利要求16所述的夹头结构，所述夹头结构还包括相对于所述真空提供器设置在所述柄部的周边部分中的磁体，
其中，所述板包括与所述磁体磁性结合的传导材料。
18.一种用于半导体制造设备的夹头结构，所述夹头结构包括：
保持器，所述保持器包括穿过所述保持器的中央部的第一真空孔，并且包括围绕所述保持器的磁性柄部；
与所述保持器相联接的板，所述板包括第二真空孔，所述第二真空孔在所述板被联接到所述保持器时与所述第一真空孔处于流体连通，用于将真空传递到吸引构件以使所述吸引构件保持附接到所述板，
其中，所述保持器具有用于将所述保持器与所述板对准的对准块，并且
其中，所述板经由所述磁性柄部施加的磁力而磁性地联接到所述保持器。
19.根据权利要求18所述的夹头结构，所述夹头结构还包括至少一个边缘接触部，所述边缘接触部具有从所述保持器的底表面的边缘部突出的第一长度，以与所述板接触。
20.根据权利要求19所述的夹头结构，其中，所述边缘接触部形成为围绕所述保持器的底表面的边缘。
CN202110703943.0A 2020-10-08 2021-06-24 夹头结构和包括该夹头结构的半导体制造设备 Pending CN114300406A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0130330 2020-10-08
KR1020200130330A KR20220046970A (ko) 2020-10-08 2020-10-08 콜렛 구조체 및 이를 포함하는 반도체 제조 장치

Publications (1)

Publication Number Publication Date
CN114300406A true CN114300406A (zh) 2022-04-08

Family

ID=80964546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110703943.0A Pending CN114300406A (zh) 2020-10-08 2021-06-24 夹头结构和包括该夹头结构的半导体制造设备

Country Status (3)

Country Link
US (1) US12106996B2 (zh)
KR (1) KR20220046970A (zh)
CN (1) CN114300406A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102037948B1 (ko) 2012-12-28 2019-10-29 세메스 주식회사 다이 본딩 방법 및 장치
KR101385443B1 (ko) * 2013-09-13 2014-04-16 이향이 반도체 칩 픽업 이송용 콜렛
KR101542819B1 (ko) * 2013-12-05 2015-08-07 주식회사 페코텍 반도체 다이 본딩 장치
KR101570764B1 (ko) * 2014-02-27 2015-11-20 주식회사 페코텍 반도체 다이 본딩용 콜렛
KR20170100838A (ko) * 2016-02-26 2017-09-05 주식회사 케이앤에스 칩 흡착부재와 그 흡착부재를 포함하는 칩 이송용 콜렛 및 그 콜렛의 제조방법
KR102096019B1 (ko) * 2018-08-10 2020-04-23 문용규 마그네틱 콜렛

Also Published As

Publication number Publication date
US20220115256A1 (en) 2022-04-14
KR20220046970A (ko) 2022-04-15
US12106996B2 (en) 2024-10-01

Similar Documents

Publication Publication Date Title
KR200414775Y1 (ko) 칩 이송장치
US7793408B2 (en) Apparatus for transferring semiconductor chip
KR100864195B1 (ko) 형성 가능한 다이 분리 장치
KR100433781B1 (ko) 반도체장치의 제조방법
KR200425068Y1 (ko) 칩 이송장치
US8221583B2 (en) System for peeling semiconductor chips from tape
KR20070113109A (ko) 반도체장치의 제조방법
US8484820B2 (en) Semiconductor device fabricating method and fabricating apparatus
KR102350553B1 (ko) 반도체 칩을 픽업하기 위한 피커
KR101035167B1 (ko) 가이드블록을 구비한 러버 픽업 툴
KR20140066877A (ko) 다이 픽업 유닛 및 이를 포함하는 다이 본딩 장치
US20180261570A1 (en) Methods and systems for parallel assembly, transfer, and bonding of ferromagnetic components
KR101640773B1 (ko) 전자파 차폐막을 구비한 반도체 패키지의 제조 방법 및 이를 위한 장치
CN114300406A (zh) 夹头结构和包括该夹头结构的半导体制造设备
JP2007208088A (ja) 半導体製造装置及び搬送キャリア
KR200480179Y1 (ko) 반도체 칩 이송 장치
US20070029045A1 (en) System and Device For Thinning Wafers That Have Contact Bumps
US20080092360A1 (en) Thin semiconductor chip pickup apparatus and method
CN105845609B (zh) 支撑设备及支撑方法
KR20210095347A (ko) 평평한 접촉면을 가진 콜렛 홀더에 적용 가능한 마그네틱 콜렛
KR102535165B1 (ko) 마그네틱 핀 블록 인젝터
KR102294126B1 (ko) 착탈이 가능한 구조를 가진 마그네틱 콜렛
KR102294124B1 (ko) 플라스틱 플레이트를 구비한 마그네틱 콜렛
CN218677085U (zh) 承载治具及转运系统
KR20190028861A (ko) 다이 픽업 유닛 및 이를 포함하는 다이 본딩 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination