CN114296503B - 一种超低功耗可编程低压差线性稳压源电路 - Google Patents

Abstract

本发明属于集成电路领域，公开了一种低压差线性稳压源电路，包括超低功耗电流源电路、可编程基准电压产生电路、超低功耗振荡器电路和超低功耗电压跟随器；本发明相比于传统的LDO电路，取消了电阻反馈回路，具有超低功耗的特征，同时利用了电容的电荷保持的特征，配合定时刷新的方法，并将电容做成容值可调的连接方式，可将VREF直接抬升到所需的输出电压值，再经过电压跟随后输出稳定电压，实现了可编程输出电压的超低功耗LDO。

Description

一种超低功耗可编程低压差线性稳压源电路

技术领域

本发明属于集成电路中的电源电压检测电路，尤其涉及一种超低功耗可编程低压差线性稳压源电路。

背景技术

集成电路为了应对各种工作环境，通常需要内置不随外界环境变化的稳压源电路，该稳压源电路能在合理的工作条件下输出稳定的电压。当电路需要在低电压运行时，就需要低压差稳压源，如LDO(低压差线性稳压源)，而许多场合需要超低功耗稳压源电路，以适应对功耗要求越来越严苛的便携式电子产品应用场景。

如图1所示，传统的LDO由基准电压、运算放大器、开关功率管、串联分压电阻构成，由带隙基准源产生的基准电压VREF输入到运算放大器的反向输入端，而LDO输出电压产生的VOUT电压经过分压电阻R0、R1分压后得到反馈电压Vbak连接到运算放大器的同相输入端，运算放大器放大VREF和Vbak的误差值后输出给到功率PMOS管的栅极Gate端，以驱动功率管调节输出电压VOUT，最后得到稳定的输出电压：

传统的LDO电路因为使用了分压电阻，则在分压电阻这条回路会产生消耗电流I₀，

这通常消耗了较大的功耗，以电阻上消耗10nA为例，1V输出电压的LDO就需要100MΩ的分压电阻，而这在普通工艺的集成电路中很难实现。如果要降低这条通路的功耗，通常需要较大的电阻，占据了较大的芯片面积，增加了产品的成本。

发明内容

为解决现有技术中存在的上述技术问题，本发明提供了一种超低功耗可编程低压差线性稳压源电路。具体技术方案如下：

一种低压差线性稳压源电路，包括超低功耗电流源电路、可编程基准电压产生电路、超低功耗振荡器电路和超低功耗电压跟随器；

所述超低功耗电流源电路产生稳定的电流源偏置电压VP和VN用于供给可编程基准电压产生电路和超低功耗电压跟随器偏置；所述超低功耗振荡器电路产生的三路控制时钟P1、P2、P3给可编程基准电压产生电路以区分不同工作区间；所述可编程基准电压产生电路接收超低功耗电流源电路产生的电流源偏置电压VP和超低功耗振荡器产生的控制时钟以及编程选择输入Msel[x:0]、Csel[n:0]，输出基准电压VREF；所述超低功耗电压跟随器接收超低功耗电流源电路产生的电流源偏置电压VN和可编程基准电压产生电路产生的基准电压VREF，经过电压跟随后输出不随负载变化的稳定电压VOUT。

进一步的，所述可编程基准电压产生电路通过如下方式构成：第一PMOS管M1的栅极分别和电流源偏置电压VP、第二PMOS管M2的栅极相连，源极与电源电压VCC相连，漏极分别和PNP三极管的发射极、第三PMOS管的栅极、开关管S1/S6/S8的第一端口相连；第二PMOS管M2的源极与电源电压VCC相连，漏极分别与第三PMOS管M3和第四PMOS管M4的源极相连，M1和M2共同组成电流镜电路；第一开关管S1的第三端口控制端和开关管S3/S5/S6/S7/S8的第三端口控制端相连，并由超低功耗振荡器的第一相位控制时钟信号P1控制，第一开关管S1的第二端口分别和第一电容C1的第一端口、第二开关管S2的第一端口、第四开关管S4的第一端口相连接；第一电容C1的第二端口连接到公共地GND；第二开关管S2的第三端口控制端和开关管S4/S9的第三端口控制端相连，并由超低功耗振荡器的第二相位控制时钟信号P2控制，S2的第二端口分别和可编程电容C2的第一端、第三开关管S3的第一端相连；第三PMOS管M3的漏极分别和二极管连接的第一可编程的NMOS管M5的漏极、M5的栅极、第二可编程的NMOS管M6的栅极相连；第四PMOS管M4的栅极和M4的漏极短接并分别和第二NMOS管M6的漏极、开关管S5/S7的第一端口相连；第四开关管S4的第二端口分别和第六开关管S6第一端口、第三电容C3的第二端口相连；第五开关管S5的第二端口分别和第三电容C3、开关管S9的第一端口相连；第九开关管S9的第二端口分别和第八开关管S8的第二端口、第四电容C4的第二端口相连；第七开关管S7的第二端口分别和第四电容的第一端口、第十开关管S10的第一端口相连；第十开关管S10的第三端口由超低功耗振荡器的第三相位控制时钟信号P3控制，第十开关管S10的第二端口与第五电容C5的第一端口相连并作为基准电压VREF端口；第一PNP三极管Q1的集电极和基极短路并分别与第一电容C1的第二端口、可编程电容C2的第二端口、第三开关管S3的第二端、第一可编程的NMOS管M5的源极、第二可编程的NMOS管M6的源极、第五电容C5的第二端口共同连接到公共地GND。

进一步的，所述超低功耗电流源电路产生电流源偏置电压VP给可编程基准电压产生电路的PMOS电流镜电路M1/M2提供偏置电压，使M1/M2的漏极电流不随电源电压波动，另外产生电流源偏置电压VN给超低功耗电压跟随器的NMOS电流镜器件M7提供偏置电压，使M7的漏极电流不随电源电压波动。

进一步的，所述超低功耗振荡器电路产生控制时钟P1、P2和P3，控制时钟P1、P2和P3周期性地产生高电平信号，维持时间分别为t1、t2和t3，其余时间为低电平；控制时钟P1的下降沿与控制时钟P2的上升沿有时间间隔td1，控制时钟P2上升沿与控制时钟P3的上升沿有时间间隔td2，控制时钟P3的下降沿略早于或等于控制时钟P2的下降沿；控制时钟P1与可编程基准电压产生电路的开关S1/S3/S5/S6/S7/S8的第三端口控制端相连，控制时钟P2与可编程基准电压产生电路的开关S2/S4/S9的第三端口控制端相连，控制时钟P3与可编程基准电压产生电路的开关S10的第三端口控制端相连。

进一步的，当控制时钟P1是高电平时，第一开关S1是导通的，此时第一PMOS管M1对第一电容C1进行充电，使C1第一端口电压V_{C1_P1}等于第一PNP管Q1的V_BE电压，即：V_{C1_P1}＝V_BE；

当控制时钟P1是高电平时，第三开关S3也是导通的，使得可编程电容C2完成放电，即V_{C2_P1}＝0；

当控制时钟P1是高电平时，开关S5/S6/S7/S8也是导通的，此时第三电容C3两端的电压差V_{C3_P1}和第四电容C4两端的电压差V_{C4_P1}都等于第三PMOS管M3和第四PMOS管M4的栅极电压差ΔV_{G4_G3}，即：V_{C3_P1}＝V_{C4_P1}＝ΔV_{G4_G3}；

当控制时钟P1是高电平时，控制时钟P2和P3为低电平，开关S2/S4/S9和S10都是断开的；

当控制时钟P2是高电平时，第二开关S2导通，开关S1/S3断开，此时可编程电容C2将与电容C1对Q1的V_BE电压进行分压，即：

此时，开关S9导通，开关S5/S6/S7/S8断开，所以电容C3/C4以串联方式连接，使得电容C4的第一端与电容C3的第二端之间的电压差ΔV_{C4_C3_P2}为2倍的PMOS管M3和PMOS管M4栅极电压差ΔV_{G4_G3}，即：ΔV_{C4_C3_P2}＝2ΔV_{G4_G3}；

此时，开关S4导通，将并联连接的电容C1/C2和串联连接的电容C3/C4以串联方式连接，使得电容C4第一端相对于GND的电压等于C1和C2的并联电压加上C3/C4的串联电压，即：

当控制时钟P3由低电平转高电平时，控制时钟P2仍为高电平，也就是电容C4第一端电压在P3转为高电平前仍为V_{C4_P2}，当控制使用P3变高后，开关S10导通，使电容C4的第一端和电容C5的第一端短接，电荷从电容C1/C2和电容C3/C4的电容串中流向电容C5，实现对电容C5的充电过程，随着时间的增长，使电容C5上的电压V_{C5_final}等于电容C4的第一端电压V_{C4_P2}，即：

进一步的，所述超低功耗电压跟随器通过如下方式构成：PMOS管M10的栅极和PMOS管M11的栅极漏极、NMOS管M9的漏极相连，PMOS管M10的漏极和NMOS管M8的漏极、功率PMOS管M12的栅极和米勒电容C6的第一端相连；NMOS管M8的栅极与可编程基准电压产生电路的输出电压VREF相连，NMOS管M8的源极分别和NMOS管M7的漏极、NMOS管M9的源极相连；NMOS管M7的栅极与超低功耗电流源电路的电流源偏置电压VN相连；功率PMOS管M12的漏极和NMOS管M9的栅极、米勒电容C6的第二段相连为LDO输出电压VOUT；PMOS管M10的源极、PMOS管M11的源极、功率PMOS管M12的源极共同连接到电源VCC；NMOS的源极连接到公共地GND；其中PMOS管M10、M11和NMOS管M8、M9以及电流镜管NMOS管M7共同组成经典的五管运放，然后和功率PMOS管M12共同组成VREF电压跟随器，米勒电容C6提供频率补偿的作用。

本发明相比于传统的LDO电路，取消了电阻反馈回路，具有超低功耗的特征，同时利用了电容的电荷保持的特征，配合定时刷新的方法，并将电容做成容值可调的连接方式，可将VREF直接抬升到所需的输出电压值，再经过电压跟随后输出稳定电压，实现了可编程输出电压的超低功耗LDO。

附图说明

图1是传统的LDO电路图；

图2是本发明的超低功耗可编程低压差线性稳压源电路框图；

图3是本发明的可编程基准电压产生电路的详细电路原理图；

图4是本发明的超低功耗电压跟随器的详细电路原理图；

图5是本发明的振荡器输出时钟示意图；

图6是可编程电容电路图；

图7是可编程NMOS电路图。

具体实施方式

下面结合附图对本发明的结构及其工作原理作详细说明。

术语解释：

LDO：low dropout regulator，低压差线性稳压源；

MOSFET：Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管，常简写为MOS；

PMOS：P型金属-氧化物半导体场效应晶体管；

NMOS：N型金属-氧化物半导体场效应晶体管；

ULP：Ultra Low Power，超低功耗。

如图2所示，本发明的超低功耗可编程低压差线性稳压源电路，包括超低功耗电流源电路、可编程基准电压产生电路、超低功耗振荡器电路和超低功耗电压跟随器。

所述超低功耗电流源电路产生稳定的电流源偏置电压VP和VN用于供给可编程基准电压产生电路和超低功耗电压跟随器偏置。超低功耗振荡器产生的三路控制时钟P1、P2、P3给可编程基准电压产生电路以区分不同工作区间。所述可编程基准电压产生电路接收超低功耗电流源电路产生的电流源偏置电压VP和超低功耗振荡器产生的控制时钟以及编程选择输入Msel[x:0]、Csel[n:0]，输出基准电压VREF。所述超低功耗电压跟随器接收超低功耗电流源电路产生的电流源偏置电压VN和可编程基准电压产生电路产生的基准电压VREF，经过电压跟随后输出不随负载变化的稳定电压VOUT。

如图3所示，超低功耗振荡器电路产生控制时钟P1、P2和P3，控制时钟P1、P2和P3周期性地产生高电平信号，分别对可编程基准电压产生电路进行功能控制：

当可编程基准电压产生电路接收超低功耗电流源电路产生稳定的电流源偏置电压VP后，第一PMOS管M1作为电流镜管子产生电流I₁，第一PNP管Q1接收电流镜PMOS管M1电流I₁后产生基极-发射极电压V_BE，

其中

其中V_T是热电压，

V_BE＝V_BGR-γT (2)

其中V_BGR是硅的带隙电压(约1.2V)，γ是V_BE的温度系数，V_BE具有负温度系数。

当可编程基准电压产生电路接收超低功耗电流源电路产生稳定的电流源偏置电压VP后，第二PMOS管M2作为电流镜管子给M3、M4、M5、M6提供电流，当MOS工作在亚阈值区时，流过MOS管的电流为：

其中K是MOS的宽长比(W/L)，其中

I₀是一个工艺相关的参数，μ是载流子迁移率，C_OX是栅氧电容，η是亚阈值斜率因子，通常认为是个工艺常数，V_GS是MOS管的栅源电压，V_TH是MOS管的阈值电压。由于NMOS管M3、M4的源极短接的，所以

其中，根据电流镜特点：

因此

由上式可以看出ΔV_{G4_G3}是一个正温度系数电压。

因此，可以将负温度系数电压V_BE和正温度系数电压ΔV_{G4_G3}通过乘以一定比例后相加，即可得到零温漂的电压VREF。

当控制时钟P1是高电平时，第一开关S1是导通的，此时第一PMOS管M1对第一电容C1进行充电，使C1第一端口电压V_{C1_P1}等于第一PNP管Q1的V_BE电压，

V_{C1_P1}＝V_BE (6)

当控制时钟P1是高电平时，第三开关S3也是导通的，使得可编程电容C2完成放电，即V_{C2_P1}＝0；当控制时钟P1是高电平时，开关S5/S6/S7/S8也是导通的，此时第三电容C3两端的电压差V_{C3_P1}和第四电容C4两端的电压差V_{C4_P1}都等于第三PMOS管M3和第四PMOS管M4的栅极电压差ΔV_{G4_G3}，即：

V_{C3_P1}＝V_{C4_P1}＝ΔV_{G4_G3} (7)

当控制时钟P1是高电平时，控制时钟P2和P3为低电平，开关S2/S4/S9和S10都是断开的。

当控制时钟P2是高电平时，第二开关S2导通，开关S1/S3断开，此时可编程电容C2将与电容C1对Q1的V_BE电压进行分压，即：

此时，开关S9导通，开关S5/S6/S7/S8断开，所以电容C3/C4以串联方式连接，使得电容C4的第一端与电容C3的第二端之间的电压差ΔV_{C4_C3_P2}为2倍的PMOS管M3和PMOS管M4栅极电压差ΔV_{G4_G3_P1}，即：

ΔV_{C4_C3_P2}＝2ΔV_{G4_G3} (9)

此时，开关S4导通，将并联连接的电容C1/C2和串联连接的电容C3/C4以串联方式连接，使得电容C4第一端相对于GND的电压等于C1和C2的并联电压加上C3/C4的串联电压，即：

当控制时钟P3由低电平转高电平时，控制时钟P2仍为高电平，也就是电容C4第一端电压在P3转为高电平前仍为V_{C4_P2}，当控制使用P3变高后，开关S10导通，使电容C4的第一端和电容C5的第一端短接，电荷从电容C1/C2和电容C3/C4的电容串中流向电容C5，实现对电容C5的充电过程，随着时间的增长，使电容C5上的电压V_{C5_final}等于电容C4的第一端电压V_{C4_P2}，即：

因此，负温度系数的V_BE和正温度系数的ΔV_{G4_G3}就可以通过编程调节C2和K₅的值，从而得到零温漂的V_REF值。

如图4所示，由于可编程基准电压产生电路得到的VREF电压驱动能力很弱，无法直接作为LDO的输出带动负载，所以通过一级电压跟随器得到VOUT后再驱动负载，相比传统的LDO，这一级取消了反馈电阻，使得功耗可以做的非常低，实现整个方案超低功耗的要求。

如图5所示，是一个可编程电容的示例，通过数字编码输入控制开关，最终得到不同的电容值，当Csel[n]＝0时，C2_n的第一端与公共地GND短接，C2_n不起作用，当Csel[n]＝1时，C2_n的第一端与A短接，实现电容的并联，通过控制数字编码不同得到不同电容值

其中m是一个正整数。

进一步的，可以设置当Csel[n]＝1时，C2_n的第一端与公共地GND短接，C2_n不起作用，当Csel[n]＝0时，C2_n的第一端与A短接，实现电容的并联。

进一步的，也可以将C1做成可编程电容。

如图6所示，是一个可编程MOS管的示例，通过数字编码输入控制开关，最终得到不同宽长比(W/L)的MOS管，当Msel[x]＝0时，M5_x的栅漏端与公共地GND短接，C5_x不起作用，当Msel[x]＝1时，M5_x的栅漏端与B短接，实现MOS管的并联，通过控制数字编码不同得到不同的宽长比(W/L)

其中y为正整数。

进一步的，也可以将M3、M4、M6做成可编程MOS管。

如图7所示，所述超低功耗振荡器电路产生控制时钟P1、P2和P3，控制时钟P1、P2和P3周期性地产生高电平信号，维持时间分别为t1、t2和t3，其余时间为低电平。控制时钟P1的下降沿与控制时钟P2的上升沿有个时间间隔td1，控制时钟P2上升沿与控制时钟P3的上升沿有个时间间隔td2，控制时钟P3的下降沿可略早于或等于控制时钟P2的下降沿。控制时钟P1与可编程基准电压产生电路的开关S1/S3/S5/S6/S7/S8的第三端口控制端相连，控制时钟P2与可编程基准电压产生电路的开关S2/S4/S9的第三端口控制端相连，控制时钟P3与可编程基准电压产生电路的开关S10的第三端口控制端相连。

Claims (5)

1.一种低压差线性稳压源电路，包括超低功耗电流源电路、可编程基准电压产生电路、超低功耗振荡器电路和超低功耗电压跟随器；其特征在于：

所述超低功耗电流源电路产生稳定的电流源偏置电压VP和VN用于供给可编程基准电压产生电路和超低功耗电压跟随器偏置；所述超低功耗振荡器电路产生的三路控制时钟P1、P2、P3给可编程基准电压产生电路以区分不同工作区间；所述可编程基准电压产生电路接收超低功耗电流源电路产生的电流源偏置电压VP和超低功耗振荡器产生的控制时钟以及编程选择输入Msel[x:0]、Csel[n:0]，输出基准电压VREF；所述超低功耗电压跟随器接收超低功耗电流源电路产生的电流源偏置电压VN和可编程基准电压产生电路产生的基准电压VREF，经过电压跟随后输出不随负载变化的稳定电压VOUT；

所述可编程基准电压产生电路通过如下方式构成：第一PMOS管M1的栅极分别和电流源偏置电压VP、第二PMOS管M2的栅极相连，第一PMOS管M1的源极与电源电压VCC相连，第一PMOS管M1的漏极分别和第一PNP三极管的发射极、第三PMOS管M3的栅极、第一开关管S1、第六开关管S6、第八开关管S8的第一端口相连；第二PMOS管M2的源极与电源电压VCC相连，第二PMOS管M2的漏极分别与第三PMOS管M3和第四PMOS管M4的源极相连，第一PMOS管M1和第二PMOS管M2共同组成电流镜电路；第一开关管S1的第三端口控制端和第三开关管S3、第五开关管S5、第六开关管S6、第七开关管S7、第八开关管S8的第三端口控制端相连，并由超低功耗振荡器的控制时钟P1控制，第一开关管S1的第二端口分别和第一电容C1的第一端口、第二开关管S2的第一端口、第四开关管S4的第一端口相连接；第一电容C1的第二端口连接到公共地GND；第二开关管S2的第三端口控制端和第四开关管S4、第九开关管S9的第三端口控制端相连，并由超低功耗振荡器的控制时钟P2控制，第二开关管S2的第二端口分别和可编程电容C2的第一端、第三开关管S3的第一端相连；第三PMOS管M3的漏极分别和二极管连接的第一可编程的NMOS管M5的漏极、NMOS管M5的栅极、第二可编程的NMOS管M6的栅极相连；第四PMOS管M4的栅极和第四PMOS管M4的漏极短接并分别和第二NMOS管M6的漏极、第五开关管S5、第七开关管S7的第一端口相连；第四开关管S4的第二端口分别和第六开关管S6第一端口、第三电容C3的第二端口相连；第五开关管S5的第二端口分别和第三电容C3、第九开关管S9的第一端口相连；第九开关管S9的第二端口分别和第八开关管S8的第二端口、第四电容C4的第二端口相连；第七开关管S7的第二端口分别和第四电容C4的第一端口、第十开关管S10的第一端口相连；第十开关管S10的第三端口由超低功耗振荡器的控制时钟P3控制，第十开关管S10的第二端口与第五电容C5的第一端口相连并作为基准电压VREF端口；第一PNP三极管Q1的集电极和基极短路并分别与第一电容C1的第二端口、可编程电容C2的第二端口、第三开关管S3的第二端、第一可编程的NMOS管M5的源极、第二可编程的NMOS管M6的源极、第五电容C5的第二端口共同连接到公共地GND。

2.如权利要求1所述的低压差线性稳压源电路，其特征在于：所述超低功耗电流源电路产生电流源偏置电压VP给可编程基准电压产生电路的PMOS电流镜电路第一PMOS管M1、第二PMOS管M2提供偏置电压，使第一PMOS管M1、第二PMOS管M2的漏极电流不随电源电压波动，另外产生电流源偏置电压VN给超低功耗电压跟随器的NMOS电流镜器件NMOS管M7提供偏置电压，使NMOS管M7的漏极电流不随电源电压波动。

3.如权利要求2所述的低压差线性稳压源电路，其特征在于：所述超低功耗振荡器电路产生控制时钟P1、P2和P3，控制时钟P1、P2和P3周期性地产生高电平信号，维持时间分别为t1、t2和t3，其余时间为低电平；控制时钟P1的下降沿与控制时钟P2的上升沿有时间间隔td1，控制时钟P2上升沿与控制时钟P3的上升沿有时间间隔td2，控制时钟P3的下降沿略早于或等于控制时钟P2的下降沿；控制时钟P1与可编程基准电压产生电路的第一开关管S1、第三开关管S3、第五开关管S5、第六开关管S6、第七开关管S7、第八开关管S8的第三端口控制端相连，控制时钟P2与可编程基准电压产生电路的第二开关管S2、第四开关管S4、第九开关管S9的第三端口控制端相连，控制时钟P3与可编程基准电压产生电路的第十开关管S10的第三端口控制端相连。

4.如权利要求3所述的低压差线性稳压源电路，其特征在于：当控制时钟P1是高电平时，第一开关管S1是导通的，此时第一PMOS管M1对第一电容C1进行充电，使第一电容C1第一端口电压V_{C1_P1}等于第一PNP三极管Q1的V_BE电压，即：V_{C1_P1}＝V_BE；

当控制时钟P1是高电平时，第三开关管S3也是导通的，使得可编程电容C2完成放电，即V_{C2_P1}＝0；

当控制时钟P1是高电平时，第五开关管S5、第六开关管S6、第七开关管S7、第八开关管S8也是导通的，此时第三电容C3两端的电压差V_{C3_P1}和第四电容C4两端的电压差V_{C4_P1}都等于第三PMOS管M3和第四PMOS管M4的栅极电压差ΔV_{G4_G3}，即：V_{C3_P1}＝V_{C4_P1}＝ΔV_{G4_G3}；

当控制时钟P1是高电平时，控制时钟P2和P3为低电平，第二开关管开关S2、第四开关管S4、第九开关管S9和第十开关管S10都是断开的；

当控制时钟P2是高电平时，第二开关管S2导通，第一开关管S1、第三开关管S3断开，此时可编程电容C2将与第一电容C1对第一PNP三极管Q1的V_BE电压进行分压，即：

此时，第九开关管S9导通，第五开关管S5、第六开关管S6、第七开关管S7、第八开关管S8断开，所以第三电容C3、第四电容C4以串联方式连接，使得第四电容C4的第一端与第三电容C3的第二端之间的电压差ΔV_{C4_C3_P2}为2倍的第三PMOS管M3和第四PMOS管M4栅极电压差ΔV_{G4_G3}，即：ΔV_{C4_C3_P2}＝2ΔV_{G4_G3}；

此时，第四开关管S4导通，将并联连接的第一电容C1、第二电容C2和串联连接的第三电容C3、第四电容C4以串联方式连接，使得第四电容C4第一端相对于GND的电压等于第一电容C1和第二电容C2的并联电压加上第三电容C3、第四电容C4的串联电压，即：

当控制时钟P3由低电平转高电平时，控制时钟P2仍为高电平，也就是第四电容C4第一端电压在P3转为高电平前仍为V_{C4_P2}，当控制使用P3变高后，第十开关管S10导通，使第四电容C4的第一端和第五电容C5的第一端短接，电荷从第一电容C1、第二电容C2和第三电容C3、第四电容C4的电容串中流向第五电容C5，实现对第五电容C5的充电过程，随着时间的增长，使第五电容C5上的电压V_{C5_final}等于第四电容C4的第一端电压V_{C4_P2}，即：

5.如权利要求4所述的低压差线性稳压源电路，其特征在于：

所述超低功耗电压跟随器通过如下方式构成：PMOS管M10的栅极和PMOS管M11的栅极漏极、NMOS管M9的漏极相连，PMOS管M10的漏极和NMOS管M8的漏极、功率PMOS管M12的栅极和米勒电容C6的第一端相连；NMOS管M8的栅极与可编程基准电压产生电路的输出电压VREF相连，NMOS管M8的源极分别和NMOS管M7的漏极、NMOS管M9的源极相连；NMOS管M7的栅极与超低功耗电流源电路的电流源偏置电压VN相连；功率PMOS管M12的漏极和NMOS管M9的栅极、米勒电容C6的第二段相连为LDO输出电压VOUT；PMOS管M10的源极、PMOS管M11的源极、功率PMOS管M12的源极共同连接到电源VCC；NMOS管M7的源极连接到公共地GND；其中PMOS管M10、M11和NMOS管M8、M9以及NMOS管M7共同组成经典的五管运放，然后和功率PMOS管M12共同组成VREF电压跟随器，米勒电容C6提供频率补偿的作用。

Images