CN114281145A - 基准电流源电路、基准电流生成方法及芯片 - Google Patents
基准电流源电路、基准电流生成方法及芯片 Download PDFInfo
- Publication number
- CN114281145A CN114281145A CN202111342508.6A CN202111342508A CN114281145A CN 114281145 A CN114281145 A CN 114281145A CN 202111342508 A CN202111342508 A CN 202111342508A CN 114281145 A CN114281145 A CN 114281145A
- Authority
- CN
- China
- Prior art keywords
- current
- resistor
- circuit
- switching tube
- temperature coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种基准电流源电路、基准电流生成方法及芯片,其中基准电流源电路包括:调整电路、电流产生电路和输出电路,调整电路和输出电路分别与电流产生电路相连,调整电路用于生成调整电压;电流产生电路用于生成正温度系数电流和负温度系数电压,并基于负温度系数电压与调整电压之间的差值生成负温度系数电流,以及根据正温度系数电流和负温度系数电流生成零温度基准电流;输出电路用于输出零温度基准电流。该电路能够有效降低基准功耗且不会增加过多电路面积。
Description
技术领域
本发明涉及模拟集成电路技术领域,尤其涉及一种基准电流源电路、基准电流生成方法及芯片。
背景技术
基准电流源电路是模拟集成电路中应用最广泛的电路之一,可以提供一个与工艺、电压和温度无关的基准电流。基准电流源可以为高精度比较器、A/D和D/A转换器、DC/DC转换器、振荡器等模拟及数模混合电路提供参考电流或偏置电流。
随着5G技术和物联网的普及,移动终端和便携设备对低功耗、超低功耗芯片的需求越来越多:一方面,要求芯片工作状态时的功耗尽可能小;另一方面,要求芯片休眠或待机状态的时间尽可能长。由于芯片工作和休眠状态下基准电流源电路通常都保持上电,因此设计低功耗的基准电流源电路越来越重要。
相关技术中,通过增加基准电流源电路中的电阻阻值来降低基准工作电流大小,进而降低基准功耗,如图1所示,通过增加电阻R01和R02的阻值来降低基准功耗。但是该方式会显著增加电路面积,提高生产制造成本,而且在电路面积限定的情况下,基准电流源电路中的电阻大小会受到限制,导致基准功耗难以降低。
发明内容
针对上述技术问题,本发明提供了一种能够有效降低基准功耗且不会增加过多电路面积的基准电流源电路、基准电流生成方法及芯片。
一种基准电流源电路,包括:调整电路、电流产生电路和输出电路,调整电路和输出电路分别与电流产生电路相连,其中,调整电路用于生成调整电压;电流产生电路用于生成正温度系数电流和负温度系数电压,并基于负温度系数电压与调整电压之间的差值生成负温度系数电流,以及根据正温度系数电流和负温度系数电流生成零温度基准电流;输出电路用于输出零温度基准电流。
根据本发明实施例的基准电流源电路,通过调整电路生成调整电压,并通过电流产生电路生成负温度系数电压,并基于负温度系数电压与调整电压之间的差值生成负温度系数电流,能够有效降低基准功耗且不会增加过多电路面积。
在一些实施例中,调整电路包括第一开关管,第一开关管的第一端与电流产生电路相连,第一开关管的控制端与第一开关管的第一端相连,第一开关管的第二端接地。
在一些实施例中,第一开关管工作在亚阈值区。
在一些实施例中,电流产生电路包括:电流镜,电流镜的第一端与输出电路相连;第二开关管,第二开关管的第一端与电流镜的第二端相连,第二开关管的第二端和控制端均接地;第一电阻,第一电阻的一端与电流镜的第三端相连;第三开关管,第三开关管的第一端与第一电阻的另一端相连,第三开关管的第二端和控制端均接地;放大器,放大器的输出端与电流镜的第一端相连,电流镜的第二端和第二开关管的第一端分别与放大器的第一输入端相连,电流镜的第三端和第一电阻的一端分别与放大器的第二输入端相连;第二电阻和第三电阻,第二电阻的一端与放大器的第一输入端相连,第三电阻的一端与放大器的第二输入端相连,第二电阻的另一端和第三电阻的另一端相连后与调整电路相连。
在一些实施例中,电流镜包括:第四开关管,第四开关管的第一端与预设电源相连,第四开关管的第二端与电流镜的第二端相连,第四开关管的控制端与电流镜的第一端相连;第五开关管,第五开关管的第一端与预设电源相连,第五开关管的第二端与电流镜的第三端相连,第五开关管的控制端与电流镜的第一端相连。
在一些实施例中,输出电路包括:第六开关管,第六开关管的第一端与预设电源相连,第六开关管的控制端与电流产生电路相连,第六开关管的第二端悬空作为输出电路的输出端。
在一些实施例中,第一开关管为NMOS管。
在一些实施例中,第二开关管和第三开关管均为双极型晶体管,且第三开关管的发射极面积大于第二开关管的发射极面积。
在一些实施例中,第一电阻、第二电阻和第三电阻的类型相同,第二电阻和第三电阻的阻值相同,且第二电阻和第三电阻的阻值之和大于第一电阻的阻值。
在一些实施例中,第四开关管、第五开关管和第六开关管均为PMOS管,且第四开关管、第五开关管和第六开关管的尺寸相同。
一种基准电流生成方法,应用于前述的基准电流源电路,方法包括:生成调整电压、正温度系数电流和负温度系数电压;基于负温度系数电压与调整电压之间的差值生成负温度系数电流;根据正温度系数电流和负温度系数电流生成零温度基准电流。
根据本发明实施例的基准电流生成方法,通过生成调整电压和负温度系数电压,并基于负温度系数电压与调整电压之间的差值生成负温度系数电流,能够有效降低基准功耗且不会增加过多电路面积。
一种芯片,包括前述的基准电流源电路。
根据本发明实施例的芯片,通过前述的基准电流源电路,能够有效降低基准功耗且不会增加过多电路面积,进而可使芯片工作状态时的功耗尽可能小,而休眠或待机状态的时间尽可能长。
本发明附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
图1为相关技术中基准电流源电路的结构示意图;
图2为根据本发明第一个实施例的基准电流源电路的结构示意图;
图3为根据本发明第二个实施例的基准电流源电路的结构示意图;
图4为根据本发明一个实施例的基准电流生成方法的流程示意图;
图5为根据本发明一个实施例的芯片的结构示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
图2为根据本发明第一个实施例的基准电流源电路的结构示意图,参考图2所示,该基准电流源电路可包括:调整电路10、电流产生电路20和输出电路30。
其中,调整电路10和输出电路30分别与电流产生电路20相连,调整电路10用于生成调整电压;电流产生电路20用于生成正温度系数电流和负温度系数电压,并基于负温度系数电压与调整电压之间的差值生成负温度系数电流,以及根据正温度系数电流和负温度系数电流生成零温度基准电流;输出电路30用于输出零温度基准电流。
具体地,电流产生电路20可生成两种类型的电流,一种是正温度系数电流,具体可以是生成正温度系数电压,并将该正温度系数电压施加在低温度系数的电阻上得到正温度系数电流;另一种是负温度系数电流,具体可以是由电流产生电路20生成负温度系数电压,同时由调整电路10生成调整电压,并将负温度系数电压与调整电压之间的电压差值施加在低温度系数的电阻上得到负温度系数电流,通过调整正温度系数电流和负温度系数电流可生成零温度特征的基准电流,即零温度基准电流,并通过输出电路30输出。
在该实施例中,由于施加在低温度系数电阻上的电压不再是负温度系数电压,而是负温度系数电压与调整电压之间的差值,从而在获得相同的负温度系数电流时,所需低温度系数电阻可以相应减小,进而可以有效降低基准功耗且不会增加过多电路面积。
下面结合具体示例来对本申请做进一步说明,图3为根据本发明第二个实施例的基准电流源电路的结构示意图,参考图3所示,在该电路中,调整电路10包括第一开关管MN1,第一开关管MN1的第一端与电流产生电路20相连,第一开关管MN1的控制端与第一开关管MN1的第一端相连,第一开关管MN1的第二端接地GND。其中,第一开关管MN1工作在亚阈值区;第一开关管MN1为NMOS管(N型场效应晶体管)。
进一步的,继续参考图3所示,电流产生电路20包括:电流镜21、第二开关管Q1、第一电阻R1、第三开关管Q2、放大器A、第二电阻R2和第三电阻R3。其中,电流镜21的第一端与输出电路30相连;第二开关管Q1的第一端与电流镜21的第二端相连,第二开关管Q1的第二端和控制端均接地GND;第一电阻R1的一端与电流镜21的第三端相连;第三开关管Q2的第一端与第一电阻R1的另一端相连,第三开关管Q2的第二端和控制端均接地GND;放大器A的输出端与电流镜21的第一端相连,电流镜21的第二端和第二开关管Q1的第一端分别与放大器A的第一输入端相连,电流镜21的第三端和第一电阻R1的一端分别与放大器A的第二输入端相连;第二电阻R2的一端与放大器A的第一输入端相连,第三电阻R3的一端与放大器A的第二输入端相连,第二电阻R2的另一端和第三电阻R3的另一端相连后与调整电路10相连。可选的,第二开关管Q1和第三开关管Q2均为双极型晶体管,且第三开关管Q2的发射极面积大于第二开关管Q1的发射极面积。
进一步的,电流镜21包括:第四开关管MP1和第五开关管MP2,第四开关管MP1的第一端与预设电源VDD相连,第四开关管MP1的第二端与电流镜21的第二端相连,第四开关管MP1的控制端与电流镜21的第一端相连;第五开关管MP2的第一端与预设电源VDD相连,第五开关管MP2的第二端与电流镜21的第三端相连,第五开关管MP2的控制端与电流镜21的第一端相连。可选的,第一电阻R1、第二电阻R2和第三电阻R3的类型相同,第二电阻R2和第三电阻R3的阻值相同,且第二电阻R2和第三电阻R3的阻值之和大于第一电阻R1的阻值;第四开关管MP1和第五开关管MP2均为PMOS管(P型场效应晶体管),且第四开关管MP1和第五开关管MP2的尺寸相同。
进一步的,继续参考图3所示,输出电路30包括:第六开关管MP3,第六开关管MP3的第一端与预设电源VDD相连,第六开关管MP3的控制端与电流产生电路20相连,第六开关管MP3的第二端悬空作为输出电路30的输出端。可选的,第六开关管MP3为PMOS管,且第四开关管MP1、第五开关管MP2和第六开关管MP3的尺寸相同。
具体地,以第一开关管MN1为NMOS管,第二开关管Q1和第三开关管Q2为双极型晶体管,第四开关管MP1、第五开关管MP2和第六开关管MP3为PMOS管为例。其中,第四开关管MP1、第五开关管MP2和第六开关管MP3的栅极与放大器A的输出端相连;第四开关管MP1的源极接预设电源VDD,第四开关管MP1的漏极与第二开关管Q1的发射极、第二电阻R2的一端以及放大器A的负输入端相连;第五开关管MP2的源极接预设电源VDD,第五开关管MP2的漏极与第三电阻R3的一端、第一电阻R1的一端以及放大器A的正输入端相连;第一开关管MN1的源极接地GND,第一开关管MN1的栅极和漏极短接,且与第二电阻R2的另一端以及第三电阻R3的另一端相连;第二开关管Q1的基级和集电极以及第三开关管Q2的基级和集电极均接地GND;第六开关管MP3的源极接预设电源VDD,第六开关管MP3的漏极开路,作为基准电流源电路的输出端输出零温度特性的基准电流。
在该电路中,第四开关管MP1、第五开关管MP2和第六开关管MP3的栅极均受放大器A的控制,第一电阻R1、第二电阻R2和第三电阻R3为类型相同的电阻。由放大器A、第四开关管MP1、第五开关管MP2、第一电阻R1、第二开关管Q1和第三开关管Q2组成的环路,使得第四开关管MP1和第五开关管MP2的漏极端电压相等,并在第一电阻R1上生成正温度系数电流IPTAT;由放大器A、第四开关管MP1、第五开关管MP2、第一开关管MN1、第二电阻R2、第三电阻R3、第二开关管Q1和第三开关管Q2组成的环路,在第三电阻R3上生成负温度系数电流ICTAT。第五开关管MP2中的电流大小等于流过第一电阻R1和第三电阻R3的电流之和,即正温度系数电流IPTAT和负温度系数电流ICTAT之和,通过调整第一电阻R1和第三电阻R3的电阻大小比例,可以在第五开关管MP2上得到零温度特性的基准电流。第六开关管MP3复制第五开关管MP2中的零温度特征的基准电流,输出零温度基准电流IREF。
具体来说,基于上述电路,如果做以下假设:①放大器A的增益足够大,并且输入阻抗无穷大,使得图3中VP点与VN点的电压相等;②忽略电路中的失配,如电阻间的失配、MOS管间的失配,双极型晶体管间的失配;③第二开关管Q1的发射极-基极电压为VEB1,第三开关管Q2的发射极-基极电压为VEB2,且第二开关管Q1和第三开关管Q2的基极电流均为零,集电极电流等于发射极电流;④第四开关管MP1、第五开关管MP2和第六开关管MP3的尺寸相等,第二电阻R2和第三电阻R3的大小相等;⑤第一开关管MN1工作在亚阈值区,第一开关管MN1的阈值电压为VTH,第一开关管MN1的栅极-源极电压为VGS。那么,第二开关管Q1和第三开关管Q2的集电极电流与其发射极-基级电压之间的关系均满足:
其中,IC为集电极电流,IS为饱和电流,VEB为发射极-基级电压,VT为热电压,VT=kT/q,k为波尔兹曼常数,T为绝对温度,q为电子电荷。
第二开关管Q1和第三开关管Q2中的电流为:
其中,IQ为第二开关管Q1和第三开关管Q2中的电流,IE为发射极电流,IB为基级电流,βF为放大系数。
第二开关管Q1和第三开关管Q2的发射极-基极电压为:
由于放大器A的正负输入端电压相等,所以第四开关管MP1和第五开关管MP2中的电流相等,进而第二开关管Q1和第三开关管Q2中的电流相等,因此两者的发射极-基极电压之间的差值(简称发射极-基极电压差)为:
其中,ΔVEB为第二开关管Q1与第三开关管Q2的发射极-基极电压差,IQ1为第二开关管Q1中的电流,IQ2为第三开关管Q2中的电流,IS1为第二开关管Q1的饱和电流,IS2为第三开关管Q2的饱和电流。
假设,第二开关管Q1和第三开关管Q2的发射极面积之比为1:N,那么第二开关管Q1和第三开关管Q2的饱和电流之比为:
IS1:IS2=1:N (5)
由于热电压VT与绝对温度T成正比,所以ΔVEB与绝对温度T成正比,同时由于放大器A的作用是使VP点与VN点的电压相等,因此第一电阻R1两端的电压等于ΔVEB,从而在第一电阻R1上产生正温度系数电流IPTAT,电流大小为:
IPTAT=ΔVEB/R1=VT*lnN/R1 (6)
由于第一开关管MN1工作在亚阈值区,所以第一开关管MN1的栅极-源极电压VGS约等于第一开关管MN1的阈值电压VTH。假设第三电阻R3两端的电压为ΔVR3,那么有:
ΔVR3=VEB1-VGS=VEB1-VTH (7)
在电路工作温度范围内,第一开关管MN1的阈值电压VTH具有负温度系数,通过调节第一开关管MN1的尺寸,可以得到所需负温度系数电压ΔVR3,从而在第三电阻R3上产生负温度系数电流ICTAT,电流大小为:
ICTAT=ΔVR3/R3=(VEB1-VTH)/R3 (8)
由于第五开关管MP2和第六开关管MP3的尺寸相等,二者的电流也相等,大小为正温度系数电流IPTAT和负温度系数电流ICTAT之和,因此第六开关管MP3输出的基准电流为:
通过选择合适的第一电阻R1的阻值R1和第三电阻R3的阻值R3,可以得到零温度基准电流IREF。简言之,基准电流生成过程为:利用工作在不同电流下的双极型晶体管的发射极-基级电压的差值产生正温度系数电压ΔVEB,将正温度系数电压ΔVEB加到低温度系数电阻上得到正温度系数电流IPTAT;同时,利用双极型晶体管的发射极-基级电压和工作在亚阈值区的MOS管的栅极-源极电压的差值产生负温度系数电压VEB1-VTH,将负温度系数电压VEB1-VTH加到低温度系数电阻上得到负温度系数电流ICTAT;最后,正温度系数电流IPTAT和负温度系数电流ICTAT按比例相加得到零温度特性的基准电流IREF。
从上述公式(8)可以看出,通过工作在亚阈值区的第一开关管MN1生成的电压VTH,可将负温度系数电压ΔVR3从VEB1降低至VEB1-VTH,因此在获得相同的负温度系数电流时所需的电阻可以相应减小,从而可以有效降低基准功耗且不会增加过多电路面积。举例来说,在典型工艺条件下,双极型晶体管的发射极-基极电压VEB大小约为700mV,MOS管的阈值电压VTH大小约为400mV,因此负温度系数电压将从700mV降低到300mV。在实际应用中,一般选择(R2+R3):R1=8:1,因此在相同功耗条件下,可以使得电路中的电阻面积降低50%,而电阻在整个电路中的面积占比为40%左右,因此可以使整个电路的面积降低约20%,从而有效减小了电路成本。而若MOS管的阈值电压VTH大小降低到300mV,在相同功耗的条件下可以使电路中电阻面积减小1/3,从而使得基准电流源电路面积降低10%-15%。
由此,通过调整电路10如第一开关管MN1引入一个额外的电压,可以减小负温度系数电压的大小,从而可以在不使用较大电阻的条件下,有效降低基准电流源电路的工作电流,有效降低整个电路的面积,降低电路成本。需要说明的是,上述的第一开关管MN1仅作为一个具体示例,在实际应用中只要能够生成合适的电压电路均可,这里采用一个第一开关管MN1可以使得整个电路面积降低至最低,即尽可能减少元器件占用。另外,电流产生电路也可以不限于图3所示结构,通过对图3进行简单变形或元器件替换均落入本申请的保护范围,例如第二开关管Q1、第三开关管Q2均可由二极管代替,电流镜21也可以采用其它结构来替换等等。
综上所述,根据本发明实施例的基准电流源电路,通过调整电路生成调整电压,并通过电流产生电路生成负温度系数电压,并基于负温度系数电压与调整电压之间的差值生成负温度系数电流,能够有效降低基准功耗且不会增加过多电路面积,降低电路成本,相应的,在相同电路面积下,可以实现更低的基准工作电流,电路具有更低的功耗。另外,当电路中电阻的类型相同时,具有较好的一致性,有利于得到高精度的参考电压,同时可以得到工艺一致性高的零温度基准电流。
图4为根据本发明一个实施例的基准电流生成方法的流程示意图,参考图4所示,该基准电流生成方法可包括:
步骤S101,生成调整电压、正温度系数电流和负温度系数电压。
步骤S102,基于负温度系数电压与调整电压之间的差值生成负温度系数电流。
步骤S103,根据正温度系数电流和负温度系数电流生成零温度基准电流。
需要说明的是,该方法可应用于前述的基准电流源电路,具体生成过程如前述,这里不再赘述。
根据本发明实施例的基准电流生成方法,通过生成调整电压和负温度系数电压,并基于负温度系数电压与调整电压之间的差值生成负温度系数电流,能够有效降低基准功耗且不会增加过多电路面积。
图5为根据本发明一个实施例的芯片的结构示意图,参考图5所示,该芯片1000包括前述的基准电流源电路100。
根据本发明实施例的芯片,通过前述的基准电流源电路,能够有效降低基准功耗且不会增加过多电路面积,进而可使芯片工作状态时的功耗尽可能小,而休眠或待机状态的时间尽可能长。
需要说明的是,在流程图中表示或在此以其他方式描述的逻辑和/或步骤,例如,可以被认为是用于实现逻辑功能的可执行指令的定序列表,可以具体实现在任何计算机可读介质中,以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用,或结合这些指令执行系统、装置或设备而使用。就本说明书而言,"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下:具有一个或多个布线的电连接部(电子装置),便携式计算机盘盒(磁装置),随机存取存储器(RAM),只读存储器(ROM),可擦除可编辑只读存储器(EPROM或闪速存储器),光纤装置,以及便携式光盘只读存储器(CDROM)。另外,计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质,因为可以例如通过对纸或其他介质进行光学扫描,接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序,然后将其存储在计算机存储器中。
应当理解,本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如,如果用硬件来实现,和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (12)
1.一种基准电流源电路,其特征在于,包括:调整电路、电流产生电路和输出电路,所述调整电路和所述输出电路分别与所述电流产生电路相连,其中,
所述调整电路用于生成调整电压;
所述电流产生电路用于生成正温度系数电流和负温度系数电压,并基于所述负温度系数电压与所述调整电压之间的差值生成负温度系数电流,以及根据所述正温度系数电流和所述负温度系数电流生成零温度基准电流;
所述输出电路用于输出所述零温度基准电流。
2.根据权利要求1所述的基准电流源电路,其特征在于,所述调整电路包括第一开关管,所述第一开关管的第一端与所述电流产生电路相连,所述第一开关管的控制端与所述第一开关管的第一端相连,所述第一开关管的第二端接地。
3.根据权利要求2所述的基准电流源电路,其特征在于,所述第一开关管工作在亚阈值区。
4.根据权利要求1-3中任一项所述的基准电流源电路,其特征在于,所述电流产生电路包括:
电流镜,所述电流镜的第一端与所述输出电路相连;
第二开关管,所述第二开关管的第一端与所述电流镜的第二端相连,所述第二开关管的第二端和控制端均接地;
第一电阻,所述第一电阻的一端与所述电流镜的第三端相连;
第三开关管,所述第三开关管的第一端与所述第一电阻的另一端相连,所述第三开关管的第二端和控制端均接地;
放大器,所述放大器的输出端与所述电流镜的第一端相连,所述电流镜的第二端和所述第二开关管的第一端分别与所述放大器的第一输入端相连,所述电流镜的第三端和所述第一电阻的一端分别与所述放大器的第二输入端相连;
第二电阻和第三电阻,所述第二电阻的一端与所述放大器的第一输入端相连,所述第三电阻的一端与所述放大器的第二输入端相连,所述第二电阻的另一端和所述第三电阻的另一端相连后与所述调整电路相连。
5.根据权利要求4所述的基准电流源电路,其特征在于,所述电流镜包括:
第四开关管,所述第四开关管的第一端与预设电源相连,所述第四开关管的第二端与所述电流镜的第二端相连,所述第四开关管的控制端与所述电流镜的第一端相连;
第五开关管,所述第五开关管的第一端与所述预设电源相连,所述第五开关管的第二端与所述电流镜的第三端相连,所述第五开关管的控制端与所述电流镜的第一端相连。
6.根据权利要求5所述的基准电流源电路,其特征在于,所述输出电路包括:
第六开关管,所述第六开关管的第一端与所述预设电源相连,所述第六开关管的控制端与所述电流产生电路相连,所述第六开关管的第二端悬空作为所述输出电路的输出端。
7.根据权利要求2或3所述的基准电流源电路,其特征在于,所述第一开关管为NMOS管。
8.根据权利要求4所述的基准电流源电路,其特征在于,所述第二开关管和所述第三开关管均为双极型晶体管,且所述第三开关管的发射极面积大于所述第二开关管的发射极面积。
9.根据权利要求4所述的基准电流源电路,其特征在于,所述第一电阻、所述第二电阻和所述第三电阻的类型相同,所述第二电阻和所述第三电阻的阻值相同,且所述第二电阻和所述第三电阻的阻值之和大于所述第一电阻的阻值。
10.根据权利要求6所述的基准电流源电路,其特征在于,所述第四开关管、所述第五开关管和所述第六开关管均为PMOS管,且所述第四开关管、所述第五开关管和所述第六开关管的尺寸相同。
11.一种基准电流生成方法,其特征在于,应用于权利要求1-10中任一项所述的基准电流源电路,所述方法包括:
生成调整电压、正温度系数电流和负温度系数电压;
基于所述负温度系数电压与所述调整电压之间的差值生成负温度系数电流;
根据所述正温度系数电流和所述负温度系数电流生成零温度基准电流。
12.一种芯片,其特征在于,包括权利要求1-10中任一项所述的基准电流源电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111342508.6A CN114281145A (zh) | 2021-11-12 | 2021-11-12 | 基准电流源电路、基准电流生成方法及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111342508.6A CN114281145A (zh) | 2021-11-12 | 2021-11-12 | 基准电流源电路、基准电流生成方法及芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114281145A true CN114281145A (zh) | 2022-04-05 |
Family
ID=80869251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111342508.6A Pending CN114281145A (zh) | 2021-11-12 | 2021-11-12 | 基准电流源电路、基准电流生成方法及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114281145A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050052173A1 (en) * | 2003-09-05 | 2005-03-10 | Philip Neaves | Low voltage bandgap reference circuit with reduced area |
US20070069709A1 (en) * | 2005-09-29 | 2007-03-29 | Hynix Semiconductor Inc. | Band gap reference voltage generator for low power |
US20100052643A1 (en) * | 2008-09-01 | 2010-03-04 | Electronics And Telecommunications Research Institute | Band-gap reference voltage generator |
CN107329515A (zh) * | 2017-06-27 | 2017-11-07 | 电子科技大学 | 一种高电源抑制低温度系数的电流源电路 |
CN111190454A (zh) * | 2020-02-28 | 2020-05-22 | 清华大学 | 曲率补偿低温漂带隙基准电压源电路 |
-
2021
- 2021-11-12 CN CN202111342508.6A patent/CN114281145A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050052173A1 (en) * | 2003-09-05 | 2005-03-10 | Philip Neaves | Low voltage bandgap reference circuit with reduced area |
US20070069709A1 (en) * | 2005-09-29 | 2007-03-29 | Hynix Semiconductor Inc. | Band gap reference voltage generator for low power |
US20100052643A1 (en) * | 2008-09-01 | 2010-03-04 | Electronics And Telecommunications Research Institute | Band-gap reference voltage generator |
CN107329515A (zh) * | 2017-06-27 | 2017-11-07 | 电子科技大学 | 一种高电源抑制低温度系数的电流源电路 |
CN111190454A (zh) * | 2020-02-28 | 2020-05-22 | 清华大学 | 曲率补偿低温漂带隙基准电压源电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5353548B2 (ja) | バンドギャップレファレンス回路 | |
JP4982688B2 (ja) | 温度依存性を有する内部電源発生装置 | |
US9874887B2 (en) | Voltage regulator with adjustable feedback | |
US9651980B2 (en) | Bandgap voltage generation | |
KR20100080958A (ko) | 기준 바이어스 발생 회로 | |
US10520972B2 (en) | Bandgap reference circuit | |
US20120319793A1 (en) | Oscillation circuit | |
KR20130123903A (ko) | 기준전압 발생기 | |
Ng et al. | A Sub-1 V, 26$\mu $ W, Low-Output-Impedance CMOS Bandgap Reference With a Low Dropout or Source Follower Mode | |
TWI756849B (zh) | 定電流電路及半導體裝置 | |
TWI403873B (zh) | 轉換輸入電壓至輸出電壓的電力調整器、電子系統及方法 | |
CN111142602B (zh) | 一种带隙基准电压源快速启动电路 | |
CN117311439A (zh) | 低噪声带隙基准架构 | |
US6380723B1 (en) | Method and system for generating a low voltage reference | |
JP3119215B2 (ja) | 差動アンプ | |
CN114356014A (zh) | 低压基准电压产生电路及芯片 | |
US6124754A (en) | Temperature compensated current and voltage reference circuit | |
CN110166029B (zh) | 一种迟滞比较器电路 | |
JP2007095031A (ja) | 低電圧用バンドギャップ基準電圧発生回路 | |
JP5003754B2 (ja) | 基準電圧生成回路 | |
CN114281145A (zh) | 基准电流源电路、基准电流生成方法及芯片 | |
CN113452333B (zh) | 差分放大器和激光器驱动电路 | |
TWI716323B (zh) | 電壓產生器 | |
JP2006260209A (ja) | 電圧制御電圧源 | |
KR100803514B1 (ko) | 반도체 소자의 전압 레귤레이터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |