CN114270501A - 用于层状iii族氮化物结构的电介质钝化 - Google Patents

用于层状iii族氮化物结构的电介质钝化 Download PDF

Info

Publication number
CN114270501A
CN114270501A CN201980099057.2A CN201980099057A CN114270501A CN 114270501 A CN114270501 A CN 114270501A CN 201980099057 A CN201980099057 A CN 201980099057A CN 114270501 A CN114270501 A CN 114270501A
Authority
CN
China
Prior art keywords
interface
layer
dielectric layer
thickness
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980099057.2A
Other languages
English (en)
Inventor
O·拉博廷
高翔
H·马钱德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IQE PLC
Original Assignee
IQE PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IQE PLC filed Critical IQE PLC
Publication of CN114270501A publication Critical patent/CN114270501A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种钝化的半导体器件结构包括III族氮化物结构(102)和钝化层(104)。III族氮化物结构包括高电子迁移率晶体管(HEMT)。钝化层包括电介质，电介质形成在该结构上方以提供钝化并与该结构形成界面。该界面提供该结构与电介质之间的具有至少两个原子层厚度的过渡(110)。该界面的特征还在于：具有比对应于至多一个原子层厚度的界面态的参考密度小的界面态的密度。构成粗糙界面的过渡允许界面态的相对低的密度，并因此改善器件结构的高频性能。

Description

用于层状III族氮化物结构的电介质钝化
背景技术
形成电介质的常见方法包括热氧化、溅射和化学气相沉积。使用这些方法形成的电介质通常具有高材料密度、高电阻率以及与下层半导体结构和金属接触件的合理兼容性。SiO2是硅基电子器件中最常见的电介质。SiO2与硅的兼容性好，但受制于低的介电常数。此外，SiO2与诸如III族氮化物之类的一些其它半导体的兼容性差。
随着较高频率下的器件性能的进步，器件结构的尺寸在显著缩小，从而使器件有源层移动为较接近电介质层。如果电介质层接近有源层，则对于器件的高频操作，电介质-半导体界面具有低密度的界面缺陷是重要的。这些缺陷可能形成可能产生寄生电荷或捕获现有电荷载流子并因此减慢器件操作的界面态。最近建议在电介质沉积之前对半导体表面进行化学清洗和等离子体处理，以改善电介质-半导体界面。另一旨在改善电介质-半导体界面的技术包括在用于半导体沉积的同一反应腔中的电介质沉积(即，所谓的原位沉积)。该技术使得能够紧接在半导体沉积之后进行电介质沉积而半导体没有暴露于空气，因此避免了有害原生氧化物的形成和表面污染。然而，由于两种相邻材料之间的大的应力和化学失配，在原位形成的电介质-半导体界面处可能仍存在一些缺陷和相关联的界面态。
发明内容
本公开涉及一种钝化的半导体器件结构。该器件结构包括III族氮化物高电子迁移率晶体管(HEMT)结构以及形成在该结构上方以提供钝化的电介质层。电介质层与该结构之间的界面包括具有至少两个原子层厚度的过渡。该界面的特征还在于，具有比界面态的参考密度小的界面态密度，参考密度对应于至多一个原子层的厚度。例如，在一些实施例中，该界面的厚度至少等于0.5纳米。在另外的示例中，在一些实施例中，界面态的密度至多等于1×1011cm-2。
在一些实施例中，在III族氮化物结构上方形成预备层，以提供用于电介质层的表面粗糙度。在一些这样的实施例中，预备层和电介质层形成具有至少两个原子层的厚度和比对应于至多一个原子层的厚度的界面态密度小的界面态密度的界面。
附图说明
参考以下附图详细描述根据一个或多个各种实施例的本公开。提供附图只是出于例示的目的，并且仅仅描绘了典型或示例的实施例。提供这些附图被提供以促进理解本文公开的构思，不应当被视为限制这些构思的广度、范围或适用性。应该注意，为了清楚和便于图示，这些图不一定按比例绘制。
图1示出了根据本公开的一些实施例的具有在形成粗糙界面的III族氮化物结构上方形成的钝化层的例示性层状结构的侧截面图；
图2示出了根据本公开的一些实施例的具有在形成粗糙界面的预备层上方形成的钝化层的例示性层状结构的侧截面图；
图3示出了具有平滑界面的层状结构的侧截面透射电子显微镜(TEM)图像和对应的插图；
图4示出了对于图3的层状结构在不同频率下测量的电容-电压特性的图表；
图5示出了根据本公开的一些实施例的具有粗糙界面的层状结构的侧截面TEM图像和对应的插图；
图6示出了根据本公开的一些实施例的对于图5的层状结构在不同频率下测量的电容-电压特性的图表；
图7是根据本公开的一些实施例的用于制成层状结构的例示性处理的流程图；以及
图8是根据本公开的一些实施例的用于制成具有预备层的层状结构的例示性处理的流程图。
具体实施方式
本公开提供了改善的电介质钝化层。在一些实施例中，本公开提供了改善的钝化的III族氮化物高电子迁移率晶体管(HEMT)结构及其形成方法。钝化层是通过在III族氮化物HEMT结构的最上层与钝化层之间形成粗糙界面来实现的。在例示性示例中，钝化层包括氮化硅(SiN)。在另外的示例中，可以在用于生长下层的III族氮化物HEMT结构的同一反应腔中原位沉积SiN。其它例示性电介质包括其它材料当中的诸如例如SiAlN、SiO2、Al2O3和HfO2之类的材料。
图1示出了根据本公开的一些实施例的具有在形成粗糙界面110的III族氮化物结构102上方形成的钝化层104的例示性层状结构100的侧截面图。可以包括HEMT结构的III族氮化物结构102可以形成在诸如氮化镓、碳化硅、蓝宝石、硅或任何其它合适晶片之类的合适基板上。III族氮化物结构具有最上层。最上层的一些例示性示例包括GaN、AlN、AlGaN和InGaAlN。包括电介质材料的钝化层104形成在III族氮化物结构102上方，从而形成界面110。界面110是粗糙的，其特征在于跨越多于一个原子层的从III族氮化物结构102到钝化层104的过渡(transition)。例如，“粗糙”或“粗糙度”是指与III族氮化物结构102与钝化层104之间的界面平面垂直的结构中的偏差的度量(metric)。该度量包括例如出现过渡的距离或原子层的数量。相比之下，“平滑”界面包括突然的过渡，从而表现出在结构上与界面平面几乎没有偏差。因此，平滑界面可以引入界面应力和增加的界面态密度。
图2示出了根据本公开的一些实施例的具有在形成粗糙界面210的预备层203上方形成的钝化层204的例示性层状结构200的侧截面图。可以包括HEMT结构的III族氮化物结构202可以形成在诸如例如氮化镓、碳化硅、蓝宝石或硅晶片之类的合适基板上。在III族氮化物结构202上方形成预备层203，以影响后续钝化层204的形成时的粗糙度。在表面层203上方形成包括电介质材料的钝化层204，从而形成界面210。界面210是粗糙的，其特征在于跨越多于一个原子层的从预备层203到钝化层204的过渡。
如图3至图6中例示的，在钝化层与下层的半导体结构之间形成有相对粗糙界面的钝化的层状结构表现出较低的界面态密度。
图3示出了具有平滑界面的层状结构300的侧截面TEM图像和对应的插图350。层状结构300包括在具有平滑界面303的III族氮化物结构302上方形成的SiN钝化层304。平滑界面303的特征在于从半导体结构(例如，III族氮化物结构302)到电介质层(例如，SiN钝化层304)的急剧过渡。过渡出现在约一个原子层内，厚度大约为0.2nm至0.3nm。如图3中例示的，平滑界面303没有表现出任何可辨别的起伏。
在例示性示例中，插图350示出了在具有相对平滑界面(例如，平滑界面303)的底层(例如，III族氮化物结构302)上方形成的顶层(例如，钝化层304)。在插图350中示出为圆圈的例示性构件可以表示一层的原子或一层的原子组(例如，具有由不同的圆圈表示的不同层的构件)。例如，如插图350中所示，平滑界面303表现出约一个原子层或更小的厚度。
图4示出了对于图3的层状结构300在不同频率下测量的电容-电压特性的图表400。图表400包括关于频率分散的电容-电压(CV)特性的数据。可以使用频率分散的CV测量值来表征半导体结构的界面态。在不同频率下捕获的CV特性的分散与界面态相关联。分散的幅度可以与界面态的密度有关联(例如，较大的分散指示较大的界面态)。如图4中所示，该钝化结构(例如，层状结构300)的CV特性表现出相对大的分散，这指示相对高的界面态密度。例如，层状结构300的界面态密度被估计为1×1012cm-2或更高。
图5示出了根据本公开的一些实施例的具有粗糙界面的层状结构500的侧截面TEM图像。层状结构500包括在具有粗糙界面503的III族氮化物结构502上方形成的SiN钝化层504。粗糙界面503由从半导体结构(例如，III族氮化物结构502)到电介质层(例如，SiN钝化层504)的看似逐渐的过渡指示。逐渐过渡是由界面平面附近(例如，布置粗糙界面503的地方)的原子层的起伏形成。起伏在界面平面中均匀分布，并且高度是随机的。如图5中所示，过渡具有约2至3个原子层的厚度(例如，界面粗糙度)，在该例示性示例中，该厚度对应于大约0.5nm至0.7nm。根据本公开，对于其它例示性结构和应用，界面粗糙度可以较大。
在例示性示例中，插图550示出了在具有相对粗糙界面(例如，粗糙界面503)的底层(例如，III族氮化物结构502)上方形成的顶层(例如，钝化层504)。在插图550中示出为圆圈的例示性构件可以表示一层的原子或一层的原子组(例如，具有由不同的圆圈表示的不同层的构件)。例如，如插图550中所示，粗糙界面503表现出多于一个原子层的厚度。
图6示出了根据本公开的一些实施例的对于图5的层状结构500的不同频率下测量的电容-电压特性的图表。如图6中所示，具有粗糙界面503的钝化结构(例如，层状结构500)的CV特性表现出相对小的频率分散，这指示低的界面态密度。层状结构500的界面态密度被估计为1×1011cm-2或更低。
图7是根据本公开的一些实施例的用于制成层状结构的例示性处理700的流程图。处理700包括形成具有粗糙电介质-半导体界面的电介质钝化的III族氮化物结构，其中，钝化层直接沉积在半导体结构上。在电介质沉积期间，形成粗糙界面。
在一些实施例中，基板被装载到合适的反应腔中，以在基板上方形成III族氮化物结构。基板可以包括氮化镓、碳化硅、蓝宝石、硅晶片或具有预定晶体取向的任何其它合适基板。在704中，在反应腔中在基板上方形成III族氮化物结构。在一些实施例中，III族氮化物结构(例如，HEMT结构)包括在基板上方形成的一个或多个外延层。III族氮化物结构的沉积条件被选择为使得在结构的层之间形成平滑界面。例如，为了高器件性能，需要平滑界面。III族氮化物结构的最上层在电介质沉积之前也可以包括平滑表面。
在706中，在III族氮化物结构上方形成电介质钝化层，从而形成粗糙的电介质-半导体界面。在一些实施例中，706包括异位沉积，其中，电介质钝化层沉积在与704分开的反应腔中。在一些实施例中，706包括原位沉积。例如，原位沉积可以在金属有机化学气相沉积(MOCVD)腔、分子束外延(MBE)腔或其它合适的反应腔中执行。在706中形成的电介质层具有电介质层厚度。在一些实施例中，例如，界面处的过渡厚度至少等于0.5纳米且小于电介质层厚度。
在例示性示例中，在706中，可以使用诸如硅烷和氨、乙硅烷和氨、任何其它合适的前体或其任何组合之类的化学前体来沉积SiN层。举例说明，氨-硅烷或乙硅烷或氮-硅的摩尔流量比可以在50至3000的范围内。在706中形成的钝化层可以具有1nm至1000nm的范围内的厚度。关于处理700，当采用一些合适的生长条件时，在706中在电介质沉积期间形成钝化层与III族氮化物结构之间的界面粗糙度。例如，对于原位SiN沉积，这些条件是高的生长温度(例如，约1000℃或更高)和约300或更低的低的氮源与硅源比(例如，低氮源流量)。在例示性示例中，可以通过处理700形成图1的层状结构100。
在一些实施例中，在钝化(例如，在706中形成电介质层)之后，从反应腔移除钝化的半导体结构。在一些实施例中，例如，钝化的结构可以被转送到计量处理或其它处理，以验证结构的操作。
图8是根据本公开的一些实施例的用于制成具有中间预备层的层状结构的例示性处理800的流程图。处理800包括形成具有粗糙电介质-半导体界面的电介质钝化的III族氮化物结构，其中，钝化层沉积在半导体结构上方的预备层(即，中间预备层)上。在预备层形成和后续的电介质沉积期间，形成粗糙界面。
在一些实施例中，基板被装载到合适的反应腔中，以在基板上方形成III族氮化物结构。在804中，在反应腔中在基板上方形成III族氮化物结构。
在805中，在III族氮化物结构上方形成预备层。可以通过使用预备半导体层来沉淀或增强界面粗糙度。预备层可以包括具有弱化学键的III族氮化物化合物。在一些实施例中，在形成预备层期间，预备层可以形成为具有与预备层-III族氮化物结构界面相对的粗糙表面(例如，外表面)。在一些实施例中，在806中在电介质沉积期间，与预备层-III族氮化物结构界面相对的表面沉淀粗糙度。预备层材料的例示性示例包括InN、GaN、InGaN、InAlN、InGaAlN或其它合适的材料。在一些实施例中，预备层具有0.5nm或更大的厚度。在一些实施例中，下层的III族氮化物结构与预备层之间的界面(例如，预备层的内表面)是平滑的。预备层的粗糙外表面用作用于后续电介质沉积的模板，从而形成具有中间预备层的粗糙的半导体-电介质界面。
在806中，在预备层上方形成电介质钝化层，从而形成粗糙界面。在一些实施例中，在806中形成电介质钝化层包括在与804的反应腔分开的反应腔中的异位沉积。在一些实施例中，在806中形成电介质钝化层包括原位沉积。例如，原位沉积可以在金属有机化学气相沉积(MOCVD)腔、分子束外延(MBE)腔或其它合适的反应腔中执行。在806中形成的电介质层具有电介质层厚度。在一些实施例中，例如，界面处的过渡厚度至少等于0.5纳米且小于电介质层厚度。
在关于处理700和800的例示性示例中，钝化层可以直接沉积在III族氮化物结构上或者直接沉积在可以在III族氮化物结构上方生长的预备层上。电介质-半导体界面粗糙度(例如，厚度的度量)的大小为0.5nm或更大。粗糙度在界面平面中均匀地分布或者是均质的。在一些实施例中，电介质-III族氮化物界面的粗糙度减少了界面应力、与应力相关联的界面态密度或这二者。相对低的界面态密度使得III族氮化物结构和对应器件在高频下操作的同时能够具有高性能。因此，改善的电介质钝化可以导致改善的高频器件操作。
可使用化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、有机金属气相外延(OMVPE)、原子层沉积(ALD)、分子束外延(MBE)、卤化物气相外延(HVPE)、脉冲激光沉积(PLD)和/或物理气相沉积(PVD)中的一个或多个执行本文所述的生长和/或沉积。
如本文所述，层是指覆盖表面的基本均匀的厚度的材料。层可以是连续的或不连续的(即，在材料的区域之间具有间隙)。例如，层可以完全地或部分地覆盖表面，或被分割成分立的区域(即，使用选择性区域外延形成的区域)，这些分立的区域共同限定了该层。
单片集成是指通常通过沉积部署在表面上的层而形成在基板的表面上。
部署在上是指“存在于”下层材料或层上或上方。该层可以包括确保合适的表面所需的中间层，例如过渡层。例如，如果材料被描述为“部署在基板上”或“部署在基板上方”，则这可能意味着(1)该材料与基板紧密接触；或者(2)使材料与位于基板上的一个或多个过渡层接触。
单晶是指基本上仅包含一种类型的晶胞的晶体结构。但是，单晶层可能呈现出一些晶体缺陷，诸如堆叠缺陷、位错或其他常见的晶体缺陷。
单畴是指基本上仅包含一种晶胞结构并且基本上仅包含该晶胞的一个取向的晶体结构。换句话说，单畴晶体不呈现出孪晶或反相畴。
单相是指既是单晶又是单畴的晶体结构。
基板是指形成有沉积层的材料。示例性基板包括但不限于：块状氮化镓晶片、块状碳化硅晶片、块状蓝宝石晶片、块状锗晶片、块状硅晶片，其中晶片包括均匀厚度的单晶材料；诸如包括部署在设置在块状硅处理晶片上的二氧化硅层上的硅层的绝缘体上硅晶片之类的复合晶片；或多孔锗、氧化物和硅上的锗、硅上的锗、图案化的锗、锗上的锗锡等；或用作在其上或其中形成器件的基底层的任何其他材料。根据应用适合用作基板层和块状基板的此类其他材料的示例包括但不限于氧化铝、砷化镓、磷化铟、二氧化硅、氧化硅、硼硅酸盐玻璃和派热克斯玻璃。基板可以具有单个块状晶片或多个子层。具体地，基板(例如，硅，锗等)可以包括多个不连续的多孔部分。多个不连续的多孔部分可以具有不同的密度，并且可以水平分布或垂直分层。
错切基板是指包括以与基板的晶体结构相关联的角度取向的表面晶体结构的基板。例如，6°错切的<100>硅晶片包括已被朝向诸如<110>之类的另一主晶体取向以与<100>晶体取向成6°的角度切割的<100>硅晶片。通常(但不一定)，错切最高将达约20°。除非特别指出，否则短语“错切基板”包括具有任何主晶体取向的错切晶片。也就是说，朝向<011>方向错切的<111>晶片，朝向<110>方向错切的<100>晶片和朝向<001>方向错切的<011>晶片。
半导体是指电导率在绝缘体的电导率和大多数金属的电导率之间的任何固体物质。示例半导体层由硅组成。半导体层可以包括单个块体晶片或多个子层。具体地，硅半导体层可以包括多个不连续的多孔部分。多个不连续的多孔部分可以具有不同的密度，并且可以水平分布或垂直分层。
在本文中描述和/或描绘为“配置在第二层上”、“在第二层上”、“形成在第二层上方”或“在第二层上方”的第一层可以紧邻第二层，或者一个或多个中间层可以在第一层与第二层之间。除了可能可以由于第一层与第二层或基板的混合而形成的中间合金层以外，在本文中被描述和/或描绘为“直接在第二层或基板上”或“直接在第二层或基板上方”的第一层紧邻第二层或基板，而不存在中间层。另外，在本文中被描述和/或描绘为“在第二层或基板上”、“在第二层或基板上方”、“直接在第二层或基板上”或“直接在第二层或基板上方”的第一层可以覆盖整个第二层或基板、或者第二层或基板的一部分。
在层生长期间将基板放置在基板保持器上，因此顶表面或上表面是离基板保持器最远的层或基板的表面，而底表面或下表面是最靠近基板保持器的层或基板的表面。本文所描绘和描述的任何结构可以是在所描绘的这些结构上方和/或下方具有附加层的更大的结构的一部分。为了清楚起见，尽管这些附加层可以是所公开的结构的一部分，但是本文中的附图可以省略这些附加层。另外，即使未在附图中示出该重复，所描绘的结构也可以以单元重复。
从上面的描述，明显的是，在不脱离本公开的范围的情况下，可以使用各种技术来实现本文描述的构思。所描述的实施例在所有方面都将被视为例示性的而非限制性的。还应该理解，本文描述的技术和结构不限于本文描述的特定示例，而是可以在不脱离本公开的范围的情况下在其它示例中实现。类似地，虽然在附图中以特定次序描绘了操作，但是这不应该被理解为要求以所示出的特定次序或以顺序次序执行这些操作，或者执行所有图示的操作，以实现所期望的结果。

Claims (20)

1.一种钝化的半导体器件结构，包括：
III族氮化物高电子迁移率晶体管(HEMT)结构；以及
电介质层，形成在HEMT结构上方以提供钝化，并与HEMT结构形成界面，其中:
所述界面包括具有至少两个原子层厚度的过渡，以及
所述界面包括界面态，其中，所述界面态的密度小于界面态的参考密度，其中，所述参考密度对应于具有至多一个原子层厚度的过渡。
2.根据权利要求1所述的钝化的半导体器件结构，其中，电介质层包括由SiN、SiAlN、SiO2、Al2O3和HfO2组成的组中的材料。
3.根据权利要求1所述的钝化的半导体器件结构，其中，电介质层是使用原位沉积技术形成的。
4.根据权利要求1所述的钝化的半导体器件结构，其中，电介质层包括范围从1纳米至1000纳米的厚度。
5.根据权利要求1所述的钝化的半导体器件结构，其中，电介质层包括电介质层厚度，其中，所述过渡的厚度至少等于0.5纳米，并且其中，所述过渡的厚度小于电介质层厚度。
6.根据权利要求1所述的钝化的半导体器件结构，其中，所述过渡位于界面平面中，并且其中，所述过渡的厚度在所述界面平面中基本上是均匀的。
7.根据权利要求1所述的钝化的半导体器件结构，其中，界面态的密度至多等于1×1011cm-2。
8.根据权利要求1所述的钝化的半导体器件结构，其中，电介质层是通过在HEMT结构上直接沉积而形成的。
9.根据权利要求1所述的钝化的半导体器件结构，其中，HEMT结构包括所述界面处的最上层，并且其中，所述最上层包括由GaN、AlN、AlGaN和InGaAlN组成的组中的材料。
10.根据权利要求1所述的钝化的半导体器件结构，其中：
HEMT结构还包括形成在III族氮化物HEMT上方的预备层，
电介质层是通过在预备层上方沉积而形成的，以及
预备层和电介质层形成所述界面。
11.根据权利要求10所述的钝化的半导体器件结构，其中，预备层包括由III族氮化物半导体、InN、InGaN、InAlN、InGaAlN和GaN组成的组中的材料。
12.根据权利要求10所述的钝化的半导体器件结构，其中，预备层提供所述界面处的所述过渡。
13.根据权利要求10所述的钝化的半导体器件结构，其中，预备层包括至少等于0.5纳米的厚度。
14.一种钝化的半导体器件结构，包括：
III族氮化物高电子迁移率晶体管(HEMT)结构；
预备层，形成在III族氮化物HEMT结构上方，以提供表面粗糙度；以及
电介质层，形成在预备层上方，以提供用于III族氮化物HEMT结构的钝化，其中：
预备层和电介质层形成界面，
所述界面包括具有至少两个原子层厚度的过渡，以及
所述界面包括界面态，其中，所述界面态的密度小于界面态的参考密度，其中，所述参考密度对应于具有至多一个原子层厚度的过渡。
15.根据权利要求14所述的钝化的半导体器件结构，其中，电介质层包括电介质层厚度，其中，所述过渡的厚度至少等于0.5纳米，并且其中，所述过渡的厚度小于电介质层厚度。
16.根据权利要求14所述的钝化的半导体器件结构，其中，所述界面态的密度小于或等于1×1011cm-2。
17.一种用于制成钝化的半导体器件结构的方法，所述方法包括：
形成包括III族氮化物高电子迁移率晶体管(HEMT)结构的结构；以及
在所述结构上方形成电介质层，以提供钝化并与III族氮化物HEMT结构形成界面，其中：
所述界面包括具有至少两个原子层厚度的过渡，
所述界面包括界面态，其中，所述界面态的密度小于界面态的参考密度，其中，所述参考密度对应于至多一个原子层的过渡，以及
电介质层是通过直接沉积而形成的。
18.根据权利要求17所述的方法，还包括：
在III族氮化物HEMT结构上方形成预备层；以及
通过在预备层上方沉积来形成电介质层，其中，预备层和电介质层形成所述界面。
19.根据权利要求17所述的方法，其中，形成电介质层包括使用原位沉积技术。
20.根据权利要求19所述的方法，其中，沉积技术包括金属有机化学气相沉积(MOCVD)和分子束外延(MBE)中的一种。
CN201980099057.2A 2019-08-06 2019-08-06 用于层状iii族氮化物结构的电介质钝化 Pending CN114270501A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2019/045297 WO2021025688A1 (en) 2019-08-06 2019-08-06 Dielectric passivation for layered iii-nitride structures

Publications (1)

Publication Number Publication Date
CN114270501A true CN114270501A (zh) 2022-04-01

Family

ID=67770568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980099057.2A Pending CN114270501A (zh) 2019-08-06 2019-08-06 用于层状iii族氮化物结构的电介质钝化

Country Status (3)

Country Link
EP (1) EP4010920A1 (zh)
CN (1) CN114270501A (zh)
WO (1) WO2021025688A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024193083A1 (zh) * 2023-03-21 2024-09-26 湖南三安半导体有限责任公司 氮化镓晶体管的外延结构及其制备方法、氮化镓晶体管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4179539B2 (ja) * 2003-01-15 2008-11-12 富士通株式会社 化合物半導体装置及びその製造方法
US8633094B2 (en) * 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024193083A1 (zh) * 2023-03-21 2024-09-26 湖南三安半导体有限责任公司 氮化镓晶体管的外延结构及其制备方法、氮化镓晶体管

Also Published As

Publication number Publication date
WO2021025688A1 (en) 2021-02-11
EP4010920A1 (en) 2022-06-15

Similar Documents

Publication Publication Date Title
US8247796B2 (en) Semiconductor device
US9425281B2 (en) Enhancement mode III-nitride device and method for manufacturing thereof
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
US10797148B2 (en) III-V semiconductor layers, III-V semiconductor devices and methods of manufacturing thereof
CN107026198B (zh) 半导体结构及其制造方法
TWI520341B (zh) ＧａＮ半導體裝置及其形成方法
JP4457564B2 (ja) 半導体装置の製造方法
EP1583139A1 (en) Method for depositing a group III-nitride material on a silicon substrate and device therefor
JP7068676B2 (ja) Ｉｉｉａ－ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック
CN105514168A (zh) 半导体结构、形成方法以及场效应晶体管
US11133408B2 (en) Dielectric passivation for layered structures
JP6106771B2 (ja) 半導体構造の製造方法
CN114270501A (zh) 用于层状iii族氮化物结构的电介质钝化
US8859441B2 (en) Method and system for manufacturing semiconductor device
US8524614B2 (en) III-V compound semiconductor material passivation with crystalline interlayer
WO2024226212A2 (en) High-frequency group iii-nitride-based high electron mobility transistors with high-aluminum concentration barriers and recessed gates
US12211923B2 (en) Semiconductor structure and forming method thereof
TWI851591B (zh) 分層結構的介電鈍化
JP2014045049A (ja) 半導体装置の製造方法およびエッチング方法
TWI844049B (zh) 具有包含氮化鋁銦的阻障層的半導體結構及其生長方法
CN112447841B (zh) 一种高电子迁移率晶体管及其制备方法
JP7556401B2 (ja) トランジスタの製造方法
US11955397B2 (en) Semiconductor structure
US10510829B2 (en) Secondary use of aspect ratio trapping trenches as resistor structures
TW202426680A (zh) 以金屬有機化學氣相沉積法成長氮化銦鋁鎵/氮化鎵異質結構的製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination