CN114267684A - 薄膜晶体管基板及薄膜晶体管基板的制造方法 - Google Patents

薄膜晶体管基板及薄膜晶体管基板的制造方法 Download PDF

Info

Publication number
CN114267684A
CN114267684A CN202111080939.XA CN202111080939A CN114267684A CN 114267684 A CN114267684 A CN 114267684A CN 202111080939 A CN202111080939 A CN 202111080939A CN 114267684 A CN114267684 A CN 114267684A
Authority
CN
China
Prior art keywords
film
insulating film
electrode
oxide semiconductor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111080939.XA
Other languages
English (en)
Inventor
田中淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021107777A external-priority patent/JP2022054398A/ja
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Publication of CN114267684A publication Critical patent/CN114267684A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及薄膜晶体管基板及薄膜晶体管基板的制造方法。第一薄膜晶体管包括多晶硅膜。第二薄膜晶体管包括氧化物半导体膜。第一绝缘膜位于多晶硅膜和氧化物半导体膜上方。第一绝缘膜与氧化物半导体膜接触并覆盖多晶硅膜的至少一部分和氧化物半导体膜的至少一部分。第二绝缘膜位于第一绝缘膜上方并且包括比第一绝缘膜的氢浓度更高浓度的氢。第一绝缘膜包括第一部分和第二部分。第一部分包括覆盖多晶硅膜的所述至少一部分的部分。第二部分包括覆盖氧化物半导体膜的所述至少一部分的部分。第一部分比第二部分薄。

Description

薄膜晶体管基板及薄膜晶体管基板的制造方法
技术领域
本发明涉及薄膜晶体管基板。
背景技术
将低温多晶硅薄膜晶体管(LTPS TFT)和氧化物半导体TFT并入到一个像素电路中的技术已实用化。该技术在本说明书中被称为混合TFT显示(HTD)技术。HTD技术将具有高迁移率的低温多晶硅TFT和产生小的漏电流的氧化物半导体TFT并入到像素电路中，以实现更高的显示质量和更低的消耗电力。
发明内容
低温多晶硅TFT和氧化物半导体TFT对氢的要求不同。具体而言，低温多晶硅需要更多的氢，而氧化物半导体应该包含更少的氢。因此，需要一种技术来满足对低温多晶硅TFT和氧化物半导体TFT的氢的这些不同要求，以获得具有更好特性的电路。
本发明的一个方面是一种薄膜晶体管基板，包括：绝缘基板；第一薄膜晶体管，所述第一薄膜晶体管设置在绝缘基板上并包括作为活性膜的多晶硅膜；第二薄膜晶体管，所述第二薄膜晶体管设置在绝缘基板上并包括位于多晶硅膜上方的作为活性膜的氧化物半导体膜；第一绝缘膜，所述第一绝缘膜位于多晶硅膜和氧化物半导体膜上方，所述第一绝缘膜与氧化物半导体膜接触并且在平面观察时覆盖多晶硅膜的至少一部分和氧化物半导体膜的至少一部分；以及第二绝缘膜，所述第二绝缘膜位于第一绝缘膜上方，并且所述第二绝缘膜在平面观察时覆盖多晶硅膜的至少一部分和氧化物半导体膜的至少一部分并且包含比第一绝缘膜中的氢浓度高的氢浓度。其中，第一绝缘膜包括第一部分和第二部分。其中，第一部分包括覆盖多晶硅薄膜的至少一部分的部分，其中，第二部分包括覆盖氧化物半导体膜的至少一部分的部分，其中，第一部分比第二部分薄。
本发明的一个方面是一种薄膜晶体管基板的制造方法，包括：在绝缘基板上形成多晶硅膜作为第一薄膜晶体管的活性膜；在形成多晶硅膜之后，在多晶硅膜上方的层上形成氧化物半导体膜作为第二薄膜晶体管的活性膜；在形成氧化物半导体膜之后，在氧化物半导体膜上方的层上形成第一绝缘膜；以及在形成第一绝缘膜之后，在第一绝缘膜上方的层上形成第二绝缘膜，第二绝缘膜包含比第一绝缘膜中的氢浓度高的氢浓度，其中，第一绝缘膜与氧化物半导体膜接触，并且在平面观察时覆盖多晶硅膜的至少一部分和氧化物半导体膜的至少一部分，其中第一绝缘膜包括第一部分和第二部分，其中，第一部分包括覆盖多晶硅膜的至少一部分的部分，其中，第二部分包括覆盖氧化物半导体膜的至少一部分的部分，其中，第二绝缘膜在平面观察时覆盖多晶硅膜的至少一部分和氧化物半导体膜的至少一部分，其中，形成第一绝缘膜包括蚀刻第一绝缘膜以使第一部分比第二部分薄。
本发明的一方面改进了包括多晶硅薄膜晶体管和氧化物半导体薄膜晶体管的电路的特性。
应当理解，前面的概述和以下详述都是示例性和解释性的，而不是对本发明的限制。
附图说明
图1是OLED显示装置的结构示例的示意图；
图2A示出了像素电路的结构示例；
图2B示出了像素电路的另一结构示例；
图2C示出了像素电路的又一结构示例；
图3示意性示出了薄膜晶体管基板的一部分的剖面结构；
图4示意性示出了薄膜晶体管基板的一部分的平面结构的示例；
图5示意性地示出了薄膜晶体管基板的一部分的平面结构的另一示例；
图6A是用于说明薄膜晶体管基板的制造方法的示意图；
图6B是用于说明薄膜晶体管基板的制造方法的示意图；
图6C是用于说明薄膜晶体管基板的制造方法的示意图；
图6D是用于说明薄膜晶体管基板的制造方法的示意图；
图6E是用于说明薄膜晶体管基板的制造方法的示意图；
图6F是用于说明薄膜晶体管基板的制造方法的示意图；
图7示意性地示出了另一结构示例中的薄膜晶体管基板的一部分的剖面结构；
图8示意性地示出了又一结构示例中的薄膜晶体管基板的一部分的剖面结构；
图9示出了又一结构示例中的移位寄存器电路的结构示例；
图10示意性示出了再一结构示例中的薄膜晶体管基板的一部分的剖面结构；
图11示意性地示出了又一结构示例中的薄膜晶体管基板的一部分的剖面结构；
图12示意性地示出了又一结构示例中的薄膜晶体管基板的一部分的剖面结构；
图13示出了再一结构示例中的传感器电路的结构示例；以及
图14示意性地示出了又一结构示例中的薄膜晶体管基板的一部分的剖面结构。
具体实施方式
在下文中，将参考附图描述本发明的实施方式。应该注意的是，上述实施方式仅为实施本发明的示例，并不旨在限制本发明的技术范围。附图中共同的元件由相同的附图标记表示，并且附图中的一些元件在尺寸或形状上被放大以便清楚地理解描述。
概要
以下描述采用有机发光二极管(OLED)显示装置作为包括薄膜晶体管基板的装置的示例。本发明中的OLED显示装置包括在像素电路和/或周边电路中的低温多晶硅薄膜晶体管(LTPS TFT)和氧化物半导体TFT。由于氧化物半导体TFT产生小的漏电流，因此它可以例如用作与用于维持像素电路的驱动晶体管的栅极电位的存储电容器连接的开关晶体管。具有高迁移率的低温多晶硅TFT例如可以用作驱动晶体管。本发明的结构适用于不同于显示装置的装置。
低温多晶硅和氧化物半导体对氢的要求不同。当氧化物半导体被氢还原时，产生过量的载流子。因此，氧化物半导体包含较少的氢是重要的。从这点来看，重要的是与氧化物半导体膜接触的绝缘膜中的氢浓度低。
另一方面，低温多晶硅需要大量的氢来终止晶粒边界处的悬空键。包括缺乏氢的低温多晶硅膜的低温多晶硅TFT在诸如迟滞的TFT特性方面劣化；它会影响OLED显示装置的显示质量。此外，其可能会降低迁移率，从而削弱诸如栅极驱动器的电路的驱动能力。
低温多晶硅的典型氢化通过使包括大量氢的绝缘膜中的氢扩散来向低温多晶硅供应氢。通常，包括低温多晶硅TFT和氧化物半导体TFT的电路的制造在氧化物半导体膜之前制备低温多晶硅膜。为了获得包含较少氢的氧化物半导体，与氧化物半导体接触的绝缘膜和位于这些膜上方的绝缘膜由诸如SiOx的低氢绝缘材料制成。因此，供应给低温多晶硅的氢量变少。
同时，在制造氧化物半导体TFT的过程中，低温多晶硅中的氢会逸出。例如，制造氧化物半导体TFT的工艺包括多次退火。对于高度可靠的氧化物半导体TFT，需要300℃至400℃的温度。这种高温退火从低温多晶硅中去除氢。
如上所述，低温多晶硅TFT受到氧化物半导体TFT的限制。当使用诸如SiOx膜的低氢绝缘膜来获得包含较少氢的氧化物半导体膜时，供应给低温多晶硅膜的氢量可能不足。制造氧化物半导体TFT的工艺可以进一步减少低温多晶硅中的氢。由于这些原因，需要防止低温多晶硅TFT中的氢缺乏的结构和制造工艺。
本说明书的实施方式中的薄膜晶体管基板包括低温多晶硅膜和设置在低温多晶硅膜的上方的氧化物半导体膜。薄膜晶体管基板还包括位于氧化物半导体膜上方并与氧化物半导体膜接触的低氢绝缘膜以及设置在位于低氢绝缘膜上方的高氢绝缘膜。低温多晶硅膜上方的低氢绝缘膜比氧化物半导体膜上方的低氢绝缘膜薄。这种结构减少了氧化物半导体膜的特性的劣化，但是增加了从高氢绝缘膜供应给低温多晶硅膜的氢，以减轻低温多晶硅膜中的氢缺乏。
实施方式1
显示装置的结构
图1示意性地示出了OLED显示装置1的结构示例。OLED显示装置1包括在其上制造有机发光元件(OLED元件)和像素电路的薄膜晶体管(TFT)基板10和用于封装有机发光元件的薄膜封装(TFE)20。薄膜封装20是一种结构封装单元。结构封装单元的另一示例包括用于封装有机发光元件的封装基板以及用于将TFT基板10与封装基板粘合的粘合剂(玻璃料密封剂)。例如，TFT基板10与封装基板之间的空间填充有干氮。
在TFT基板10的显示区域25以外的阴极电极区域14的周边，设置有扫描驱动器31、发光驱动器32、保护电路33、驱动器IC 34和解复用器36。驱动器IC 34通过柔性印刷电路(FPC)35连接到外部装置。
扫描驱动器31驱动TFT基板10上的扫描线。发光驱动器32驱动发光控制线以控制像素的发光时段。例如，驱动器IC 34安装有各向异性导电膜(ACF)。
保护电路33保护像素电路中的元件免受静电放电损坏。驱动器IC 34向扫描驱动器31和发光驱动器32提供电源和时序信号(控制信号)，并且进一步向解复用器36提供电源和数据信号。
解复用器36将驱动器IC 34的一个引脚的输出依次输出到d条数据线(d是大于1的整数)。解复用器36在每个扫描时段改变来自驱动器IC 34的数据信号的输出数据线d次，以对驱动器IC 34的输出引脚的d倍的数据线进行驱动。这些扫描驱动器31、发光驱动器32、保护电路33和解复用器36是在TFT基板10上制作的周边电路。
像素电路的结构
在TFT基板10上制作多个像素电路以控制供应给子像素(也简称为像素)的阳极的电流。图2A示出了像素电路的结构示例。每个像素电路包括驱动晶体管T1、选择晶体管T2、发光晶体管T3和存储电容器C1。像素电路控制OLED元件E1的发光。晶体管是TFT。除了驱动晶体管T1之外的晶体管都是开关晶体管。
选择晶体管T2是用于选择子像素的开关。选择晶体管T2为n沟道型氧化物半导体TFT，其栅极端子与扫描线16连接。其源极端子与数据线15连接。其漏极端子与驱动晶体管T1的栅极端子连接。
驱动晶体管T1是用于驱动OLED元件E1的晶体管(驱动TFT)。驱动晶体管T1为p沟道型低温多晶硅TFT，其栅极端子与选择晶体管T2的漏极端子连接。驱动晶体管T1的源极端子与电源线(Vdd)18连接。其漏极端子与发光晶体管T3的源极端子连接。存储电容器C1设置在驱动晶体管T1的栅极端子与源极端子之间。
发光晶体管T3是用于控制驱动电流向OLED元件E1的供应/停止的开关。发光晶体管T3为n沟道型氧化物半导体TFT，其栅极与发光控制线17连接。发光晶体管T3的源极端子与驱动晶体管T1的漏极端子连接。发光晶体管T3的漏极端子与OLED元件E1连接。
接下来，描述像素电路的操作。扫描驱动器31向扫描线16输出选择脉冲，使选择晶体管T2接通。通过数据线15从驱动器IC 34供应的数据电压被存储到存储电容器C1。存储电容器C1在一帧时段保持存储的电压。驱动晶体管T1的电导根据存储的电压以模拟方式变化，从而驱动晶体管T1向OLED元件E1供应与发光电平相对应的正向偏置电流。
发光晶体管T3位于驱动电流的供应路径上。发光驱动器32向发光控制线17输出控制信号以控制发光晶体管T3的接通/断开。当发光晶体管T3接通时，驱动电流被供应给OLED元件E1。当发光晶体管T3断开时，停止该供应。可以通过控制晶体管T3的接通/断开来控制一帧时段中的点亮时段(占空比)。
图2B示出了像素电路的另一结构示例。该像素电路包括复位晶体管T4代替图2A中的发光晶体管T3。复位晶体管T4是n沟道型氧化物半导体TFT。复位晶体管T4控制基准电压供应线11与OLED元件E1的阳极之间的电连接。按照从复位控制线19供应给复位晶体管T4的栅极端子的复位控制信号来执行该控制。该复位晶体管T4可以用于各种目的。
图2C示出了像素电路的又一结构示例。该像素电路包括n沟道型晶体管T1至T6。选择晶体管T2的栅极端子被供给Vscan2信号。存储电容器C1通过选择晶体管T2被供给数据电压。晶体管T4和T6的栅极被供给Vscan1信号。
晶体管T4和T6向OLED元件E1的阳极供给Vref以对存储电容器C1设定阈值电压。晶体管T3和T5的栅极分别被供给信号Vem1和Vem2以控制OLED元件E1的发光。除了驱动晶体管T1之外的晶体管都是开关晶体管。
驱动晶体管T1可以是低温多晶硅TFT，晶体管T6可以是氧化物半导体TFT。其他晶体管可以是低温多晶硅TFT或氧化物半导体TFT。图2A、图2B和图2C中的电路构成是示例；像素电路可以具有不同的电路构成。
上述的像素电路包括低温多晶硅TFT和氧化物半导体TFT。本说明书中描述的构成改进了低温多晶硅TFT和氧化物半导体TFT的特性。
薄膜晶体管基板的结构
以下，对包含低温多晶硅TFT和氧化物半导体TFT的薄膜晶体管基板的结构示例进行说明。氧化物半导体可以是铟镓锌氧化物(IGZO)。本说明书中描述的结构适用于由其他氧化物半导体制成的元件。
图3示意性地示出了薄膜晶体管基板的一部分的剖面结构。低温多晶硅TFT 141、氧化物半导体TFT 143和存储电容器145被制作在绝缘基板101上。进一步，OLED元件的阳极电极162与低温多晶硅TFT 141的源极/漏极电极130连接。在图3中省略OLED元件的其他元件。
低温多晶硅TFT 141包括低温多晶硅膜103、栅极电极123、栅极电极123与低温多晶硅膜103之间的栅极绝缘膜以及源极/漏极电极129和130。该栅极绝缘膜是栅极绝缘(GI)膜111的一部分。
氧化物半导体TFT 143包括氧化物半导体膜109、栅极电极125、栅极电极125与氧化物半导体膜109之间的栅极绝缘膜114、以及源极/漏极电极126和127。
存储电容器145包括作为下电极的第一电极124、作为上电极的第二电极128以及夹在第一电极124与第二电极128之间的绝缘膜。绝缘膜具有层叠结构；绝缘膜112、113和115的一部分被层叠。第一电极124与氧化物半导体TFT 143的源极/漏极电极127连接。第二电极128与低温多晶硅TFT 141的源极/漏极电极129连接。
在下文中，薄膜晶体管基板的元件按照图3中从最下层到最上层的顺序进行描述。绝缘基板101为由树脂或玻璃制成的柔性或非柔性基板。低温多晶硅膜103为活性膜；它包括沟道以及在平面方向上夹着沟道的低电阻区域。沟道由电阻不降低的低温多晶硅(高电阻低温多晶硅)制成。低电阻区域由通过掺杂高浓度杂质而降低电阻的低温多晶硅构成；它们与源极/漏极电极129和130连接。
低温多晶硅膜103被包含在低温多晶硅层中。低温多晶硅层包括多个低温多晶硅TFT的低温多晶硅膜。虽然图3的示例中的低温多晶硅膜103与绝缘基板101接触，但是可以在它们之间设置另一绝缘层，例如氮化硅层。
栅极绝缘膜111被设置为覆盖低温多晶硅膜103。栅极绝缘膜111可以由氧化硅(SiOx)制成。低温多晶硅TFT 141的栅极绝缘膜是栅极绝缘膜111的一部分；它在层叠方向上位于栅极电极123与多晶硅膜103之间。栅极绝缘膜与多晶硅膜103和栅极电极123接触。栅极绝缘膜111可以由多层构成。
栅极电极123设置在栅极绝缘膜111的上方。栅极电极123由金属制成并且被包括在第一金属层中。第一金属层的材料可以随意选择；例如，可以采用Mo、W、Nb或Al。虽然图3的示例中的低温多晶硅TFT 141具有顶栅结构，但是低温多晶硅TFT 141可以具有底栅结构。
存储电容器145的第一电极124设置在栅极绝缘膜111的上方。第一电极124被包括在包括栅极电极123的同一第一金属层中并且由与栅极电极123相同的材料制成。
层间绝缘膜(ILD)112设置为覆盖栅极电极123、第一电极124和栅极绝缘膜111。层间绝缘膜112可以是氧化硅膜或氮化硅(SiNx)膜。另一层间绝缘膜113置于层间绝缘膜112的上方。层间绝缘膜113是诸如氧化硅膜的低氢绝缘膜。
氧化物半导体膜109设置在层间绝缘膜113的上方并且与层间绝缘膜113接触。氧化物半导体膜109是活性膜；其包括沟道以及在平面方向上夹着沟道的低电阻区域。低电阻区域由电阻降低的IGZO制成。源极/漏极电极126和127与低电阻区域连接。氧化物半导体膜109被包括在氧化物半导体层中。氧化物半导体层包括多个氧化物半导体TFT的氧化物半导体膜。
栅极绝缘膜114和栅极电极125置于氧化物半导体膜109的沟道的上方。氧化物半导体膜109的沟道、栅极绝缘膜114以及栅极电极125从底部(从靠近绝缘基板101的一侧)开始依次放置；栅极绝缘膜114与氧化物半导体膜109的沟道和栅极电极125接触。
栅极绝缘膜114可以由氧化硅制成。栅极电极125由金属制成并且被包括在第二金属层中。栅极电极125可以由与低温多晶硅TFT 141的栅极电极123的材料同样的材料制成。虽然图3的示例中的氧化物半导体TFT 143具有顶栅结构，但是氧化物半导体TFT 143可以具有底栅结构。
层间绝缘膜115设置为覆盖氧化物半导体膜109、栅极绝缘膜114和栅极电极125。层间绝缘膜115覆盖层间绝缘膜113的一部分。层间绝缘膜115接触氧化物半导体膜109。整个氧化物半导体膜109被其下方的层间绝缘膜113和其上方的层间绝缘膜115覆盖。
层间绝缘膜115是诸如氧化硅膜的低氢绝缘膜。低氢的层间绝缘膜113和115中的氢浓度可以至多为1E21原子/cm3。低氢绝缘膜可以由通过等离子体增强化学气相沉积(PECVD)制备的氧化硅或由无氢材料制备的氮化硅制成。除此之外，还可以采用通过原子层沉积(ALD)制备的AlOx膜或通过溅射制备的TaOx膜。由于与氧化物半导体膜109接触的层间绝缘膜113和115是低氢绝缘体，因此它们防止由于供应的氢引起的载流子增加。
层间绝缘膜115根据位置具有不同的厚度。具体而言，在层叠方向上(平面视图)观察时，覆盖低温多晶硅膜103的部分比覆盖氧化物半导体膜109的部分薄。夹在存储电容器145的两个电极124和128之间的部分等于或小于覆盖氧化物半导体膜109的部分。
图3的结构示例中的层间绝缘膜115具有厚部(第二部分)131和薄部(第一部分)132。厚部131覆盖氧化物半导体膜109。薄部132覆盖低温多晶硅膜103。薄部132被部分地包含在存储电容器145中。包含在存储电容器145中的部分具有与覆盖低温多晶硅膜103的部分相同的厚度。下面将描述不同厚度的层间绝缘膜115的影响。
氧化物半导体TFT 143的源极/漏极电极126和127以及低温多晶硅TFT141的源极/漏极电极129和130设置在层间绝缘膜115的上方。进一步，存储电容器145的第二电极128设置在层间绝缘膜115的上方。源极/漏极电极126、127、129和130以及第二电极128被包含在第三金属层中并且它们由相同材料制成。第三金属层的材料可以根据需要选择；例如，可以采用Al或Ti。
氧化物半导体TFT 143的源极/漏极电极126和127设置在层间绝缘膜115的厚部131的上方。氧化物半导体TFT 143的源极/漏极电极126通过穿过层间绝缘膜115开口的接触孔而与氧化物半导体膜109的一个低电阻区域接触。
源极/漏极电极127通过穿过层间绝缘膜115开口的接触孔而与氧化物半导体膜109的另一个低电阻区域接触。源极/漏极电极127也通过穿过层间绝缘膜115、113和112开口的接触孔而与存储电容器145的第一电极124接触。
低温多晶硅TFT 141的源极/漏极电极129和130设置在层间绝缘膜115的薄部132的上方。低温多晶硅TFT 141的源极/漏极电极129和130通过穿过层间绝缘膜115、113和112以及栅极绝缘膜111开口的接触孔而与低温多晶硅膜103的低电阻区域接触。
存储电容器145的第二电极128与低温多晶硅TFT 141的源极/漏极电极129相连。具有由层间绝缘膜112、113和115的部分组成的层叠结构的绝缘膜位于第二电极128和第一电极124彼此相对的区域中(它们在平面图中的重叠区域)。
钝化膜(PAS)116设置为覆盖源极/漏极电极126、127、129和130以及第二电极128。钝化膜116接触并覆盖层间绝缘膜115的一部分。钝化膜116通过层间绝缘膜115与氧化物半导体膜109分隔。层间绝缘膜115和钝化膜116分别是第一绝缘膜和第二绝缘膜。
钝化膜116是诸如氮化硅膜的高氢绝缘膜。钝化膜116中的氢浓度高于层间绝缘膜113和115中的氢浓度。钝化膜116中的氢浓度可以至少为2E21原子/cm3。
当钝化膜116正在形成或随后退火时，钝化膜116向低温多晶硅膜103供应氢。供应的氢使低温多晶硅膜103的晶粒边界处的悬空键终止。低温多晶硅膜103通过从钝化膜116供应的氢实现所需的特性。
如上所述，层间绝缘膜115的覆盖低温多晶硅膜103的部分比覆盖氧化物半导体膜109的部分薄。这种结构使得高氢的钝化膜116更靠近低温多晶硅膜103。低氢的层间绝缘膜115的厚部131用作氧化物半导体膜109的对氢的阻隔膜。
由于层间绝缘膜115的这种厚度差异，钝化膜116可以有效地向低温多晶硅膜103供应氢，并且进一步减少来自钝化膜116的氢对氧化物半导体膜109的影响以实现氧化物半导体膜109所需的特性。
如上所述，层间绝缘膜115的被包括在存储电容器145中的部分与在覆盖低温多晶硅膜103的部分一样薄。这种结构为存储电容器145提供了更高的电容。被包括在存储电容器145中的层间绝缘膜115的部分可以比覆盖低温多晶硅膜103的部分薄，或者比覆盖氧化物半导体膜109的部分薄但比覆盖低温多晶硅膜103的部分厚。存储电容器145中包括的层间绝缘膜115的部分可以与覆盖氧化物半导体膜109的部分一样厚。存储电容器145可以包括具有不同厚度的层间绝缘膜115的部分。
绝缘平坦化膜(PLN)161被置于钝化膜116上。平坦化膜161可以由有机材料制成。阳极电极162设置在平坦化膜161的上方。阳极电极162通过平坦化膜161和钝化膜116中的接触孔与低温多晶硅TFT 141的源极/漏极电极130接触。
阳极电极162例如可以包括ITO或IZO的透明膜、诸如Ag、Mg、Al、Pt或Mo的金属制成的或包含这种金属的合金制成的的反射膜、以及如上所述的另一透明膜这三层。阳极电极162的这种三层结构仅是一个示例；阳极电极162可以具有两层结构。
在阳极电极162的上方，设置绝缘像素限定层(PDL)163以分隔OLED元件。像素限定层163可以由有机材料制成。OLED元件设置在像素限定层163的开口中。未示出的有机发光膜设置在阳极电极162上方。有机发光膜例如从底部开始依次由空穴注入层、空穴传输层、发光层、电子传输层以及电子注入层构成。有机发光膜的层叠结构根据设计来确定。
此外，未示出的阴极电极设置在有机发光膜上方。阴极电极使来自有机发光膜的可见光的一部分透过。设置在像素限定层163的开口内的阳极电极162、有机发光膜和阴极电极的层叠体对应于OLED元件。
在图3所示的结构示例中，当平面观察时，层间绝缘膜115的厚部131覆盖整个氧化物半导体膜109。这种结构有效地防止了氧化物半导体膜109的特性劣化。在另一示例中，层间绝缘膜115的厚部131可以仅覆盖氧化物半导体膜109的一部分。
在图3所示的结构示例中，当平面观察时，层间绝缘膜115的薄部132覆盖整个低温多晶硅膜103。这种结构有效地防止了低温多晶硅膜103中的氢缺乏。在另一示例中，层间绝缘膜115的薄部132可以仅覆盖低温多晶硅膜103的一部分。
图4示意性地示出了薄膜晶体管基板的一部分的平面结构的示例。在图4中，数据线151垂直地延伸，扫描线152水平地延伸。氧化物半导体TFT 143的栅极电极125(图4中未示出)为扫描线152的一部分。
在图4中，层间绝缘膜115的薄部132被虚线包围，并且其周围全部是层间绝缘膜115的厚部131。当平面观察时，薄部132与包括低温多晶硅膜103的整个低温多晶硅TFT 141重叠。薄部132进一步占据存储电容器145的两个电极124和128彼此相对的整个区域。当平面观察时，厚部131与包括氧化物半导体膜109的整个氧化物半导体TFT 143重叠。
在图4的结构示例中，厚部131所占据的区域大于薄部132所占据的区域。更具体地，仅与低温多晶硅TFT 141和存储电容器145重叠的区域及其相邻区域被包括在薄部132中，其他区域被包括在厚部131中。
图5示意性地示出了薄膜晶体管基板的一部分的平面结构的另一示例。与图4的结构示例不同，薄部132所占据的区域大于厚部131所占据的区域。更具体地，仅与氧化物半导体TFT 143重叠的区域及其邻近区域被包括在厚部131中，其他区域被包括在薄部132中。例如，可以在包括比低温多晶硅TFT少的氧化物半导体TFT的薄膜晶体管基板中采用这种结构。
制造方法
参照图6A至图6F描述图3所示的结构的制造方法。如图6A所示，该制造方法在绝缘基板101上形成低温多晶硅膜103。具体而言，该制造方法通过PECVD在绝缘基板101上沉积非晶硅，并通过准分子激光退火使非晶硅结晶以形成低温多晶硅膜。该制造方法通过光刻对低温多晶硅膜进行图案化以形成岛状多晶硅膜103。
接着，该制造方法例如通过PECVD形成栅极绝缘膜111。进一步，该制造方法通过溅射形成第一金属层并通过光刻对第一金属层进行图案化以形成栅极电极123和第一电极124。此外，该制造方法使用栅极电极123作为掩膜向低温多晶硅膜103注入杂质以制备低电阻区域。
接着，该制造方法通过PECVD形成层间绝缘膜112，并进一步通过PECVD形成低氢层间绝缘膜113。接下来，该制造方法通过溅射在低氢层间绝缘膜113上形成氧化物半导体层，并通过光刻对氧化物半导体层进行图案化。由此，形成氧化物半导体膜109。
接下来，参照图6B，该制造方法通过PECVD形成包括栅极绝缘膜114的绝缘膜。进一步，该制造方法通过溅射形成第二金属层并通过光刻对第二金属层进行图案化以形成栅极电极125。
接下来，该制造方法使用栅极电极125作为掩模来图案化绝缘膜以形成栅极绝缘膜114。在另一个示例中，该制造方法通过光刻和蚀刻，绝缘膜与栅极电极125一起图案化。此外，该制造方法减少使用栅极电极125作为掩模来减少氧化物半导体膜109的端部区域的电阻。通过将未被栅极电极125覆盖的区域中的氧化物半导体膜109暴露于He等离子体，可以降低电阻。接下来，该制造方法通过PECVD形成层间绝缘膜115。层间绝缘膜115在未被栅极电极125覆盖的部分中接触并覆盖氧化物半导体膜109。层间绝缘膜115是通过PECVD形成的诸如氧化硅膜的低氢绝缘膜或者通过无氢材料的PECVD形成的氮化硅膜。
接下来，参照图6C，该制造方法通过光刻来蚀刻层间绝缘膜115以形成薄部132。层间绝缘膜115的剩余的未蚀刻部分是厚部131。可以采用湿蚀刻或干蚀刻。
接下来，参照图6D，该制造方法通过各向异性蚀刻在堆叠的绝缘膜中开设接触孔。进一步，该制造方法通过溅射形成第三金属层并通过光刻对第三金属层进行图案化。例如，第三金属层可以具有Ti/Al/Ti的多层结构。图案化形成源极/漏极电极126、127、129和130以及第二电极128。进一步，一起形成数据线和电源线。
源极/漏极电极126通过穿过层间绝缘膜115开口的接触孔而与氧化物半导体膜109连接。源极/漏极电极127通过设置在接触孔内的互连器而与氧化物半导体膜109和第一电极124连接。源极/漏极电极129和130通过设置在接触孔中的互连器而与低温多晶硅膜103连接。
接下来，参照图6E，该制造方法通过PECVD形成钝化膜116。钝化膜116是高氢的绝缘膜，例如通过PECVD由含氢材料制造的氮化硅膜。在形成钝化膜116之后，该制造方法进行退火。退火使钝化膜116有效地向低温多晶硅膜103供应氢。
接下来，参考图6F，该制造方法在整个基板上沉积光敏有机材料以形成平坦化膜161并通过光刻开设使用于将阳极电极162连接到源极/漏极电极130的接触孔。该制造方法通过溅射和图案化而在具有接触孔的平坦化膜161上形成阳极电极162。接着，该制造方法通过旋涂沉积感光有机树脂膜并对感光有机树脂膜进行图案化以形成像素限定层163。
虽然图中未示出，但是该制造方法在形成像素限定层163之后，在阳极电极162上形成有机发光膜。形成有机发光膜是通过金属掩膜在与像素相对应的位置处通过气相沉积来沉积有机发光材料。该制造方法进一步沉积用于阴极电极的金属材料。沉积在一个子像素的有机发光膜上的金属材料用作在像素限定层163的开口区域中的该子像素的阴极电极。
其他实施方式
图7示意性地示出了另一结构示例中的薄膜晶体管基板的一部分的剖面结构。下面主要描述与图3所示的结构示例的不同之处。该结构示例包括高氢的钝化膜119，以取代图3的结构示例中的高氢的钝化膜116。该结构示例还包括高氢的钝化膜119与低氢的层间绝缘膜115之间的低氢的钝化膜118。高氢的钝化膜119和低氢的钝化膜118分别是第二绝缘膜和第三绝缘膜的示例。
如图7所示，钝化膜118与钝化膜119和层间绝缘膜115接触。钝化膜118设置为覆盖源极/漏极电极126、127、129和130以及第二电极128。钝化膜118接触并覆盖层间绝缘膜115的一部分。钝化膜118是低氢的绝缘膜；它可以由可用于层间绝缘膜115的材料制成。
层间绝缘膜118根据位置而具有不同的厚度。具体地，当在层叠方向上观察时(平面观察)，覆盖低温多晶硅膜103的部分比覆盖氧化物半导体膜109的部分薄。图7的结构示例中的钝化膜118具有厚部(第四部分)134和薄部(第三部分)135。
厚部134覆盖氧化物半导体膜109。薄部135覆盖低温多晶硅膜103。钝化膜118可以通过PECVD形成，厚部134和薄部135通过蚀刻形成，与层间绝缘膜115同样。
钝化膜119置于钝化膜118上。位于钝化膜119上方的层与图3的结构示例中相同。钝化膜119通过低氢的层间绝缘膜115和低氢的钝化膜118而与氧化物半导体膜109间隔开。钝化膜119为高氢绝缘膜；它可以由与图3的结构示例中的钝化膜116相同的材料和相同的工艺制成。钝化膜119中的氢浓度可以与图3的结构示例中的钝化膜116中的氢浓度相同。
薄膜晶体管基板的制造是通过在下方形成层间绝缘膜115之后形成钝化膜118。在形成钝化膜118之后，该制造方法在钝化膜118上形成钝化膜119。在形成钝化膜119之后，执行退火。
当钝化膜119正在形成或随后退火时，钝化膜119向低温多晶硅膜103供应氢。供应的氢使低温多晶硅膜103的晶粒边界处的悬空键终止。低温多晶硅膜103通过从钝化膜119供应的氢获得所需的特性。
如上所述，层间绝缘膜115和钝化膜118的覆盖低温多晶硅膜103的部分比覆盖氧化物半导体膜109的部分更薄。这种结构使得高氢的钝化膜119更接近低温多晶硅膜103。低氢的层间绝缘膜115的厚部131和钝化膜118的厚部134用作氧化物半导体膜109的对氢的阻隔膜。
由于层间绝缘膜115和钝化膜118的这种厚度差异，钝化膜119可以有效地向低温多晶硅膜103供应氢，并且进一步减少来自钝化膜119的氢对氧化物半导体膜109的影响，以实现氧化物半导体膜109所需的特性。
在图7所示的结构示例中，钝化膜118的厚部134在平面观察时覆盖整个氧化物半导体膜109。该结构有效地防止了氧化物半导体膜109的特性的劣化。在另一示例中，钝化膜118的厚部134可以仅覆盖氧化物半导体膜109的一部分。
在图7所示的结构示例中，钝化膜118的薄部135在平面观察时覆盖整个低温多晶硅膜103。该结构有效地防止了低温多晶硅膜103中氢的缺乏。在另一示例中，钝化膜118的薄部135可以仅覆盖低温多晶硅膜103的一部分。
图8示意性地示出了又一结构示例中的薄膜晶体管基板的一部分的剖面结构。下面主要描述与图7所示的结构示例的不同之处。图8所示的结构示例除了图7所示的结构示例之外，还包括存储电容器145中包括的第三电极139。第三电极139位于第二电极128上方。
第三电极139设置在钝化膜119的上方并且与钝化膜119接触。第三电极139在层叠方向上与第二电极128相对；钝化膜119的一部分和钝化膜118的一部分的层叠体被夹在它们之间。第三电极139通过穿过钝化膜118和119开口的接触孔以及氧化物半导体TFT 143的源极/漏极电极127而与第一电极124连接。第一电极124和第三电极139在同一电位。由于第三电极139，存储电容器145获得更高的电容。
在图8的结构示例中，钝化膜118的薄部135的一部分位于第二电极128与第三电极139之间。该结构增加了存储电容器145的电容。在图8的结构示例中，钝化膜118的厚部134的一部分和薄部135的一部分位于第二电极128与第三电极139之间。
位于第二电极128与第三电极139之间的钝化膜118的最薄部分可以比覆盖低温多晶硅膜103的部分薄，或者比覆盖氧化物半导体膜109的部分薄但比覆盖低温多晶硅膜103的部分厚。位于第二电极128与第三电极139之间的钝化膜118的部分可以与覆盖氧化物半导体膜109的部分一样厚。
薄膜晶体管基板的制造通过在其下方形成钝化膜119之后形成第三电极139。具体地，通过各向异性蚀刻在钝化膜119和118中开设接触孔之后，该制造方法通过溅射形成金属膜并通过光刻对金属膜进行图案化以形成第三电极139。第三电极139可以由与第二电极128或第一电极124相同的材料制成并具有与第二电极128或第一电极124相同的结构。
接下来描述将图3中所示的显示区域中的结构示例应用于周边电路的示例。周边电路配置在排列有发光元件的显示区域的外侧(周边)，并且它们传送用于控制发光元件的信号。周边电路37可以是扫描驱动器31、发光驱动器32、保护电路33或解复用器36。周边电路37被制作在TFT基板10上。
图9示出了扫描驱动器电路中包括的移位寄存器电路的示例。该移位寄存器电路包括晶体管T11至T19以及存储电容器C11和C12。电位VGH是高电源电位，电位VGL是低电源电位。信号ST是起始脉冲或来自前一级的输出。信号OUT1是输出。信号OUT2是来自下一级的反馈信号。信号RST是复位信号。信号CK是时钟信号，信号XCK是反相时钟信号。
在图9所示的电路中，晶体管T16至T19与信号的输出端OUT1连接。信号的输出端OUT1由于与显示区域内的像素连接，因此具有较大的负载容量。因此，要求晶体管T16至T19具有高驱动能力。因此，具有高迁移率的低温多晶硅TFT可用于晶体管T16至T19。另一方面，要求与晶体管T16的栅极连接的晶体管T11至T15产生较少的漏电流以保持晶体管T16的栅极电位。因此，可以将氧化物半导体TFT用于晶体管T11至T15。
图10示意性地示出了该结构示例中的薄膜晶体管基板的一部分的剖面结构。与图3所示的结构示例的不同之处在于，该结构示例包括周边电路37。周边电路包括低温多晶硅TFT 142和氧化物半导体TFT 144。低温多晶硅TFT 142包括低温多晶硅膜104、栅极电极150以及源极/漏极电极173和174。氧化物半导体TFT 144包括氧化物半导体膜110、栅极电极136以及源极/漏极电极171和172。
周边电路37中的层间绝缘膜115的覆盖低温多晶硅膜104的部分比覆盖氧化物半导体膜110的部分薄。这种结构使得高氢的钝化膜116更靠近低温多晶硅膜104。低氢的层间绝缘膜115的厚部131用作氧化物半导体膜110的对氢的阻隔膜。
由于层间绝缘膜115的这种厚度差异，钝化膜116可以有效地向低温多晶硅膜104提供氢，从而进一步减少来自钝化膜116的氢对氧化物半导体膜110的影响以实现氧化物半导体膜110所需的特性。
从钝化膜116有效地供应给低温多晶硅膜104的氢使得周边电路37中的低温多晶硅TFT具有更高驱动能力所需的特性。其结果，周边电路37可以具有更窄的宽度并实现高速驱动。
图11示意性地示出了又一结构示例中的薄膜晶体管基板的一部分的剖面结构。本示例是应用于液晶显示装置的薄膜晶体管基板的结构。下面主要描述与图10所示的结构示例的差异。图11的结构示例包括在显示区域25中的氧化物半导体TFT 143。氧化物半导体TFT 143利用存储在像素电极176与公共电极178之间的存储电容器绝缘膜177中的电荷来驱动液晶(未示出)。此外，遮光层175设置在氧化物半导体TFT 143的氧化物半导体膜109的下方。
在图11的结构示例中，层间绝缘膜115的覆盖周边电路中的低温多晶硅膜104的部分比覆盖氧化物半导体膜109和110的部分薄。因此，钝化膜116可以有效地向低温多晶硅膜104供应氢，并且进一步降低来自钝化膜116的氢对氧化物半导体膜109和110的影响，以实现氧化物半导体膜109和110所需的特性。
从钝化膜116有效地供应给低温多晶硅膜104的氢使得周边电路37中的低温多晶硅TFT 142能够具有更高驱动能力的期望特性。其结果，周边电路37可以具有更窄的宽度并实现高速驱动。该结构示例可以在显示区域25中包括低温多晶硅TFT。
图12示意性地示出了又一结构示例中的薄膜晶体管基板的一部分的剖面结构。本示例是应用于Micro-LED显示装置的薄膜晶体管基板的结构。下面主要描述与图10所示的结构示例的不同之处。图12的结构示例除了包括图10的结构示例之外，还包括凸块180和181、微型LED 182、微型LED182的阳极电极183以及微型LED182的阴极电极184。微型LED182的阳极电极183通过凸块180与阳极电极162连接。微型LED182的阴极电极184通过凸块181与公共电极185连接。凸块可以是焊料凸块(Ag/Sn)或由Au或Cu制成。
图12的示例可用于图2A、图2B或图2C中的像素电路。具有高迁移率的低温多晶硅TFT141可以用作微型LED 182的驱动晶体管。产生小的漏电流的氧化物半导体TFT 143可以用作与用于保持驱动晶体管的栅极电位的存储电容器145连接的开关晶体管。
在图12的结构示例中，显示区域25和周边电路37中的层间绝缘膜115的覆盖低温多晶硅膜103和104的部分比覆盖氧化物半导体膜109和110的部分薄。因此，钝化膜116可以有效地向低温多晶硅膜103和104供应氢，并且进一步减少来自钝化膜116的氢对氧化物半导体膜109和110的影响，以实现氧化物半导体膜109和110所需的特性。
从钝化膜116有效地供应给低温多晶硅膜103和104的氢使得低温多晶硅TFT 141和142能够具有更高驱动能力的期望特性。其结果，周边电路37可以具有更窄的宽度并实现高速驱动。
接下来描述将本发明的薄膜晶体管基板应用于排列有诸如光电二极管的传感器的传感器阵列的示例。图13是传感器阵列的单位像素的等效电路图。等效电路包括晶体管T21至T25和二极管D1。在晶体管T24和T25根据COLUMN PULSE n信号和LINE PULSE m信号处于导通状态的期间，晶体管T23将二极管D1的电压输出到COMMON OUTPUT线201。也就是说，信号在输出之前通过晶体管T23放大和缓冲。
因此，噪声难以在输出线上混合，从而获得高S/N比。在该电路中，具有高迁移率的低温多晶硅TFT可以用于将二极管D1的电压输出到COMMON OUTPUT线201的路径上的晶体管T23、T24和T25。另一方面，晶体管T21和T22可以采用产生小的漏电流的氧化物半导体TFT，以便准确地维持二极管D1的电压。
图14示意性地示出了该结构示例中的薄膜晶体管基板的一部分的剖面结构。下面主要描述与图10所示的结构示例的不同之处。图14的结构示例除了包括图10的结构之外，还包括光电二极管190、保护膜186、阴极电极184、公共电极185和接触孔187。光电二极管190的一端与阳极电极162连接。光电二极管190的另一端通过接触孔187与阴极电极184连接，进一步与公共电极185连接。
在图14的结构示例中，传感器阵列区域26和周边电路37中的层间绝缘膜115的覆盖低温多晶硅膜103和104的部分比覆盖氧化物半导体膜109和110的部分薄。因此，钝化膜116可以有效地向低温多晶硅膜103和104供应氢，并且进一步减少来自钝化膜116的氢对氧化物半导体膜109和110的影响，以获得氧化物半导体膜109和109所期望的特性。因此，二极管D1的电压的非预期的变化降低以实现高S/N比。
从钝化膜116有效地供应给低温多晶硅膜103和104的氢使得低温多晶硅TFT 141和142能够具有更高驱动能力的期望特性。其结果，二极管D1的电压信号被放大以实现高S/N比。除此之外，周边电路37可以具有更窄的宽度并实现高速驱动。
如上所述，已经描述了本发明的实施方式；然而，本发明不限于前述实施方式。本领域技术人员可以在本发明的范围内容易地修改、添加或转换上述实施方式中的各个要素。一个实施方式的结构的一部分可以替换为另一实施方式的结构，或者一个实施方式的结构可以被并入到另一实施方式的结构中。

Claims (17)

1.一种薄膜晶体管基板，包括：
绝缘基板；
第一薄膜晶体管，所述第一薄膜晶体管设置在所述绝缘基板上并包括作为活性膜的多晶硅膜；
第二薄膜晶体管，所述第二薄膜晶体管设置在所述绝缘基板上并包括位于所述多晶硅膜上方的作为活性膜的氧化物半导体膜；
第一绝缘膜，所述第一绝缘膜位于所述多晶硅膜和所述氧化物半导体膜上方，所述第一绝缘膜与所述氧化物半导体膜接触并且在平面观察时覆盖所述多晶硅膜的至少一部分和所述氧化物半导体膜的至少一部分；以及
第二绝缘膜，所述第二绝缘膜位于所述第一绝缘膜上方，并且所述第二绝缘膜在平面观察时覆盖所述多晶硅膜的所述至少一部分和所述氧化物半导体膜的所述至少一部分并且包含比所述第一绝缘膜中的氢浓度更高浓度的氢，
其中，所述第一绝缘膜包括第一部分和第二部分，
其中，所述第一部分包括覆盖所述多晶硅膜的所述至少一部分的部分，
其中，所述第二部分包括覆盖所述氧化物半导体膜的所述至少一部分的部分，并且
其中，所述第一部分比所述第二部分薄。
2.根据权利要求1所述的薄膜晶体管基板，还包括：
第一电极；以及
位于所述第一电极上方的第二电极，
其中，所述第一部分包括夹在所述第一电极与所述第二电极之间的部分。
3.根据权利要求1所述的薄膜晶体管基板，其中，所述第二绝缘膜与所述第一绝缘膜接触。
4.根据权利要求1所述的薄膜晶体管基板，还包括位于所述第一绝缘膜与所述第二绝缘膜之间的第三绝缘膜，
其中，所述第三绝缘膜中的氢浓度低于所述第二绝缘膜中的氢浓度，
其中，所述第三绝缘膜包括第三部分和第四部分，
其中，所述第三部分包括覆盖所述多晶硅膜的所述至少一部分的部分，
其中，所述第四部分包括覆盖所述氧化物半导体膜的所述至少一部分的部分，并且
其中，所述第三部分比所述第四部分薄。
5.根据权利要求4所述的薄膜晶体管基板，还包括：
第一电极；
位于所述第一电极上方的第二电极；以及
位于所述第二电极上方的第三电极，
其中，所述第一部分包括夹在所述第一电极与所述第二电极之间的部分，并且
其中，所述第三部分包括夹在所述第二电极与所述第三电极之间的部分。
6.根据权利要求1的薄膜晶体管基板，还包括在所述绝缘基板上的发光元件，
其中，所述第一薄膜晶体管和所述第二薄膜晶体管被包括在配置为控制所述发光元件的发光的像素电路中，
其中，所述第一薄膜晶体管是配置为向所述发光元件供应电流的驱动薄膜晶体管，并且
其中，所述第二薄膜晶体管为开关晶体管。
7.根据权利要求6所述的薄膜晶体管基板，
其中，所述像素电路包括配置为保持所述驱动薄膜晶体管的栅极电位的存储电容器，
其中，所述存储电容器包括第一电极以及位于所述第一电极上方的第二电极，并且
其中，所述第一部分包括夹在所述第一电极与所述第二电极之间的部分。
8.根据权利要求6所述的薄膜晶体管基板，还包括：
显示区域，在所述显示区域中，包括所述发光元件的多个发光元件排列在所述绝缘基板上；以及
周边电路，所述周边电路设置于所述绝缘基板上，所述周边电路位于所述显示区域的外侧并且被配置为传输信号，所述信号配置为控制所述多个发光元件中的每个发光元件，
其中，所述周边电路包括另一个第一薄膜晶体管。
9.根据权利要求1所述的薄膜晶体管基板，还包括：
显示区域，在所述显示区域中，多个像素电极和公共电极排列在所述绝缘基板上；以及
周边电路，所述周边电路设置于所述绝缘基板上，所述周边电路位于所述显示区域的外侧并且被配置为传输信号，所述信号配置为控制待存储于所述多个像素电极中的每个像素电极与所述公共电极之间的电荷，
其中，所述显示区域中的所述第二薄膜晶体管是被配置为向所述多个像素电极中的一个像素电极供应电荷的薄膜晶体管，并且
其中，所述周边电路包括所述第一薄膜晶体管。
10.根据权利要求1所述的薄膜晶体管基板，还包括：
显示区域，在所述显示区域中，多个像素电极和公共电极排列在所述绝缘基板上；以及
周边电路，所述周边电路设置于所述绝缘基板上，所述周边电路位于所述显示区域的外侧并且被配置为传输信号，所述信号配置为控制待存储于所述多个像素电极中的每个像素电极与所述公共电极之间的电荷，
其中，所述显示区域中的所述第一薄膜晶体管是被配置为向所述多个像素电极中的一个像素电极供应电荷的薄膜晶体管，并且
其中，所述周边电路包括另一个第一薄膜晶体管和所述第二薄膜晶体管。
11.根据权利要求6所述的薄膜晶体管基板，其中，所述发光元件为微型LED。
12.根据权利要求1所述的薄膜晶体管基板，还包括：
传感器阵列区域，在所述传感器阵列区域中，多个传感器元件排列在所述绝缘基板上；以及
周边电路，所述周边电路设置在所述绝缘基板上，所述周边电路位于所述传感器阵列区域的外侧并且被配置为传输信号，所述信号配置为控制所述多个传感器元件，
其中，所述第一薄膜晶体管和所述第二薄膜晶体管被包括在配置为控制所述多个传感器元件中的一个传感器元件的传感器电路中，并且
其中，所述周边电路包括另一个第一薄膜晶体管。
13.一种薄膜晶体管基板的制造方法，包括：
在绝缘基板上形成多晶硅膜作为第一薄膜晶体管的活性膜；
在形成所述多晶硅膜之后，在所述绝缘基板上在所述多晶硅膜上方的层上形成氧化物半导体膜作为第二薄膜晶体管的活性膜；
在形成所述氧化物半导体膜之后，在所述氧化物半导体膜上方的层上形成第一绝缘膜；以及
在形成所述第一绝缘膜之后，在所述第一绝缘膜上方的层上形成第二绝缘膜，所述第二绝缘膜包含比所述第一绝缘膜中的氢浓度更高浓度的氢，
其中，所述第一绝缘膜与所述氧化物半导体膜接触，并且在平面观察时覆盖所述多晶硅膜的至少一部分和所述氧化物半导体膜的至少一部分，
其中，所述第一绝缘膜包括第一部分和第二部分，
其中，所述第一部分包括覆盖所述多晶硅膜的所述至少一部分的部分，
其中，所述第二部分包括覆盖所述氧化物半导体膜的所述至少一部分的部分，
其中，所述第二绝缘膜在平面观察时覆盖所述多晶硅膜的所述至少一部分和所述氧化物半导体膜的所述至少一部分，并且
其中，形成所述第一绝缘膜包括蚀刻所述第一绝缘膜以使所述第一部分比所述第二部分薄。
14.根据权利要求13所述的方法，还包括：
在形成所述第一绝缘膜之前，在所述第一绝缘膜下方的层上形成第一电极；以及
在形成所述第一绝缘膜之后，在所述第一绝缘膜上方的层上形成第二电极，
其中，所述第一部分包括夹在所述第一电极与所述第二电极之间的部分。
15.根据权利要求13所述的方法，还包括在形成所述第一绝缘膜之后，在所述第一绝缘膜上方的层上形成第三绝缘膜，
其中，形成所述第二绝缘膜是在形成所述第三绝缘膜之后在所述第三绝缘膜上方的层上形成所述第二绝缘膜，
其中，所述第三绝缘膜中的氢浓度低于所述第二绝缘膜中的氢浓度，
其中，所述第三绝缘膜包括第三部分和第四部分，
其中，所述第三部分包括覆盖所述多晶硅膜的所述至少一部分的部分，
其中，所述第四部分包括覆盖所述氧化物半导体膜的所述至少一部分的部分，并且
其中，形成所述第三绝缘膜包括蚀刻所述第三绝缘膜以使所述第三部分比所述第四部分薄。
16.根据权利要求15所述的方法，还包括：
在形成所述第一绝缘膜之前，在所述第一绝缘膜下方的层上形成第一电极；
在形成所述第一绝缘膜之后且在形成所述第二绝缘膜之前，在所述第一绝缘膜上方的层上形成第二电极；以及
在形成所述第二绝缘膜之后，在所述第二绝缘膜上方的层上形成第三电极，
其中，所述第一部分包括夹在所述第一电极与所述第二电极之间的部分，并且
其中，所述第三部分包括夹在所述第二电极与所述第三电极之间的部分。
17.根据权利要求13所述的方法，还包括在形成所述第二绝缘膜之后执行退火。
CN202111080939.XA 2020-09-25 2021-09-15 薄膜晶体管基板及薄膜晶体管基板的制造方法 Pending CN114267684A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020161161 2020-09-25
JP2020-161161 2020-09-25
JP2021-107777 2021-06-29
JP2021107777A JP2022054398A (ja) 2020-09-25 2021-06-29 薄膜トランジスタ基板及びその製造方法

Publications (1)

Publication Number Publication Date
CN114267684A true CN114267684A (zh) 2022-04-01

Family

ID=80823028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111080939.XA Pending CN114267684A (zh) 2020-09-25 2021-09-15 薄膜晶体管基板及薄膜晶体管基板的制造方法

Country Status (2)

Country Link
US (1) US20220102560A1 (zh)
CN (1) CN114267684A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024207153A1 (zh) * 2023-04-03 2024-10-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11996133B2 (en) * 2019-06-21 2024-05-28 Semiconductor Energy Laboratory Co., Ltd. Memory circuit using oxide semiconductor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001963B1 (ko) * 2003-05-15 2010-12-17 삼성전자주식회사 액정표시장치
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5154365B2 (ja) * 2007-12-19 2013-02-27 株式会社ジャパンディスプレイウェスト 表示装置
TWI650683B (zh) * 2013-11-29 2019-02-11 日商半導體能源研究所股份有限公司 資料處理裝置及資料處理裝置的驅動方法
KR20180025354A (ko) * 2016-08-29 2018-03-09 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
KR20180024817A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US10782002B2 (en) * 2016-10-28 2020-09-22 X Display Company Technology Limited LED optical components

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024207153A1 (zh) * 2023-04-03 2024-10-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置

Also Published As

Publication number Publication date
US20220102560A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
US9548343B2 (en) Flexible display
KR101073565B1 (ko) 유기 발광 표시장치 및 이의 제조방법
TWI604597B (zh) 有機發光二極體顯示器
USRE48032E1 (en) Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate
US8405084B2 (en) Organic light emitting diode display and method for manufacturing the same
TWI386105B (zh) 顯示器面板
US20220102560A1 (en) Thin-film transistor substrate and method of manufacturing thin-film transistor substrate
KR102268493B1 (ko) 유기발광다이오드 표시장치 및 이의 제조방법
KR20150010457A (ko) 표시패널 및 그 제조방법
US8378569B2 (en) Organic light emitting diode display having improved strength by preventing the exfoliation of a sealant
US11380798B2 (en) Thin-film device
US20160284783A1 (en) Display device and method for manufacturing the same
WO2019187102A1 (ja) アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の製造方法
KR101022141B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
US20220149202A1 (en) Thin-film transistor circuit and method of manufacturing thin-film transistor circuit
JP2022146789A (ja) 薄膜トランジスタ基板
JP2022054398A (ja) 薄膜トランジスタ基板及びその製造方法
WO2020208704A1 (ja) 表示装置および製造方法
JP7499089B2 (ja) 表示装置
US20230369343A1 (en) Thin-film transistor device and method of manufacturing the same
US20220149207A1 (en) Oxide semiconductor thin-film transistor and method of manufacturing oxide semiconductor thin-film transistor
US20160155762A1 (en) Thin film transistor substrate
JP2024092934A (ja) 薄膜トランジスタ基板及び薄膜トランジスタの製造方法
CN118099167A (zh) 薄膜晶体管基板
JP2024077588A (ja) 薄膜トランジスタ基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination