CN114265472A - 一种电子设备及配置文件加载方法 - Google Patents

Abstract

本申请公开了一种电子设备及配置文件加载方法，涉及芯片技术领域，用于解决电子设备初始化过程缓慢，影响电子设备与其他设备的数据交互的问题，有助于提升电子设备整体上配置文件的加载速度，缩短电子设备与其他设备进行数据交互前初始化的时间。该方法应用于电子设备，电子设备包括主处理器、从处理器和存储器；该方法包括：电子设备为存储器和从处理器配置同一时钟频率；电子设备根据时钟频率为主处理器和从处理器加载配置文件，并基于配置文件使电子设备初始化。

Description

一种电子设备及配置文件加载方法

技术领域

本申请实施例涉及芯片技术领域，尤其涉及一种电子设备及配置文件加载方法。

背景技术

Camera Link供电(Power over Camera Link，PoCL)是指主机端作为供电设备，通过Camera Link线缆为相机设备实现直流供电的技术。当前，Camera Link协议中规定，主机端向相机设备供电3秒内，需要收到相机设备反馈的时钟信号。若主机端成功接收到该时钟信号，则继续为相机设备供电，否则，主机端停止向相机设备供电。其中，由于相机设备在启动过程中，用于使相机设备初始化的配置文件无法在3秒内加载完成。因此，无法实现通过Camera Link线缆为相机设备独立供电。对此，需要为相机设备单独配置外接电源，以启动相机设备，后续相机设备与主机端连接，并向主机端发送时钟信号，从而实现由主机端供电，替换外接电源供电。基于当前相机设备加载配置文件的速度，为相机设备单独配置外接电源的方式，增加相机设备的接线复杂度。

发明内容

本申请实施例提供了一种电子设备及配置文件加载方法，用于提升电子设备配置文件的加载速度，缩短电子设备与其他设备进行数据交互前初始化的时间，从而有助于实现通过Camera Link线缆为相机设备独立供电，降低相机设备的接线复杂度。

为达到上述目的，本申请实施例提供如下技术方案：

第一方面，提供了一种电子设备，包括：相互连接的主处理器、从处理器和存储器；主处理器，用于向存储器和从处理器配置同一时钟频率；存储器，用于根据上述时钟频率向主处理器和从处理器分别发送配置文件，配置文件用于使电子设备初始化；主处理器，还用于根据配置文件使主处理器初始化；从处理器，用于根据配置文件使从处理器初始化。

由于当前电子设备接通电源后，通过主处理器调用存储器中的配置文件，实现主处理器初始化，并且由主处理器搬运至从处理器，实现从处理器初始化，电子设备初始化过程缓慢，从而影响电子设备与其他设备的数据交互。因此，使用本技术方案，主处理器通过向存储器与从处理器配置同一时钟频率，使得存储器与从处理器之间可以基于该同一时钟频率进行信息交互，从而使得存储器可以直接向从处理器发送配置文件，省略了主处理器搬运至从处理器的过程，主处理器和从处理器并行加载，提升电子设备整体上配置文件的加载速度，缩短电子设备与其他设备进行数据交互前初始化的时间。可选的，存储器与主处理器之间的信息交互过程可以与传统技术相同。

在一种可能的实现方式中，主处理器和从处理器均与存储器的数据传输端口连接；存储器，具体用于根据时钟频率，通过数据传输端口向主处理器和从处理器分别发送配置文件。

该种可能的实现方式，存储器通过端口复用向主处理器和从处理器发送配置文件，从而实现主处理器和从处理器接收到配置文件后并行加载，节省主处理器的搬运过程，降低电子设备初始化的时间，同时改变传统的连接方式，简化了主处理器的结构以及电子设备供电的连接关系。

在一种可能的实现方式中，数据传输端口包括四线串行外设计口QSPI。

在一种可能的实现方式中，存储器和从处理器均与主处理器的时钟端口连接；主处理器，具体用于通过时钟端口，向存储器和从处理器配置时钟频率。

该种可能的实现方式，主处理器通过时钟端口复用向从处理器和存储器配置时钟频率，从而实现从处理器与主处理器以相同的时钟频率接收存储器发送的配置文件，节省主处理器的端口资源，代替传统加载配置文件过程中主处理器的搬运过程，提升电子设备配置文件的加载速度。

在一种可能的实现方式中，主处理器包括微控制单元MCU，从处理器包括现场可编程门阵列FPGA，存储器包括快闪存储器FLASH。

在一种可能的实现方式中，电子设备通过从处理器与供电设备连接；从处理器，用于在使从处理器初始化之后，生成时钟信号，并向供电设备发送时钟信号，时钟信号用于供电设备向电子设备持续供电。

该种可能的实现方式，从处理器在初始化之后向供电设备发送时钟信号，由于提升配置文件的加载速度，从处理器能够缩短向供电设备发送时钟信号的时间，有助于实现通过Camera Link线缆为电子设备独立供电，降低电子设备的接线复杂度。

第二方面，提供了一种配置文件加载方法，应用于电子设备，电子设备包括主处理器、从处理器和存储器，该方法包括：电子设备为存储器和从处理器配置同一时钟频率；电子设备根据时钟频率为主处理器和从处理器加载配置文件，并基于配置文件使电子设备初始化。

在一种可能的实现方式中，该方法还包括：电子设备初始化完成后，生成时钟信号，并向与电子设备连接的供电设备发送时钟信号，时钟信号用于供电设备向电子设备持续供电。

在一种可能的实现方式中，主处理器包括MCU，从处理器包括FPGA，存储器包括FLASH。

第三方面，提供了一种芯片系统，该芯片系统包括第一芯片、第二芯片和存储芯片。其中，第一芯片用于执行上述第一方面或第二方面中主处理器的动作，第二芯片用于执行上述第一方面或第二方面中从处理器的动作，存储芯片用于执行上述第一方面或第二方面中存储器的动作。

第二方面和第三方面中的任一种实现方式所带来的技术效果可参见第一方面中对应实现方式所带来的技术效果，此处不再赘述。

附图说明

图1为本申请实施例提供的一种电子设备的结构示意图；

图2为一种主机端与电子设备基于PoCL的连接方式示意图；

图3为一种主机端与电子设备基于PoCL的流程示意图；

图4为一种电子设备的内部连接关系的示意图；

图5为本申请实施例提供的一种电子设备的内部连接关系的示意图；

图6为本申请实施例提供的一种配置文件加载方法的流程示意图。

具体实施方式

在本申请的描述中，除非另有说明，“/”表示“或”的意思，例如，A/B可以表示A或B。本文中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。此外，“至少一个”是指一个或多个，“多个”是指两个或两个以上。“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

需要说明的是，本申请中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

本申请实施例提供了一种电子设备。本申请实施例对电子设备的具体形式不作任何限制。例如，电子设备具体可以是终端装置。终端装置具体可以是手机、相机设备、增强现实(augmented reality，AR)设备、虚拟现实(virtual reality，VR)设备、平板电脑、笔记本电脑、超级移动个人计算机(ultra-mobile personal computer，UMPC)、上网本、个人数字助理(personal digital assistant，PDA)、工业相机等。

其中，工业相机是机器视觉系统中的一个关键组件，其最本质的功能就是将光信号转变成有序的电信号。工业相机通常具有较高的采集图像稳定性、图像传输能力以及抗干扰能力，用于在固定场景中持续获取图像并实现稳定传输。

在硬件实现上，上述电子设备可以通过如图1所示的电子设备实现。如图1所示，为本申请实施例提供的一种电子设备10的硬件结构示意图。电子设备10可以用于实现上述电子设备的功能。

图1所示的电子设备10可以包括：主处理器101、从处理器102和存储器103。

主处理器101是电子设备10的控制中心，从处理器102作为主处理器101的辅助处理中心。具体地，电子设备10中的主处理器101可以是中央处理器(central processingunit，CPU)，通用处理器、微控制单元(Microcontroller Unit；MCU)、特定集成电路(application specific integrated circuit，ASIC)或者微处理器(digital signalprocessor，DSP)。从处理器102可以是现场可编程门阵列(field programmable gatearray，FPGA)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。

作为示例，主处理器101包括MCU，从处理器102包括FPGA。

存储器103可以是只读存储器(read-only memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electricallyerasable programmable read-only memory，EEPROM)(例如，快闪存储器(FLASH))、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。

为了使得本申请实施例更加的清楚，以下对与本申请实施例相关的概念和部分内容作简单介绍。

1、Camera Link协议

Camera Link协议是一种由美国自动化工业协会AIA定制修改并发布的专门针对机器视觉应用领域的串行通讯协议，它使用低压差分信号进行数据的传输和通信。解决了相机等视频设备端接口高速传输的问题。

2、PoCL技术

PoCL技术，即Camera Link供电技术。在Camera Link协议中支持主机端通过Camera Link线缆为电子设备进行预设电压如12V直流供电。具体地，当电子设备与主机端连接时，主机端通过Camera Link线缆向电子设备供电。进一步地，主机端向电子设备供电的同时，通过过流检测模块检测电子设备是否运行正常，从而保证供电电路的运行状态。如图2所示，主机端通过Camera Link线缆1和Camera Link线缆2与电子设备连接，主机端包括供电电源，过电流保护(Over Current Protection，OCP)模块以及开关。需要说明的是，在Camera Link协议中，单Camera Link线缆可以支持预设功率如4W的负载，OCP模块用于实时检测当前Camera Link线缆的负载，当负载超过预设功率如4W时，主机端停止向电子设备供电，以保证主机设备的安全。

3、时钟信号与时钟频率

时钟频率是指1秒内产生脉冲信号的个数，按照时钟频率发送的脉冲信号为时钟信号。例如，时钟频率为4GHz，表示1秒内产生40亿个脉冲信号。

当前，Camera Link协议中规定，若采用主机端向电子设备供电，则需要在主机端向电子设备初始供电的3秒内，收到电子设备反馈的时钟信号。而电子设备在未启动的状态下，接通电源后需要进行初始化配置。如图3所示，当主机端与电子设备接通后，主机端内开关闭合，向电子设备供电；电子设备接通电源后加载配置文件；完成加载后，向电子设备反馈时钟信号。上述过程需要在3秒内完成，若主机端未能及时接收到电子设备反馈的时钟信号，则断开开关，停止向电子设备供电。

其中，电子设备加载配置文件用于电子设备初始化。电子设备初始化至少包括主处理器初始化和从处理器初始化。具体地，配置文件存储于存储器中，需要主处理器调用获取。

当前主处理器、从处理器和存储器之间的连接关系如图4所示。主处理器可以通过四线串行外设接口(Quad Serial Peripheral Interface，QSPI)作为数据传输端口与存储器连接，如图4中的DATA0、DATA1、DATA2和DATA3。其中，QSPI均可以实现双向数据传输。通常情况下，DATA0为主处理器输出数据，存储器接收数据的端口。DATA1为存储器输出数据，主处理器接收数据的端口。DATA2和DATA3为主处理器或存储器辅助输出或接收数据的端口。主处理器中还包括时钟端口CLOCK1和片选(chip select)端口CS1，时钟端口用于发送时钟信号，配置时钟频率。片选端口用于选择存储器。存储器中包括相应的时钟端口CLOCK和片选端口CS。此外，主处理器通过单线串行外设接口(Serial Peripheral Interface，SPI)作为数据传输端口与从处理器连接，如图3中的DATA4和DATA5。其中，SPI均可以实现双向数据传输。通常情况下，DATA5为主处理器输出数据，从处理器接收数据的端口，DATA4为从处理器输出数据的端口，主处理器接收数据的端口。从处理器中包括相应的主输入从输出(master input,slave output，MISO)端口以及DATAIN端口用于数据传输。主处理器中还包括时钟端口CLOCK2和片选(chip select)端口CS2，时钟端口用于发送时钟信号，配置时钟频率。片选端口用于在电子设备初始化之后，主处理器根据业务需求选择从处理器进行配置。从处理器中包括相应的时钟端口CLOCK和片选端口CS。

基于上述电子设备内部的连接方式，在接通电源后，电子设备中主处理器从存储器中调用配置文件，加载配置文件完成主处理器初始化，并向从处理器发送配置文件，待从处理器接收并加载配置文件完成从处理器初始化。待主处理器和从处理器完成初始化，电子设备整体初始化完成，可以向其他设备发送时钟信号进行数据交互。

基于上述步骤，若加载文件大小为6MB，电子设备完成加载的时间约为7.8秒。若通过Camera Link线缆由主机端为电子设备供电，显然无法在3秒内实现向主机端发送时钟信号。

为了解决上述问题，本申请提供了一种电子设备，其中包括相互连接的主处理器、从处理器和存储器，其连接关系如图5所示，用于实现电子设备快速加载。

主处理器，用于向存储器和从处理器配置同一时钟频率。

存储器，用于根据时钟频率向主处理器和从处理器分别发送配置文件，配置文件用于使电子设备初始化；

主处理器，还用于根据配置文件使主处理器初始化；

从处理器，用于根据配置文件使从处理器初始化。

可选的，存储器和从处理器均与主处理器的时钟端口连接。如图5所示，主处理器通过CLOCK向存储器和从处理器配置时钟频率。其中，该时钟频率为主处理器与存储器以及从处理器的数据传输端口所支持的时钟频率。

主处理器通过时钟端口复用向从处理器和存储器配置时钟频率，从而实现从处理器与主处理器以相同的时钟频率接收存储器发送的配置文件，节省主处理器的端口资源，代替传统加载配置文件过程中主处理器的搬运过程，提升电子设备配置文件的加载速度。

可以理解的是，主处理器配置时钟频率用于数据传输。在配置时钟频率之前，主处理器确定配置文件的存储位置，以及相应的存储器。具体地，主处理器向相应的存储器发送配置文件的存储地址，如图5所示，主处理器通过DATA0向存储器发送配置文件在存储器中的存储位置，其中，配置文件在存储器中的存储位置可以是预定义的。

可选的，主处理器通过片选端口选中存储配置文件的存储器。如图5所示，主处理器通过CS端口根据配置文件的存储位置选择存储器。

需要说明的是，电子设备也可以预定义主处理器调用配置文件的存储器，即接通电源，主处理器向预定义的存储器发送配置文件的存储位置，本申请对此不作限制。

存储器，用于根据时钟频率向主处理器和从处理器分别发送配置文件，该配置文件用于使电子设备初始化。

具体地，存储器根据主处理器发送的时钟频率，通过数据传输端口向主处理器和从处理器分别发送配置文件。

可选的，主处理器和从处理器均与存储器的数据传输端口连接。该数据传输端口为数据传输速率高于第一阈值的数据传输端口。例如，当前基于QSPI进行数据传输的时钟频率为60MHz。其中，数据传输速率根据主处理器、从处理器以及存储器支持的时钟频率进行设定，本申请对此不作限制。

示例性的，如图5所示，存储器通过DATA1向主处理器和从处理器发送配置文件。

在传统的加载方式中，从处理器通过主处理器发送配置文件，完成从处理器的初始化。其中，为了保证主处理器调用存储器中文件的速度，通常与存储器之间通过数据传输速率较高的端口连接，而从处理器与主处理器通过数据传输速率较低的端口连接。本申请通过上述存储器的端口复用，向主处理器和从处理器发送配置文件，实现主处理器和从处理器接收到配置文件后并行加载，节省主处理器的搬运过程，降低电子设备初始化的时间，同时改变传统的连接方式，简化为电子设备供电的连接关系。

主处理器，还用于根据配置文件使主处理器初始化；从处理器，用于根据配置文件使从处理器初始化。

具体地，主处理器与从处理器接收存储器发送的配置文件，通过加载配置文件完成初始化。如图5所示，主处理器通过DATA1接收存储器发送的配置文件，从处理器通过DATAIN接收存储器发送的配置文件。

基于上述内部相互连接的电子设备，应用于Camera Link线缆由主机端为电子设备供电的场景中，电子设备通过从处理器与供电设备连接，从处理器还用于在从处理器初始化之后，生成时钟信号，并向供电设备发送时钟信号，该时钟信号用于供电设备向电子设备持续供电。

示例性的，电子设备中的主处理器和从处理器获取配置文件并加载，完成电子设备初始化，若加载文件大小为6MB，电子设备完成加载的时间约为2.5秒。电子设备可以在3秒内完成加载并向供电设备反馈时钟信号。

其中，上述场景中电子设备与供电设备之间基于Camera Link协议通信。电子设备反馈的时钟信号为85MHz。

可以理解的是，上述电子设备中至少包含用于加载配置文件的端口的连接，其中，主处理器、从处理器和存储器还应当包括用于其他功能的端口，本申请对此不作限制。

基于上述电子设备，在接入电源后，主处理器通过向存储器与从处理器配置同一时钟频率，使得存储器与从处理器之间可以基于该同一时钟频率进行信息交互，从而使得存储器可以直接向从处理器发送配置文件，省略了主处理器搬运至从处理器的过程，主处理器和从处理器并行加载，提升电子设备整体上配置文件的加载速度，缩短电子设备与其他设备进行数据交互前初始化的时间。

本申请提供了一种配置文件加载方法，该方法中，有助于大幅度提升电子设备配置文件的加载速度。

如图6所示，为本申请提供的一种配置文件加载方法的流程图。该方法包括：

S601、电子设备为存储器和从处理器配置同一时钟频率。

其中，时钟频率用于存储器发送配置文件，以及从存储器相应地接收配置文件。该时钟频率可以根据存储器、从处理器所支持的通信协议在电子设备中预定义。

S602、电子设备根据时钟频率为主处理器和从处理器加载配置文件，并基于配置文件使电子设备初始化。

其中，配置文件用于主处理器和从处理器完成初始化。经主处理器和从处理器初始化的电子设备可以与其他设备进行数据交互。

由于当前电子设备接通电源后，通过主处理器调用存储器中的配置文件，实现主处理器初始化，并且由主处理器搬运至从处理器，实现从处理器初始化。其中，当前主处理器与从处理器基于SPI进行数据传输的时钟频率最高为12MHz。电子设备初始化过程缓慢，影响电子设备与其他设备的数据交互。而通过上述方法，主处理器通过向存储器与从处理器配置同一时钟频率，使得存储器与从处理器之间可以基于该同一时钟频率进行信息交互，从而使得存储器可以直接向从处理器发送配置文件，省略了主处理器搬运至从处理器的过程，主处理器和从处理器并行加载，提升电子设备整体上配置文件的加载速度，缩短电子设备与其他设备进行数据交互前初始化的时间。

基于上述方法完成配置文件加载的电子设备，应用于Camera Link线缆由主机端为电子设备供电的场景中，在上述步骤S602之后，方法还包括S603、电子设备初始化完成后，生成时钟信号，并向电子设备连接的供电设备发送时钟信号，该时钟信号用于供电设备向电子设备持续供电。

可以理解的是，通过上述方法提升电子设备配置文件的加载速度，有助于实现通过Camera Link线缆由主机端为电子设备独立供电，降低电子设备的接线复杂度。

需要说明的是，上述一种应用场景仅作为示例，本申请对该配置文件加载方法的应用场景不进行限定。

通过以上实施方式的描述，所属领域的技术人员可以了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。

以上内容，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种电子设备，其特征在于，包括：相互连接的主处理器、从处理器和存储器；

所述主处理器，用于向所述存储器和所述从处理器配置同一时钟频率；

所述存储器，用于根据所述时钟频率向所述主处理器和所述从处理器分别发送配置文件，所述配置文件用于使所述电子设备初始化；

所述主处理器，还用于根据所述配置文件使所述主处理器初始化；

所述从处理器，用于根据所述配置文件使所述从处理器初始化。

2.根据权利要求1所述的电子设备，其特征在于，所述主处理器和所述从处理器均与所述存储器的数据传输端口连接；

所述存储器，具体用于根据所述时钟频率，通过所述数据传输端口向所述主处理器和所述从处理器分别发送所述配置文件。

3.根据权利要求2所述的电子设备，其特征在于，所述数据传输端口包括四线串行外设计口QSPI。

4.根据权利要求1所述的电子设备，其特征在于，所述存储器和所述从处理器均与所述主处理器的时钟端口连接；

所述主处理器，具体用于通过所述时钟端口，向所述存储器和所述从处理器配置所述时钟频率。

5.根据权利要求1所述的电子设备，其特征在于，所述主处理器包括微控制单元MCU，所述从处理器包括现场可编程门阵列FPGA，所述存储器包括快闪存储器FLASH。

6.根据权利要求1-5任一项所述的电子设备，其特征在于，所述电子设备通过所述从处理器与供电设备连接；

所述从处理器，还用于在使所述从处理器初始化之后，生成时钟信号，并向所述供电设备发送所述时钟信号，所述时钟信号用于所述供电设备向所述电子设备持续供电。

7.根据权利要求6所述的电子设备，其特征在于，所述电子设备与所述供电设备之间基于Camera Link协议通信。

8.一种配置文件加载方法，其特征在于，应用于电子设备，所述电子设备包括主处理器、从处理器和存储器；所述方法包括：

所述电子设备为所述存储器和所述从处理器配置同一时钟频率；

所述电子设备根据所述时钟频率为所述主处理器和所述从处理器加载配置文件，并基于所述配置文件使所述电子设备初始化。

9.根据权利要求8所述的方法，其特征在于，所述方法还包括：

所述电子设备初始化完成后，生成时钟信号，并向与所述电子设备连接的供电设备发送所述时钟信号，所述时钟信号用于所述供电设备向所述电子设备持续供电。

10.根据权利要求8或9所述的方法，其特征在于，所述主处理器包括微控制单元MCU，所述从处理器包括现场可编程门阵列FPGA，所述存储器包括快闪存储器FLASH。

Images