CN114265378A - Dcs逻辑算法图中算法页的元素布局及连线的处理方法 - Google Patents

Abstract

本发明公开了一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，包括建立至少一个具备完整逻辑功能的算法组态算法页，所述算法页至少配置有逻辑组态区域，用于放置DCS逻辑算法所需元素；构建DCS逻辑算法所需元素，并将所述元素放入所述逻辑组态区域，所述元素包括输入变量、输出变量、算法块；布置多个所述输入变量位于所述逻辑组态区域的二维坐标空间内的坐标值X或Y相同，布置多个所述输出变量位于所述逻辑组态区域的二维坐标空间内的坐标值X或Y相同，各输入变量与输出变量的坐标值X或Y不等，使各所述输入变量、输出变量、算法块在所述逻辑组态区域内非交叉、非重叠显示；将各输入变量、输出变量与算法块相应的引脚连线。

Description

DCS逻辑算法图中算法页的元素布局及连线的处理方法

技术领域

本发明涉及核电厂安全级DCS技术领域，具体涉及一种DCS逻辑算法图中算法页的元素布局及连线的处理方法。

背景技术

对于核电厂DCS平台的工程师站软件，算法组态软件是其核心功能，是用户搭建整个DCS控制系统逻辑功能的人机接口。

在实际项目中，DCS控制系统逻辑通常都比较复杂，有几十页甚至上百页的算法页不等，而且算法页之间有着比较紧密的联系。为了进行逻辑算法，需要首先将各元素放入到算法页中，然后将各元素之间按照一定的逻辑进行关联，才能进行后续的逻辑运算。将各元素放入到算法页的过程中，各元素放置的位置是由用户放置并显示在算法页上。由于每页算法页中有大量的元素如输入变量、输出变量、算法块之间需要进行连线，而又有几十页甚至上百页的算法页，用户的工作量很大，面对布局在各个算法页上的如此众多的元素，按照现有的方式对众多元素进行布局，很容易混淆各元素，如混淆输入、输出变量，将输入变量作为输出变量与算法模块的输出引脚相连，从而导致最终运算结果出现偏差，需要反复修改，大大增加了工作量和系统的风险引入。

发明内容

本发明所要解决的技术问题是现有DCS逻辑算法中算法页中的各元素布局方式使进行元素关联时容易混淆元素，导致运算结果出现较大偏差，并增加工作量、引入风险。目的在于提供一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，为逻辑算法的组态软件提供合理的元素布局，以实现友好的人机交互。

本发明通过下述技术方案实现：

一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，包括：

S101：建立至少一个具备完整逻辑功能的算法组态算法页，所述算法页至少配置有逻辑组态区域，用于放置DCS逻辑算法所需元素；

S102：构建DCS逻辑算法所需元素，并将所述元素放入所述逻辑组态区域，所述元素包括输入变量、输出变量、算法块；

S103：布置多个所述输入变量位于所述逻辑组态区域的二维坐标空间内的坐标值X或Y相同，布置多个所述输出变量位于所述逻辑组态区域的二维坐标空间内的坐标值X或Y相同，各个输入变量与各个输出变量的坐标值X或Y不等，使各所述输入变量、输出变量、算法块在所述逻辑组态区域内非交叉、非重叠显示；

S104：将各输入变量、输出变量与算法块相应的引脚连线。

可选地，所述算法页还至少配置有静态图符描述区域、编校审签字区域，所述静态图符描述区域用于放置静态描述图标，所述编校审签字区域用于放置编辑、校对、签字信息。

可选地，布置所述逻辑组态区域、输入变量、输出变量、算法块均以线框形式显示；

布置多个输入变量位于靠近所述逻辑组态区域线框的一侧，布置多个输出变量位于靠近所述逻辑组态区域线框的另一侧，使输入变量与输出变量相对布置。

可选地，所述线框为矩形框；

布置多个输入变量位于所述逻辑组态区域矩形框的顶部，布置多个输出变量位于所述逻辑组态区域矩形框的底部。

可选地，采用拖拽的方式将输入变量、输出变量、算法块放入所述逻辑组态区域中，并使输入变量、输出变量分别自动布置在逻辑组态区域的顶部、底部；

在将输入变量、输出变量拖拽入所述逻辑组态区域中时，采用碰撞检测法检测各矩形框是否发生碰撞，使各所述矩形框非重叠显示在所述逻辑组态区域中。

可选地，所述碰撞检测法为二维平面碰撞检测法。

可选地，在进行输入变量、输出变量与算法块的引脚连线时，比对选中的输入变量的个数与选中的算法块的输入引脚的个数、类型是否一致，若一致，则类型相同的输入变量与算法块的输入引脚自动连线；

比对选中的输出变量的个数与选中的算法块的输出引脚的个数、类型是否一致，若一致，则类型相同的输出变量与算法块的输出引脚自动连线。

可选地，在进行输入变量、输出变量与算法块的引脚连线时，按照各输入、输出变量的布置顺序及算法块上输入、输出引脚的布置顺序依序一一进行比对，各连线不交叉。

可选地，在进行输入变量、输出变量连线时，按照各输入、输出变量的布置顺序依序一一比对个数与类型是否一致，若一致，则类型相同的输入变量与输出变量自动连线，各连线不交叉。

可选地，在进行输入变量、输出变量及算法块连线时，采用A*寻路算法使元素间的连线非重叠。

本发明与现有技术相比，具有如下的优点和有益效果：

本发明实施例提供的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，通过将算法页中的各元素均放置在逻辑组态区域，对于各元素的放置位置进行限定，避免与其他区域的元素混淆，并将多个输入变量布置在逻辑组态区域空间中同X坐标值或同Y坐标值的位置，同样地将多个输出变量布置在逻辑组态区域空间中同X坐标值或同Y坐标值的位置，使各所述输入变量、输出变量、算法块在所述逻辑组态区域内非交叉、非重叠显示。这种布局方式可以大大方便用户的观看和连线，大大降低了人为错误的发生概率，降低引入风险的概率，降低工作量。为逻辑算法的组态软件提供合理的元素布局，以实现友好的人机交互。

附图说明

为了更清楚地说明本发明示例性实施方式的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。在附图中：

图1为本发明实施例提供的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法的流程示意图。

图2为本发明实施例提供的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法中算法页的各区域布局示意图。

图3为本发明实施例提供的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法输入、输出变量的布局示意图；其中方框IN代表输入变量，方框OUT代表输出变量。

图4为本发明实施例提供的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法的各变量与算法块各引脚对应关系示意图。

图5为本发明实施例提供的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法连线重叠时的示意图。

图6为连线重叠的情况本发明实施例提供的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法连线重叠处理后的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。

在以下描述中，为了提供对本发明的透彻理解阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本本发明。在其他实施例中，为了避免混淆本发明，未具体描述公知的结构、电路、材料或方法。

在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“一个实施例”、“实施例”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和、或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的示图都是为了说明的目的，并且示图不一定是按比例绘制的。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。

在本发明的描述中，术语“前”、“后”、“左”、“右”、“上”、“下”、“竖直”、“水平”、“高”、“低”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明保护范围的限制。

实施例

现有的DCS逻辑算法的算法页中，元素布局是由用户放置的，在进行元素的连线过程中，很容易混淆这些元素，导致运算结果出现较大偏差，并增加工作量、引入风险。

为了解决以上问题，本发明实施例提供了一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，解决了以上问题。本发明实施例采用如下技术方案：

一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，包括：

S101：建立至少一个具备完整逻辑功能的算法组态算法页，所述算法页至少配置有逻辑组态区域，用于放置DCS逻辑算法所需元素；

S102：构建DCS逻辑算法所需元素，并将所述元素放入所述逻辑组态区域，所述元素包括输入变量、输出变量、算法块；

S103：布置多个所述输入变量位于所述逻辑组态区域的二维坐标空间内的坐标值X或Y相同，布置多个所述输出变量位于所述逻辑组态区域的二维坐标空间内的坐标值X或Y相同，多个坐标值X或Y相等的输入变量与多个坐标值X或Y相等的输出变量的坐标值X或Y不等；

各所述输入变量、输出变量、算法块在所述逻辑组态区域内非交叉、非重叠显示；

S104：将各输入变量、输出变量与算法块相应的引脚连线。

进一步地，所述算法页还至少配置有静态图符描述区域、编校审签字区域，所述静态图符描述区域用于放置静态描述图标，所述编校审签字区域用于放置编辑、校对、签字信息。

进一步地，布置所述逻辑组态区域、输入变量、输出变量、算法块均以线框形式显示；

布置多个输入变量位于靠近所述逻辑组态区域线框的一侧，布置多个输出变量位于靠近所述逻辑组态区域线框的另一侧，使输入变量与输出变量相对布置。

进一步地，所述线框为矩形框；

布置多个输入变量位于所述逻辑组态区域矩形框的顶部，布置多个输出变量位于所述逻辑组态区域矩形框的底部。

进一步地，采用拖拽的方式将输入变量、输出变量、算法块放入所述逻辑组态区域中，并使输入变量、输出变量分别自动布置在逻辑组态区域的顶部、底部；

在将输入变量、输出变量拖拽入所述逻辑组态区域中时，采用碰撞检测法检测各矩形框是否发生碰撞，使各所述矩形框非重叠显示在所述逻辑组态区域中。

进一步地，所述碰撞检测法为二维平面碰撞检测法。

进一步地，在进行输入变量、输出变量与算法块的引脚连线时，比对选中的输入变量的个数与选中的算法块的输入引脚的个数、类型是否一致，若一致，则类型相同的输入变量与算法块的输入引脚自动连线；

比对选中的输出变量的个数与选中的算法块的输出引脚的个数、类型是否一致，若一致，则类型相同的输出变量与算法块的输出引脚自动连线。

进一步地，在进行输入变量、输出变量与算法块的引脚连线时，按照各输入、输出变量的布置顺序及算法块上输入、输出引脚的布置顺序依序一一进行比对，各连线不交叉。

进一步地，在进行输入变量、输出变量连线时，按照各输入、输出变量的布置顺序依序一一比对个数与类型是否一致，若一致，则类型相同的输入变量与输出变量自动连线，各连线不交叉。

进一步地，在进行输入变量、输出变量及算法块连线时，采用A*寻路算法使元素间的连线非重叠。

本发明的发明构思是将算法页中的各元素均放置在逻辑组态区域，对于各元素的放置位置进行限定，避免与其他区域的元素混淆，并将多个输入变量布置在逻辑组态区域空间中同X坐标值或同Y坐标值的位置，同样地将多个输出变量布置在逻辑组态区域空间中同X坐标值或同Y坐标值的位置，即多个输入变量沿二维空间坐标的X轴或Y轴横向或纵向排列，同样地，多个输出变量沿二维空间坐标的X轴或Y轴横向或纵向排列，且各个输入变量与各个输出变量的坐标值X或Y不等，使各所述输入变量、输出变量、算法块在所述逻辑组态区域内非交叉、非重叠显示。如可将各输入变量与输出变量均沿X轴平行排列，或均沿Y轴平行排列，这样当将众多的输入变量、输出变量放入到逻辑组态区域后，输入变量与输出变量就不会混淆，哪里是输入变量、哪里是输出变量就一目了然。这种布局方式可以大大方便用户的观看和连线，大大降低了人为错误的发生概率，降低引入风险的概率，降低工作量。

同时，在逻辑运算时为了使用户在算法页就能清楚知晓各元素的物理含义，还设置了静态图符描述区域，仅放置静态描述图标。为了方便算法页打印成图后的流程相关环节使用，还设置了编校审签字区域，用于在此区域输入编辑信息、校对及人员签字等信息。布置三个区域，将不同信息输入相应的区域，各个区域不重叠，避免混淆。

为了降低连线时的人为错误，将选中的输入、输出变量按照顺序与算法块上的同样按照顺序排列的输入、输出引脚进行个数、类型的比对，如果个数和类型均一致，就会进行自动连线。从而可快速、准确地完成连线，提高效率和精确度，避免人为因素的影响。同时，在连线时为了避免连线重叠，使用户或DCS控制系统识别时混淆，进行连线非重叠处理，进而提高准确度。

实施例1：算法页整体布局

建立具备完整逻辑功能的算法组态算法页，各算法页中含有逻辑组态区域、静态图符描述区域、编校审签字区域。逻辑组态区域用于放置DCS逻辑算法所需元素，如输入变量、输出变量、算法块；静态图符描述区域放置一些静态描述图标，能够直观表示当前相关的输入、输出变量的物理含义；编校审签字区域放置编辑、校对、签字信息。其中逻辑组态区域为实际逻辑组态功能的核心。

在用户进行拖拽时，仅能将输入、输出变量和算法块数据拖拽到逻辑组态区域内，静态描述图标仅能拖拽到静态图符描述区域。编辑、校对人员的信息仅能输入到编校审签字区域，签字也仅能签在编校审签字区域。编校审签字区域的格式和大小预先已经确定。通过以上布置可将不同类型的数据显示在不同区域中。

如图2中所示，算法页、逻辑组态区域、编校审签字区域均显示为矩形框，将逻辑组态区域布置在算法页的中心区，将编校审签字区域布置在算法页的右下角位置，静态图符描述区域则位于逻辑组态区域与编校审签字区域之间。

实施例2：输入变量和输出变量布局

如图3所示，逻辑组态区域中的元素是由输入变量、输出变量和逻辑算法块组成。输入变量、输出变量和逻辑算法块均以矩形框显示。

在算法页的二维空间内建立坐标系，以可视的矩形框的横向方向为X轴，以矩形框的纵向方向为Y轴，以图3中所示的逻辑组态区域矩形框的左上方为坐标系的原点。

为方便用户使用，输入变量和输出变量以拖拽方式放入到组态区域中时，遵循用户从上到下的输入输出原则，将输入变量布置在逻辑组态区域矩形框的顶部，将输出变量布置在逻辑组态区域矩形框的底部，使得逻辑组态区域内的元素布局更加符合使用者需求。且多个输入变量、输出变量在逻辑组态区域内，沿X轴方向排列，各个输入变量、输出变量的矩形框起点坐标的X值相等，Y值不等，输入变量、输出变量相平行，在逻辑组态区域内不会产生交叉与重叠。

同时设置各输入变量拖拽入逻辑组态区域后自动默认布置在顶部，各输出变量拖拽入逻辑组态区域后自动默认布置在底部。且输入变量和输出变量的属性预先已经确定，即系统已经自动确定了变量类型，输入变量只能作为输入来使用，只能作为算法块的输入与算法块的

输入引脚连接。输出变量只能作为输出使用，与算法块的输出引脚相连。在将变量拖拽到逻辑组态区域时，通过已经区分的输入、输出变量的属性默认将输入变量放置到逻辑组态区域顶部位置，输出变量默认放置到逻辑组态区域的底部位置，从而可以减少用户调整变量位置的过程。

当然用户也可根据需要在逻辑组态区域中手动更改输入和输出变量的默认显示位置。

默认位置的显示方式为：根据输入变量的矩形框起始点坐标(X，Y)，在拖拽至逻辑组态区域时，各输入变量矩形框起始点的X坐标值保持不变，计算各输入变量矩形框起始点的Y坐标值在逻辑组态区域中的位置，通常为Y在组态区域中设置为0。在拖拽至逻辑组态区域时，各输出变量矩形框起始点的X坐标值保持不变，计算Y值在逻辑组态区域中的位置，通常为Y在逻辑组态区域中设置为逻辑组态区域高度减去输出变量的矩形框高度。

具体地，输入、输出变量的自动默认在逻辑组态区域的特定位置方法，以及输入、输出变量的属性预先确定方法，均是采用本领域的常用方法，且均是通过DCS控制系统进行的，采用本领域的现有技术实现输入、输出变量的自动默认在特定位置、以及输入、输出变量属性的预先确定是较容易实现的，在此不进行赘述。

在同一区域中，如逻辑组态区域，为了使显示的矩形框在人为拖拽的时候不产生重叠，采用二维平面碰撞检测法来实现即判断各矩形的输入、输出变量、算法块的四个顶点是否在其他任一个矩形框之内，若判定为是则当前矩形框不能正确放置到逻辑组态区域中，直至放置的那一刻待放置的矩形框与逻辑组态区域中已经存在的所有矩形区域未有碰撞产生，则可放置成功。

另外，对于算法块在逻辑组态区域中的布局方法，算法块的初始位置为用户以拖拽方式放入到逻辑组态区域中的当前位置，后期算法块的位置可通过用户以拖拽方式移动调整。

实施例3：变量与变量、变量与算法块之间的自动连线

输入变量、输出变量和算法块引脚都有各自的类型，通常一个输入和输出变量为一种类型。算法块有多个输入和输出引脚，每个引脚已经确定为一种类型，引脚又分为输入和输出引脚，分别连接输入和输出变量。输入变量也可直接连接输出变量。

如图4所示，当输入变量和算法块被选中后，从上到下根据输入变量的个数和顺序，依次与算法块的输入引脚进行个数和类型的比较，如果按照顺序进行比对的个数、类型均一致，则可以进行自动连线。

当输出变量和算法块被选中后，从上到下根据输出变量的个数和顺序，依次与算法块的输出引脚进行个数和类型的比较，如果按照顺序进行比对的个数、类型均一致，则可以进行自动连线。

当选中数目相同的输入和输出变量后，按照输入变量、输出变量的顺序依次检查变量个数是否相同，类型是否相同，如果一致进行自动连线。

以上自动连线的过程中，由于是按照各选中变量的布置顺序与算法块上同样按照一定顺序布置的引脚进行个数和类型的对比，因此多个自动连线之间不会存在交叉，方便用户观看，不易混淆。

实施例4：元素之间的连线无重叠

如图5所示，当代表元素(如输入变量、输出变量、算法块)的两个矩形框进行连线时，如果中间放置了另一个变量或者算法块的矩形框，会出现连线穿过矩形框的情况。为了避免这种情况发生，本发明实施例中采用A*寻路算法，当连线过程中有障碍物出现的时候，会寻找最近一条跨越障碍物的路径作为连线路径，连线效果如图6所示。

本专利申请中未提及的方法、过程、设备等均是采用已有方法或采用已有方法可以获得、进行。

本领域普通技术人员可以理解实现上述事实和方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，涉及的程序或者所述的程序可以存储于一计算机所可读取存储介质中，该程序在执行时，包括如下步骤：此时引出相应的方法步骤，所述的存储介质可以是ROM/RAM、磁碟、光盘等等。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，其特征在于，包括：

S101：建立至少一个具备完整逻辑功能的算法组态算法页，所述算法页至少配置有逻辑组态区域，用于放置DCS逻辑算法所需元素；

S102：构建DCS逻辑算法所需元素，并将所述元素放入所述逻辑组态区域，所述元素包括输入变量、输出变量、算法块；

S103：布置多个所述输入变量位于所述逻辑组态区域的二维坐标空间内的坐标值X或Y相同，布置多个所述输出变量位于所述逻辑组态区域的二维坐标空间内的坐标值X或Y相同，各个输入变量与各个输出变量的坐标值X或Y不等，使各所述输入变量、输出变量、算法块在所述逻辑组态区域内非交叉、非重叠显示；

S104：将各输入变量、输出变量与算法块相应的引脚连线。

2.根据权利要求1所述的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，其特征在于，所述算法页还至少配置有静态图符描述区域、编校审签字区域，所述静态图符描述区域用于放置静态描述图标，所述编校审签字区域用于放置编辑、校对、签字信息。

3.根据权利要求2所述的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，其特征在于，布置所述逻辑组态区域、输入变量、输出变量、算法块均以线框形式显示；

布置多个输入变量位于靠近所述逻辑组态区域线框的一侧，布置多个输出变量位于靠近所述逻辑组态区域线框的另一侧，使输入变量与输出变量相对布置。

4.根据权利要求3所述的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，其特征在于，所述线框为矩形框；

布置多个输入变量位于所述逻辑组态区域矩形框的顶部，布置多个输出变量位于所述逻辑组态区域矩形框的底部。

5.根据权利要求4所述的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，其特征在于，采用拖拽的方式将输入变量、输出变量、算法块放入所述逻辑组态区域中，并使输入变量、输出变量分别自动布置在逻辑组态区域的顶部、底部；

在将输入变量、输出变量拖拽入所述逻辑组态区域中时，采用碰撞检测法检测各矩形框是否发生碰撞，使各所述矩形框非重叠显示在所述逻辑组态区域中。

6.根据权利要求5所述的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，其特征在于，所述碰撞检测法为二维平面碰撞检测法。

7.根据权利要求1所述的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，其特征在于，在进行输入变量、输出变量与算法块的引脚连线时，比对选中的输入变量的个数与选中的算法块的输入引脚的个数、类型是否一致，若一致，则类型相同的输入变量与算法块的输入引脚自动连线；

比对选中的输出变量的个数与选中的算法块的输出引脚的个数、类型是否一致，若一致，则类型相同的输出变量与算法块的输出引脚自动连线。

8.根据权利要求7所述的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，其特征在于，在进行输入变量、输出变量与算法块的引脚连线时，按照各输入、输出变量的布置顺序及算法块上输入、输出引脚的布置顺序依序一一进行比对，各连线不交叉。

9.根据权利要求1所述的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，其特征在于，在进行输入变量、输出变量连线时，按照各输入、输出变量的布置顺序依序一一比对个数与类型是否一致，若一致，则类型相同的输入变量与输出变量自动连线，各连线不交叉。

10.根据权利要求1所述的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，其特征在于，在进行输入变量、输出变量及算法块连线时，采用A*寻路算法使元素间的连线非重叠。

Images