CN114256134A - 接触窗结构及其形成方法 - Google Patents

接触窗结构及其形成方法 Download PDF

Info

Publication number
CN114256134A
CN114256134A CN202011000651.2A CN202011000651A CN114256134A CN 114256134 A CN114256134 A CN 114256134A CN 202011000651 A CN202011000651 A CN 202011000651A CN 114256134 A CN114256134 A CN 114256134A
Authority
CN
China
Prior art keywords
etching
target
layer
spacer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011000651.2A
Other languages
English (en)
Inventor
吴秉桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202011000651.2A priority Critical patent/CN114256134A/zh
Priority to PCT/CN2021/099878 priority patent/WO2022062486A1/zh
Priority to US17/396,910 priority patent/US11929280B2/en
Publication of CN114256134A publication Critical patent/CN114256134A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种接触窗结构及其形成方法，所述形成方法，在所述目标层表面上形成刻蚀垫片后，形成覆盖所述基底、目标层和刻蚀垫片的介质层；刻蚀所述介质层，在所述介质层中形成刻蚀孔，所述刻蚀孔底部暴露出所述刻蚀垫片的顶部表面；沿刻蚀孔去除所述刻蚀垫片，形成与刻蚀孔连通的刻蚀通道，所述刻蚀通道暴露出目标层的部分表面，所述刻蚀通道与刻蚀孔构成接触窗结构。本发明的方法，可以防止未开窗的问题，并且在形成接触窗结构的过程中，也不会存在加大刻蚀强度的问题，因而使得刻蚀孔顶部的尺寸不会增大，能与设计的尺寸保持一致，减小了形成刻蚀孔的刻蚀难度。

Description

接触窗结构及其形成方法
技术领域
本发明涉及半导体领域，尤其涉及一种接触窗结构及其形成方法。
背景技术
随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。
为了满足元件缩小后的互连线需求，两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。目前，不同金属层或者金属层与衬垫层的导通可通过金属插塞实现，金属插塞的形成包括：在基底中形成目标金属层，所述目标金属层与基底的表面齐平；在基底和目标金属层上形成介质层；在介质层中形成暴露出目标金属层表面的通孔(或接触窗结构)；在通孔(或接触窗结构)中填充金属，形成金属插塞。
随着器件的集成度越来越高，所述介质层中形成的通孔的深宽比也不断提高，挑战高深宽比的通孔对于刻蚀工艺来说一直是非常大的挑战，现有在进行高深宽比的通孔刻蚀时会存在形成的通孔底部未暴露出目标金属层的表面问题(目标金属层未开窗问题)，或者通孔底部暴露出目标金属层的表面，但是通孔的顶部尺寸存在尺寸较大以及目标金属层可能被过刻蚀或被击穿的问题。
发明内容
本发明所要解决的技术问题是怎样防止高深宽比的接触窗结构的形成过程中的未开窗问题，以及顶部尺寸较大以及目标金属层可能被过刻蚀或被击穿的问题。
本发明提供了一种接触窗结构的形成方法，包括：
提供基底，所述基底中形成有目标层，所述基底露出所述目标层的表面；
在所述目标层表面上形成刻蚀垫片；
形成覆盖所述基底、目标层和刻蚀垫片的介质层；
刻蚀所述介质层，在所述介质层中形成刻蚀孔，所述刻蚀孔底部暴露出所述刻蚀垫片的顶部表面，且所述刻蚀孔底部的尺寸小于所述刻蚀垫片顶部的尺寸；
沿刻蚀孔去除所述刻蚀垫片，形成与刻蚀孔连通的刻蚀通道，所述刻蚀通道暴露出目标层的部分表面，所述刻蚀通道与刻蚀孔构成接触窗结构。
可选的，所述刻蚀垫片的材料与所述介质层的材料不相同。
可选的，刻蚀所述介质层形成刻蚀孔时，所述介质层相对于刻蚀垫片具有高的刻蚀选择比。
可选的，去除所述刻蚀垫片时，所述刻蚀垫片相对于所述介质层具有高的刻蚀选择比。
可选的，所述刻蚀垫片的形成过程为：在所述目标层和基底上形成刻蚀垫片材料层；图形化所述刻蚀垫片材料层，在所述目标层上形成刻蚀垫片。
可选的，所述刻蚀垫片的高度为接触窗结构的深度的1％-30％。
可选的，所述目标层的数量为一个，所述刻蚀垫片位于所述一个目标层的表面上。
可选的，所述目标层的数量多个，相应的所述刻蚀垫片的数量也为多个，每一个所述刻蚀垫片位于相应的一个目标层的表面上。
可选的，所述目标层的数量至少为一个，相应的所述刻蚀垫片的数量也至少为一个，每一个所述刻蚀垫片一部分位于相应的一个目标层的部分表面上，另一部分位于该目标层一侧的基底表面上。
可选的，所述目标层的数量为多个，所述刻蚀垫片的数量为一个，一个所述刻蚀垫片横跨位于多个所述目标层的表面，去除所述刻蚀垫片形成的刻蚀通道暴露出多个目标层的部分表面。
可选的，在所述接触窗结构中填充金属，形成接触插塞。
本发明还提供了一种接触窗结构，包括：
基底，所述基底中形成有目标层，所述基底露出所述目标层的表面；
位于所述基底和目标层上的介质层；
位于介质层中的接触窗结构，所述接触窗结构包括连通的刻蚀孔和刻蚀通道，所述刻蚀孔位于刻蚀通道上方，所述刻蚀通道暴露出目标层的部分表面，且所述刻蚀通道为在介质层中形成刻蚀孔后，通过去除位于所述目标层表面上的刻蚀垫片后形成。
与现有技术相比，本发明技术方案具有以下优点：
本发明的接触窗结构的形成方法，在所述目标层表面上形成刻蚀垫片后，形成覆盖所述基底、目标层和刻蚀垫片的介质层；刻蚀所述介质层，在所述介质层中形成刻蚀孔，所述刻蚀孔底部暴露出所述刻蚀垫片的顶部表面；沿刻蚀孔去除所述刻蚀垫片，形成与刻蚀孔连通的刻蚀通道，所述刻蚀通道暴露出目标层的部分表面，所述刻蚀通道与刻蚀孔构成接触窗结构。由于刻蚀垫片垫高作用，形成与现有同等深度的接触窗结构时，本发明中形成的刻蚀孔的深度可以减小，且形成深度较小的刻蚀孔时可以以所述刻蚀垫片作为刻蚀停止层，从而可以防止未开窗的问题，并且在形成接触窗结构的过程中，也不会存在加大刻蚀强度的问题，因而使得刻蚀孔顶部的尺寸不会增大，能与设计的尺寸保持一致，减小了形成刻蚀孔的刻蚀难度；并且，由于刻蚀垫片的高度会小于要形成的接触窗结构的深度，因而去除刻蚀垫片的刻蚀负担会较小，不会对目标层带来过大的过刻蚀。
进一步，形成的刻蚀垫片的尺寸大于所述刻蚀孔底部的尺寸，因而在去除刻蚀垫片后，等于增大了接触窗结构底部的尺寸，在接触窗结构中形成金属插塞时，使得金属插塞与底部的目标层具有较大的接触面积，减小了接触电阻；此外，由于刻蚀垫片的尺寸相较于刻蚀孔底部的尺寸会较大，因而即使介质层中形成的刻蚀孔的位置有较小的偏移时，所述刻蚀孔的底部仍会暴露出所述刻蚀垫片的部分表面，使得刻蚀孔与后续去除刻蚀垫片后形成的刻蚀通道是连通的，在接触窗结构中仍能形成与目标层连接的金属插塞。
进一步，所述目标层的数量至少为一个，相应的所述刻蚀垫片的数量也至少为一个，每一个所述刻蚀垫片一部分位于相应的一个目标层的部分表面上，另一部分位于该目标层一侧的基底表面上。这样的刻蚀垫片设计，即使后面介质层中形成的刻蚀孔有较大的偏移，所述刻蚀孔的底部仍能暴露出所述刻蚀垫片的表面，在去除刻蚀垫片形成刻蚀通道后，所述刻蚀孔仍能与刻蚀通道连通，在接触窗结构中形成金属插塞时，所述金属插塞能与对应的目标层连通。
进一步，所述目标层的数量为多个，所述刻蚀垫片的数量为一个，一个所述刻蚀垫片横跨位于多个所述目标层的表面(以及多个所述目标层之间的基底表面)，后续去除所述刻蚀垫片形成的刻蚀通道暴露出多个目标层的部分表面(以及相邻目标层之间的基底表面)。在介质层中形成暴露出所述刻蚀垫片表面的刻蚀孔后，并去除所述刻蚀垫片形成与刻蚀孔连通的刻蚀通道时，所述刻蚀通孔能同时暴露出多个目标层的部分表面，即使得形成的刻蚀窗结构可以同时暴露出多个目标层的部分表面，在刻蚀窗结构中形成金属插塞时，使得形成的金属插塞可以与多个目标层电连接，这种连接方式形成工艺简单，并且有利于集成度的提高。
附图说明
图1-3为现有形成的通孔的结构示意图；
图4-图16位本发明实施例接触窗结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所言，现有在进行高深宽比的通孔刻蚀时会存在形成的通孔底部未暴露出目标金属层的表面问题(目标金属层未开窗问题)，或者通孔底部暴露出目标金属层的表面，但是通孔的顶部尺寸存在尺寸较大以及目标金属层可能被过刻蚀或被击穿的问题。
研究发现，参考图1，在刻蚀介质层103，形成高深宽比的通孔104的过程中，通常通孔104顶部的关键尺寸大小经过向下刻蚀后会在底部得到较小关键尺寸大小，在此微缩的过程中，可能发生目标金属层102未开窗问题(通孔104底部未暴露出相应的目标金属层102的表面)。若为此加大刻蚀强度会造成通孔的顶部关键尺寸21扩大(参考图2)，且目标金属层102可能有被击穿的风险，或是有明显的过蚀刻损伤痕迹。
此外，请参考图3，有可能受限设计布局所限或者光刻工艺的偏移误差等，使得形成通孔104偏离于所述目标金属层。
为此，本发明提供了一种接触窗结构及其形成方法，所述形成方法，在所述目标层表面上形成刻蚀垫片后，形成覆盖所述基底、目标层和刻蚀垫片的介质层；刻蚀所述介质层，在所述介质层中形成刻蚀孔，所述刻蚀孔底部暴露出所述刻蚀垫片的顶部表面；沿刻蚀孔去除所述刻蚀垫片，形成与刻蚀孔连通的刻蚀通道，所述刻蚀通道暴露出目标层的部分表面，所述刻蚀通道与刻蚀孔构成接触窗结构。由于刻蚀垫片垫高作用，形成与现有同等深度的接触窗结构时，本发明中形成的刻蚀孔的深度可以减小，且形成深度较小的刻蚀孔时可以以所述刻蚀垫片作为刻蚀停止层，从而可以防止未开窗的问题，并且在形成接触窗结构的过程中，也不会存在加大刻蚀强度的问题，因而使得刻蚀孔顶部的尺寸不会增大，能与设计的尺寸保持一致，减小了形成刻蚀孔的刻蚀难度；并且，由于刻蚀垫片的高度会小于要形成的接触窗结构的深度，因而去除刻蚀垫片的刻蚀负担会较小，不会对目标层带来过大的过刻蚀。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图4，提供基底201，所述基底201中形成有目标层202，所述基底201露出所述目标层202的表面；在所述目标层202表面上形成刻蚀垫片203。
在一实施例中，所述基底201可以为半导体衬底，所述目标层202可以为位于半导体衬底中的掺杂区(比如掺杂有N型杂质离子或掺杂有P型杂质离子的区域)或者位于半导体衬底中的金属硅化物区(比如硅化镍区或硅化钴区)。所述半导体衬底的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
在其他实施例中，所述基底201可以包括半导体衬底和位于半导体衬底中的层间介质层，所述目标层202位于层间介质层中。所述层间介质层可以为单层或多层堆叠结构，所述目标层202可以为金属层，所述金属层可以与下层介质层中形成的导电结构(比如导电插塞)连接。
所述目标层202的表面可以与所述基底201的表面齐平，或者略高于所述基底102的表面。
所述基底201中形成目标层202可以为一个或多个(≥2个)，所述目标层202为多个时，相邻目标层之间是分立的，本实施例中仅以所述基底201中具有一个目标层202作为示例进行说明。
在所述目标层202表面上形成刻蚀垫片203。所述刻蚀垫片203在后续形成介质层，并在介质层中形成暴露出所述刻蚀垫片的顶部表面的刻蚀孔后，去除所述刻蚀垫片203时，可以形成与刻蚀孔连通的刻蚀通道，所述刻蚀通道与刻蚀孔一起构成暴露出目标层表面的接触窗结构，由于刻蚀垫片203垫高作用，后续形成与现有同等深度的接触窗结构时，本发明中形成的刻蚀孔的深度可以减小，且形成深度较小的刻蚀孔时可以以所述刻蚀垫片作为刻蚀停止层，从而可以防止未开窗的问题，并且在形成接触窗结构的过程中，也不会存在加大刻蚀强度的问题，因而使得刻蚀孔顶部的尺寸不会增大，能与设计的尺寸保持一致，减小了形成刻蚀孔的刻蚀难度；并且，由于刻蚀垫片的高度会小于要形成的接触窗结构的深度，因而去除刻蚀垫片的刻蚀负担会较小，不会对目标层带来过大的过刻蚀。
在一实施例中，所述形成的刻蚀垫片的尺寸可以大于所述刻蚀孔底部的尺寸，因而在去除刻蚀垫片后，等于增大了接触窗结构底部的尺寸，在接触窗结构中形成金属插塞时，使得金属插塞与底部的目标层具有较大的接触面积，减小了接触电阻；此外，通过将刻蚀垫片相对目标层侧向延伸设置，因而即使受设计布局所限，使得介质层中形成的刻蚀孔的位置有较小的偏移时，所述刻蚀孔的底部仍会暴露出所述刻蚀垫片的部分表面，使得刻蚀孔与后续去除刻蚀垫片后形成的刻蚀通道是连通的，在接触窗结构中仍能形成与目标层连接的金属插塞。
在一实施例中，所述刻蚀垫片203的形成过程为：在所述目标层202和基底201上形成刻蚀垫片材料层(图中未示出)；图形化所述刻蚀垫片材料层，在所述目标层202上形成刻蚀垫片203。
所述刻蚀垫片202的材料与后续形成的介质层的材料不相同，以在后续刻蚀所述介质层形成刻蚀孔时，所述介质层相对于刻蚀垫片具有较高的刻蚀选择比(刻蚀选择比大于等于2:1)，使得刻蚀垫片可以作为形成刻蚀孔时的停止层，以及后续在去除所述刻蚀垫片时，所述刻蚀垫片相对于所述介质层具有高的刻蚀选择比(刻蚀选择比大于等于4:1)，以防止形成的刻蚀孔的尺寸变化或变化较小。
在一实施例中，所述刻蚀垫片202的材料为氮化硅、氧化硅、碳氮化硅、氮氧化硅、多晶硅、无定型硅、无定型碳中一种或几种。本实施例中，所述刻蚀垫片202的材料为氮化硅。
在一实施例中，所述刻蚀垫片202的高度为后续形成的介质层厚度(或接触窗结构的深度)的1％～30％具体可以为2％，5％，10％，15％，20％，25％，，在前述特定比例下，使得后续在介质层中形成的刻蚀孔的难度更小，刻蚀孔顶部的尺寸的精度更容易控制。
本实施例中，所述目标层202的数量为一个，所述刻蚀垫片203位于所述一个目标层202的表面上，所述刻蚀垫片203的尺寸可以小于目标金属层202的尺寸。
在另一实施例中，所述目标层的数量多个(≥2个)，相应的所述刻蚀垫片的数量也为多个(≥2个)，每一个所述刻蚀垫片位于相应的一个目标层的表面上。
在另一实施例中，所述目标层的数量至少为一个，相应的所述刻蚀垫片的数量也至少为一个，每一个所述刻蚀垫片一部分位于相应的一个目标层的部分表面上，另一部分位于该目标层一侧的基底表面上。请参考图5，以一个目标层202和一个刻蚀垫片203作为实例进行说明，所述刻蚀垫片203一部分位于目标层202的部分表面上，另一部分位于该目标层202一侧的基底201表面上，这样的刻蚀垫片203设计，即使后面介质层中形成的刻蚀孔有较大的偏移，所述刻蚀孔的底部仍能暴露出所述刻蚀垫片的表面，在去除刻蚀垫片形成刻蚀通道后，所述刻蚀孔仍能与刻蚀通道连通，在接触窗结构中形成金属插塞时，所述金属插塞能与对应的目标层连通。
在又一实施例中，所述目标层的数量为多个，所述刻蚀垫片的数量为一个，一个所述刻蚀垫片横跨位于多个所述目标层的表面(以及多个所述目标层之间的基底表面)，后续去除所述刻蚀垫片形成的刻蚀通道暴露出多个目标层的部分表面(以及相邻目标层之间的基底表面)。参考图6，图6中以两个目标层202和一个刻蚀垫片203作为示例进行说明，两个分立的目标层202位于所述基底201中，一个刻蚀垫片203横跨位于两个所述目标层202的表面(以及两个所述目标层202之间的基底201表面)，后续在介质层中形成暴露出所述刻蚀垫片203表面的刻蚀孔后，并去除所述刻蚀垫片形成与刻蚀孔连通的刻蚀通道时，所述刻蚀通孔能同时暴露出多个目标层的部分表面，即使得形成的刻蚀窗结构可以同时暴露出多个目标层的部分表面，在刻蚀窗结构中形成金属插塞时，使得形成的金属插塞可以与多个目标层电连接，这种连接方式形成工艺简单，并且有利于集成度的提高。
参考图7，形成覆盖所述基底201、目标层202和刻蚀垫片203的介质层204。
所述介质层204的材料与所述刻蚀垫片203的材料不相同，所述介质层204材料为氮化硅、氧化硅、氮碳化硅、氮氧化硅中一种。
通过化学气相沉积形成所述介质层204。在一实施例中，可以通过平坦化工艺平坦化所述介质层204，使得介质层204具有平坦的表面，所述平坦化工艺可以为化学机械研磨工艺。
参考图8，刻蚀所述介质层204，在所述介质层204中形成刻蚀孔205，所述刻蚀孔205底部暴露出所述刻蚀垫片203的顶部表面，且所述刻蚀孔205底部的尺寸小于所述刻蚀垫片203顶部的尺寸。
在一实施例中，在刻蚀所述介质层204之前，在所述介质层204上形成图形化的掩膜层(比如图形化的光刻胶层或者图形化的硬掩膜层与光刻胶层的堆叠结构)，以所述图形化的掩膜层为掩膜，刻蚀所述介质层204，在所述介质层204中形成暴露出所述刻蚀垫片203的顶部表面的刻蚀孔205。
所述介质层204中形成的刻蚀孔205仍具有高的深宽比，因而形成的刻蚀孔顶部的尺寸会小于底部的尺寸，即从介质层204的上表面到下表面的方向上，所述刻蚀孔205的尺寸逐渐减小。在其它实施例中，所述刻蚀孔205的顶部尺寸和底部尺寸也可以相同。
在一实施例中，刻蚀所述介质层204可以采用各项异性的干法刻蚀工艺，比如各项异性的等离子体刻蚀工艺。刻蚀所述介质层204形成刻蚀孔205时，所述介质层204相对于刻蚀垫片203具有高的刻蚀选择比，具体的所述刻蚀选择比大于等于2:1。在形成所述刻蚀孔205时，由于刻蚀垫片203垫高作用，形成与现有同等深度的接触窗结构时，本发明中形成的刻蚀孔205的深度可以减小，且形成深度较小的刻蚀孔时可以以所述刻蚀垫片203作为刻蚀停止层，从而可以防止未开窗的问题，并且在形成接触窗结构的过程中，也不会存在加大刻蚀强度的问题，因而使得刻蚀孔顶部的尺寸不会增大，能与设计的尺寸保持一致，减小了形成刻蚀孔205的刻蚀难度。
在一实施例中，参考图9，图9为形成的刻蚀孔205存在较大偏移时的结构示意图，当刻蚀孔205存在较大偏移时，所述刻蚀孔205仍能暴露出所述刻蚀垫片203的表面。
在一实施例中，参考图10，图10中形成的刻蚀孔205暴露出刻蚀垫片203的部分表面，而所述刻蚀垫片203横跨位于多个所述目标层202的表面。因而后续去除所述刻蚀垫片形成与刻蚀孔205连通的刻蚀通道能暴露出多个目标层的部分表面(以及相邻目标层之间的基底表面)。
参考图11，沿刻蚀孔去除所述刻蚀垫片206，形成与刻蚀孔205连通的刻蚀通道206，所述刻蚀通道206暴露出目标层202的部分表面，所述刻蚀通道206与刻蚀孔205构成接触窗结构。
去除所述刻蚀垫片206可以采用各项同性的湿法刻蚀工艺，去除所述刻蚀垫片时，所述刻蚀垫片相对于所述介质层具有高的刻蚀选择比，具体的所述刻蚀选择比可以大于等于5:1，使得刻蚀过程对已经形成的刻蚀孔205的侧壁的刻蚀量可以忽略不计或刻蚀量很小，以防止所述刻蚀孔205的尺寸变大或变化较小。
所述刻蚀通道206与刻蚀孔205构成接触窗结构，所述接触窗结构具有高的深宽比，在一具体的实施例中，所述接触窗结构的深宽比大于5:1，具体可以为8:1，10:1，20:1(接触窗结构的深度为刻蚀通道206与刻蚀孔205的总深度，接触窗结构的宽度为刻蚀孔205顶部的宽度)
在去除刻蚀垫片203时，由于刻蚀垫片203的高度会小于(远小于)要形成的接触窗结构的深度，因而去除刻蚀垫片203的刻蚀负担会较小，不会对目标层202带来过大的过刻蚀；并且，由于刻蚀垫片203的尺寸大于所述刻蚀孔205底部的尺寸，因而在去除刻蚀垫片后，形成的刻蚀通道206的尺寸也大于所述刻蚀孔205底部的尺寸，等于增大了接触窗结构底部的尺寸，后续在接触窗结构中形成金属插塞时，使得金属插塞与底部的目标层具有较大的接触面积，减小了接触电阻；此外，通过将刻蚀垫片相对目标层侧向延伸设置，因而即使受设计布局所限，使得介质层中形成的刻蚀孔的位置有较小的偏移时，所述刻蚀孔的底部仍会暴露出所述刻蚀垫片的部分表面，使得刻蚀孔与后续去除刻蚀垫片后形成的刻蚀通道是连通的，在接触窗结构中仍能形成与目标层连接的金属插塞。
在一实施例中，参考图12，图12为形成的刻蚀孔205存在较大偏移时的结构示意图，当刻蚀孔205存在较大偏移时，所述形成的刻蚀孔205仍能与去除刻蚀垫片203后形成的刻蚀通道206连通。
在一实施例中，参考图13，图13中去除所述刻蚀垫片形成与刻蚀孔205连通的刻蚀通道206能暴露出多个目标层202的部分表面(以及相邻目标层之间的基底表面)。
参考图14-图16，在相应的接触窗结构中填充金属，形成接触插塞207。
所述接触插塞207的材料为金属或其他合适的导电材料。
在一实施例中，所述接触插塞207的形成过程为：在所述接触窗结构和介质层204的表面上形成导电材料层，所述导电材料层填充满所述接触窗结构，所述导电材料层可以金属(比如W)，通过溅射工艺形成所述导电材料层；采用化学机械研磨工艺去除所述高于介质层204表面的导电材料层，在所述接触窗结构中形成接触插塞。
在其他实施例中，在所述接触窗结构中还可以形成电容结构。
本发明一实施例还提供了一种接触窗结构，参考图11，图12或图13，包括：
基底201，所述基底201中形成有目标层202，所述基底201露出所述目标层的表面；
位于所述基底201和目标层202上的介质层204；
位于介质层204中的接触窗结构，所述接触窗结构包括连通的刻蚀孔205和刻蚀通道206，所述刻蚀孔205位于刻蚀通道206上方，所述刻蚀通道206暴露出目标层202的部分表面，且所述刻蚀通道206为在介质层204中形成刻蚀孔205后，通过去除位于所述目标层表面202上的刻蚀垫片203(参考图8，9或10)后形成。
需要说明的是，本实施例中(接触窗结构)与前述实施例中(接触窗结构的形成过程)中相似或相同结构的限定或描述，在本实施例中不再限定，具体请参考前述实施例相应部分的限定或描述。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (13)

1.一种接触窗结构的形成方法，其特征在于，包括：
提供基底，所述基底中形成有目标层，所述基底露出所述目标层的表面；
在所述目标层表面上形成刻蚀垫片；
形成覆盖所述基底、目标层和刻蚀垫片的介质层；
刻蚀所述介质层，在所述介质层中形成刻蚀孔，所述刻蚀孔底部暴露出所述刻蚀垫片的顶部表面；
沿刻蚀孔去除所述刻蚀垫片，形成与刻蚀孔连通的刻蚀通道，所述刻蚀通道暴露出目标层的部分表面，所述刻蚀通道与刻蚀孔构成接触窗结构。
2.如权利要求1所述的接触窗结构的形成方法，其特征在于，所述刻蚀垫片的材料与所述介质层的材料不相同。
3.如权利要求2所述的接触窗结构的形成方法，其特征在于，刻蚀所述介质层形成刻蚀孔时，所述介质层相对于刻蚀垫片具有高的刻蚀选择比。
4.如权利要求2所述的接触窗结构的形成方法，其特征在于，去除所述刻蚀垫片时，所述刻蚀垫片相对于所述介质层具有高的刻蚀选择比。
5.如权利要求1所述的接触窗结构的形成方法，其特征在于，所述刻蚀孔底部的尺寸小于所述刻蚀垫片顶部的尺寸。
6.如权利要求1或5所述的接触窗结构的形成方法，其特征在于，所述刻蚀垫片的形成过程为：在所述目标层和基底上形成刻蚀垫片材料层；图形化所述刻蚀垫片材料层，在所述目标层上形成刻蚀垫片。
7.如权利要求1所述的接触窗结构的形成方法，其特征在于，所述刻蚀垫片的高度为接触窗结构的深度的1％-30％。
8.如权利要求1所述的接触窗结构的形成方法，其特征在于，所述目标层的数量为一个，所述刻蚀垫片位于所述一个目标层的表面上。
9.如权利要求1所述的接触窗结构的形成方法，其特征在于，所述目标层的数量多个，相应的所述刻蚀垫片的数量也为多个，每一个所述刻蚀垫片位于相应的一个目标层的表面上。
10.如权利要求1所述的接触窗结构的形成方法，其特征在于，所述目标层的数量至少为一个，相应的所述刻蚀垫片的数量也至少为一个，每一个所述刻蚀垫片一部分位于相应的一个目标层的部分表面上，另一部分位于该目标层一侧的基底表面上。
11.如权利要求1所述的接触窗结构的形成方法，其特征在于，所述目标层的数量为多个，所述刻蚀垫片的数量为一个，一个所述刻蚀垫片横跨位于多个所述目标层的表面，去除所述刻蚀垫片形成的刻蚀通道暴露出多个目标层的部分表面。
12.如权利要求8或9或10或11所述的接触窗结构的形成方法，其特征在于，在所述接触窗结构中填充金属，形成接触插塞。
13.一种权利要求1-11任一项所述的方法形成的接触窗结构，其特征在于，包括：
基底，所述基底中形成有目标层，所述基底露出所述目标层的表面；
位于所述基底和目标层上的介质层；
位于介质层中的接触窗结构，所述接触窗结构包括连通的刻蚀孔和刻蚀通道，所述刻蚀孔位于刻蚀通道上方，所述刻蚀通道暴露出目标层的部分表面，且所述刻蚀通道为在介质层中形成刻蚀孔后，通过去除位于所述目标层表面上的刻蚀垫片后形成。
CN202011000651.2A 2020-09-22 2020-09-22 接触窗结构及其形成方法 Pending CN114256134A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011000651.2A CN114256134A (zh) 2020-09-22 2020-09-22 接触窗结构及其形成方法
PCT/CN2021/099878 WO2022062486A1 (zh) 2020-09-22 2021-06-11 接触窗结构及其形成方法
US17/396,910 US11929280B2 (en) 2020-09-22 2021-08-09 Contact window structure and method for forming contact window structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011000651.2A CN114256134A (zh) 2020-09-22 2020-09-22 接触窗结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114256134A true CN114256134A (zh) 2022-03-29

Family

ID=80788409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011000651.2A Pending CN114256134A (zh) 2020-09-22 2020-09-22 接触窗结构及其形成方法

Country Status (2)

Country Link
CN (1) CN114256134A (zh)
WO (1) WO2022062486A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5957840B2 (ja) * 2011-10-04 2016-07-27 ソニー株式会社 半導体装置の製造方法
KR102057067B1 (ko) * 2013-01-29 2019-12-18 삼성전자주식회사 반도체 장치의 배선 구조체 및 그 형성 방법
KR102424368B1 (ko) * 2015-10-15 2022-07-25 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
CN106611742B (zh) * 2015-10-26 2020-05-08 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法
KR102416028B1 (ko) * 2017-04-07 2022-07-04 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US20200020711A1 (en) * 2018-07-13 2020-01-16 Macronix International Co., Ltd. Memory device and method of fabricating the same

Also Published As

Publication number Publication date
WO2022062486A1 (zh) 2022-03-31

Similar Documents

Publication Publication Date Title
US8796783B2 (en) Borderless contact structure employing dual etch stop layers
US6852620B2 (en) Semiconductor device with self-aligned junction contact hole and method of fabricating the same
US20070072407A1 (en) Method of fabricating self-aligned contact pad using chemical mechanical polishing process
CN110957320B (zh) 半导体结构、存储器结构及其制备方法
CN112151608A (zh) 半导体结构及其形成方法
US6168986B1 (en) Method of making a sacrificial self-aligned interconnect structure
CN110896046A (zh) 浅沟槽隔离结构、半导体器件及其制备方法
CN111106010B (zh) 具有堆叠半导体层作为沟道的晶体管
US7205232B2 (en) Method of forming a self-aligned contact structure using a sacrificial mask layer
CN111199880A (zh) 一种半导体器件的制造方法和半导体器件
US8017511B2 (en) Method of manufacturing semiconductor device
US6696339B1 (en) Dual-damascene bit line structures for microelectronic devices and methods of fabricating microelectronic devices
CN110071091B (zh) 接触结构
US12002748B2 (en) Contact window structure, metal plug and forming method thereof, and semiconductor structure
CN114256134A (zh) 接触窗结构及其形成方法
US11929280B2 (en) Contact window structure and method for forming contact window structure
US6590265B2 (en) Semiconductor device with sidewall spacers having minimized area contacts
CN114256136B (zh) 接触窗结构、金属插塞及其形成方法、半导体结构
CN113948462B (zh) 半导体结构及其形成方法
CN114068396B (zh) 半导体结构及其形成方法
CN114078763A (zh) 半导体结构及其形成方法
CN114446770A (zh) 半导体结构及其形成方法
CN114613740A (zh) 半导体结构及其形成方法
CN117712040A (zh) 半导体结构及其形成方法
CN114256135A (zh) 开口结构及其形成方法、接触插塞及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination