CN114242624A - 超声键合打线机、半导体器件封装方法及结构 - Google Patents
超声键合打线机、半导体器件封装方法及结构 Download PDFInfo
- Publication number
- CN114242624A CN114242624A CN202111554202.7A CN202111554202A CN114242624A CN 114242624 A CN114242624 A CN 114242624A CN 202111554202 A CN202111554202 A CN 202111554202A CN 114242624 A CN114242624 A CN 114242624A
- Authority
- CN
- China
- Prior art keywords
- chip
- semiconductor device
- ultrasonic bonding
- lead
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 238000003466 welding Methods 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims description 21
- 229910000679 solder Inorganic materials 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims description 2
- 230000008646 thermal stress Effects 0.000 abstract description 10
- 230000008859 change Effects 0.000 abstract description 7
- 230000035882 stress Effects 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 229910052755 nonmetal Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 235000014820 Galium aparine Nutrition 0.000 description 1
- 240000005702 Galium aparine Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67138—Apparatus for wiring semiconductor or solid state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
本发明提供一种超声键合打线机、半导体器件封装方法及结构。封装方法包括步骤：将第一芯片和第二芯片上下平行间隔放置，且使第一芯片的第一焊点和第二芯片的第二焊点上下对应；将预设长度的金属引线置于超声键合打线机的两个端头的引线通道内，并垂直置于第一芯片和第二芯片之间；将金属引线的两端分别超声键合至第一芯片的第一焊点和第二芯片的第二焊点。本发明将芯片设计为上下相对的布局，将金属引线以垂直于芯片表面的方向进行超声波键合，通过这样的设计，即便在温度变化产生热应力的情况下，也不会发生引线截面方向的剪应力，引线键合处附近不易产生断裂，可以有效避免引线因多次反复的热应力导致的疲劳失效，有助于提高器件可靠性。
Description
技术领域
本发明涉及封装技术领域，特别是涉及一种超声键合打线机、半导体器件封装方法及结构。
背景技术
引线键合(Wire Bonding)是一种使用细金属线，利用热、压力、超声波能量使金属引线与基板焊盘紧密焊合，实现芯片与基板间的电气互连和芯片间的信息互通的封装技术。在理想控制条件下，引线和基板间会发生电子共享或原子的相互扩散，从而使两种金属间实现原子量级上的键合。
现有的引线键合过程通常为，将两个芯片间隔放置于同一水平面上，先将引线的第一端焊接到第一芯片11的引线键合处A处，然后打线机端头牵引引线移动到第二芯片12上，并经键合与第二芯片12的焊点键合，之后劈刀将引线切断，得到如图1所示的结构。但是封装完成的芯片在使用时，温度通常会升高，导致引线键合处A部分引线会产生热形变，随着功率芯片的反复温度变化，引线在如图2所示的a，b间反复形变，最终导致引线疲劳失效，产生如图3箭头所指处的断裂，导致器件性能下降甚至完全失效。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超声键合打线机、半导体器件封装方法及结构，用于解决现有技术中将芯片间隔放置于同一水平面上进行引线键合，封装完成的芯片在使用时，因温度升高会导致在引线键合处产生热形变，反复的温度变化最终导致引线疲劳失效，导致器件性能下降甚至完全失效等问题。
为实现上述目的及其他相关目的，本发明提供一种超声键合打线机，所述超声键合打线机包括两个相向设置的端头，两个端头内设置有上下垂直对应的引线通道。
本发明还提供一种半导体器件封装方法，包括步骤:
将第一芯片和第二芯片上下平行间隔放置，且使第一芯片的第一焊点和第二芯片的第二焊点上下对应；
将预设长度的金属引线置于如上述任一方案中所述的超声键合打线机的两个端头的引线通道内，并垂直置于第一芯片和第二芯片之间；
将金属引线的两端分别超声键合至第一芯片的第一焊点和第二芯片的第二焊点。
可选地，进行超声键合前，还包括对第一焊点和第二焊点同时进行加热软化的步骤，加热温度为200℃-230℃。
可选地，超声键合过程中，超声波频率为100KHZ-120KHZ，键合时施加的力为0.6N-1.2N，超声键合的时间为200ms-250ms。
可选地，所述金属引线包括金线、铜线和铝线中的一种或多种。
可选地，完成超声键合后，还包括于第一焊点和第二焊点表面形成保护层的步骤。
更可选地，所述保护层包括防氧化金属层和树脂材料层中的任意一种。
可选地，所述预设长度比所述第一焊点和第二焊点的垂直间距大0.15mm-2mm。
本发明还提供一种半导体器件封装结构，所述半导体器件封装结构采用如上述任一方案中所述的半导体器件封装方法制备而成，所述半导体器件封装结构包括上下平行间隔设置的第一芯片和第二芯片，第一芯片的第一焊点和第二芯片的第二焊点通过垂直的金属引线相连接。
可选地，所述半导体器件封装结构还包括封装壳体，所述封装壳体将所述第一芯片和第二芯片包覆。
如上所述，本发明的超声键合打线机、半导体器件封装方法及结构，具有以下有益效果：
本发明将待键合的芯片设计为上下相对的布局，将金属引线以垂直于芯片表面的方向进行超声波键合，通过这样的设计，即便在温度变化产生热应力的情况下，也不会发生引线截面方向的剪应力，引线键合处附近不易产生断裂，可以有效避免引线因多次反复的热应力导致的疲劳失效，有助于提高器件可靠性。
附图说明
图1显示为采用现有的引线键合技术得到的结构示意图。
图2显示为采用现有的引线键合技术得到的结构在键合处产生形变的示意图。
图3显示为采用现有的引线键合技术封装的结构因形变导致引线断裂的电子显微镜图。
图4显示为本发明提供的超声键合打线机的局部示意图。
图5显示为本发明提供的半导体器件封装方法的封装过程示意图。
图6显示为依本发明的半导体器件封装方法得到的半导体器件封装结构的示意图。
元件标号说明
21 第一端头
22 第二端头
23 金属引线
24 第一芯片
25 第二芯片
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。为使图示尽量简洁，各附图中并未对所有的结构全部标示。
传统的引线键合方法都是将待键合的芯片放置于同一水平面上，然后将引线键合到各芯片表面，之后再将引线切断。这种方法封装完成的芯片在使用过程中，会因温度的反复变化导致引线形变，最终导致引线断裂，导致器件性能劣化乃至完全实现。对此，本申请的发明人经长期研究，提出了一种改善方案。
为达成本发明的目的，如图4所示，本发明首先提出了一种超声键合打线机，所述超声键合打线机包括两个相向设置的端头，即两个端头的键合面(与焊点相接触的面)是相背离的，各自朝向不同的焊点，为便于描述，本说明书中将两个端头分别定义为第一端头21和第二端头22(“第一”和“第二”只是为了方便描述而非具有实质的限定意义)，两个端头内设置有上下垂直对应的引线通道。在使用过程中，引线穿过第一端头21和第二端头22的引线通道并显露于两个端头的表面，在移动到相应的位置后，第一端头21和第二端头22先后和焊点接触并通过键合能和超声振动，和焊点产生摩擦，以将引线键合到芯片的焊点上。第一端头21和第二端头22又可以称之为超声振动头，即利用超声波提供的能量使不同材料(引线和芯片的焊点)相互扩散融合。本实施例提供的超声键合打线机与现有的超声键合打线机的区别在于，现有技术中的超声键合打线机仅具有单个端头，而本实施例提供的超声键合打线机具有两个相向设置的端头，因而可将引线的两端垂直键合到两个上下平行间隔设置的芯片上。除该区别外，本实施例提供的超声键合打线机的其他结构与现有技术基本相同，由于本发明不涉及对除端头外的其他结构的改造，对此不做详细展开。
如图5所示，本发明还提供一种半导体器件封装方法，包括步骤:
将第一芯片24和第二芯片25上下平行间隔放置，且使第一芯片24的第一焊点和第二芯片25的第二焊点上下对应；第一芯片24和第二芯片25可以为任何类型的芯片，且本发明的封装方法尤其适用于功率芯片的封装，可以很好地解决因功率芯片在使用过程中因发热而导致的引线形变乃至断裂等不良问题，故而第一芯片24和第二芯片25可以为功率芯片，第一芯片24和第二芯片25的数量并不限于一个，第一焊点和第二焊点也并不限于一个，重要的是将要键合的芯片上下对应间隔放置，且使要键合的焊点上下对应；
将预设长度的金属引线23置于如上述任一方案中所述的超声键合打线机的两个端头的引线通道内且确保金属引线23突出于端头的表面(即金属引线23的两头突出于端头)，并垂直置于第一芯片24和第二芯片25之间；该预设长度略大于第一焊点和第二焊点之间的垂直间距，例如所述预设长度比所述第一焊点和第二焊点的垂直间距大0.15mm-2mm；
将金属引线23的两端分别超声键合至第一芯片24的第一焊点和第二芯片25的第二焊点，例如可以先将金属引线23的一端超声键合至第一芯片24的第一焊点，然后再将金属引线23的另一端超声键合到第二芯片25的第二焊点或反之。
本发明将待键合的芯片设计为上下相对的布局，将金属引线以垂直于芯片表面的方向进行超声波键合，通过这样的设计，即便在温度变化产生热应力的情况下，也不会发生引线截面方向的剪应力，引线键合处附近不易产生断裂，可以有效避免引线因多次反复的热应力导致的疲劳失效，有助于提高器件可靠性。
为起到更好的键合效果，在较佳的示例中，在进行超声键合前，还包括对第一焊点和第二焊点同时进行加热软化的步骤，加热的过程可以在超声键合腔室内进行，例如将第一芯片24和第二芯片25上下平行间隔放置于超声键合腔室内的固定基板上后，对超声键合腔室内引入氮气等惰性气体，氮气可以同时起到进行清洁的作用，在超声键合过程中可以作为保护气体，起到防止焊垫和引线氧化的作用。当然，在其他示例中，也可以通过对固定芯片的基板进行加热而对焊点加热，超声键合过程也可以在高真空下进行，对此不做严格限制。
由于芯片垂直间隔设置，因而超声键合的相关工艺参数需精心设计，以尽量避免对芯片造成不良影响。发明人经大量实验发现，较佳地，超声键合过程中，超声波频率为100KHZ-120KHZ，键合时施加的力为0.6N-1.2N，超声键合的时间为200ms-250ms为佳，例如超声键合过程中，超声波频率为100KHZ，键合时施加的力为0.7N，超声键合时间为200ms。
本实施例提供的半导体器件封装方法适用于多种进行引线的超声键合，尤其适用于金线、铜线和铝线的键合，所述金属引线23可以为单金属，例如为金线、铜线或铝线，或同时包含金线，铜线和铝线的键合。
在完成超声键合后，为保护键合处，还可以于第一焊点和第二焊点表面形成保护层(未示出)，例如形成无氧铜层、镍层或其他可以起到防键合处氧化的金属层，也可以为硅胶层、环氧树脂层和聚酰亚胺层等非金属层，也可以同时包含这两种材料层，比如在防氧化金属层表面再形成一个非金属材料的保护层。或者还可以在整个金属引线23的周向或在第一芯片24和第二芯片25之间形成聚酰亚胺层或环氧树脂层等绝缘材料层作为保护层。
在完成引线键合后，通常还需要进行下一步的封装，例如将键合完成的第一芯片24和第二芯片25封装于塑料的封装壳体内。
如图6所示，本发明还提供一种半导体器件封装结构，所述半导体器件封装结构采用如上述任一方案中所述的半导体器件封装方法制备而成，所述半导体器件封装结构包括上下平行间隔设置的第一芯片24和第二芯片25，第一芯片24的第一焊点和第二芯片25的第二焊点通过垂直的金属引线23相连接，且所述半导体器件封装结构还可以包括封装壳体，所述封装壳体将所述第一芯片24和第二芯片25包覆。
对所述半导体器件封装结构的更多介绍还请参考前述内容，出于简洁的目的不赘述。本发明提供的半导体器件封装结构，由于将芯片垂直间隔布置且通过垂直的金属引线键合连接，可以避免在温度变化产生热应力的情况下发生引线截面方向的剪应力，引线键合处附近不易产生断裂，可以有效避免引线因多次反复的热应力导致的疲劳失效，有助于提高器件可靠性。
综上所述，本发明提供一种超声键合打线机、半导体器件封装方法及结构。半导体器件封装方法包括步骤：将第一芯片和第二芯片上下平行间隔放置，且使第一芯片的第一焊点和第二芯片的第二焊点上下对应；将预设长度的金属引线置于如上述任一方案中所述的超声键合打线机的两个端头的引线通道内，并垂直置于第一芯片和第二芯片之间；将金属引线的两端分别超声键合至第一芯片的第一焊点和第二芯片的第二焊点。本发明将待键合的芯片设计为上下相对的布局，将金属引线以垂直于芯片表面的方向进行超声波键合，通过这样的设计，即便在温度变化产生热应力的情况下，也不会发生引线截面方向的剪应力，引线键合处附近不易产生断裂，可以有效避免引线因多次反复的热应力导致的疲劳失效，有助于提高器件可靠性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种超声键合打线机，其特征在于，所述超声键合打线机包括两个相向设置的端头，两个端头内设置有上下垂直对应的引线通道。
2.一种半导体器件封装方法，其特征在于，包括步骤:
将第一芯片和第二芯片上下平行间隔放置，且使第一芯片的第一焊点和第二芯片的第二焊点上下对应；
将预设长度的金属引线置于如权利要求1所述的超声键合打线机的两个端头的引线通道内，并垂直置于第一芯片和第二芯片之间；
将金属引线的两端分别超声键合至第一芯片的第一焊点和第二芯片的第二焊点。
3.根据权利要求2所述的半导体器件封装方法，其特征在于，进行超声键合前，还包括对第一焊点和第二焊点同时进行加热软化的步骤，加热温度为200℃-230℃。
4.根据权利要求2所述的半导体器件封装方法，其特征在于，超声键合过程中，超声波频率为100KHZ-120KHZ，键合时施加的力为0.6N-1.2N，超声键合的时间为200ms-250ms。
5.根据权利要求2所述的半导体器件封装方法，其特征在于，所述金属引线包括金线、铜线和铝线中的一种或多种。
6.根据权利要求2所述的半导体器件封装方法，其特征在于，完成超声键合后，还包括于第一焊点和第二焊点表面形成保护层的步骤。
7.根据权利要求6所述的半导体器件封装方法，其特征在于，所述保护层包括防氧化金属层和树脂材料层中的任意一种。
8.根据权利要求2所述的半导体器件封装方法，其特征在于，所述预设长度比所述第一焊点和第二焊点的垂直间距大0.15mm-2mm。
9.一种半导体器件封装结构，其特征在于，所述半导体器件封装结构采用如权利要求2-8任一项所述的半导体器件封装方法制备而成，所述半导体器件封装结构包括上下平行间隔设置的第一芯片和第二芯片，第一芯片的第一焊点和第二芯片的第二焊点通过垂直的金属引线相连接。
10.根据权利要求9所述的半导体器件封装结构，其特征在于，所述半导体器件封装结构还包括封装壳体，所述封装壳体将所述第一芯片和第二芯片包覆。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111554202.7A CN114242624A (zh) | 2021-12-17 | 2021-12-17 | 超声键合打线机、半导体器件封装方法及结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111554202.7A CN114242624A (zh) | 2021-12-17 | 2021-12-17 | 超声键合打线机、半导体器件封装方法及结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114242624A true CN114242624A (zh) | 2022-03-25 |
Family
ID=80758320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111554202.7A Pending CN114242624A (zh) | 2021-12-17 | 2021-12-17 | 超声键合打线机、半导体器件封装方法及结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114242624A (zh) |
-
2021
- 2021-12-17 CN CN202111554202.7A patent/CN114242624A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107615464B (zh) | 电力用半导体装置的制造方法以及电力用半导体装置 | |
| EP3544053B1 (en) | Discrete power transistor package having solderless dbc to leadframe attach | |
| US7572679B2 (en) | Heat extraction from packaged semiconductor chips, scalable with chip area | |
| US5804469A (en) | Semiconductor device and method for producing a semiconductor device | |
| JP5366674B2 (ja) | 実装構造体および実装方法 | |
| US7179686B2 (en) | Manufacturing method of semiconductor device | |
| JP6016611B2 (ja) | 半導体モジュール、その製造方法およびその接続方法 | |
| JPH10275827A (ja) | フェイスダウンボンディング用リードフレーム | |
| JP6200759B2 (ja) | 半導体装置およびその製造方法 | |
| JP5218009B2 (ja) | 半導体装置 | |
| JP2003045920A (ja) | 電力用半導体装置及び電力用半導体装置の製造方法 | |
| JP4612550B2 (ja) | パワーデバイス用ボンディングリボンおよびこれを用いたボンディング方法 | |
| JP5295146B2 (ja) | 電力用半導体装置およびその製造方法 | |
| JP6091443B2 (ja) | 半導体モジュール | |
| JP2010251374A (ja) | 半導体装置およびその製造方法 | |
| JP4586508B2 (ja) | 半導体装置およびその製造方法 | |
| CN114242624A (zh) | 超声键合打线机、半导体器件封装方法及结构 | |
| JPH11177007A (ja) | トランジスタパッケージ | |
| JP7233604B2 (ja) | 半導体装置およびその製造方法 | |
| EP0245698B1 (en) | Packaging a semiconductor chip device | |
| JP3688760B2 (ja) | 樹脂パッケージ型半導体装置およびその製造方法 | |
| JP2007088220A (ja) | 半導体装置の製造方法 | |
| CN204632803U (zh) | 一种csp led及基板 | |
| CN111725085B (zh) | 一种半导体器件的封装方法及半导体器件 | |
| WO2024111058A1 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |