CN114242570A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114242570A
CN114242570A CN202111554718.1A CN202111554718A CN114242570A CN 114242570 A CN114242570 A CN 114242570A CN 202111554718 A CN202111554718 A CN 202111554718A CN 114242570 A CN114242570 A CN 114242570A
Authority
CN
China
Prior art keywords
layer
protective layer
initial
forming
protection layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111554718.1A
Other languages
English (en)
Inventor
李雪健
李小康
张继亮
胡正新
张家成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202111554718.1A priority Critical patent/CN114242570A/zh
Publication of CN114242570A publication Critical patent/CN114242570A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体结构的形成方法，包括：提供衬底，所述衬底包括基底以及位于基底上的焊垫层；在所述衬底上形成初始保护层，所述初始保护层覆盖所述焊垫层表面；去除部分所述初始保护层以形成保护层，所述保护层内具有位于所述焊垫层上的开口，且位于所述开口底部的所述保护层覆盖所述焊垫层表面；清洗所述保护层；在清洗所述保护层后，去除位于所述开口底部的所述保护层，暴露出所述焊垫层表面。所述半导体结构的形成方法减少了焊垫层的晶体缺陷，从而提升了半导体结构的键合效果，改善了半导体器件的可靠性。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体结构的形成方法。
背景技术
在半导体器件的制造过程中，铝焊垫在半导体器件的键合工艺中具有重要作用。其中，铝焊垫通常形成于金属互连层上，使半导体器件与外部结构电连接，从而实现半导体器件的封装。
为了保证半导体器件的电学性能，通常在铝焊垫表面形成保护层，并在后续的制备工艺中去除保护层，从而暴露出铝焊垫以便进行键合。
然而，现有技术中，去除铝焊垫表面的保护层的过程中通常会引入氟元素，而附着在铝焊垫表面的氟容易导致铝焊垫产生晶体缺陷，从而引起后续键合失效，降低了半导体器件的可靠性。
发明内容
本发明解决的技术问题是，提供一种半导体结构的形成方法，以减少半导体器件中铝焊垫的晶体缺陷，从而提升了半导体结构的键合效果，改善了半导体器件的可靠性。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括基底以及位于基底上的焊垫层；在所述衬底上形成初始保护层，所述初始保护层覆盖所述焊垫层表面；去除部分所述初始保护层以形成保护层，所述保护层内具有位于所述焊垫层上的开口，且位于所述开口底部的所述保护层覆盖所述焊垫层表面；清洗所述保护层；在清洗所述保护层后，去除位于所述开口底部的所述保护层，暴露出所述焊垫层表面。
可选的，所述半导体结构的形成方法还包括：在去除位于所述开口底部的所述保护层后，清洗所述焊垫层。
可选的，所述衬底还包括：位于所述焊垫层与所述基底之间的器件层。
可选的，所述保护层内的开口深度与所述保护层厚度的比值范围包括1：1～1：1.8。
可选的，所述初始保护层包括第一初始保护层以及位于第一初始保护层上的第二初始保护层。
可选的，所述第一初始保护层的构成材料与所述第二初始保护层的构成材料不同。
可选的，所述第一初始保护层的构成材料包括氧化硅；所述第二初始保护层的构成材料包括氮化硅。
可选的，所述第一初始保护层的厚度包括4000埃～6000埃；所述第二初始保护层的厚度包括5000埃～7000埃。
可选的，所述保护层以及所述开口的形成方法包括：刻蚀所述第一初始保护层和第二初始保护层以形成保护层，所述保护层包括第一保护层以及第二保护层，所述保护层内具有开口，所述开口贯穿所述第二保护层并且低于所述第一保护层顶部表面。
可选的，在清洗所述保护层后，以所述第二保护层为掩膜去除位于所述开口底部的所述第一保护层。
可选的，形成保护层的方法包括：在所述初始保护层上形成图形化层，所述图形化层暴露出焊垫层表面的部分所述初始保护层；以所述图形化层为掩膜，刻蚀所述初始保护层。
可选的，所述半导体结构的形成方法还包括：在去除部分所述初始保护层之后，清洗所述保护层之前，去除所述图形化层。
可选的，刻蚀所述初始保护层的工艺包括干法蚀刻工艺。
可选的，所述干法蚀刻采用的反应气体包括：含氟等离子体。
可选的，位于所述开口底部的所述保护层的材料包括氧化硅。
可选的，位于所述开口底部的所述保护层厚度为500埃～1500埃。
可选的，去除位于所述开口底部的所述保护层的工艺包括干法蚀刻工艺。
可选的，所述半导体结构的形成方法还包括：在清洗所述焊垫层后，对所述焊垫层进行合金化处理。
可选的，所述合金化处理的工艺包括退火工艺；所述退火工艺的温度范围是200℃～500℃。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明的技术方案提供的半导体结构的形成方法中，先对于在焊垫层表面形成的初始保护层进行了部分去除以形成保护层，所述保护层覆盖所述焊垫层表面，清洗所述保护层后，再对位于所述焊垫层表面的所述保护层进行去除。由于先对初始保护层进行了部分去除并对形成的保护层进行了及时的清洗，因此在所述焊垫层暴露之前，已清除了减薄所述初始保护层过程中产生的大量氟等离子体杂质，同时形成了较薄的保护层。由于位于所述焊垫层表面的保护层较薄，因此在去除保护层过程中，产生的氟等离子体杂质较少，进而减少了附着在所述焊垫层表面的氟等离子体杂质，因此减少了焊垫层受到杂质影响而产生的晶体缺陷，从而改善了焊垫层的结构，提升了所述焊垫层在后续键合过程中的键合效果，改善了半导体器件的可靠性。
附图说明
图1至图5是本发明实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术中，去除铝焊垫表面的保护层的过程中通常会引入氟元素，而附着在铝焊垫表面的氟容易导致铝焊垫产生晶体缺陷，从而引起后续键合失效，降低了半导体器件的可靠性。
为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，对衬底表面形成的初始保护层进行部分去除，并形成更薄的保护层覆盖焊垫层表面，清洗所述保护层后，再对位于所述焊垫层表面的所述保护层进行去除。由于在所述焊垫层暴露之前，已清除了去除部分初始保护层过程中产生的大量氟等离子体杂质，因此在去除较薄的保护层时，附着在所述焊垫层表面的杂质较少，从而减少了焊垫层内的晶体缺陷，从而提升了所述焊垫层后续的键合效果，改善了半导体器件的可靠性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图5是本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图1，提供衬底，所述衬底包括基底100以及焊垫层103。
在本实施例中，所述基底100的材料为半导体材料。具体的，所述基底100的构成材料包括硅、硅锗、碳化硅、绝缘体上硅(SOI)、绝缘体上锗(GOI)等。
在本实施例中，所述衬底还包括位于所述焊垫层103与所述基底100之间的器件层101，所述器件层101包括：位于基底100上的器件结构(未图示)、电互连结构(未图示)以及层间介质层(未图示)，所述电互连结构与所述基底100或所述器件结构电连接，所述层间介质层包围所述器件结构和电互连结构。
在本实施例中，所述焊垫层103与所述电互连结构电连接。
所述半导体结构的形成方法还包括：在形成所述焊电层103之前，在所述层间介质层和电互连结构上形成顶层介质层102，所述顶层介质层102内具有暴露出所述电互连结构和所述层间介质层的顶层介质层开口(未图示)，所述焊垫层103位于所述顶层介质层开口内。
在本实施例中，所述顶层介质层102的材料包括低k材料或超低k材料。
在本实施例中，所述焊垫层103包括焊垫本体(未标示)和焊垫引脚(未标示)，所述焊垫本体位于所述电连接层101上并贯穿所述层间介质层102，所述焊垫引脚位于所述焊垫本体的两端，所述焊垫引脚位于所述层间介质层102上。在后续半导体结构的键合过程中，所述焊垫层103用于形成键合结构，从而将所述半导体结构与其他器件结构电连接。
在本实施例中，所述焊垫层的形成方法包括：在所述顶层介质层102表面以及所述顶层介质层开口内形成初始焊垫层(未图示)；蚀刻部分初始焊垫层直至暴露出部分顶层介质层表面，形成所述焊垫层。
所述焊垫层103的材料包括铝、铜等。在本实施例中，所述焊垫层103的构成材料包括铝。
请参考图2，在所述衬底100上形成初始保护层110，所述初始保护层110覆盖所述焊垫层103表面。
所述初始保护层110用于为所述焊垫层103提供保护，从而减少所述焊垫层103在键合前发生磨损或氧化的情况。在后续半导体结构的键合过程中，通过去除所述焊垫层103表面的初始保护层110，并暴露出完好的焊垫层103进行键合，从而改善了键合结构的可靠性，提升了半导体器件的电学性能。
在本实施例中，所述初始保护层110包括第一初始保护层104以及位于第一初始保护层104上的第二初始保护层105。
所述第一初始保护层104与所述第二初始保护层105的材料不同。所述第二初始保护层105具有更高的硬度，且其耐磨性以及耐侵蚀性更好，因此所述第二初始保护层105位于所述第一初始保护层104表面，为所述焊垫层103提供更强的保护能力。在本实施例中，所述第一初始保护层104的构成材料包括氧化硅；所述第二初始保护层105的构成材料包括氮化硅。
在本实施例中，所述第一初始保护层104的厚度包括4000埃～6000埃；所述第二初始保护层105的厚度包括5000埃～7000埃。
在其他实施例中，所述初始保护层为单层结构，从而简化了所述半导体结构的形成工艺。所述初始保护层的材料包括氮化硅。
在本实施例中，所述初始保护层110的形成方法包括：在所述层间介质层102以及所述焊垫层103表面形成第一初始保护层104，所述第一初始保护层104覆盖所述焊垫层103顶部表面以及所述层间介质层102顶部表面；在所述第一初始保护层104上形成第二初始保护层105。
在本实施例中，所述第一初始保护层104的形成工艺包括化学气相沉积；所述第二初始保护层105的形成工艺包括化学气相沉积。
请参考图3，去除部分所述初始保护层110以形成保护层111，所述保护层111内具有位于所述焊垫层103上的开口112，且位于所述开口112底部的所述保护层111覆盖所述焊垫层103表面。
在本实施例中，去除所述初始保护层110的工艺包括干法蚀刻工艺。所述干法蚀刻采用的反应气体包括：含氟等离子体。
在蚀刻过程中，蚀刻反应产生的大量有机物裹挟氟元素残留在保护层111底部以及侧壁表面，所述氟元素的残留在后续工艺中易导致焊垫层103产生晶体缺陷，从而引起焊垫层103键合失效。
在本实施例中，由于位于所述开口112底部的保护层111覆盖了所述焊垫层103表面，因此所述保护层111阻挡了焊垫层103与保护层111表面残留的副产物之间的接触。此外，由于形成保护层111的过程中去除了所述焊垫层103表面的第二初始保护层105、以及焊垫层103表面的部分第一初始保护层104，从而使所述焊垫层103表面覆盖的保护层111厚度较薄，因此减少了后续继续去除保护层111时残留的副产物，从而减少了焊垫层103因受到氟元素影响而产生的晶体缺陷，提升了半导体结构的键合可靠性。
所述保护层111内的开口112的深度与所述保护层111的厚度的比值范围包括1：1～1：1.8。所述开口112的深度越大，形成保护层111时去除的初始保护层110越多，因而在此过程中产生的副产物越多。所述副产物附着于所述保护层111的底部以及侧壁表面，通过后续清洗工艺可以去除大部分所述副产物，而所述保护层111在此过程中为焊垫层103提供保护，阻挡了所述焊垫层103与所述副产物的接触。
位于所述开口112底部的所述保护层111厚度为500埃～1500埃。位于所述开口112底部的保护层111的厚度越薄，后续继续去除保护层111时残留在焊垫层103表面的副产物越少，焊垫层103因受到氟元素影响而产生的晶体缺陷越少，从而更有利于提升焊垫层103的键合效果，并且有利于提升键合后的半导体器件的性能。具体的，通过控制蚀刻工艺进行的时间，可以控制所述开口112底部的所述保护层111的厚度。
在本实施例中，形成所述保护层111以及所述开口112的方法包括：在所述第二初始保护层105上形成图形化层106，所述图形化层106暴露出焊垫层103表面的部分第二初始保护层105；以所述图形化层106为掩膜，刻蚀所述第二初始保护层105和第一初始保护层104以形成保护层111，所述保护层111包括第一保护层107以及位于第一保护层107上的第二保护层108，所述保护层111内具有开口112，所述开口112贯穿所述第二保护层108并且低于所述第一保护层107顶部表面。
在本实施例中，所述图形化层106的材料包括光刻胶。
在其他实施例中，所述开口底部高于所述第一保护层顶部表面、或与所述第一保护层顶部表面平齐。
请参考图4，在去除部分所述初始保护层110之后，去除所述图形化层106；在去除所述图形化层106后，清洗所述保护层111。
在本实施例中，去除所述图形化层106的工艺包括灰化工艺。
在清洗所述保护层111之前去除所述图形化层106的作用在于，避免所述图形化层106在后续清洗过程中与清洗溶液发生反应并产生杂质，从而影响清洗效果。
在本实施例中，所述清洗过程中采用的清洗溶液包括酸性溶液。
在本实施例中，清洗保护层111的作用在于，在蚀刻部分所述初始保护层110后，及时去除所述蚀刻过程中产生并残留在保护层111表面的大量副产物，减少了其中的氟元素对后续工艺中暴露出的焊垫层103的影响，从而减少了焊垫层103上产生的晶体缺陷。
在清洗过程中，所述保护层111为焊垫层103提供保护，阻挡了所述焊垫层103与所述副产物的接触，减少了焊垫层103上产生的晶体缺陷。
请参考图5，在清洗所述保护层111后，以所述第二保护层108为掩膜去除位于所述开口112底部的所述第一保护层107，从而暴露出所述焊垫层103表面。
在本实施例中，去除位于所述开口112底部的所述第一保护层107的工艺包括干法蚀刻工艺。所述干法蚀刻工艺中采用的气体包括含氟等离子体。
在本实施例中，由于所述开口112底部的所述第一保护层107厚度较薄，因此在蚀刻所述第一保护层107的过程中产生的副产物较少，因此在完成对所述第一保护层107的蚀刻后，仅有少量有机物及氟元素残留在焊垫层103表面，所述少量副产物在后续的清洗过程中较容易被去除。此外，由于蚀刻深度较小，因此所述焊垫层103受到的蚀刻损伤较小，从而改善了了焊垫层103的表面结构。
在本实施例中，由于所述第一保护层107的构成材料与第二保护层108的构成材料不同，所述蚀刻气体对所述第一保护层107与第二保护层108具有不同的蚀刻速率，因此通过将第二保护层108作为掩膜，可以实现对第一保护层107进行各向异性的蚀刻，从而去除位于所述开口112底部的所述第一保护层107。
在本实施例中，在去除位于所述开口112底部的所述第一保护层107后，还包括清洗所述焊垫层103。
清洗所述焊垫层103的作用在于，去除蚀刻第一保护层107后产生并残留在保护层111表面的有机物以及裹挟于其中的氟元素，从而减少了焊垫层103由于受氟元素的影响而产生的晶体缺陷。
在本实施例中，由于在去除了所述焊垫层103上的第二初始保护层105以及部分第一初始保护层104后，对形成的保护层111进行了及时的清洗，因此在所述焊垫层103暴露之前，已经清除了减薄所述初始保护层110过程中产生的大量氟元素。同时，由于对所述初始保护层110进行了较大程度的减薄，位于开口112底部的保护层111厚度较小，因此在去除所述焊垫层103表面的保护层111，即，第一保护层107后，残留在焊垫层103表面的有机物及氟元素较少，因此所述有机物及氟元素能在清洗所述焊垫层103的过程中被较好的清除，从而大幅减少了焊垫层103由于受氟元素杂质的影响而产生的晶体缺陷，从而提升了所述焊垫层103在后续键合过程中的键合效果，改善了半导体器件的性能。
在本实施例中，所述半导体结构的形成方法还包括：在清洗所述焊垫层103后，对所述焊垫层103进行合金化处理。所述合金化处理的工艺包括退火工艺。所述退火工艺的温度范围是200℃～500℃。
进行所述退火工艺的作用在于，释放所述焊垫层103内多余的应力，此外，进一步去除前述工艺过后残留在所述焊垫层103内的等离子体杂质，从而改善了焊垫层103的结构，提升了所述焊垫层103在后续键合过程中的键合效果。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括基底以及位于基底上的焊垫层；
在所述衬底上形成初始保护层，所述初始保护层覆盖所述焊垫层表面；
去除部分所述初始保护层以形成保护层，所述保护层内具有位于所述焊垫层上的开口，且位于所述开口底部的所述保护层覆盖所述焊垫层表面；
清洗所述保护层；
在清洗所述保护层后，去除位于所述开口底部的所述保护层，暴露出所述焊垫层表面。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在去除位于所述开口底部的所述保护层后，清洗所述焊垫层。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底还包括：位于所述焊垫层与所述基底之间的器件层。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层内的开口深度与所述保护层厚度的比值范围包括1:1～1:1.8。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始保护层包括第一初始保护层以及位于第一初始保护层上的第二初始保护层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一初始保护层的构成材料与所述第二初始保护层的构成材料不同。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一初始保护层的构成材料包括氧化硅；所述第二初始保护层的构成材料包括氮化硅。
8.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一初始保护层的厚度包括4000埃～6000埃；所述第二初始保护层的厚度包括5000埃～7000埃。
9.如权利要求5所述的半导体结构的形成方法，其特征在于，所述保护层以及所述开口的形成方法包括：刻蚀所述第一初始保护层和第二初始保护层以形成保护层，所述保护层包括第一保护层以及第二保护层，所述保护层内具有开口，所述开口贯穿所述第二保护层并且低于所述第一保护层顶部表面。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，在清洗所述保护层后，以所述第二保护层为掩膜去除位于所述开口底部的所述第一保护层。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，形成保护层的方法包括：在所述初始保护层上形成图形化层，所述图形化层暴露出焊垫层表面的部分所述初始保护层；以所述图形化层为掩膜，刻蚀所述初始保护层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，还包括：在去除部分所述初始保护层之后，清洗所述保护层之前，去除所述图形化层。
13.如权利要求11所述的半导体结构的形成方法，其特征在于，刻蚀所述初始保护层的工艺包括干法蚀刻工艺。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述干法蚀刻工艺采用的反应气体包括：含氟等离子体。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，位于所述开口底部的所述保护层的材料包括氧化硅。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，位于所述开口底部的所述保护层厚度为500埃～1500埃。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，去除位于所述开口底部的所述保护层的工艺包括干法蚀刻工艺。
18.如权利要求2所述的半导体结构的形成方法，其特征在于，还包括：在清洗所述焊垫层后，对所述焊垫层进行合金化处理。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，所述合金化处理的工艺包括退火工艺；所述退火工艺的温度范围是200℃～500℃。
CN202111554718.1A 2021-12-17 2021-12-17 半导体结构的形成方法 Pending CN114242570A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111554718.1A CN114242570A (zh) 2021-12-17 2021-12-17 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111554718.1A CN114242570A (zh) 2021-12-17 2021-12-17 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114242570A true CN114242570A (zh) 2022-03-25

Family

ID=80758431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111554718.1A Pending CN114242570A (zh) 2021-12-17 2021-12-17 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114242570A (zh)

Similar Documents

Publication Publication Date Title
JP6014354B2 (ja) 半導体装置の製造方法
JP3248492B2 (ja) 半導体装置及びその製造方法
JP4373866B2 (ja) 半導体装置の製造方法
KR20100122701A (ko) 반도체 소자의 제조방법
US11043469B1 (en) Method of forming three dimensional semiconductor structure
JP2001308097A (ja) 半導体装置およびその製造方法
US7553743B2 (en) Wafer bonding method of system in package
TWI732329B (zh) 半導體結構及其製造方法
KR100679257B1 (ko) 매립형 커패시터의 제조방법
CN114242570A (zh) 半导体结构的形成方法
JP2004235256A (ja) 半導体装置およびその製造方法
JP2005142481A (ja) 半導体装置の製造方法
KR100701375B1 (ko) 반도체 소자의 금속 배선 제조 방법
KR20090075883A (ko) 알루미늄 단자 금속층이 없는 금속화층 스택
JP2008147300A (ja) 半導体装置およびその製造方法
JP2012119444A (ja) 半導体装置
US7163884B2 (en) Semiconductor device and fabrication method thereof
CN107346743B (zh) 半导体结构及其制造方法
JP2007115853A (ja) 半導体装置及びその製造方法
KR100197535B1 (ko) 반도체 소자의 금속 배선 형성방법
US20170345780A1 (en) Surface Conditioning And Material Modification In A Semiconductor Device
US20240170299A1 (en) Method for manufacturing semiconductor device
KR20070105827A (ko) 리페어 퓨즈를 구비한 반도체 소자의 제조 방법
KR100605230B1 (ko) 반도체 소자의 브리지 방지 방법
KR100574645B1 (ko) 텅스텐 플러그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination